TW201711022A - 裝置及製作高密度記憶體陣列之方法 - Google Patents

裝置及製作高密度記憶體陣列之方法 Download PDF

Info

Publication number
TW201711022A
TW201711022A TW105111232A TW105111232A TW201711022A TW 201711022 A TW201711022 A TW 201711022A TW 105111232 A TW105111232 A TW 105111232A TW 105111232 A TW105111232 A TW 105111232A TW 201711022 A TW201711022 A TW 201711022A
Authority
TW
Taiwan
Prior art keywords
memory
photoresist
orthogonal
conductive metal
layer
Prior art date
Application number
TW105111232A
Other languages
English (en)
Inventor
凱文 李
王奕
伊利耶特 譚
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201711022A publication Critical patent/TW201711022A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

所描述者為一種裝置，其包含：非正交電晶體鰭狀物，其係與電晶體閘極非正交；具有非直角的側邊之擴散接點，該等擴散接點耦接至該非正交電晶體鰭狀物；第一通孔；及至少一記憶體元件，透過該第一通孔之其中至少一者來耦接至該等擴散接點的至少一者。

Description

裝置及製作高密度記憶體陣列之方法
本發明係關於裝置及製作高密度記憶體陣列之方法。
電腦及其他電子裝置通常使用動態隨機存取記憶體(DRAM)積體電路用於程式及/或資料的暫時儲存。於DRAM中，資料之各位元係被儲存於積體電路內之分開的儲存電容器。儲存電容器可為兩種狀態：充電或放電。這兩種狀態表示位元之兩種值，通常稱為「0」與「1」。感應電路係被使用以決定儲存電容器之電荷的狀態(亦即，是否儲存電容器為充電或放電)。雖然連接存取電晶體至儲存電容器之互連的電阻為次重要的，DRAM胞元係被設計使得儲存電容器之整體電容與電容變化係被最小化。
然而，DRAM的發展面對嚴厲的尺度(scaling)問題。隨著儲存電容器的大小持續縮小，越來越少的電荷可被儲存於儲存電容器中。在不遠的將來，儲存電容器期望小至感測電路也許不能精確地決定儲存電容器的狀態(例如充電對(vs.)放電)。因為這個原因，其他類型的記 憶體裝置係於電子產業中被積極地探索。
100‧‧‧記憶體布局
102‧‧‧位元胞元
200‧‧‧概要圖
300‧‧‧剖面圖
301‧‧‧基板
302‧‧‧蝕刻停止層
303‧‧‧介電質
304‧‧‧金屬化硬遮罩
305‧‧‧光阻層
306‧‧‧抗蝕圖樣
307‧‧‧MPV隔離膜
308‧‧‧導電金屬
309‧‧‧帽蓋層
310‧‧‧抗蝕層
311‧‧‧抗蝕層
312‧‧‧導電金屬
313‧‧‧SL鈍化膜
314‧‧‧氧化物材料
315‧‧‧MTJ裝置
316‧‧‧通孔
317‧‧‧摻碳氧化物
318‧‧‧互連層
320‧‧‧剖面圖
330‧‧‧剖面圖
350‧‧‧剖面圖
360‧‧‧剖面圖
370‧‧‧剖面圖
380‧‧‧剖面圖
390‧‧‧剖面圖
2100‧‧‧計算裝置
2110‧‧‧第一處理器
2120‧‧‧音訊子系統
2130‧‧‧顯示子系統
2132‧‧‧顯示介面
2140‧‧‧I/O控制器
2150‧‧‧電源管理
2160‧‧‧記憶體子系統
2170‧‧‧連接
2172‧‧‧蜂巢式連接
2174‧‧‧無線連接
2180‧‧‧週邊連接
2182‧‧‧前往
2184‧‧‧來自
2190‧‧‧處理器
3100‧‧‧剖面圖
3110‧‧‧剖面圖
3120‧‧‧剖面圖
3130‧‧‧剖面圖
3140‧‧‧剖面圖
3150‧‧‧剖面圖
3160‧‧‧剖面圖
3170‧‧‧剖面圖
3180‧‧‧剖面圖
3190‧‧‧剖面圖
3200‧‧‧剖面圖
3210‧‧‧剖面圖
3210‧‧‧剖面圖
3220‧‧‧剖面圖
3230‧‧‧剖面圖
藉由以下詳細說明及本揭露之各種實施例的所附圖式，本揭露之實施例將更全面地被了解，然而，本揭露並不受限於特定實施例，其僅為說明及了解用。
第1圖顯示根據本揭露之一些實施例的帶有自對準源極線之記憶體布局的上視圖。
第2圖顯示根據本揭露之一些實施例的耦接至自對準源極線之一對記憶體位元胞元(memory bit-cell)的概要圖。
第3A-W圖顯示根據本揭露之一些實施例在各種製作處理之後的第1圖之記憶體布局之剖面圖。
第4圖顯示根據一些實施例之具有帶有自對準源極線的記憶體之智慧型裝置或電腦系統或SoC(系統單晶片)。
【發明內容及實施方式】
DRAM之主要競爭者的其中一者為電阻式記憶體。電阻式記憶體的其中一種類型是自旋轉移力矩磁隨機存取記憶體(Spin Transfer Torque Magnetic Random Access Memory；STT-MRAM)。於STT-MRAM中，資料之各位元係被儲存於分開的磁性穿隧接面(magnetic tunnel junction；MTJ)中。MTJ為由中間藉由薄絕緣層分開的 兩個磁性層組成之磁性元件。磁性層之其中一者被稱為參考層(reference layer；RL)或固定磁性層(pinned magnetic layer)，且其提供穩定的參考磁性定向。該位元係被儲存於被稱為自由層(free layer；FL)之第二磁性層，且該自由層之磁性移動的定向可為兩種狀態之其中一者-與參考層平行或與參考層不平行。
因為穿隧磁電阻(tunneling magneto-resistance；TMR)效應，不平行狀態之電阻係明顯較於平行狀態者為高。要將資訊寫入STT-MRAM裝置中，自旋轉移力矩效應係被使用以將自由層從平行切換至不平行狀態且反之亦然。流經MTJ之電流產生自旋極化電流，其導致力矩被應用至自由層之磁化。當自旋極化電流足夠強時，足夠的力矩係被應用至自由層以使其磁性定向改變，因此允許位元被寫入。
要讀取所儲存的位元，感測電路測量MTJ之電阻。由於感測電路需要決定在具有可接受的訊雜比的情況下是否MTJ係於低電阻(例如平行)狀態或於高電阻狀態(例如不平行)，STT-MRAM胞元需要被設計使得該胞元之整體電阻與電阻變化係被最小化且該胞元的電容為次重要。應注意的是，STT-MRAM胞元設計需求為以上所述之DRAM的對立面。因此，使用先前技術動態隨機存取記憶體(DRAM)胞元布局不會導致最佳STT MRAM效能。
一些實施例於此說明一種裝置，其包含非正交電晶體 鰭狀物(或傾斜電晶體鰭狀物)及耦接至該非正交電晶體鰭狀物之具有非直角的側邊之擴散接點(其亦於此說明為汲極側平行四邊形狀的擴散接點及源極側平行四邊形狀的擴散接點)。於一些實施例中，該裝置進一步包含第一通孔及透過該第一通孔之其中至少一者來耦接至該等平行四邊形狀的擴散接點的至少一者之至少一記憶體元件。於一些實施例中，至少一記憶體元件為電容器或電阻式記憶體裝置。於一些實施例中，電容器為金屬-絕緣體-金屬(Metal-Insulator-Metal；MIM)電容器。於一些實施例中，電阻式記憶體裝置為MTJ式裝置。各種實施例於此係參照MTJ式裝置加以說明。然而，實施例可應用至其他類型的記憶體裝置，例如電容式與電阻式類型記憶體裝置。於一些實施例中，第一通孔為連接MTJ之底部至汲極側平行四邊形狀的擴散接點之頂部的「MTJ柱狀通孔(MTJ pillar vias；MPV)」，及自對準至MPV的寬源極線(source line；SL)。
於一些實施例中，用以製作高密度記憶體陣列的方法係被說明。於一些實施例中，該方法包含：於一基板上製作傾斜電晶體鰭狀物及在所製作的傾斜電晶體鰭狀物上方製作平行四邊形狀的擴散接點，其中平行四邊形狀的擴散接點係耦接至傾斜電晶體鰭狀物。於一些實施例中，該方法包含：在平行四邊形狀的擴散接點上方沈積一蝕刻停止材料，及在該蝕刻停止材料上方沈積一介電層，在該介面層上方沈積一金屬化硬遮罩層。於一些實施例中，該方法 進一步包含：在該金屬化硬遮罩層上方施加一第一光阻，其中該第一光阻係利用用以形成第一通孔(亦即MPV)之孔洞而被圖樣化，用以耦接該第一通孔之至少一者至一記憶體元件(例如電容式或電阻式記憶體元件)。
有許多各種實施例之技術效應。舉例來說，自對準SL至MPV允許SL儘可能寬，其降低存取電晶體與MTJ裝置間之互連層的整體電阻。對於MTJ讀取操作，較低SL電阻導致改良的訊雜比。較低SL電阻亦降低對於MTJ寫入操作之電晶體驅動電流需求。
因為SL係被自對準至MPV，SL可被考慮為「包裝(wrapped around」MPV於最終結構。自對準SL至MPV之其中一技術效應為其允許記憶體位元胞元尺寸(其係垂直源極線方向)被壓縮，其減少整體記憶體位元胞元面積。依照數個實施例來製作記憶體的方法導致適合用於較小形狀因子(form factor)之高密度記憶體。藉由各種實施例之說明，其他技術效應將為明顯的。
於以下說明中，各種細節係被討論以提供本揭露之實施例更全面的說明。然而，對於所述技術領域中具有通常知識者而言將了解的是，沒有這些特定說明亦可實現本揭露之實施例。於其他範例中，已知結構與裝置係以方塊圖形式來顯示(而非詳細地)，以避免模糊本揭露之實施例。
應注意的是，於實施例之對應圖式中，訊號係以線條表示。一些線條會比較粗，用以表示更構成的 (constituent)訊號路徑，及/或在一或多個末端具有箭頭，用以表示主要資訊流方向。此表示並非作為限制用。反而，線條係於一或多個例示實施例被使用以促進電路或邏輯單元之更容易的了解。任何所表示的訊號(由設計需要或偏好所規定)可實際上包含可在任一方向移動且可被以任何適合類型的訊號方案來實現之一或多個訊號。
整份說明書中，及於申請專利範圍中，用語「連接的(connected)」係指在沒有任何中間裝置的情況下被連接的東西間之直接電性或磁性連接。用語「耦接的(coupled)」係指被連接的東西間之直接電性或磁性連接或透過一或多個被動或主動中間裝置之間接連接。用語「電路(circuit)」係指被設置以彼此配合以提供期望的功能之一或多個被動及/或主動組件。「一(a)」、「一(an)」、及「該(the)」之意義包括複數的所提及者。「於...中(in)」之意義包括「於...中(in)」與「於...上(on)」。
用語「尺度(scaling)」通常參照從一處理技術將一設計(概要與布局)轉換成另一處理技術且隨後布局面積係被減少。用語「尺度(scaling)」通常亦參照在相同技術節點內縮小布局與裝置。用語「尺度(scaling)」亦可參照有關另一參數(例如電源供應位準)的訊號頻率之調整(例如減速或加速，亦即分別縮小或放大)。用語「實質上(substantially)」、「接近(close)」、「大約(approximately)」、「靠近(near)」、及「約 (about)」通常參照目標值之+/- 20%內。
除非特別說明，順序形容詞「第一」、「第二」、及「第三」等用以說明一般物件僅表示參照類似物件的不同情況且並非意欲暗示所描述的物件必須以給定順序依時間地或空間地按順序或任何其他方式。
對於本揭露之目的，用語「A及/或B」及「A或B」表示(A)、(B)、或(A及B)。對於本揭露之目的，用語「A、B及/或C」表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B、及C)。
對於實施例之目的，於此處所述之各種電路與邏輯方塊中之電晶體為金屬氧化物半導體(MOS)電晶體，其包括汲極、源極、閘極、及大塊終端(bulk terminal)。電晶體亦包括三閘極及FinFET電晶體、環繞式閘極圓柱形電晶體(Gate All Around Cylindrical Transistor)、穿隧場效電晶體(Tunneling FET；TFET)、方線(Square Wire)、或矩形帶電晶體(Rectangular Ribbon Transistor)或實現電晶體功能之其他裝置(例如奈米碳管或自旋電子(spintronic)裝置)。MOSFET對稱的源極與汲極終端為相同的終端且係於此可被交換地使用。另一方面，TFET裝置具有不對稱的源極與汲極終端。所屬技術領域中具有通常知識者將了解到其他電晶體(舉例來說，雙極接面電晶體-BJT PNP/NPN,BiCMOS,CMOS,eFET等等)可在不超出本揭露之範疇的情況下被使用。用語「MN」表示n型電晶體(例如NMOS,NPN BJT等 等)而用語「MP」表示p型電晶體(例如PMOS,PNP BJT等等)。
第1圖顯示根據本揭露之一些實施例的帶有自對準源極線之記憶體布局的上視圖100。上視圖100顯示於基板(例如SiO2)上方形成之傾斜電晶體鰭狀物及耦接至傾斜電晶體鰭狀物之平行四邊形狀的擴散接點(亦即，汲極側平行四邊形狀的擴散接點及源極側平行四邊形狀的擴散接點)。
於此，用語「傾斜(tilted)」通常參照對x、y、及/或z軸歪斜(亦即，與x、y、及/或z平面軸不正交)之一方向。舉例來說，傾斜或歪斜的角度可介於0°與90°間。於一些實施例中，傾斜的角度係於15°至35°的範圍中。
用語「傾斜鰭狀物(tilted fin)」或「非正交鰭狀物(non-orthogonal fin)」通常參照以對於電晶體閘極、源極線互連、及/或位元線互連(亦稱為位元線)的方向之角度歪斜之電晶體鰭狀物。於一些實施例中，電晶體鰭狀物係垂直(normal)於基板表面(亦即，電晶體鰭狀物係不正交(orthogonal)於基板表面)且電晶體鰭狀物於與源極線互連(亦稱為源極線)相同的平面延伸，但與源極線或位元線成一角度。位元線與源極線通常於相同方向延伸(亦即平行)。於一些實施例中，基於記憶體技術，傾斜的角度有關於源極線與位元線、或僅位元線。
舉例來說，相變記憶體(Phase Change Memory； PCM)胞元與DRAM胞元使用位元線(亦即，源極線未被使用)。對於這兩個記憶體應用，傾斜鰭狀物角度係有關於位元線。對於STT-MRAM與電阻式隨機存取記憶體(Resistive Random Access Memory；RRAM)，於其中雙向寫入係被使用於寫入操作，位元線與源極線皆被使用。於此記憶體中，傾斜鰭狀物角度係有關於位元線與源極線。於一些實施例中，傾斜鰭狀物角度為0至90度相關於源極線與位元線、或僅位元線。於一些實施例中，傾斜鰭狀物角度為15至35度相關於源極線與位元線、或僅位元線。
用語「平行四邊形狀的(parallelogram-shaped)」通常參照實質上平行四邊形之形狀(亦即，四邊平坦的形狀，帶有實質平行的相對邊之直邊)。舉例來說，汲極側或源極側接點之相對邊係彼此平行或接近彼此平行。於一些情形中，要達成具有100%平行的相對邊之平行四邊形狀是很困難的，因為處理平版印刷限制。即使相對邊係非平行的，於此情形中之所得形狀仍在平行四邊形狀的範疇內。用語「平行四邊形狀的(parallelogram-shaped)」亦可參照於其中鄰近邊為不等長度且角度非直角之偏菱形(rhomboid)。用語「平行四邊形狀的(parallelogram-shaped)」亦可參照具有等長的邊(亦即，等邊的)之菱形。
雖然實施例係參照汲極側與源極側接點來說明，其他類型的接點可被使用。舉例來說，對於BJT，收集者側與 發射者側平行四邊形狀的接點係被使用。汲極側平行四邊形狀的擴散接點與源極側平行四邊形狀的擴散接點係於電晶體閘極之任一側。
於一些實施例中，電晶體閘極係耦接至字元線(WL0,WL1,...)。於一些實施例中，源極側平行四邊形狀的擴散接點係經由SL通孔(SLV)而耦接至SL。於一些實施例中，平行四邊形狀的擴散接點賦能具有較寬的SL，因為對於疊置誤差(overlay error)之空間係減少。相較於較窄的SL，較寬的SL具有較低的電阻。依此方式，整體電阻變化係被減少，其改善記憶體的效能。舉例來說，藉由減少SL之整體電阻，對於記憶體元件讀取操作之訊雜比係被增加(亦即，改善)且對於至記憶體元件之寫入操作的電流驅動需求係被降低。
通常，要保護SL疊置通孔或接點，一空間係為SL邊緣與通孔/接點間之處理設計規則所需要。此空間需求增加記憶體陣列之面積。該空間需求亦推動記憶體設計以具有較窄的SL，因為較寬的SL將增加記憶體面積，其通常是不期望的。較窄的SL導致較高的電阻，其干擾MTJ之讀取與寫入操作。各種實施例藉由將矩形或方形擴散接點做成平行四邊形狀的擴散接點來減少此空間。藉由減少疊置誤差之空間，記憶體密度係被增加，因為更多位元胞元可被更接近地彼此封裝(相較於以往)。同樣的，SL寬度可被增加以降低SL之電阻。
於一些實施例中，汲極側平行四邊形狀的擴散接點係 透過MPV(於此亦稱為第一通孔)被耦接至記憶體元件。於一些實施例中，MPV係以MPV隔離膜覆蓋。於一些實施例中，SL係自對準(如SL之粗體邊緣線所示)。依照一些實施例，SL邊緣對準MPV之部份，且依此方式，記憶體位元胞元大小係被做成垂直SL方向。藉由將記憶體位元胞元大小做成垂直SL方向，位元胞元之整體面積係被減少(其增加記憶體密度)。因為SL係被自對準至MPV，SL係被包裝於MPV周圍。
為了說明各種實施例，記憶體元件係被假設為MTJ(未顯示於上視圖100)。然而，其他類型的記憶體元件可被使用。舉例來說，記憶體元件可為電容器或電阻式記憶體裝置。於一些實施例中，電容器為MIM電容器。於一些實施例中，電阻式記憶體裝置為MTJ式裝置。於一些實施例中，電阻式記憶體裝置為相變記憶體(PCM)。上視圖100亦顯示記憶體位元胞元之部份(例如位元胞元102)。位元胞元102包括n型電晶體MN1與MN2，其源極終端耦接至SL且其汲極終端用以耦接至MTJ裝置。位元胞元102之概要圖係參照第2圖來說明。雖然實施例係參照n型電晶體來說明，p型電晶體亦可被使用且記憶體位元胞元可被組構以利用p型存取電晶體來操作。
第2圖顯示根據本揭露之一些實施例的耦接至自對準源極線之一對記憶體位元胞元102的概要圖200。係指出：第2圖之具有與任何其他圖式之元件的相同元件符號之那些元件可操作或作用於類似於所述之任何方式(但不 限於此)。
於一些實施例中，第一位元胞元包括具有耦接至WL0之閘極終端、透過SLV耦接至SL之源極終端、及透過MPV耦接至MTJ1(亦即，記憶體元件1)之底側的汲極終端的n型電晶體MN1。於一些實施例中，電晶體MN1之汲極終端係耦接至MTJ1之自由層。於一些實施例中，SL為自對準SL。於一些實施例中，電晶體MN1之源極與汲極終端為平行四邊形狀的擴散接點。
於一些實施例中，第二位元胞元包括具有耦接至WL1之閘極終端、透過SLV耦接至SL之源極終端、及透過MPV耦接至MTJ2(亦即，記憶體元件2)之底側的汲極終端的n型電晶體MN2。於一些實施例中，電晶體MN2之汲極終端係耦接至MTJ2之自由層。於一些實施例中，電晶體MN2之源極與汲極終端為平行四邊形狀的擴散接點。於一些實施例中，MTJ1與MTJ2之頂側係耦接至位元線(BL)。舉例來說，MTJ1係耦接至BL0而MTJ2係耦接至BL1。
第3A-W圖顯示根據本揭露之一些實施例在各種製作處理之後的第1圖之記憶體布局之剖面圖300-3230。係指出：第3A-W圖之具有與任何其他圖式之元件的相同元件符號之那些元件可操作或作用於類似於所述之任何方式(但不限於此)。於此，剖面圖係針對具有由此計入的五個傾斜電晶體鰭狀物的第1圖之虛線「Y」。
第3A圖顯示具有形成於基板301中之五個傾斜電晶 體(1至5)的記憶體布局100之剖面圖300。傾斜電晶體鰭狀物係耦接至平行四邊形狀的擴散接點(亦即，源極與汲極接點)，於此亦稱為DCN。用以製作傾斜電晶體之方法係該領域中所熟知。用以製作平行四邊形狀的擴散接點之方法亦該領域中所熟知。然而，如參照各種實施例所述，於形成電容式或電阻式記憶體中利用傾斜電晶體來使用平行四邊形狀的擴散接點是新穎的。
第3B圖顯示根據一些實施例顯示蝕刻停止層302、介電質303、及金屬化硬遮罩304之剖面圖320。於一些實施例中，在平行四邊形擴散接點被製作之後，蝕刻停止材料/層302係被沈積於晶圓表面上，其之後係沈積介電層303與金屬化硬遮罩層304。介電層303中之虛線區域係用以顯示源極線、源極線通孔(SLV)於MPV之未來位置。
於一些實施例中，蝕刻停止材料/層302可為以下之至少一或多者：氮化矽、碳化矽、或氮氧化矽。於一些實施例中，介電層303可為以下之至少一或多者：二氧化矽、氮化矽、或氟化矽氧化物(fluorinated silicon oxide；SiOF)、硼磷矽玻璃(borophosphosilicate glass；BPSG)、或低k介電質(例如小於3之k)，例如摻碳氧化物(carbon-doped oxide；CDO)。於一些實施例中，金屬化硬遮罩304可包括一或多個氮化矽、氮化鈦、氮化鉭、二氧化鈦、或摻雜或未摻雜多晶矽、或這些薄膜之組合。
第3C圖顯示根據一些實施例顯示在金屬化硬遮罩304上方施加光阻層305之剖面圖330。於一些實施例中，光阻層305係被圖樣化為抗蝕圖樣306，使得孔洞係形成於光阻層305中MPV被期望之所在。光阻層305可包括不只光阻材料，但亦可包括其他圖樣化材料，例如抗反射塗層(anti-reflective coating；ARC)及填隙與平坦化材料，其係使用所屬技術領域中所熟知之方法與技術被施加。
第3D圖顯示根據一些實施例顯示於其中MPV孔洞被期望製作之所在的金屬化硬遮罩304、介電層303、及蝕刻停止層302之蝕刻的剖面圖340。於一些實施例中，異向性乾蝕刻處理係被使用以轉換抗蝕圖樣306於金屬化硬遮罩304中然後至介電層303與蝕刻停止層302中。
第3E圖顯示根據一些實施例顯示光阻層305之移除的剖面圖350。於一些實施例中，電漿灰(plasma ash)處理係被使用以移除任何剩餘光阻層。
第3F圖顯示顯示MPV隔離膜307之施加的剖面圖360。於一些實施例中，在光阻層305被移除之後，一薄層的MPV隔離膜307係被施加於晶圓表面上。於一些實施例中，MPV隔離膜307係由一或多個氮化矽或摻碳氮化矽所製成。
第3G圖顯示根據一些實施例顯示用於從晶圓的水平表面移除MPV隔離膜307之蝕刻處理的施加之剖面圖370。於一些實施例中，異向性乾蝕刻係被使用以從晶圓 之所有水平表面移除MPV隔離膜307同時在垂直側壁上保留MPV隔離膜307。
第3H圖顯示根據一些實施例顯示在MPV隔離膜307係從晶圓之所有水平表面被移除之後於晶圓表面上施加導電金屬308之剖面圖380。於一些實施例中，導電金屬308為銅、鎢、或鈷之其中一者，其係被沈積於晶圓表面上、填充MPV空隙。於一些實施例中，各種障壁或黏著膜可存在於導電金屬308與MPV隔離膜307間之介面，例如鈦、鉭、氮化鈦、氮化鉭、釕、氮化鈦鋯(titanium-zirconium nitride)、鈷等等。
第3I圖顯示顯示導電金屬308之部份蝕刻的剖面圖390。於一些實施例中，導電金屬308係被蝕刻直到金屬化硬遮罩304之水平邊緣。於一些實施例中，MPV中之導電金屬308係使用濕式或乾式蝕刻技術被回蝕刻(etched back)。任何已知適合的濕式或乾式蝕刻技術可被使用於回蝕刻處理。於一些實施例中，MPV中之導電金屬308係被回蝕刻，使得MPV之上表面係凹進去而低於金屬化硬遮罩304之上表面。
第3J圖顯示根據一些實施例顯示帽蓋層309之施加的剖面圖3100。於一些實施例中，帽蓋層309(亦稱為MPV帽蓋層)係在導電金屬308於MPV中被回蝕刻之後沈積於晶圓上。任何適合的材料可被使用於帽蓋層309。舉例來說，氮化矽與碳化矽可被使用作為用於帽蓋層309之材料。
第3K圖顯示顯示在帽蓋層309之施加之後平坦化處理的施加之剖面圖3110。於一些實施例中，MPV帽蓋層309係使用化學機械處理(Chemical Mechanical Process；CMP)而被平坦化。於一些實施例中，CMP處理係被選擇性施加於金屬化硬遮罩304之上表面，使得在CMP處理完成之後MPV帽蓋層材料保留於MPV之上方。
第3L圖顯示根據一些實施例顯示被圖樣化為抗蝕層310的光阻之施加的剖面圖3120。於一些實施例中，在光阻被圖樣化為抗蝕層310之後，在光阻層中於SL被期望之所在有開口。光阻層可包含不只光阻材料，但亦可包括其他圖樣化材料，例如ARC及填隙與平坦化材料，其係使用所屬技術領域中所熟知之方法與技術被施加。
第3M圖顯示根據一些實施例顯示在光阻層中於SL被期望之所在有開口之後的乾式蝕刻處理之施加的剖面圖3130。於一些實施例中，異向性乾蝕刻處理係被使用以轉換抗蝕圖樣310於金屬化硬遮罩304中然後至介電層303中。於一些實施例中，源極線溝渠係被自對準至MPV之邊緣，因為源極線蝕刻處理蝕刻金屬化硬遮罩304材料及在下面的介電層303材料，但實質上不影響MPV帽蓋層309與MPV隔離膜307材料。
因為這個原因，光阻不需要覆蓋MPV上方與邊緣，且於介電層303中之源極線圖樣係「自對準」至MPV邊緣。所屬技術領域中具有通常知識者將了解到，「自對準」處理的一個好處是不需要在源極線與MPV之間留下 空間以考量MPV與後來的源極線抗蝕圖樣間之疊置誤差，且因此位元胞元大小可被做的更小。所屬技術領域中具有通常知識者將了解到，「自對準」處理的另一個好處是光阻可被圖樣化為簡單線條/空間光柵(space grating)圖樣，其在最新技術半導體製造處理中較簡單在減少的大小做出。
第3N圖顯示根據一些實施例顯示從晶圓的表面移除剩餘的抗蝕層310的剖面圖3140。於一些實施例中，抗蝕層310係使用電漿灰處理而被移除。
第3O圖顯示根據一些實施例顯示在光阻311已被圖樣化之後的光阻之施加的剖面圖3150。於一些實施例中，在光阻(如抗蝕層311所示)被圖樣化之後，在光阻層中於源極線通孔(SLV)被期望之所在有開口。於一些實施例中，光阻層311可包含不只光阻材料，但亦可包括其他圖樣化材料，例如ARC及填隙與平坦化材料，其係使用所屬技術領域中所熟知之方法與技術被施加。
第3P圖顯示根據本揭露之一些實施例顯示在介電層303中於SLV被期望之所在的蝕刻之剖面圖3160。於一些實施例中，異向性乾蝕刻處理係被使用以轉換抗蝕圖樣於介電層303與蝕刻停止層302中。
第3Q圖顯示根據一些實施例顯示抗蝕層311之移除的剖面圖3170。於一些實施例中，在介電層303中於SLV被期望之所在的蝕刻之後，抗蝕層311係被移除。於一些實施例中，電漿灰(plasma ash)處理係被使用以移 除抗蝕層311。
第3R圖顯示根據一些實施例顯示抗蝕層311被移除之後導電金屬312(亦稱為SL導電金屬)之施加的剖面圖3180。於一些實施例中，導電金屬(例如銅、鎢、或鈷)係被沈積於整個晶圓表面上，經由開口填充源極線溝渠與源極線。於一些實施例中，各種障壁或黏著膜可存在於導電金屬312與MPV隔離膜307間之介面。於一些實施例中，各種障壁或黏著膜(例如鈦、鉭、氮化鈦、氮化鉭、釕、氮化鈦鋯、鈷等等)可被使用。
第3S圖顯示根據一些實施例顯示移除過載的導電金屬312之剖面圖3190。於一些實施例中，過載的導電金屬係使用溼式蝕刻、乾式蝕刻、及/或CMP處理來移除，停在MPV帽蓋層309與金屬化硬遮罩304。
第3T圖顯示根據一些實施例顯示移除過載的導電金屬312之後SL導電金屬312的回蝕刻之剖面圖3200。於一些實施例中，SL導電金屬312係使用所屬技術領域中所熟知之溼式或乾式蝕刻技術進行回蝕刻，使得其上表面(亦即，level1)係凹進去而低於介電層303之上表面(亦即，level2)。
第3U圖顯示根據本揭露之一些實施例顯示在回蝕刻SL導電金屬312之後SL鈍化膜313的沈積之剖面圖3210。於一些實施例中，SL鈍化膜313係使用所屬技術領域中已知的化學氣相沉積(Chemical Vapor Deposition；CVD)技術而被沈積於晶圓表面上。用於SL 鈍化膜313之適合的SL鈍化材料包括氮化矽與碳化矽。然而，其他類型的材料可被使用。
第3V圖顯示根據一些實施例顯示移除過載的SL鈍化膜313、MPV帽蓋層309、及金屬化硬遮罩304之剖面圖3220。於一些實施例中，MPV金屬化與MPV隔離膜307之上方部份係使用CMP及乾式及/或溼式蝕刻處理而被移除，停在介電材料303於level2。
第3W圖顯示根據一些實施例當記憶體布局包括TMJ裝置與BL互連時之記憶體布局的剖面圖3230。應注意的是，第1圖未顯示MTJ裝置與BL互連以避免模糊各種實施例。於一些實施例中，MTJ裝置315(例如MTJ1與MTJ2)接著被製作於MPV(例如導電金屬308)之上方。於一些實施例中，MTJ裝置315係在氧化物材料314(例如可流動氧化物)被沈積之前被形成。
舉例來說，MTJ裝置315係被形成然後可流動氧化物係被沈積以填充MTJ裝置間之空間。於一些實施例中，任何適合的製程可被使用以製作MTJ裝置315於MPV上。於一些實施例中，通孔316係形成於MTJ裝置315上方以連接MTJ裝置315至互連層。於一些實施例中，後來的互連層318係被製作於通孔316上方以耦接至MTJ裝置315。於此，後來的互連層318係被使用作為位元線(亦即，BL0與BL1)。於一些實施例中，任何適合的製程可被使用以製作互連層318。於一些實施例中，通孔316與互連層318間之空間係以CDO 317填充。
於一些實施例中，於第3A-3W圖中剖面圖所顯示之製程係表示用以製作高密度記憶體之方法的流程圖。
於一些實施例中，該方法包含：於基板301上製作傾斜電晶體鰭狀物及在所製作的傾斜電晶體鰭狀物上方製作平行四邊形狀的DCN，其中平行四邊形狀的DCN係耦接至傾斜電晶體鰭狀物。於一些實施例中，該方法包含沈積一蝕刻停止材料302於平行四邊形狀的DCN上方。於一些實施例中，該方法包含沈積一介電層303於蝕刻停止材料302上方。於一些實施例中，該方法包含：沈積一金屬化硬遮罩層304於介電層303上方，及施加第一光阻305於金屬化硬遮罩層304上方，其中第一光阻305係利用用以形成第一通孔(亦即MPV)之孔洞而被圖樣化，用以耦接該第一通孔之至少一者至一記憶體元件(例如MTJ、PCM、MIM電容器等等)。
於一些實施例中，該方法包含：施加一第一異向性乾蝕刻處理以將該第一光阻305之光阻圖樣306轉換至介電層303及蝕刻停止材料302中，使得孔洞(對於MPV)係被形成。於一些實施例中，該方法包含：移除該第一光阻305/306，及在第一光阻305/306被移除後，施加一隔離膜307(亦即MPV隔離膜)以形成第一通孔(亦即，MPV)。
於一些實施例中，該方法包含：施加一第二異向性蝕刻處理以從水平表面移除隔離膜307而同時在垂直表面留下隔離膜307。於一些實施例中，該方法包含：在施加該 第二異向性蝕刻處理之後，沈積一第一導電金屬308，使得所沈積的第一導電金屬308填充該第一通孔(亦即，MPV)。
於一些實施例中，該方法包含：從該第一通孔(亦即，MPV)部份地回蝕刻第一導電金屬308。於一些實施例中，該方法包含：在所回蝕刻的第一導電金屬308上方沈積一帽蓋層309。於一些實施例中，該方法包含：研磨帽蓋層309使得帽蓋層309保持在該第一通孔之上。於一些實施例中，該方法包含：施加一第三光阻及圖樣化第三光阻310以形成源極線。於一些實施例中，該方法包含：施加一第三異向性蝕刻處理以形成源極線溝渠，該第三異向性蝕刻處理透過該介電層303部份地蝕刻。於一些實施例中，該方法包含：在施加該第三異向性蝕刻處理之後移除第三光阻310。
於一些實施例中，該方法包含：施加具有用以形成一第二通孔(亦即，SLV)之一圖樣的第四光阻311；及施加一第四異向性蝕刻處理以透過介電層303及蝕刻停止材料302來蝕刻第四光阻311以剛好在平行四邊形狀的DCN的至少一者之上。於一些實施例中，該方法包含：沈積一第二導電金屬312，使得該第二通孔(亦即，SLV)及該源極線溝渠係以第二導電金屬312填充。於一些實施例中，該方法包含：移除過載的第二導電金屬312，使得該過載被移除到帽蓋層309與金屬化硬遮罩層304。
於一些實施例中，該方法包含：回應於從該源極線溝渠移除該過載，蝕刻第二導電金屬312，使得該蝕刻停在介電層303之一上表面之下。於一些實施例中，該方法包含：回應於蝕刻第二導電金屬312，沈積一源極線鈍化膜313。於一些實施例中，該方法包含：移除源極線鈍化膜313及金屬化硬遮罩層304之過載，使得該第一通孔及所填充的源極線係被露出。
於一些實施例中，該方法包含：形成一記憶體元件315，使得記憶體元件315之一端耦接該第一通孔。於一些實施例中，該方法包含：形成一互連318及耦接該互連至所填充的源極線。
第4圖顯示根據一些實施例之具有帶有自對準源極線的記憶體之智慧型裝置或電腦系統或SoC(系統單晶片)。係指出：第4圖之具有與任何其他圖式之元件的相同元件符號之那些元件可操作或作用於類似於所述之任何方式(但不限於此)。
第4圖顯示於其中平坦表面介面連接器可被使用之行動裝置的實施例之方塊圖。於一些實施例中，計算裝置2100表示行動計算裝置，例如計算平板電腦、行動電話或智慧型手機、無線賦能電子閱讀器、或其他無線行動裝置。將了解到的是，特定組件係被大致顯示，且並非此裝置之所有組件係被顯示於計算裝置2100中。
於一些實施例中，根據所述的一些實施例，計算裝置2100包括具有高密度記憶體之第一處理器2110。計算裝 置2100之其他方塊亦可包括一些實施例之高密度記憶體。本揭露之各種實施例亦可包含網路介面2170，例如無線介面，使得系統實施例可被結合於無線裝置(例如手機或個人數位助理)中。
於一實施例中，處理器2110(及/或處理器2190)可包括一或多個實體裝置，例如微處理器、應用處理器、微控制器、可程式化邏輯裝置、或其他處理手段。藉由處理器2110所執行的處理操作包括於其上應用程式及/或裝置功能係被執行的作業平台或作業系統之執行。處理操作包括有關利用人類使用者或利用其他裝置的輸入/輸出(I/O)之操作、有關電源管理之操作、及/或有關將計算裝置2100連接至另一裝置之操作。處理操作亦可包括有關音訊I/O及/或顯示I/O之操作。
於一實施例中，計算裝置2100包括音訊子系統2120，其表示與提供音訊功能至計算裝置相關聯之硬體(例如音訊硬體與音訊電路)及軟體(例如驅動程式、編解碼器)組件。音訊功能可包括揚聲器及/或頭戴式耳機輸出，以及麥克風輸入。用於此等功能之裝置可被結合至計算裝置2100中、或被連接至計算裝置2100。於一實施例中，使用者藉由提供由處理器2110所接收及處理之音訊命令而與計算裝置2100互動。
顯示子系統2130表示對使用者提供視覺及/或觸覺顯示以與計算裝置2100互動之硬體(例如顯示裝置)及軟體(例如驅動程式)組件。顯示子系統2130包括顯示介 面2132，其包括被使用以提供一顯示至一使用者之特定螢幕或硬體裝置。於一實施例中，顯示介面2132包括與第一處理器2110分開之邏輯，用以執行有關顯示之至少一些處理。於一實施例中，顯示子系統2130包括提供輸出與輸入至一使用者之觸碰螢幕(或觸碰墊)裝置。
I/O控制器2140表示有關與使用者之互動的硬體裝置與軟體組件。I/O控制器2140可操作以管理音訊子系統2120及/或顯示子系統2130之部份的硬體。此外，I/O控制器2140顯示用於連接至計算裝置2100之額外的裝置一連接點，使用者係透過該連接點而與系統互動。舉例來說，可被裝附至計算裝置2100之裝置可包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示裝置、鍵盤或小鍵盤裝置、或用於與特定應用程式使用之其他I/O裝置，例如讀卡器或其他裝置。
如上所述，I/O控制器2140可與音訊子系統2120及/或顯示子系統2130互動。舉例來說，透過麥克風或其他音訊裝置之輸入可對於計算裝置2100之一或多個應用程式或功能提供輸入或命令。此外，音訊輸出可被提供以取代顯示輸出(或除了顯示輸出以外)。於另一範例中，若顯示子系統2130包括觸碰螢幕，則顯示裝置亦作用為輸入裝置，其可至少部份地為I/O控制器2140所管理。於計算裝置2100上亦可有額外的按鈕或開關，用以提供由I/O控制器2140所管理的I/O功能。
於一實施例中，I/O控制器2140管理裝置，例如加速 計、相機、光感測器或其他環境感測器、或可被包括於計算裝置2100中之其他硬體。輸入可為直接使用者互動的部份，以及提供環境輸入至系統以影響其操作(例如過濾雜訊、對於亮度偵測調整顯示器、對相機打閃光、或其他特徵)。
於一實施例中，計算裝置2100包括電源管理2150，其管理電池電源使用、電池的充電、及有關電源節省操作之特徵。記憶體子系統2160包括用以儲存資訊於計算裝置2100中之記憶體裝置。記憶體可包括非揮發性(若至記憶體裝置的電源被中斷，狀態不改變)及/或揮發性(若至記憶體裝置的電源被中斷，狀態不確定)記憶體裝置。記憶體子系統2160可儲存應用資料、使用者資料、音樂、照片、文件、或其他資料、以及有關計算裝置2100之應用程式與功能之執行的系統資料(不論長期或暫時)。
實施例之元件亦可被提供為用以儲存機器可執行指令(例如用以實現此處所述的任何其他處理之指令)之機器可讀取媒體(例如記憶體2160)。機器可讀取媒體(例如記憶體2160)可包括(但不限於)快閃記憶體、光碟、CD-ROMs、DVD ROM、RAM、EPROM、EEPROM、磁或光卡、相變記憶體(PCM)、或用以儲存電子或電腦可執行指令之其他類型的機器可讀取媒體。舉例來說，本揭露之實施例可被下載為電腦程式(例如BIOS)，其可經由通訊鏈結(例如數據機或網路連接)藉由資料訊號從 遠端電腦(例如伺服器)被傳送至請求電腦(例如客戶端)。
連接2170包括硬體裝置(例如無線及/或有線連接器與通訊硬體)及軟體組件(例如驅動程式、協定堆疊(protocol stack))，以賦能計算裝置2100與外部裝置通訊。計算裝置2100可為分開的裝置，例如其他計算裝置、無線存取點或基地台，以及週邊(例如頭戴式耳機、印表機、或其他裝置)。
連接2170可包括多個不同類型的連接。概括之，計算裝置2100係被顯示具有蜂巢式連接2172與無線連接2174。蜂巢式連接2172通常參照由無線載波所提供之蜂巢式網路連接，例如經由全球行動通訊系統(GSM)或變化或衍生、碼分多重存取(CDMA)或變化或衍生、分時多工(TDM)或變化或衍生、或其他蜂巢式服務標轉所提供。無線連接(或無線介面)2174參照非蜂巢式之無線連接，且可包括個人區域網路(例如藍芽、近場等等)、區域網路(例如Wi-Fi)、及/或廣域網路(例如WiMax)、或其他無線通訊。
週邊連接2180包括硬體介面與連接器、以及軟體組件(例如驅動程式、協定堆疊)，以達成週邊連接。將了解的是，計算裝置2100可為週邊裝置(「前往(to)2182」)至其他計算裝置、以及具有與其連接之週邊裝置(「來自(from)2184」)。計算裝置2100通常具有「對接(docking)」連接器以連接至其他計算裝置以用 於例如管理(例如下載及/或上傳、改變、同步)計算裝置2100上的內容之目的。此外，對接連接器可允許計算裝置2100連接至特定週邊，其允許計算裝置2100控制內容輸出至例如視聽或其他系統。
除了專屬(proprietary)對接連接器或其他專屬連接硬體以外，計算裝置2100可經由一般或標準式連接器而完成週邊連接2180。一般類型可包括通用串列匯流排(USB)連接器(其可包括任何的一數量之不同硬體介面)、包括MiniDisplayPort(MDP)之DisplayPort、高解析度多媒體介面(HDMI)、Firewire、或其他類型。
此說明中提及「一實施例(an embodiment)」、「一個實施例(one embodiment)」、「一些實施例(some embodiments)」、或「其他實施例(other embodiments)」係指與該實施例有關之所描述的特定特徵、結構、或特點係包含於至少一些實施例，但不限於所有實施例。「一實施例」、「一個實施例」、或「一些實施例」之各種表示不需要全部參照相同實施例。若說明書陳述一組件、特徵、結構、或特點「可(may,might,or could)」被包括，則該特定組件、特徵、結構、或特點不需要被包括。若說明書或申請專利範圍參照「一(a或an)」元件，則並不表示僅有一個元件。若說明書或申請專利範圍參照「一額外(an additional)」元件，則並不排除有多於一個的額外元件。
再者，於一或更多實施例中，特定特徵、結構、功 能、或特性可被結合於任何適合的方式。舉例來說，第一實施例可與第二實施例結合(在任何程度上與此二實施例相關聯之特定特徵、結構、功能、或特點並非互斥的)。
雖然本揭露已配合其特定實施例加以說明，此實施例之許多替代、修改及變化對所屬技術領域中具有通常知識者在按照前述說明的情況下將為顯而易見的。舉例來說，其他記憶體架構(動態RAM(DRAM))可使用所說明的實施例。本揭露之實施例打算包含所有此替代、修改、及變化，以落於後附申請專利範圍之廣範疇內。
此外，為了說明與討論之簡明，且不模糊本揭露，已熟知之電源/接地連接至積體電路(IC)晶片及其他組件可或可不於所示圖式中顯示。再者，配置可被顯示於方塊圖形式，以避免模糊本揭露，且亦考慮到以下事實：關於實現此方塊圖配置之特性係高度相關於在其中本揭露係被實現之平台(亦即，此特性應適當地在所屬技術領域中具有通常知識者之範圍內)。於其中特定細節(例如電路)係被提出以說明本揭露之範例實施例，所屬技術領域中具有通常知識者應了解的是，本揭露可在沒有這些特定細節(或對其改變)的情況下被實行。因此，說明係被考慮為例示用而非限制用。
以下範例係關於進一步實施例。範例中之特性可被使用於一或多個實施例中。此處所述之裝置的所有選項特徵亦可關於方法或處理而被實現。
舉例來說，提供一種裝置，其包含：非正交電晶體鰭 狀物，其係與電晶體閘極非正交；具有非直角的側邊之擴散接點，該等擴散接點耦接至該非正交電晶體鰭狀物；第一通孔；及至少一記憶體元件，透過該第一通孔之其中至少一者來耦接至該等擴散接點的至少一者。於一些實施例中，該等擴散接點的至少一者為汲極側擴散接點，且其中該等擴散接點的至少另外一者為源極側擴散接點。
於一些實施例中，該裝置包含源極線，其部份地纏繞該第一通孔，使得該等源極線彼此自對準。於一些實施例中，該裝置包含第二通孔，其中該第二通孔之其中至少一者將該等源極線之其中至少一者耦接至該源極側擴散接點。於一些實施例中，該第一通孔之其中至少一者係耦接至該至少一記憶體元件之一終端及該汲極側擴散接點之一部份。於一些實施例中，該等非正交電晶體鰭狀物係與該等源極線不平行。於一些實施例中，該等擴散接點為偏菱形。於一些實施例中，該等擴散接點為菱形。於一些實施例中，記憶體元件為電容器或電阻式記憶體元件之其中一者。於一些實施例中，該記憶體元件為電阻式記憶體元件，其為以下之至少其中一者：一磁性穿隧接面；一電容器；一相變記憶體；或一電阻式隨機存取記憶體(RRAM)材料。於一些實施例中，該第一通孔為磁性穿隧接面(MTJ)柱狀通孔。
於另一範例中，一種系統係被提供，其包含：一處理器；一記憶體，耦接至該記憶體，該記憶體包括：根據以上所述裝置之一裝置；及一無線介面，用以允許該處理器 與另一裝置通訊。
於另一範例中，一種系統係被提供，其包含：用於處理之手段；耦接至用於處理之手段的用於儲存之手段，用於儲存之手段包括根據以上所述裝置之一裝置；及用於處理以與另一裝置通訊之手段。
於另一範例中，一種方法係被提供，其包含：於一基板上製作非正交電晶體鰭狀物，該等電晶體鰭狀物與該基板之一平面不正交；在所製作的非正交電晶體鰭狀物上方製作具有非直角的側邊之擴散接點，其中該等擴散接點係耦接至該非正交電晶體鰭狀物；在該等擴散接點上方沈積一蝕刻停止材料；在該蝕刻停止材料上方沈積一介電層；在該介面層上方沈積一金屬化硬遮罩層；及在該金屬化硬遮罩層上方施加一第一光阻，其中該第一光阻係利用用以形成第一通孔之孔洞而被圖樣化，用以耦接該第一通孔之其中至少一者至一記憶體元件。
於一些實施例中，該記憶體元件為以下之至少其中一者：一磁性穿隧接面；一相變記憶體；一電阻式隨機存取記憶體(RRAM)；或一電容器。於一些實施例中，該方法包含施加一第一異向性乾蝕刻以將該第一光阻之光阻圖樣轉換成該介電層及蝕刻停止層，使得孔洞係被形成至該等擴散接點之其中至少一者的一上表面。於一些實施例中，該方法包含：移除該第一光阻；及在第一光阻被移除後，施加一隔離膜以形成第一通孔。
於一些實施例中，該方法包含：施加一第二異向性蝕 刻處理以從水平表面移除該隔離膜而同時在垂直表面留下該隔離膜；及在施加該第二異向性蝕刻處理之後，沈積一第一導電金屬，使得所沈積的第一導電金屬填充該第一通孔。於一些實施例中，該方法包含：從該第一通孔部份地回蝕刻該第一導電金屬；在所回蝕刻的第一導電金屬上方沈積一帽蓋層；及研磨該帽蓋層使得該帽蓋層保持在該第一通孔之上。
於一些實施例中，該方法包含：施加一第三光阻及圖樣化該第三光阻以形成源極線；施加一第三異向性蝕刻處理以形成源極線溝渠，該第三異向性蝕刻處理透過該介電層部份地蝕刻；及在施加該第三異向性蝕刻處理之後移除該第三光阻。於一些實施例中，該方法包含：施加具有用以形成一第二通孔之一圖樣的一第四光阻；及施加一第四異向性蝕刻處理以透過介電層及蝕刻停止材料來轉移第四光阻以剛好在擴散接點的其中至少一者之上。
於一些實施例中，該方法包含：沈積一第二導電金屬，使得該第二通孔及該源極線溝渠係以該第二導電金屬填充；及移除過載的該第二導電金屬，使得該過載被移除至該帽蓋層及該金屬化硬遮罩層。於一些實施例中，該方法包含：回應於從該源極線溝渠移除該過載，蝕刻該第二導電金屬，使得該蝕刻停在該介電層之一上表面之下；回應於蝕刻該第二導電金屬，沈積一源極線鈍化膜；及移除該源極線鈍化膜及金屬化硬遮罩層之過載，使得該第一通孔及所填充的源極線係被露出。於一些實施例中，該方法 包含：形成一記憶體元件，使得該記憶體元件之一端耦接該第一通孔之其中至少一者。於一些實施例中，該方法包含：形成一互連及耦接該互連至所填充的源極線。
於另一範例中，一種機器可讀取儲存媒體係被提供，其具有機器可執行指令，當被執行時，造成一或多個處理器根據以上所述之方法執行一操作。
摘要係被提供，其將使讀者確定了解技術揭露之本質的摘要。所提出之摘要並非用以限制申請專利範圍之範疇或意義。以下申請專利範圍並結合至詳細說明中，且請求項各自為單獨實施例。
100‧‧‧記憶體布局
102‧‧‧位元胞元

Claims (20)

  1. 一種裝置，包含：非正交電晶體鰭狀物，其係與電晶體閘極非正交；具有非直角的側邊之擴散接點，該等擴散接點耦接至該非正交電晶體鰭狀物；第一通孔；及至少一記憶體元件，透過該第一通孔之至少一者以耦接至該等擴散接點的至少一者。
  2. 如申請專利範圍第1項之裝置，其中該等擴散接點的至少一者為汲極側擴散接點，且其中該等擴散接點的至少另外一者為源極側擴散接點。
  3. 如申請專利範圍第2項之裝置，包含源極線，其部份地纏繞該第一通孔，使得該等源極線彼此自對準。
  4. 如申請專利範圍第3項之裝置，包含第二通孔，其中該第二通孔之至少一者將該等源極線之至少一者耦接至該源極側擴散接點。
  5. 如申請專利範圍第2項之裝置，其中該第一通孔之至少一者係耦接至該至少一記憶體元件之一終端及該汲極側擴散接點之一部份。
  6. 如申請專利範圍第3項之裝置，其中該等非正交電晶體鰭狀物係與該等源極線不平行。
  7. 如申請專利範圍第1項之裝置，其中該等擴散接點為偏菱形或菱形之其中一者。
  8. 如申請專利範圍第1項之裝置，其中該記憶體元件 為電阻式記憶體元件，其為以下之至少其中一者：一磁性穿隧接面；一電容器；一相變記憶體；或一電阻式隨機存取記憶體(RRAM)材料。
  9. 如申請專利範圍第1項之裝置，其中該第一通孔為磁性穿隧接面(MTJ)柱狀通孔。
  10. 一種方法，包含下列步驟：於一基板上製作非正交電晶體鰭狀物，該等電晶體鰭狀物與該基板之一平面不正交；在所製作的非正交電晶體鰭狀物上方製作具有非直角的側邊之擴散接點，其中該等擴散接點係耦接至該非正交電晶體鰭狀物；在該等擴散接點上方沈積一蝕刻停止材料；在該蝕刻停止材料上方沈積一介電層；在該介面層上方沈積一金屬化硬遮罩層；及在該金屬化硬遮罩層上方施加一第一光阻，其中該第一光阻係利用用以形成第一通孔之孔洞而被圖樣化，用以耦接該第一通孔之至少一者至一記憶體元件。
  11. 如申請專利範圍第10項之方法，包含施加一第一異向性乾蝕刻以將該第一光阻之光阻圖樣轉換成該介電層及蝕刻停止層，使得孔洞係被形成至該等擴散接點之至少一者的一上表面。
  12. 如申請專利範圍第11項之方法，包含下列步驟： 移除該第一光阻；在該第一光阻被移除後，施加一隔離膜以形成該第一通孔；施加一第二異向性蝕刻處理以從水平表面移除該隔離膜而同時在垂直表面留下該隔離膜；在施加該第二異向性蝕刻處理之後，沈積一第一導電金屬，使得所沈積的第一導電金屬填充該第一通孔；從該第一通孔部份地回蝕刻該第一導電金屬；在所回蝕刻的第一導電金屬上方沈積一帽蓋層；及研磨該帽蓋層使得該帽蓋層保持在該第一通孔之上。
  13. 如申請專利範圍第12項之方法，包含下列步驟：施加一第三光阻及圖樣化該第三光阻以形成源極線；施加一第三異向性蝕刻處理以形成源極線溝渠，該第三異向性蝕刻處理透過該介電層部份地蝕刻；及在施加該第三異向性蝕刻處理之後移除該第三光阻。
  14. 如申請專利範圍第13項之方法，包含下列步驟：施加具有用以形成一第二通孔之一圖樣的一第四光阻；及施加一第四異向性蝕刻處理以透過該介電層及該蝕刻停止材料來將該第四光阻圖樣轉換成剛好在該等擴散接點的至少一者之上。
  15. 如申請專利範圍第14項之方法，包含下列步驟：沈積一第二導電金屬，使得該第二通孔及該源極線溝渠係以該第二導電金屬填充；及 移除過載的該第二導電金屬，使得過載被移除至該帽蓋層及該金屬化硬遮罩層。
  16. 如申請專利範圍第15項之方法，包含下列步驟：回應於從該源極線溝渠移除該過載，蝕刻該第二導電金屬，使得該蝕刻停在該介電層之一上表面之下；回應於蝕刻該第二導電金屬，沈積一源極線鈍化膜；及移除該源極線鈍化膜及金屬化硬遮罩層之過載，使得該第一通孔及所填充的源極線係被露出。
  17. 如申請專利範圍第16項之方法，包含下列步驟：形成一記憶體元件，使得該記憶體元件之一端耦接該第一通孔之至少一者；及形成一互連及耦接該互連至所填充的源極線。
  18. 一種系統，包含：一處理器核心；一記憶體，耦接至該記憶體核心，該記憶體包括：非正交電晶體鰭狀物，其係與電晶體閘極非正交；具有非直角的側邊之擴散接點，該等擴散接點耦接至該非正交電晶體鰭狀物；第一通孔；及至少一記憶體元件，透過該第一通孔之至少一者以耦接至該等擴散接點的至少一者；及一無線介面，用以允許該處理器與另一裝置通訊。
  19. 如申請專利範圍第18項之系統，其中該記憶體元件為電阻式記憶體元件，其為以下之至少其中一者：一磁性穿隧接面；一電容器；一相變記憶體；或一電阻式隨機存取記憶體(RRAM)材料。
  20. 如申請專利範圍第18項之系統，其中該第一通孔為磁性穿隧接面(MTJ)柱狀通孔。
TW105111232A 2015-05-18 2016-04-11 裝置及製作高密度記憶體陣列之方法 TW201711022A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/031440 WO2016186648A1 (en) 2015-05-18 2015-05-18 Apparatus and method for fabricating a high density memory array

Publications (1)

Publication Number Publication Date
TW201711022A true TW201711022A (zh) 2017-03-16

Family

ID=57318967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111232A TW201711022A (zh) 2015-05-18 2016-04-11 裝置及製作高密度記憶體陣列之方法

Country Status (6)

Country Link
US (1) US20180123038A1 (zh)
EP (1) EP3298608A4 (zh)
KR (1) KR102440230B1 (zh)
CN (1) CN107534044B (zh)
TW (1) TW201711022A (zh)
WO (1) WO2016186648A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674580B (zh) * 2019-02-15 2019-10-11 華邦電子股份有限公司 電阻式記憶體電路
TWI762252B (zh) * 2021-03-24 2022-04-21 華邦電子股份有限公司 記憶體結構及其製造方法
US11527537B2 (en) 2021-05-03 2022-12-13 Winbond Electronics Corp. Memory structure and manufacturing method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748966B2 (en) * 2018-06-28 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US11075335B2 (en) * 2018-09-26 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode connection
US10497858B1 (en) * 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
TWI691051B (zh) * 2019-05-02 2020-04-11 力晶積成電子製造股份有限公司 記憶體結構
US11062943B2 (en) * 2019-08-09 2021-07-13 International Business Machines Corporation Top via interconnects with wrap around liner
US11177163B2 (en) * 2020-03-17 2021-11-16 International Business Machines Corporation Top via structure with enlarged contact area with upper metallization level
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ
CN114649016A (zh) * 2020-12-17 2022-06-21 联华电子股份有限公司 磁阻式随机存取存储器
KR20220099142A (ko) 2021-01-04 2022-07-13 삼성전자주식회사 반도체 메모리 장치
US11588104B2 (en) * 2021-06-14 2023-02-21 International Business Machines Corporation Resistive memory with vertical transport transistor
US20230317633A1 (en) * 2022-03-30 2023-10-05 Win Semiconductors Corp. Semiconductor chip

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539232B1 (ko) * 2003-03-15 2005-12-27 삼성전자주식회사 디램 메모리 셀 및 그 제조방법
US8008136B2 (en) * 2003-09-03 2011-08-30 Advanced Micro Devices, Inc. Fully silicided gate structure for FinFET devices
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7425740B2 (en) * 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US8716772B2 (en) * 2005-12-28 2014-05-06 Micron Technology, Inc. DRAM cell design with folded digitline sense amplifier
KR100748261B1 (ko) * 2006-09-01 2007-08-09 경북대학교 산학협력단 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
JP4470188B2 (ja) * 2007-01-10 2010-06-02 エルピーダメモリ株式会社 半導体装置の製造方法
TWI334223B (en) * 2007-04-10 2010-12-01 Nanya Technology Corp Checkerboard deep trench dynamic random access memory array layout
JP5605975B2 (ja) * 2007-06-04 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法、並びに、データ処理システム
US8067803B2 (en) * 2008-10-16 2011-11-29 Micron Technology, Inc. Memory devices, transistor devices and related methods
US8916918B2 (en) * 2012-04-04 2014-12-23 Ps4 Luxco S.A.R.L. Semiconductor device having fin-shaped field effect transistor and manufacturing method thereof
JP2014063804A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 磁気メモリ
KR102001417B1 (ko) * 2012-10-23 2019-07-19 삼성전자주식회사 반도체 장치
US8981446B2 (en) * 2013-03-22 2015-03-17 Takashi Nakazawa Magnetic memory and manufacturing method thereof
US9773838B2 (en) * 2014-09-04 2017-09-26 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
KR102401486B1 (ko) * 2015-04-22 2022-05-24 삼성전자주식회사 콘택 구조물을 포함하는 반도체 소자 및 그 제조 방법.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674580B (zh) * 2019-02-15 2019-10-11 華邦電子股份有限公司 電阻式記憶體電路
US10840299B2 (en) 2019-02-15 2020-11-17 Winbond Electronics Corp. Resistive random access memory circuit
TWI762252B (zh) * 2021-03-24 2022-04-21 華邦電子股份有限公司 記憶體結構及其製造方法
US11527537B2 (en) 2021-05-03 2022-12-13 Winbond Electronics Corp. Memory structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN107534044B (zh) 2022-02-11
WO2016186648A1 (en) 2016-11-24
KR20180008429A (ko) 2018-01-24
KR102440230B1 (ko) 2022-09-06
EP3298608A4 (en) 2019-04-03
CN107534044A (zh) 2018-01-02
US20180123038A1 (en) 2018-05-03
EP3298608A1 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
TW201711022A (zh) 裝置及製作高密度記憶體陣列之方法
KR102297452B1 (ko) Ｍｒａｍ ｍｔｊ 상부 전극 대 비아 계면을 위한 기술
CN108713261B (zh) 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构
US9805929B2 (en) Method of forming fine patterns in a semiconductor device and method of manufacturing an electronic device
US9786840B2 (en) Electronic device and method for fabricating the same
TWI732758B (zh) 具有第一及第二閘極電極的半導體元件
US20190013353A1 (en) Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
US9093500B2 (en) Methods of forming semiconductor device using bowing control layer
TWI706582B (zh) 用於垂直磁性穿隧接面之應變工程的方法及所得結構
US10186307B2 (en) Electronic device including a semiconductor memory
JP2017512381A (ja) Ｍｒａｍ製造のための自己整合上部接点
US9647033B2 (en) Methods of manufacturing magnetic memory device having a magnetic tunnel junction pattern
CN111052379A (zh) 带有后端晶体管的铁电电容器
TW201742194A (zh) 用於整合磁性隨機存取記憶體裝置的互連覆蓋程序及所得結構
TWI608642B (zh) 具有基於電阻之儲存元件之電阻式隨機存取記憶體裝置及其製造方法
US20200235162A1 (en) Double selector element for low voltage bipolar memory devices
TW201742241A (zh) 製作用於磁性穿隧接面（ｍｔｊ）元件之支座的鑲嵌為基之方法及其結構
US11393874B2 (en) Independently scaling selector and memory in memory cell
TW201724590A (zh) 具有自對準通孔的高密度記憶體陣列
US10686011B2 (en) Semiconductor device integrated with memory device and fabrication method thereof
US11522011B2 (en) Selector element with ballast for low voltage bipolar memory devices
US11171176B2 (en) Asymmetric selector element for low voltage bipolar memory devices
US10205090B2 (en) Semiconductor memory device
US20190165270A1 (en) Spacer-based patterning for tight-pitch and low-variability random access memory (ram) bit cells and the resulting structures
WO2019117965A1 (en) 1s-1r memory cell with non-linear ballast