TWI762252B - 記憶體結構及其製造方法 - Google Patents

Abstract

一種記憶體結構，包括基底、位元線結構、接觸窗結構、終止層與電容器結構。基底包括記憶體陣列區。位元線結構位在記憶體陣列區中，且位在基底上。接觸窗結構位在記憶體陣列區中，且位在位元線結構一側的基底上。終止層位在記憶體陣列區中，且位在位元線結構上方。電容器結構位在記憶體陣列區中。電容器結構穿過終止層且電性連接至接觸窗結構。電容器結構的底面低於終止層的底面。

Description

記憶體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種記憶體結構及其製造方法。

目前發展出一種記憶體結構，包括彼此耦接電晶體與電容器。在此種記憶體結構中，使用電容器作為儲存組件。因此，如何增加電容器的電容以提升記憶體元件的電性效能為目前持續努力的目標。

本發明提供一種記憶體結構及其製造方法，其可有效地增加電容器結構的電容，進而提升記憶體元件的電性效能。

本發明提出一種記憶體結構，包括基底、位元線結構、接觸窗結構、終止層與電容器結構。基底包括記憶體陣列區。位元線結構位在記憶體陣列區中，且位在基底上。接觸窗結構位在記憶體陣列區中，且位在位元線結構一側的基底上。終止層位在記憶體陣列區中，且位在位元線結構上方。電容器結構位在記憶體陣列區中。電容器結構穿過終止層且電性連接至接觸窗結構。電容器結構的底面低於終止層的底面。

本發明提出一種記憶體結構的製造方法，包括以下步驟。提供基底。基底包括記憶體陣列區。在記憶體陣列區中形成位元線結構。位元線結構位在基底上。在記憶體陣列區中形成接觸窗結構。接觸窗結構位在位元線結構一側的基底上。在記憶體陣列區中形成終止層。終止層位在位元線結構上方。在記憶體陣列區中形成電容器結構。電容器結構穿過終止層且電性連接至接觸窗結構。電容器結構的底面低於終止層的底面。

基於上述，在本發明所提出的記憶體結構及其製造方法中，由於電容器結構的底面低於終止層的底面，所以可提升電容器結構的整體高度，進而提升電容器結構的電容面積。藉此，可有效地增加電容器結構的電容，進而提升記憶體元件的電性效能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1I為根據本發明一實施例的記憶體結構的製造流程剖面圖。

請參照圖1A，提供基底100。基底100可為半導體基底，如矽基底。基底100包括記憶體陣列區R1。此外，基底100更可包括周邊電路區R2。在基底100中可具有隔離結構102。隔離結構102例如是淺溝渠隔離結構(shallow trench isolation，STI)。此外，可根據需求在基底100中形成所需的摻雜區(未示出)。

在記憶體陣列區R1中形成位元線結構104。位元線結構104位在基底100上。位元線結構104可包括接觸窗106與導線108。接觸窗106位在基底100上。接觸窗106的材料例如是摻雜多晶矽。導線108位在接觸窗106上。部分導線108可位在介電結構110上。導線108的材料例如是鎢等金屬。介電結構110可為單層結構或多層結構。在本實施例中，介電結構110是以包括介電層112與介電層114的多層結構為例，但本發明並不以此為限。介電層112位在隔離結構102上。介電層112的材料例如是氧化矽。介電層114位在介電層112上。介電層114的材料例如是氮化矽。此外，位元線結構104更可包括阻障層116。阻障層116位在導線108與接觸窗106之間。部分阻障層116可位在導線108與介電結構110之間。阻障層116的材料例如是鈦(Ti)、氮化鈦(TiN)或其組合。

此外，可在位元線結構104上形成硬罩幕層118。硬罩幕層118可為單層結構或多層結構。在本實施例中，硬罩幕層118是以包括罩幕層120與罩幕層122的多層結構為例，但本發明並不以此為限。罩幕層120位在導線108上。罩幕層120的材料例如是氮化矽。罩幕層122位在罩幕層120上。罩幕層122的材料例如是氮化矽。

另外，在記憶體陣列區R1中形成接觸窗結構124。接觸窗結構124位在位元線結構104一側的基底100上。接觸窗結構124可包括接觸窗126與接觸窗128。接觸窗126位在基底100上。接觸窗126的材料例如是摻雜多晶矽。接觸窗128位在接觸窗126上。接觸窗128的材料例如是鎢等金屬。此外，接觸窗結構124更可包括金屬矽化物層130與阻障層132中的至少一者。金屬矽化物層130位在接觸窗126與接觸窗128之間。金屬矽化物層130的材料例如是矽化鈷(CoSi)或矽化鎳(NiSi)。阻障層132位在接觸窗128與金屬矽化物層130之間。阻障層132的材料例如是Ti、TiN或其組合。

此外，可在接觸窗結構124的一側壁上形成間隙壁層134，且可在接觸窗結構124的另一側壁上形成間隙壁層136。另外，間隙壁層134更可位在介電結構110上的導線108的兩側壁上，間隙壁層136更可位在位元線結構104的兩側壁上。間隙壁層134與間隙壁層136分別可為單層結構或多層結構。舉例來說，間隙壁層134與間隙壁層136分別可為氮化矽層、氧化矽層/氮化矽層(NO)的複合層或氮化矽層/氧化矽層/氮化矽層(NON)的複合層。

另外，可在記憶體陣列區R1的邊緣的基底100上形成介電結構138。介電結構138可為單層結構或多層結構。介電結構138的材料例如是氧化矽、氮化矽或其組合。

另一方面，可在周邊電路區R2中形成閘極結構140。閘極結構140可包括閘極142與介電層144。閘極142位在基底100上。閘極142的材料例如是摻雜多晶矽。介電層144位在閘極140與基底100之間。介電層144的材料例如是氧化物，如氧化矽。此外，閘極結構140更可包括導體層146。導體層146位在閘極140上。導體層146的材料例如是鎢等金屬。另外，閘極結構140更可包括阻障層148。阻障層148位在閘極142與導體層146之間。阻障層146的材料例如是Ti、TiN或其組合。在一些實施例中，可在閘極結構140的側壁上形成間隙壁層(未示出)。

此外，可在閘極結構140上形成硬罩幕層150。硬罩幕層150的材料例如是氮化矽。另外，可在閘極結構140的兩側形成介電結構152。介電結構152可為單層結構或多層結構。介電結構152的材料例如是氧化矽、氮化矽或其組合。

另一方面，可形成覆蓋硬罩幕層150與介電結構152的硬罩幕層154。硬罩幕層154的材料例如是氮化矽。此外，可在硬罩幕層154與硬罩幕層150中形成接觸窗結構156。接觸窗結構156可電性連接至導體層146。接觸窗結構156可包括接觸窗158。接觸窗158的材料例如是鎢等金屬。接觸窗158位在硬罩幕層154與硬罩幕層150中。此外，接觸窗結構156更可包括阻障層160。阻障層160位在接觸窗158與導體層146之間。阻障層160的材料例如是Ti、TiN或其組合。

請參照圖1B，可在記憶體陣列區R1與周邊電路區R2中依序形成阻障材料層162、導體材料層164、阻障材料層166與犧牲材料層168。阻障材料層162與阻障材料層166的材料例如是Ti、TiN或其組合。導體材料層164的材料例如是鎢等金屬。犧牲材料層168的材料例如是多晶矽。阻障材料層162、導體材料層164、阻障材料層166與犧牲材料層168分別可由適當的沉積方法所形成，如化學氣相沉積法或物理氣相沉積法。在另一些實施例中，可省略阻障材料層162與阻障材料層166。

請參照圖1C，可對犧牲材料層168、阻障材料層166、導體材料層164與阻障材料層162進行圖案化，而在記憶體陣列區R1中形成依序位在接觸窗結構124上方的阻障層162a、導體層164a、阻障層166a與犧牲層168a，在記憶體陣列區R1中形成依序形成非位在接觸窗結構124上方的阻障層162b、虛擬導體層164b、阻障層166b與犧牲層168b，且在周邊電路區R2中形成依序位在接觸窗結構156上方的阻障層162c、導體層164c、阻障層166c與犧牲層168c。導體層164a可經由阻障層162a而電性連接至接觸窗結構124。虛擬導體層164b可位在介電結構138上方。導體層164c可經由阻障層162c而電性連接至接觸窗結構156。犧牲層168a、犧牲層168b與犧牲層168c可分別位在導體層164a、虛擬導體層164b與導體層164c上方。

此外，對犧牲材料層168、阻障材料層166、導體材料層164與阻障材料層162進行圖案化的方法可包括微影製程、蝕刻製程、自對準雙重圖案化(self-aligned double patterning，SADP)製程、使用硬罩幕層的圖案化製程或其組合。另外，在上述圖案化製程中，可同時移除部分接觸窗128、部分阻障層132、部分間隙壁層134、部分間隙壁層136、部分罩幕層122與部分硬罩幕層154。

接著，可形成圖案化光阻層170。圖案化光阻層170覆蓋位在記憶體陣列區R1中的犧牲層168a與犧牲層168b，且暴露出位在周邊電路區R2中的犧牲層168c。圖案化光阻層170可藉由微影製程來形成。

請參照圖1D，可利用圖案化光阻層170作為罩幕，移除位在周邊電路區R2中的犧牲層168c，而暴露出阻障層166c。犧牲層168c的移除方法例如是乾式蝕刻法。

接著，可移除圖案化光阻層170。圖案化光阻層170的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。

請參照圖1E，可在記憶體陣列區R1中的犧牲層168a之間以及犧牲層168a與犧牲層168b之間形成硬罩幕層172a。此外，可在周邊電路區R2中的硬罩幕層154上形成暴露出阻障層166c的硬罩幕層172b。硬罩幕層172a與硬罩幕層172b的材料例如是氮化物，如氮化矽。硬罩幕層172a與硬罩幕層172b的形成方法例如是先形成硬罩幕材料層(未示出)，再對硬罩幕材料層進行回蝕刻製程。

請參照圖1F，在記憶體陣列區R1與周邊電路區R2中形成終止層174。亦即，終止層174可從記憶體陣列區R1延伸至周邊電路區R2。終止層174位在位元線結構104上方，且可位在接觸窗結構124上方。終止層174可覆蓋位在記憶體陣列區R1中的犧牲層168a、犧牲層168b與硬罩幕層172a，且可覆蓋周邊電路區R2中的阻障層166c與硬罩幕層172b。終止層174的材料例如是氮化物，如氮化矽。終止層174的形成方法例如是化學氣相沉積法。

接著，可在終止層174上形成介電結構176。介電結構176可包括介電層176a、介電層176b、介電層176c與介電層176d，但本發明並不以此為限。介電層176a與介電層176c的材料例如是氧化物，如氧化矽。介電層176b與介電層176d的材料例如是氮化物，如氮化矽。介電層176a、介電層176b、介電層176c與介電層176d的形成方法例如是化學氣相沉積法。

請參照圖1G，可在介電結構176上形成圖案化罩幕層178。圖案化罩幕層178的材料例如是多晶矽。圖案化罩幕層178的形成方法可包括沉積製程、微影製程、蝕刻製程、自對準雙重圖案化(SADP)製程、使用硬罩幕層的圖案化製程或其組合。

接著，可利用圖案化罩幕層178作為罩幕，移除部分介電結構176與部分終止層174，而在介電結構176與終止層174中形成開口OP。開口OP暴露出位在接觸窗結構124上方的犧牲層168a。藉此，可對終止層174進行圖案化，而暴露出位在接觸窗結構124上方的犧牲層168a。在對終止層174進行圖案化之後，終止層174可覆蓋位在記憶體陣列區R1的邊緣且非位在接觸窗結構124上方的犧牲層168b。部分介電結構176與部分終止層174的移除方法例如是乾式蝕刻法。

請參照圖1H，在對終止層174進行圖案化之後，可移除開口OP所暴露出的犧牲層168a，且可留下位在記憶體陣列區R1的邊緣且非位在接觸窗結構124上方的犧牲層168b。在移除開口OP所暴露出的犧牲層168a之後，開口OP可朝基底100延伸，而增加開口OP的深度，藉此可提升後續形成在開口OP中的電容器結構186(圖1I)的整體高度。開口OP可暴露出阻障層166a。犧牲層168a的移除方法例如是乾式蝕刻法。

此外，在對終止層174進行圖案化之後，可移除圖案化罩幕層178。圖案化罩幕層178的移除方法例如是乾式蝕刻法。在一些實施例中，當犧牲層168a與圖案化罩幕層178在蝕刻製程中具有相近的蝕刻率時，可在移除開口OP所暴露出的犧牲層168a的製程中，同時移除圖案化罩幕層178，但本發明並不以此為限。在另一些實施例中，犧牲層168a與圖案化罩幕層178可藉由不同的蝕刻製程進行移除。

請參照圖1I，在記憶體陣列區R1中形成電容器結構180。電容器結構180穿過終止層174且電性連接至接觸窗結構124。舉例來說，電容器結構180可經由阻障層166a、導體層164a與阻障層162a而電性連接至接觸窗結構124。在本實施例中，電容器結構180可為柱狀電容器(cylinder capacitor)，但本發明並不以此為限。此外，柱狀電容器的形成方法為所屬技術領域具有通常知識者所週知，於此不再說明。在形成電容器結構180的過程中，可對介電結構176進行圖案化，而留下位在記憶體陣列區R1中的介電結構176。此外，在形成電容器結構180的過程中，可移除介電結構176中的介電層176a與介電層176c。

電容器結構180包括電極182、絕緣層184與電極186。電極182的材料例如是Ti、TiN或其組合。電極186位在電極182上。絕緣層184位在電極182與電極186之間。絕緣層184的材料可為介電材料，如高介電常數材料(high-k material)。電極186可為單層結構或多層結構。在本實施例中，電極186是以包括導體層188、導體層190與導體層192的多層結構為例，但本發明並不以此為限。導體層188位在絕緣層184上。導體層188的材料例如是Ti、TiN或其組合。導體層190位在導體層188上。導體層190的材料例如是經摻雜的矽鍺(SiGe)。導體層192位在導體層190上。導體層192的材料例如是鎢等金屬。

此外，可在電容器結構180上形成介電層194。介電層194的材料例如是氧化矽，如四乙氧基矽烷(tetraethyl orthosilicate，TEOS)氧化矽。介電層194的形成方法例如是先利用沉積製程(如，化學氣相沉積製程)形成介電材料層，再對介電材料層進行圖案化。

以下，藉由圖1I來說明上述實施例的記憶體結構10。此外，雖然記憶體結構10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。

請參照圖1I，記憶體結構10包括基底100、位元線結構104、接觸窗結構124、終止層174與電容器結構186。基底100包括記憶體陣列區R1。此外，基底100更可包括周邊電路區R2。位元線結構104位在記憶體陣列區R1中，且位在基底100上。接觸窗結構124位在記憶體陣列區R1中，且位在位元線結構104一側的基底100上。終止層174位在記憶體陣列區R1中，且位在位元線結構104上方。終止層174更可位在周邊電路區R2中。此外，位在記憶體陣列區R1中的終止層174的頂面TS1可高於位在周邊電路區R2中的終止層174的頂面TS2。電容器結構186位在記憶體陣列區R1中，且電性連接至接觸窗結構124。電容器結構186穿過終止層174且電性連接至接觸窗結構124。電容器結構186的底面BS1低於終止層174的底面BS2，藉此可提升電容器結構186的整體高度，進而提升電容器結構186的電容面積。部分電容器結構186可位在開口OP中。

此外，記憶體結構10更可包括犧牲層168b、虛擬導體層164b、導體層164a與硬罩幕層172a中的至少一者。犧牲層168b位在記憶體陣列區R1的邊緣。犧牲層168b的頂面TS3與位在位元線結構104上方的終止層174的底面BS2可為等高。部分終止層174可直接設置在犧牲層168b上。亦即，終止層174與犧牲層168b可直接接觸。虛擬導體層164b位在記憶體陣列區R1的邊緣。犧牲層168b可設置在虛擬導體層164b上。導體層164a設置在電容器結構186與接觸窗結構124之間。導體層164a的頂面TS4與虛擬導體層164b的頂面TS5可為等高。

硬罩幕層172a位在終止層174與位元線結構104之間。電容器結構186可部分位在硬罩幕層172a中。此外，藉由位在硬罩幕層172a中的電容器結構186的高度H可調整電容器結構186的整體高度，進而提升電容器結構186的電容面積。舉例來說，位在硬罩幕層172a中的電容器結構186的高度H可大於等於硬罩幕層的厚度T的二分之一。

記憶體結構10中的其餘構件可參照上述實施例的說明。此外，記憶體結構10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。

基於上述實施例可知，在記憶體結構10及其製造方法中，由於電容器結構186的底面BS1低於終止層174的底面BS2，所以可提升電容器結構186的整體高度，進而提升電容器結構186的電容面積。藉此，可有效地增加電容器結構186的電容，進而提升記憶體元件的電性效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:記憶體結構

100:基底

102:隔離結構

104:位元線結構

106,126,128,158:接觸窗

108:導線

110,138,152,176:介電結構

112,114,144,176a,176b,176c,176d,194:介電層

116,132,148,160,162a,162b,162c,166a,166b,166c:阻障層

118,150,154,172a,172b:硬罩幕層

120,122:罩幕層

124,156:接觸窗結構

130:金屬矽化物層

134,136:間隙壁層

140:閘極結構

142:閘極

146,164a,164c,188,190,192:導體層

162,166:阻障材料層

164:導體材料層

164b:虛擬導體層

168:犧牲材料層

168a,168b,168c:犧牲層

170:圖案化光阻層

174:終止層

178:圖案化罩幕層

180:電容器結構

182,186:電極

184:絕緣層

BS1,BS2:底面

H:高度

OP:開口

R1:記憶體陣列區

R2:周邊電路區

T:厚度

TS1,TS2,TS3,TS4,TS5:頂面

圖1A至圖1I為根據本發明一實施例的記憶體結構的製造流程剖面圖。

10:記憶體結構

100:基底

102:隔離結構

104:位元線結構

106,126,128,158:接觸窗

108:導線

110,138,152,176:介電結構

112,114,144,176b,176d,194:介電層

116,132,148,160,162a,162b,162c,166a,166b,166c:阻障層

118,150,154,172a,172b:硬罩幕層

120,122:罩幕層

124,156:接觸窗結構

130:金屬矽化物層

134,136:間隙壁層

140:閘極結構

142:閘極

146,164a,164c,188,190,192:導體層

164b:虛擬導體層

168b:犧牲層

174:終止層

180:電容器結構

182,186:電極

184:絕緣層

BS1,BS2:底面

H:高度

OP:開口

R1:記憶體陣列區

R2:周邊電路區

T:厚度

TS1,TS2,TS3,TS4,TS5:頂面

Claims (12)

1. 一種記憶體結構，包括：基底，包括記憶體陣列區及周邊電路區；位元線結構，位在所述記憶體陣列區中，且位在所述基底上；接觸窗結構，位在所述記憶體陣列區中，且位在所述位元線結構一側的所述基底上；終止層，位在所述記憶體陣列區及所述周邊電路區中，且位在所述位元線結構上方，其中位在所述記憶體陣列區中的所述終止層的頂面高於位在所述周邊電路區中的所述終止層的頂面；以及電容器結構，位在所述記憶體陣列區中，其中所述電容器結構穿過所述終止層且電性連接至所述接觸窗結構，且所述電容器結構的底面低於所述終止層的底面。
2. 如請求項1所述的記憶體結構，更包括：犧牲層，位在所述記憶體陣列區的邊緣，其中所述犧牲層的頂面與位在所述位元線結構上方的所述終止層的底面等高。
3. 如請求項2所述的記憶體結構，更包括：虛擬導體層，位在所述記憶體陣列區的邊緣，其中所述犧牲層設置在所述虛擬導體層上。
4. 如請求項3所述的記憶體結構，更包括：導體層，設置在所述電容器結構與所述接觸窗結構之間，其中所述導體層的頂面與所述虛擬導體層的頂面等高。
5. 如請求項1所述的記憶體結構，更包括：硬罩幕層，位在所述終止層與所述位元線結構之間，其中所述電容器結構部分位在所述硬罩幕層中，且位在所述硬罩幕層中的所述電容器結構的高度大於等於所述硬罩幕層的厚度的二分之一。
6. 一種記憶體結構的製造方法，包括：提供基底，其中所述基底包括記憶體陣列區及周邊電路區；在所述記憶體陣列區中形成位元線結構，其中所述位元線結構位在所述基底上；在所述記憶體陣列區中形成接觸窗結構，其中所述接觸窗結構位在所述位元線結構一側的所述基底上；在所述記憶體陣列區及所述周邊電路區中形成終止層，其中所述終止層位在所述位元線結構上方，且位在所述記憶體陣列區中的所述終止層的頂面高於位在所述周邊電路區中的所述終止層的頂面；以及在所述記憶體陣列區中形成電容器結構，其中所述電容器結構穿過所述終止層且電性連接至所述接觸窗結構，且所述電容器結構的底面低於所述終止層的底面。
7. 如請求項6所述的記憶體結構的製造方法，所述記憶體結構的製造方法更包括：在所述記憶體陣列區與所述周邊電路區中形成犧牲材料層； 對所述犧牲材料層進行圖案化，而在所述記憶體陣列區與所述周邊電路區中形成多個犧牲層；移除位在所述周邊電路區中的所述犧牲層；在所述記憶體陣列區與所述周邊電路區中形成所述終止層，其中所述終止層覆蓋位在所述記憶體陣列區中的多個所述犧牲層；以及對所述終止層進行圖案化，而暴露出位在所述接觸窗結構上方的所述犧牲層。
8. 如請求項7所述的記憶體結構的製造方法，其中對所述終止層進行圖案化的方法包括：在所述終止層上形成介電結構；在所述介電結構上形成圖案化罩幕層；以及利用所述圖案化罩幕層作為罩幕，移除部分所述介電結構與部分所述終止層，而在所述介電結構與所述終止層中形成開口，其中所述開口暴露出位在所述接觸窗結構上方的所述犧牲層。
9. 如請求項8所述的記憶體結構的製造方法，更包括：在對所述終止層進行圖案化之後，移除所述開口所暴露出的所述犧牲層，且留下位在所述記憶體陣列區的邊緣且非位在所述接觸窗結構上方的所述犧牲層，其中在移除所述開口所暴露出的所述犧牲層的製程中，同時移除所述圖案化罩幕層。
10. 如請求項7所述的記憶體結構的製造方法，其中在對所述終止層進行圖案化之後，所述終止層覆蓋位在所述記憶體陣列區的邊緣且非位在所述接觸窗結構上方的所述犧牲層。
11. 如請求項7所述的記憶體結構的製造方法，更包括：在形成所述犧牲材料層之前，在所述記憶體陣列區與所述周邊電路區中形成導體材料層；以及對所述導體材料層進行圖案化，而在所述記憶體陣列區中形成位在所述接觸窗結構上方的第一導體層，在所述記憶體陣列區中形成非位在所述接觸窗結構上方的虛擬導體層，且在所述周邊電路區中形成第二導體層，其中在形成多個所述犧牲層之後，多個所述犧牲層分別位在所述第一導體層、所述虛擬導體層與所述第二導體層上方。
12. 如請求項7所述的記憶體結構的製造方法，更包括：在形成所述終止層之前，在所述記憶體陣列區中的多個所述犧牲層之間形成硬罩幕層，其中在形成所述終止層之後，所述終止層覆蓋位在所述記憶體陣列區中的多個所述犧牲層與所述硬罩幕層。

Images