CN112117276A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112117276A
CN112117276A CN202010512067.9A CN202010512067A CN112117276A CN 112117276 A CN112117276 A CN 112117276A CN 202010512067 A CN202010512067 A CN 202010512067A CN 112117276 A CN112117276 A CN 112117276A
Authority
CN
China
Prior art keywords
substrate
contact plug
pattern
region
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010512067.9A
Other languages
English (en)
Inventor
金永埈
金硕炫
朴晋亨
宋昊柱
李蕙兰
金奉秀
金成禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112117276A publication Critical patent/CN112117276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Abstract

提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

Description

半导体装置
本申请要求于2019年6月21日在韩国知识产权局(KIPO)提交的第10-2019-0074000号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
技术领域
示例实施例涉及一种半导体装置。更具体地，示例实施例涉及一种动态随机存取存储器(DRAM)装置。
背景技术
在DRAM装置中，虚设区域可以形成在形成有存储器单元的单元区域与形成有外围电路图案的外围电路区域之间。形成有晶体管的有源图案可以形成在单元区域中，然而，有源图案的一些部分可以保留在虚设区域中，并且当导电材料形成在虚设区域中的有源图案的部分上时，可能会在相邻的结构(例如，位线结构)之间产生电短路。
发明内容
示例实施例提供了一种具有改善的特性的半导体装置。
根据示例实施例，一种半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在基底的单元区域和虚设区域上沿第二方向延伸，基底包括单元区域、围绕单元区域的外围电路区域和位于单元区域与外围电路区域之间的虚设区域。第一盖图案在基底的单元区域上沿与第二方向垂直的第一方向与位线结构相邻。第二盖图案在基底的虚设区域上与位线结构相邻。第一接触插塞结构在基底的单元区域上与位线结构和第一盖图案相邻，并且包括在与基底的上表面基本上垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在基底的虚设区域上与位线结构和第二盖图案相邻，并且包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在基底的单元区域上与第一接触插塞结构的上表面接触。
根据可以包括上面列出的实施例的示例实施例，一种半导体装置包括栅极结构、位线结构、第一接触插塞结构、第二接触插塞结构和电容器。栅极结构在基底的单元区域处沿第一方向延伸，基底包括单元区域和围绕单元区域的虚设区域，第一方向与基底的上表面平行。位线结构在基底的单元区域和虚设区域上沿第二方向延伸，第二方向与基底的上表面平行并且与第一方向交叉。第一接触插塞结构在基底的单元区域上沿第一方向与位线结构相邻，并且包括在与基底的上表面基本上垂直的竖直方向上堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在基底的虚设区域上与第二盖图案相邻并且在第一方向上与位线结构相邻，并且可以包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在基底的单元区域上与第一接触插塞结构的上表面接触。虚设下接触插塞在基底的虚设区域上沿第一方向与位线结构的在第二方向上的端部相邻。
根据可以包括上面列出的实施例中的一个或更多个的示例实施例，一种半导体装置包括位线结构、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在基底的单元区域和虚设区域上延伸，基底包括单元区域和围绕单元区域的虚设区域，有源图案通过基底上的隔离图案限定在基底的上部处。第一接触插塞结构在基底的单元区域上与位线结构相邻，并且包括在与基底的上表面垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在基底的虚设区域上与位线结构相邻，并且包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在基底的单元区域上与第一接触插塞结构的上表面接触。虚设下接触插塞形成在隔离图案上并且包括掺杂的多晶硅。半导体装置还包括位于虚设下接触插塞与隔离图案之间的包括氮化物的蚀刻停止层。
根据可以包括上面列出的实施例中的一个或更多个的示例实施例，一种半导体装置包括位线结构、盖图案、接触插塞结构以及电容器(对于基底的单元区域上的每个接触插塞结构)。位线结构在基底的单元区域和虚设区域上沿一方向延伸，基底包括单元区域和围绕单元区域的虚设区域，有源图案可以通过基底上的隔离图案限定在基底的上部处。盖图案中的一些在基底的单元区域上与位线结构相邻，盖图案中的一些在基底的虚设区域上与位线结构相邻。接触插塞结构可以形成在基底的单元区域上的盖图案之间和基底的虚设区域上的盖图案之间，接触插塞结构中的每个可以包括在与基底的上表面垂直的竖直方向上顺序地堆叠的下接触插塞和上接触插塞。对于基底的单元区域上的每个接触插塞结构，电容器与接触插塞结构的上表面接触。下接触插塞中的在基底的虚设区域上的下接触插塞和盖图案中的在基底的虚设区域上的盖图案形成在隔离图案上，蚀刻停止层可以形成在隔离图案与下接触插塞中的在基底的虚设区域上的每个下接触插塞之间以及隔离图案与盖图案中的在基底的虚设区域上的每个盖图案之间。
附图说明
图1至图5是示出根据示例实施例的半导体装置的平面图和剖视图。
图6至图57是示出根据示例实施例的半导体装置的平面图和剖视图。
具体实施方式
通过以下结合附图的详细描述，将更加清楚地理解示例实施例。
图1至图5是示出根据示例实施例的半导体装置的平面图和剖视图。具体地，图1和图2是平面图，图3至图5是剖视图。图3包括分别沿图2的线A-A'和线B-B'截取的剖面，图4包括分别沿图1的线C-C'和线D-D'截取的剖面，图5包括沿图1的线E-E'截取的剖面。图2是图1的区域X的放大平面图。为了避免复杂，图1未示出图6中提到的线A-A'和线B-B'。
在下文中，与基底100的上表面基本上平行并且彼此基本上垂直的两个方向可以分别被称为第一方向和第二方向，与基底100的上表面基本上平行并且具有相对于第一方向和第二方向中的每个的锐角的方向可以被称为第三方向。然而，术语“第一”、“第二”和“第三”可以根据它们的上下文表示其它方向。通常，除非上下文另有指示，否则术语“第一”、“第二”、“第三”等在此仅用作命名惯例。如此，在说明书和权利要求书中的一个部分中被描述为“第一”或“第二”的某些项可以在说明书和权利要求书中的另一部分中被描述为“第三”或“第四”等。
参照图1至图5，半导体装置可以包括位于基底100上或位于基底100中的第一栅极结构160、第二栅极结构923、位线结构305、间隔件结构、第一接触插塞结构、第二接触插塞结构以及电容器540。半导体装置还可以包括第一盖图案293、第三盖图案410、第四盖图案415、第一绝缘图案175、第二绝缘图案185、第三绝缘图案195、第四绝缘图案320、第五绝缘图案330、第一蚀刻停止层373、第二蚀刻停止层500、第五间隔件427、第三接触插塞453、源/漏层109、栅极间隔件930、第一绝缘中间层图案940、第二绝缘中间层480、第三绝缘中间层490以及第四绝缘中间层550。
基底100可以包括半导体材料(例如，硅、锗、硅-锗等)或III-V族半导体化合物(例如，GaP、GaAs、GaSb等)并且由半导体材料(例如，硅、锗、硅-锗等)或III-V半导体化合物(例如，GaP、GaAs、GaSb等)形成。在示例实施例中，基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
基底100可以包括第一区域I、第二区域II和第三区域III。在示例实施例中，第一区域I是其中可以形成有存储器单元的单元区域，第三区域III围绕第一区域I并且是其中可以形成有外围电路图案的区域，第二区域II形成在第一区域I与第三区域III之间并且可以是其中存储器单元的布线和外围电路图案彼此接触的虚设区域。第二区域II可以具有比第一区域I和第三区域III的面积大的面积，然而，发明构思不应该局限于此。在一些实施例中，从上向下看，第二区域II(例如，虚设区域)紧邻地围绕第一区域I(例如，单元区域)，并且从上向下看，第二区域II不包括任何晶体管或存储器单元。
隔离图案110可以形成在基底100上，并且其侧壁可以被隔离图案110覆盖的第一有源图案103和第二有源图案105可以限定在基底100的上部处。隔离图案110可以包括氧化物(例如，氧化硅)。
第一有源图案103可以形成在基底100的第三区域III中，第二有源图案105可以形成在基底100的第一区域I中。然而，第二有源图案105中的一些可以形成在基底100的第二区域II的与基底100的第一区域I相邻的部分中。
在附图中，一个第一有源图案103形成在基底100的第三区域III中，然而，发明构思不限于此，多个第一有源图案103可以形成在基底100的第三区域III中。
在示例实施例中，多个第二有源图案105可以沿第一方向和第二方向中的每个形成，并且第二有源图案105中的每个可以在第三方向上延伸到给定长度。
第一栅极结构160可以在基底100的第一区域I上沿第一方向延伸穿过第二有源图案105和隔离图案110，多个第一栅极结构160可以形成为在第二方向上彼此间隔开。第一栅极结构160可以包括在与基底100的上表面基本上垂直的竖直方向上顺序地堆叠的第一栅极绝缘层130、第一栅电极140和第一栅极掩模150。
第一栅极绝缘层130可以形成在第二有源图案105的表面上，第一栅电极140可以沿第一方向在第一栅极绝缘层130和隔离图案110上延伸，第一栅极掩模150可以覆盖第一栅电极140的上表面。
第一栅极绝缘层130可以包括氧化物(例如，氧化硅)，第一栅电极140可以包括金属(例如，钨、钛、钽等)或金属氮化物(例如，氮化钨、氮化钛、氮化钽等)，第一栅极掩模150可以包括氮化物(例如，氮化硅)。
第二栅极结构923可以包括在基底100的第三区域III上顺序地堆叠在第一有源图案103上的第二栅极绝缘图案903、第一导电图案213、第三导电图案253、第一阻挡图案273、第一金属图案283和第二栅极掩模913。
第二栅极绝缘图案903可以包括氧化物(例如，氧化硅)，第一导电图案213和第三导电图案253可以包括例如掺杂的多晶硅，第一阻挡图案273可以包括金属(例如，钛、钽等)和/或金属氮化物(例如，氮化钛、氮化钽等)，第一金属图案283可以包括金属(例如，钨)。顺序地堆叠的第一导电图案213和第三导电图案253可以包括基本上相同的材料，因此可以彼此融合(例如，融合为连续地和/或一体地形成)以形成第二栅电极263。当涉及取向、布局、位置、形状、尺寸、组成、量或其它量度时，如在此所使用的诸如“相同”、“相等”、“平面”或“共面”的术语不必须表示完全相同的取向、布局、位置、形状、尺寸、组成、量或其它量度，而是旨在包括在例如由于制造工艺而可能发生的可接受的变化内的几乎相同的取向、布局、位置、形状、尺寸、组成、量或其它量度。除非上下文或其它陈述另外指示，否则术语“基本上”可以在此用于强调该含义。例如，被描述为“基本上相同”、“基本上相等”或“基本上共面”的项可以完全相同、相等或共面，或者可以在例如由于制造工艺而可能发生的可接受的变化内相同、相等或共面。
源/漏层109可以形成在第一有源图案103上与第二栅极结构923相邻，并且第二栅极结构923和源/漏层109可以形成晶体管。
第二栅极结构923的侧壁可以被栅极间隔件930覆盖，栅极间隔件930的外侧壁可以被第一绝缘中间层图案940覆盖。栅极间隔件930可以包括氮化物(例如，氮化硅)。第一绝缘中间层图案940可以包括氧化物(例如，氧化硅)。
第一绝缘中间层图案940可以形成在基底100的第二区域II和第三区域III上，第一盖图案293可以形成在第一绝缘中间层图案940上。在示例实施例中，第一绝缘中间层图案940和第一盖图案293可以形成在基底100的整个第三区域III和基底100的第二区域II的一部分上。第一盖图案293可以包括氮化物(例如，氮化硅)。
在示例实施例中，第一蚀刻停止层373可以形成在第一绝缘中间层图案940和第一盖图案293的侧壁上。此外，第一蚀刻停止层373可以形成在隔离图案110的位于基底100的第二区域II以及基底100的第一区域I的与基底100的第二区域II相邻的边缘部分上的部分上。第一蚀刻停止层373可以包括氮化物(例如，氮化硅)。
位线结构305可以在基底100的第一区域I和基底100的第二区域II的与基底100的第一区域I相邻的部分上沿竖直方向延伸，并且可以包括在竖直方向上顺序地堆叠的导电图案结构265、第二阻挡图案275、第二金属图案285和第二盖图案295。在示例实施例中，位线结构305可以在第二有源图案105、隔离图案110和第一栅极结构160上沿第二方向延伸。
导电图案结构265可以包括顺序地堆叠的第四导电图案245和第五导电图案255(参见图24)或顺序地堆叠的第二导电图案215和第五导电图案255(参见图24)。多个第四导电图案245可以形成为沿第一方向和第二方向中的每个彼此间隔开。例如，第四导电图案245中的每个可以形成在第二有源图案105的上表面上的第三凹部230中以及隔离图案110和与隔离图案110相邻的第一栅极掩模150的上表面上，第二导电图案215可以形成在第三凹部230外部。
第五导电图案255可以在沿第二方向设置的第二导电图案215和第四导电图案245上沿第二方向延伸。第四导电图案245和第五导电图案255分别可以包括与第一导电图案213和第三导电图案253的材料基本上相同的材料(例如，掺杂的多晶硅)，因此可以彼此融合(例如，融合为连续地和/或一体地形成)。
在示例实施例中，位线结构305的在第二方向上的端部在第一绝缘中间层图案940和第一盖图案293的侧壁上与第一蚀刻停止层373接触。如在此所使用的术语“接触”表示直接连接(例如，触碰)。
第二阻挡图案275、第二金属图案285和第二盖图案295中的每个可以在第五导电图案255上沿第二方向延伸。第二阻挡图案275可以包括与第一金属图案283的材料基本上相同的材料，第二盖图案295可以包括与第一盖图案293的材料基本上相同的材料。
间隔件结构可以形成在位线结构305的相对的侧壁中的每个上，因此可以在第二方向上延伸。间隔件结构可以包括在位线结构305的相对的侧壁中的每个上顺序地堆叠的第一间隔件315、空气间隔件345、第三间隔件375和第四间隔件425。
第一间隔件315可以在第一方向上与位线结构305的侧壁接触，空气间隔件345可以与第一间隔件315的外侧壁接触，第三间隔件375可以与空气间隔件345的外侧壁接触，第四间隔件425可以与第二盖图案295的上表面、第一间隔件315的上表面和上外侧壁、空气间隔件345的上表面以及第三间隔件375的上表面和上外侧壁接触。然而，在位线结构305在第一方向上的侧壁被第三盖图案410覆盖的区域处，空气间隔件345和第三间隔件375可以沿第一方向顺序地堆叠在第一间隔件315的外侧壁上，并且可以不形成第四间隔件425。
在示例实施例中，空气间隔件345和第三间隔件375的最上表面可以比第一间隔件315的上表面低并且比第二金属图案285的上表面高。
然而，与在基底100的第一区域I上的分别位于位线结构305的侧壁上的可以在第一方向上彼此间隔开的第三间隔件375不同，第一蚀刻停止层373可以不仅形成在位线结构305的侧壁上，而且还形成在隔离图案110上。例如，间隔件结构可以包括位于基底100的第二区域II上的第一蚀刻停止层373而不包括第三间隔件375。
第一间隔件315、第三间隔件375和第四间隔件425中的每个可以包括氮化物(例如，氮化硅)，空气间隔件345可以包括空气(例如，大气或在制造工艺期间存在的填充在空间中的其它气体)。
位线结构305的在第三凹部230中的部分的侧壁和第三凹部230的底表面可以被第一间隔件315覆盖。第四绝缘图案320可以形成在第一间隔件315的在第三凹部230中的部分上，第五绝缘图案330可以形成在第四绝缘图案320上以填充第三凹部230的剩余部分。在示例实施例中，空气间隔件345可以与第四绝缘图案320和第五绝缘图案330的上表面接触，第三间隔件375可以与第五绝缘图案330的上表面接触。
包括在竖直方向上顺序地堆叠的第一绝缘图案175、第二绝缘图案185和第三绝缘图案195的绝缘图案结构可以形成在第二有源图案105和隔离图案110的其上未形成第三凹部230的部分与位线结构305之间。第二绝缘图案185可以与具有“L”形状的剖面的第一间隔件315的底表面接触，第三绝缘图案195可以与位线结构的底表面接触。
第一绝缘图案175、第三绝缘图案195和第四绝缘图案320可以包括氧化物(例如，氧化硅)，第二绝缘图案185和第五绝缘图案330可以包括氮化物(例如，氮化硅)。
第三盖图案410可以在第一方向上延伸以与延伸穿过基底100的第一区域I的第一栅极结构160叠置，并且可以在第一方向上部分地覆盖位于位线结构305的侧壁上的间隔件结构的外侧壁。第四盖图案415可以沿第一方向在基底100的第二区域II的与基底的第一区域I相邻的部分上延伸，并且可以在第一方向上部分地覆盖位于位线结构305的侧壁上的间隔件结构的外侧壁。
在示例实施例中，第三盖图案410和第四盖图案415可以在第二方向上彼此间隔开给定的距离，第三盖图案410和第四盖图案415的上表面可以彼此基本上共面。然而，与第一栅极结构160上的第三盖图案410不同，第四盖图案415可以形成在顺序地堆叠的隔离图案110和第一蚀刻停止层373上。
第三盖图案410和第四盖图案415可以包括基本上相同的材料(例如，诸如氮化硅的氮化物)，或者可以由基本上相同的材料(例如，诸如氮化硅的氮化物)形成。
第五间隔件427可以形成在第三盖图案410和第四盖图案415中的每个的在第二方向上的侧壁上。第五间隔件427可以包括与第四间隔件425的材料基本上相同的材料或由与第四间隔件425的材料基本上相同的材料形成。
基底100的第一区域I上的第一接触插塞结构可以包括在竖直方向上顺序地堆叠的下接触插塞405、第一金属硅化物图案435和第一上接触插塞455。
下接触插塞405可以在位线结构中的在第一方向上相邻的位线结构之间和第三盖图案410中的在第二方向上相邻的第三盖图案410之间形成在第二有源图案105和隔离图案110上的第四凹部390上，并且可以与间隔件结构的第三间隔件375的外侧壁和第三盖图案410中的每个的侧壁接触。因此，多个下接触插塞405可以沿第一方向和第二方向中的每个形成。在示例实施例中，下接触插塞405的最上表面可以比空气间隔件345和第三间隔件375的最上表面低。
下接触插塞405可以包括例如掺杂的多晶硅。气隙(未示出)可以形成在下接触插塞405中。在此所描述的各种接触插塞和接触插塞结构可以由导电材料或者诸如掺杂的多晶硅、金属硅化物和金属中的一种或更多种的材料形成。
第一金属硅化物图案435可以形成在下接触插塞405上。在示例实施例中，第一金属硅化物图案435形成在下接触插塞405的在竖直方向上不与第四间隔件425和第五间隔件427叠置的中心部分上。
第一金属硅化物图案435可以包括例如硅化钴、硅化镍等。
第一上接触插塞455可以形成在第一金属硅化物图案435上，并且可以与第四间隔件425和第五间隔件427的上表面和外侧壁以及第三盖图案410的上表面接触。因此，第一上接触插塞455的上表面可以比位线结构305、第三盖图案410和第四盖图案415的上表面高。
在示例实施例中，多个第一上接触插塞455可以沿第一方向和第二方向中的每个形成，并且可以通过顺序地堆叠的第二绝缘中间层480和第三绝缘中间层490彼此间隔开。第二绝缘中间层480可以在位线结构305的第二盖图案295的上表面和侧壁上部分地延伸穿过间隔件结构的上部。第二绝缘中间层480可以包括具有低间隙填充特性的绝缘材料，第三绝缘中间层490可以包括氮化物(例如，氮化硅)。
在示例实施例中，当在平面图中观看时，第一上接触插塞455可以以蜂窝图案设置。第一上接触插塞455中的每个可以在平面图中具有圆形形状、椭圆形形状或多边形形状。第一上接触插塞455可以包括金属(例如，钨、铝、铜等)和/或掺杂的多晶硅。
基底100的第二区域II上的第二接触插塞结构可以包括虚设下接触插塞407、第二金属硅化物图案437和第二上接触插塞457。
虚设下接触插塞407可以形成在隔离图案110的在位线结构中的在第一方向上相邻的位线结构之间和在第四盖图案415中的在第二方向上相邻的第四盖图案415之间的部分上，并且可以与间隔件结构的第三间隔件375的外侧壁和第四盖图案415中的每个的侧壁接触。因此，多个虚设下接触插塞407可以沿第一方向和第二方向中的每个形成。在示例实施例中，虚设下接触插塞407的最上表面可以比空气间隔件345和第三间隔件375的上表面低。
在示例实施例中，虚设下接触插塞407可以形成在隔离图案110上，第一蚀刻停止层373可以形成在虚设下接触插塞407的底表面与隔离图案110之间。因此，虚设下接触插塞407的底表面可以比基底100的第一区域I上的第二有源图案105和隔离图案110上的第四凹部390中的下接触插塞405的底表面高。
在示例实施例中，虚设下接触插塞407的在第二方向上的最后一个可以靠近位线结构305的在第二方向上的端部，虚设下接触插塞407的在第二方向上的端部可以在第二方向上形成在与位线结构305的位置相同的位置中。
虚设下接触插塞407可以包括与下接触插塞405的材料基本上相同的材料(例如，导电材料)。气隙(未示出)可以形成在虚设下接触插塞407中。如可以看出的，在某些实施例中，虚设下接触插塞407与任何有源图案隔离(例如，电隔离)。
第二金属硅化物图案437可以形成在虚设下接触插塞407上。在示例实施例中，第二金属硅化物图案437可以形成在虚设下接触插塞407的在竖直方向上不与第四间隔件425和第五间隔件427叠置的中心部分上。
第二金属硅化物图案437可以包括与第一金属硅化物图案435的材料基本上相同的材料。
第二上接触插塞457可以形成在第二金属硅化物图案437上，并且可以与第四间隔件425和第五间隔件427的上表面和外侧壁以及第四盖图案415的上表面接触。第二上接触插塞457的上表面可以与第一上接触插塞455的上表面基本上共面。
在示例实施例中，第二上接触插塞457可以在第二区域II的在第二方向上与基底100的第一区域I的第一侧壁相邻的部分上延伸穿过位线结构305中的在第一方向上的偶数编号的位线结构305的第二盖图案295中的每个以与第二金属图案285接触，并且可以在第二区域II的在第二方向上与基底100的第一区域I的第二侧壁(可以与基底100的第一区域I的第一侧壁相对)相邻的部分上延伸穿过位线结构305中的在第一方向上的奇数编号的位线结构305的第二盖图案295中的每个以与第二金属图案285接触。例如，第二上接触插塞457可以在基底100的第二区域II的分别与基底100的第一区域I的第一侧壁和第二侧壁相邻的部分上以Z字形图案分别与位线结构305的第二盖图案295接触。
在示例实施例中，多个第二上接触插塞457可以形成在基底100的第二区域II的在第二方向上与基底100的第一区域I的第一侧壁和第二侧壁相邻的部分上，多个第二上接触插塞457可以通过顺序地堆叠的第二绝缘中间层480和第三绝缘中间层490在第一方向上彼此间隔开。第二绝缘中间层480可以与位线结构305的第二盖图案295的上表面以及位线结构305的侧壁上的第一间隔件315和第四间隔件425的上表面接触。
电容器540可以包括顺序地堆叠的下电极510、介电层520和上电极530。下电极510和上电极530可以包括基本上相同的材料(例如，掺杂的多晶硅和/或金属)。介电层520可以包括氧化物(例如，氧化硅)、金属氧化物和/或氮化物(例如，氮化硅、金属氮化物等)。金属可以包括例如铝、锆、钛、铪等。
第二蚀刻停止层500可以形成在第二绝缘中间层480和第三绝缘中间层490上，并且可以包括氮化物(例如，氮化硅)。
第四绝缘中间层550可以形成在第二绝缘中间层480、第三绝缘中间层490和第二上接触插塞457上以覆盖电容器540，并且可以包括氧化物(例如，氧化硅)。
在半导体装置中，与第一区域I(即，基底100的单元区域)上的第一接触插塞结构和第三盖图案410一样，第二接触插塞结构和第四盖图案415可以形成在第二区域II(即，基底100的在第二方向上与其相邻的虚设区域)的部分上。
然而，每个第二接触插塞结构的虚设下接触插塞407可以形成在隔离图案110上以不与第二有源图案105接触，并且第一蚀刻停止层373可以形成在隔离图案110与虚设下接触插塞407之间。因此，虚设区域上的第二接触插塞结构可以不与第二有源图案105接触，因此可以防止相邻的元件(例如，位线结构305)之间的电短路。
图6至图57是示出根据示例实施例的半导体装置的平面图和剖视图。具体地，图6、图7、图9、图10、图13、图16、图22、图23、图37、图38和图45是平面图，图8、图11、图12、图14、图15、图17至图21、图24至图36、图39至图44和图46至图57是剖视图。图8、图11、图14、图17、图18、图20、图24、图26、图27、图29、图31、图33、图35、图39、图41、图43、图46、图49、图52和图55中的每个分别包括沿对应的平面图的线A-A'和线B-B'截取的剖面，图12、图15、图19、图21、图25、图28、图30、图32、图34、图36、图40、图42、图44、图47、图50、图53和图56中的每个分别包括沿对应的平面图的线C-C'和线D-D'截取的剖面，图48、图51、图54和图57中的每个分别包括沿对应的平面图的线E-E'截取的剖面。图7、图10、图13、图16、图23和图38中的每个分别是对应的平面图的区域X的放大平面图。
参照图6至图8，在基底100上形成第一有源图案103和第二有源图案105，形成隔离图案110以覆盖第一有源图案103和第二有源图案105的侧壁。
可以通过去除基底100的上部以形成第一凹部来形成第一有源图案103和第二有源图案105，可以通过在基底100上形成隔离层以填充第一凹部并使隔离层平坦化直到可以暴露第一有源图案103和第二有源图案105的上表面来形成隔离图案110。平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。可选地，虽然未示出，但是可以通过在基底上外延生长来形成有源图案。
参照图9至图12，可以对基底100执行离子注入工艺以形成杂质区域(未示出)，并且可以部分地蚀刻基底100的第一区域I上的第二有源图案105和隔离图案110以形成在第一方向上延伸的第二凹部。
可以在第二凹部中形成第一栅极结构160。第一栅极结构160可以包括：第一栅极绝缘层130，位于第二有源图案105的由第二凹部暴露的表面上；第一栅电极140，位于第一栅极绝缘层130上，填充第二凹部的下部；以及第一栅极掩模150，位于第一栅电极140上，填充第二凹部的上部。第一栅极结构160可以在基底100的第一区域I上沿第一方向延伸，多个第一栅极结构160可以沿第二方向形成。尽管示出了一个栅极结构160，但是可以(例如，在第一区域I中)形成沿第二方向布置并且沿第一方向延伸的多个栅极结构160。
在示例实施例中，可以通过热氧化工艺在第二有源图案105的被第二凹部暴露的表面上形成第一栅极绝缘层130，因此第一栅极绝缘层130可以包括氧化物(例如，氧化硅)。
参照图13至图15，可以对基底100的第三区域III上的第一有源图案103的上表面进行热氧化以形成第二栅极绝缘层900，在基底100的第一区域I和第二区域II上，可以在第二有源图案105和隔离图案110上形成绝缘层结构200。
在示例实施例中，绝缘层结构200可以包括顺序地堆叠的第一绝缘层170、第二绝缘层180和第三绝缘层190。第一绝缘层170和第三绝缘层190中的每个可以包括氧化物(例如，氧化硅)，第二绝缘层180可以包括氮化物(例如，氮化硅)。
可以在绝缘层结构200、第二栅极绝缘层900和隔离图案110上顺序地形成第一导电层210和第一掩模220，可以使用第一掩模220作为蚀刻掩模来蚀刻第一导电层210和绝缘层结构200以形成暴露第二有源图案105的第一开口230。
第一掩模220可以包括氮化物(例如，氮化硅)。
在蚀刻工艺期间，也可以蚀刻第二有源图案105的被第一开口230暴露的上部、隔离图案110的与第二有源图案105相邻的上部和第一栅极掩模150的上部，以形成第三凹部。也就是说，第一开口230的底部可以被称为第三凹部。
在示例实施例中，第一开口230可以暴露每个第二有源图案105的中心上表面，因此在基底100的第一区域I上，多个第一开口230可以沿第一方向和第二方向中的每个形成。
参照图16和图17，可以形成第二导电层240以填充第一开口230。
在示例实施例中，可以通过在第二有源图案105、隔离图案110、第一栅极掩模150和第一掩模220上形成初步第二导电层以填充第一开口230，并且通过CMP工艺和/或回蚀工艺去除初步第二导电层的上部来形成第二导电层240。第二导电层240可以形成为具有与第一导电层210的上表面基本上共面的上表面。
在示例实施例中，多个第二导电层240可以形成为沿第一方向和第二方向中的每个彼此间隔开。第二导电层240可以包括例如掺杂的多晶硅，因此可以与第一导电层210融合(例如，它们可以由相同的材料形成以连续形成)。
参照图18和图19，在去除第一掩模220之后，可以在第一导电层210和第二导电层240上顺序地形成第三导电层250、阻挡层270和第一金属层280。
在示例实施例中，第三导电层250可以包括与第一导电层210和第二导电层240的材料基本上相同的材料。例如，第三导电层250可以包括掺杂的多晶硅，因此可以与第一导电层210和第二导电层240融合(例如，它们可以由相同的材料形成以连续形成)。
参照图20和图21，可以形成第二掩模(未示出)以覆盖第一金属层280的在基底100的第一区域I和基底100的第二区域II的与第一区域I相邻的部分上的部分，可以形成第二栅极掩模913以部分地覆盖第一金属层280在基底100的第三区域III上的部分，并且可以使用第二掩模和第二栅极掩模913作为蚀刻掩模来顺序地蚀刻第一金属层280、阻挡层270、第三导电层250、第一导电层210、绝缘层结构200和第二栅极绝缘层900。
因此，可以形成第二开口以在第二区域II的远离基底100的第一区域I的部分上暴露隔离图案110，可以在基底100的第三区域III上形成第二栅极结构923。第二栅极结构923可以包括顺序地堆叠在第一有源图案103上的第二栅极绝缘图案903、第一导电图案213、第三导电图案253、第一阻挡图案273、第一金属图案283和第二栅极掩模913。顺序地堆叠的第一导电图案213和第三导电图案253可以包括基本上相同的材料，因此可以彼此融合以形成第二栅电极263。
可以形成栅极间隔件930以覆盖第二栅极结构923的侧壁，可以将杂质注入到第一有源图案103的与第二栅极结构923相邻的上部中以形成源/漏层109。
在去除第二掩模之后，在基底100的第一区域I、第二区域II和第三区域III上形成第一绝缘中间层，可以将第一绝缘中间层的上部平坦化直到暴露第一金属层280的上表面，以形成填充基底100的第二区域II上的第二开口并且围绕基底100的第三区域III上的第二栅极结构923和栅极间隔件930的第一绝缘中间层图案940。
在第一金属层280、第一绝缘中间层图案940和第二栅极掩模913上形成盖层290。
参照图22至图25，可以蚀刻盖层290以在基底100的第三区域III和基底100的第二区域II的与基底100的第三区域III相邻的部分上形成第一盖图案293，并且在基底100的第一区域I和基底100的第二区域II的与基底100的第一区域I相邻的部分上形成第二盖图案295，可以使用第一盖图案293和第二盖图案295作为蚀刻掩模来顺序地蚀刻第一金属层280、阻挡层270、第三导电层250、第一导电层210、第二导电层240以及第三绝缘层190。第一盖图案293可以覆盖基底100的第三区域III的整个部分和基底100的第二区域II的与第三区域III相邻的部分(例如，基底100的第二区域II的形成有第一绝缘中间层图案940的部分)，多个第二盖图案295可以形成为在第一方向上彼此间隔开，第二盖图案295中的每个可以在基底100的第一区域I和基底100的第二区域II的与第一区域I相邻的部分上沿第二方向延伸。
因此，在基底100的第一区域I上，第四导电图案245、第五导电图案255、第二阻挡图案275、第二金属图案285和第二盖图案295可以顺序地在第一开口230中堆叠在第二有源图案105、隔离图案110和第一栅极掩模150上，并且第三绝缘图案195、第二导电图案215、第五导电图案255、第二阻挡图案275、第二金属图案285和第二盖图案295可以在第一开口230的外侧处顺序地堆叠在绝缘层结构200的第二绝缘层180上。
如上所示，第一导电层210、第二导电层240和第三导电层250可以彼此融合，因此顺序地堆叠的第四导电图案245和第五导电图案255以及顺序地堆叠的第二导电图案215和第五导电图案255可以分别形成一个导电图案结构265。在下文中，顺序地堆叠的导电图案结构265、第二阻挡图案275、第二金属图案285和第二盖图案295可以被称为位线结构305。
在示例实施例中，位线结构305可以在基底100的第一区域I和基底100的第二区域II的与基底100的第一区域I相邻的部分上沿第二方向延伸，并且多个位线结构305可以形成为沿第一方向布置。
参照图26，可以在第二有源图案105、隔离图案110和第一栅极掩模150的暴露的上表面、第一开口230的侧壁、第二绝缘层180以及第二盖图案295上形成第一间隔件层310以覆盖位线结构305，可以在第一间隔件层310上顺序地形成第四绝缘层和第五绝缘层。
第一间隔件层310可以在第二绝缘层180上覆盖位线结构305下面的第三绝缘图案195的侧壁，第四绝缘层和第五绝缘层可以完全填充第一开口230。
可以通过蚀刻工艺蚀刻第四绝缘层和第五绝缘层。在示例实施例中，蚀刻工艺可以包括湿法蚀刻工艺，并且可以去除第四绝缘层和第五绝缘层的除了其在第一开口230中的部分之外的所有部分。因此，第一间隔件层310的几乎整个表面，例如，第一间隔件层310的除了其在第一开口230中的部分之外的所有部分可以被暴露，并且第四绝缘层和第五绝缘层的保留在第一开口230中的部分可以分别形成第四绝缘图案320和第五绝缘图案330。
参照图27和图28，可以在第一间隔件层310的暴露表面以及第四绝缘图案320和第五绝缘图案330的在第一开口230中的部分上形成第二间隔件层，并且可以对第二间隔件层进行各向异性蚀刻以在第一间隔件层310、第四绝缘图案320和第五绝缘图案330的表面上形成第二间隔件340以覆盖位线结构305的侧壁。
可以使用第一盖图案293、第二盖图案295和第二间隔件340作为蚀刻掩模来执行干法蚀刻工艺以形成暴露第二有源图案105的上表面的第三开口350，隔离图案110和第一栅极掩模150的上表面也可以被第三开口350暴露。
通过干法蚀刻工艺，可以去除第一间隔件层310的在第一盖图案293和第二盖图案295的上表面以及第二绝缘层180的上表面上的部分，因此可以形成第一间隔件315以覆盖位线结构305的侧壁。在干法蚀刻工艺期间，可以部分地去除第一绝缘层170和第二绝缘层180以分别在位线结构305下面形成第一绝缘图案175和第二绝缘图案185。顺序地堆叠在位线结构305下面的第一绝缘图案175、第二绝缘图案185和第三绝缘图案195可以形成绝缘图案结构。
参照图29和图30，在第一盖图案293和第二盖图案295的上表面、第一盖图案293和第一绝缘中间层图案940的侧壁、第二间隔件340的外侧壁、第四绝缘图案320和第五绝缘图案330的上表面的部分、第二有源图案105、隔离图案110和第一栅极掩模150的被第三开口350暴露的上表面以及隔离图案110在基底100的第二区域II的与基底100的第一区域I相邻的部分上的上表面上形成第三间隔件层370。
第三间隔件层370可以包括氮化物(例如，氮化硅)并且可以与第一盖图案293融合。
参照图31和图32，在形成第三掩模380以覆盖基底100的第二区域II和第三区域III之后，各向异性地蚀刻第三间隔件层370以形成覆盖位线结构305的侧壁的第三间隔件375。第三掩模380也可以覆盖基底100的第一区域I的与基底100的第二区域II相邻的边缘部分。在示例实施例中，第三掩模380可以包括相对于第三间隔件375具有蚀刻选择性的材料(例如，光致抗蚀剂图案)。
由于蚀刻工艺，第三间隔件375在基底100的第一区域I上形成在位线结构305的侧壁上，第三间隔件层370可以在基底100的第二区域II和第三区域III上(例如，定位有第三掩模380的地方)保留在位线结构305的上表面和侧壁以及隔离图案110的上表面上，第三间隔件层370可以被称为第一蚀刻停止层373。
在基底100的第一区域I上沿水平方向顺序地堆叠在位线结构305的侧壁上的第一间隔件315、第二间隔件340和第三间隔件375可以被称为初步间隔件结构。
参照图33和图34，在通过例如灰化工艺和/或剥离工艺去除第三掩模380之后，蚀刻第二有源图案105的上部以形成连接到第三开口350的第四凹部390。
在示例实施例中，可以通过湿法蚀刻工艺去除第二有源图案105的上部。在湿法蚀刻工艺期间，也可以蚀刻隔离图案110的与第二有源图案105的上部相邻的上部，然而，可以几乎不蚀刻包括相对于第二有源图案105和隔离图案110具有蚀刻选择性的材料(例如，氮化物)的第三间隔件375、第一盖图案293、第一栅极掩模150和第一蚀刻停止层373，因此不蚀刻而是保护隔离图案110的在基底100的第二区域II上的被第一蚀刻停止层373覆盖的部分。
参照图35和图36，可以形成下接触插塞层400以填充基底100的第一区域I和第二区域II上的第三开口350以及基底100的第一区域I上的第四凹部390，可以对下接触插塞层400的上部进行平坦化直到可以暴露第一盖图案293和第二盖图案295的上表面。因此，可以去除第一蚀刻停止层373的位于基底100的第二区域II和第三区域III上的第一盖图案293和第二盖图案295上的部分。
在示例实施例中，下接触插塞层400可以在第二方向上延伸，并且多个下接触插塞层400可以形成为在第一方向上彼此间隔开。
参照图37至图40，在第一盖图案293、第二盖图案295和下接触插塞层400上形成包括在第二方向上布置的多个第四开口的第四掩模(未示出)，第四开口中的每个可以在基底100的第一区域I和基底100的第二区域II的与第一区域I相邻的部分上沿第一方向延伸，使用第四掩模作为蚀刻掩模来蚀刻下接触插塞层400。
在示例实施例中，第四开口可以在基底100的第一区域I上沿与基底100的上表面基本上垂直的竖直方向与相应的第一栅极结构160叠置，第四开口也可以形成在基底100的第二区域II上。通过蚀刻工艺，可以在基底100的第一区域I上形成第五开口以暴露位线结构305之间的第一栅极结构160的第一栅极掩模150的相应的上表面，并且可以在基底100的第二区域II上形成第六开口以暴露位线结构305之间的第一蚀刻停止层373的上表面。
在去除第四掩模之后，可以形成第三盖图案410和第四盖图案415以分别填充分别位于基底100的第一区域I和第二区域II上的第五开口和第六开口。在示例实施例中，第三盖图案410和第四盖图案415中的每个在相邻的位线结构305之间沿第一方向延伸，多个第三盖图案410和多个第四盖图案415可以沿第二方向布置。第一区域I中的多个第三盖图案410可以形成具有在第一方向和第二方向上以矩阵布置形成的盖图案的盖图案阵列。位线结构305可以在第一方向上与连续的盖图案410相邻并且位于连续的盖图案410之间。类似地，第二区域II中的多个第四盖图案415可以形成具有在第一方向和第二方向上以矩阵布置形成的盖图案的盖图案阵列。位线结构305可以在第一方向上与连续的盖图案415相邻并且位于连续的盖图案415之间。
因此，可以通过基底100的第一区域I上的第三盖图案410将在第二方向上延伸并且形成在位线结构305之间的下接触插塞层400转变为在第二方向上彼此间隔开的多个下接触插塞405，并且可以通过基底100的第二区域II上的第四盖图案415将在位线结构305之间沿第二方向延伸的下接触插塞层400转变为在第二方向上彼此间隔开的多个虚设下接触插塞407。
参照图41和图42，可以去除下接触插塞405和虚设接触插塞407的上部以暴露位线结构305的侧壁上的初步间隔件结构的上部，并且可以去除暴露的初步间隔件结构的第二间隔件340和第三间隔件375的上部。
虚设下接触插塞407和第四盖图案415已经在基底100的第二区域II上形成在第一蚀刻停止层373上，因此在蚀刻工艺期间第一蚀刻停止层373下面的隔离图案110未被暴露。
可以进一步去除下接触插塞405和虚设下接触插塞407的上部。因此，在示例实施例中，下接触插塞405和虚设下接触插塞407的上表面可以比第二间隔件340和第三间隔件375的上表面低。
参照图43和图44，可以在位线结构305、初步间隔件结构、第一盖图案293、第三盖图案410、第四盖图案415、下接触插塞405和虚设下接触插塞407上形成第四间隔件层，对第四间隔件层进行各向异性蚀刻以在位线结构305的在第一方向上的相对的侧壁中的每个上形成覆盖第一间隔件315、第二间隔件340和第三间隔件375的第四间隔件425，并且形成覆盖第三盖图案410和第四盖图案415的在第二方向上的相对的侧壁中的每个的第五间隔件427，因此可以暴露下接触插塞405和虚设下接触插塞407的上表面。
可以分别在下接触插塞405和虚设下接触插塞407的暴露的上表面上形成第一金属硅化物图案435和第二金属硅化物图案437。在示例实施例中，可以通过在第一盖图案293、第二盖图案295、第三盖图案410、第四盖图案415、第四间隔件425、第五间隔件427、下接触插塞405和虚设下接触插塞407上形成第三金属层，对第三金属层执行热处理并且去除第三金属层的未反应部分来形成第一金属硅化物图案435和第二金属硅化物图案437。
参照图45至图48，在第一盖图案293、第二盖图案295、第三盖图案410、第四盖图案415、第四间隔件425、第五间隔件427、第一金属硅化物图案435、第二金属硅化物图案437、下接触插塞405和虚设下接触插塞407上形成第一牺牲层440，将第一牺牲层440的上部平坦化直到暴露第一盖图案293、第二盖图案295、第三盖图案410和第四盖图案415的上表面，分别在基底100的第三区域III和第二区域II上形成第一孔443和第二孔447。
第一牺牲层440可以包括例如硬掩模上硅(SOH)、非晶碳层(ACL)等。
第一孔443(如图47中所示，实际上是两个第一孔443)延伸穿过第一盖图案293和第一绝缘中间层图案940以暴露基底100的第三区域III上的源/漏层109的上表面，第二孔447延伸穿过位线结构305的第二盖图案295以暴露第二金属图案285的上表面，并且还延伸穿过第一牺牲层440的一部分。在形成第二孔447期间，也可以部分地去除位线结构305的侧壁上的第一间隔件315、第二间隔件340、第三间隔件375和第四间隔件425、第四盖图案415以及第四盖图案415的侧壁上的第五间隔件427。
在示例实施例中，在基底100的第二区域II的与基底100的第一区域I的在第二方向上的第一侧相邻的第一部分上，第二孔447可以暴露位线结构305中的在第一方向上的偶数编号的位线结构305中的第二金属图案285中的每个，并且在基底100的第二区域II的与基底100的第一区域I的在第二方向上的第二侧相邻的第二部分上，第二孔447也可以暴露位线结构305中的在第一方向上的奇数编号的位线结构305中的第二金属图案285中的每个。例如，可以在基底100的第二区域II的分别与基底100的第一区域I的在第二方向上的第一侧和第二侧相邻的第一部分和第二部分上形成多个第二孔447，并且从上向下看，第二孔447可以形成为Z字形图案。
参照图49至图51，在去除第一牺牲层440之后，在第一盖图案293、第二盖图案295、第三盖图案410、第四盖图案415、第一间隔件315、第二间隔件340、第三间隔件375、第四间隔件425、第五间隔件427、第一金属硅化物图案435、第二金属硅化物图案437、下接触插塞405、虚设下接触插塞407、第二金属图案285和源/漏层109上形成上接触插塞层450，并且可以将上接触插塞层450的上部平坦化。
在示例实施例中，上接触插塞层450具有比第一盖图案293、第二盖图案295、第三盖图案410和第四盖图案415的上表面高的上表面。
参照图52至图54，部分地去除上接触插塞层450的位于基底100的第二区域II上的部分以形成第七开口477，可以分别在基底100的第一区域I和第二区域II上形成第三孔470和第四孔479，并且可以将上接触插塞层450的位于基底100的第三区域III上的部分图案化。
可以通过去除上接触插塞层450的位于基底100的第二区域II的与基底100的第一区域I相邻的部分上的部分来形成第七开口477，因此可以暴露第二盖图案295、第四盖图案415、第一间隔件315、第四间隔件425、第五间隔件427、第一金属硅化物图案435和第二金属硅化物图案437。当去除上接触插塞层450的所述部分时，还可以部分地去除第三盖图案410和第五间隔件427的上部。
在示例实施例中，第七开口477可以在基底100的第二区域II的在第二方向上与基底100的第一区域I相邻的相对的部分中的每个上沿第一方向延伸。另外，当在基底100的第二区域II的在第一方向上与基底100的第一区域I相邻的相对部分中的每个上形成上接触插塞层450时，第七开口477可以在上接触插塞层450上沿第二方向延伸。例如，第七开口477可以在平面图中具有围绕基底100的第一区域I的条形形状或矩形环形，使得上接触插塞层450的分别位于基底100的第一区域I和第二区域II上的部分彼此间隔开。
可以通过去除上接触插塞层450的上部、第二盖图案295的上部以及第一间隔件315、第三间隔件375和第四间隔件425的上部来形成第三孔470，因此第三孔470可以暴露第二间隔件340的上表面。
在形成第三孔470时，上接触插塞层450可以在基底100的第一区域I上转变为第一上接触插塞455。在示例实施例中，多个第一上接触插塞455可以沿第一方向和第二方向中的每个形成，多个第一上接触插塞455可以在平面图中以蜂窝形状设置。第一上接触插塞455中的每个可以在平面图中具有圆形、椭圆形或多边形的形状。
顺序地堆叠在基底100的第一区域I上的下接触插塞405、第一金属硅化物图案435和第一上接触插塞455可以形成第一接触插塞结构。
可以通过去除上接触插塞层450的一部分来形成第四孔479，使得在其第二金属图案285被第二孔447暴露的位线结构305中的位线结构305之间的位线结构305中的一个位线结构305的第二盖图案295的上表面被暴露。当形成第四孔479时，还可以部分地去除位线结构305中的所述一个位线结构305的第二盖图案295的上部以及位线结构305中的所述一个位线结构305的侧壁上的第一间隔件315和第四间隔件425，并且在一些情况下，还可以部分地去除与位线结构305中的所述一个位线结构305相邻的第四盖图案415和第五间隔件427。另外，当形成第四孔479时，还可以去除上接触插塞层450的在第一盖图案293上的部分。
在形成第四孔479时，在基底100的第二区域II上沿第一方向延伸的上接触插塞层450可以被划分为可以分别被称为第二上接触插塞457的多块。在示例实施例中，可以在基底100的第二区域II的在第二方向上与基底100的第一区域I相邻的相对的部分上形成多个第二上接触插塞457，并且多个第二上接触插塞457可以在平面图中以Z字形图案设置。
在一些实施例中，可以不完全去除而是可以部分地保留上接触插塞层450的在第一盖图案293上的部分，因此第二上接触插塞457的上部可以从基底100的第二区域II延伸到基底100的第三区域III，第二上接触插塞457的上部可以用作第一布线。
顺序地堆叠在基底100的第二区域II上的虚设下接触插塞407、第二金属硅化物图案437和第二上接触插塞457可以形成第二接触插塞结构。
在使基底100的第三区域III上的上接触插塞层450图案化时，可以形成顺序地堆叠的第三接触插塞453和第二布线459，第三接触插塞453和第二布线459可以电连接到源/漏层109。
可以去除暴露的第二间隔件340以形成连接到第三孔470的气隙345。可以通过例如湿法蚀刻工艺去除第二间隔件340。
在示例实施例中，在沿第二方向延伸的位于位线结构305的侧壁上的第二间隔件340中，不仅可以去除第二间隔件340的被第三孔470暴露的部分，而且可以去除第二间隔件340的与其暴露的部分平行的部分。也就是说，不仅可以去除第二间隔件340的未被第一上接触插塞455覆盖而被第三孔470暴露的部分，而且可以去除第二间隔件340的被第三盖图案410覆盖的在第二方向上与所述暴露的部分相邻的部分和第二间隔件340的被第一上接触插塞455覆盖的在第二方向与所述暴露的部分相邻的部分。
参照图55至图57，可以形成顺序地堆叠的第二绝缘中间层480和第三绝缘中间层490以填充在基底100的第一区域I和第二区域II上的第三孔470、第四孔479和第七开口477以及在基底100的第三区域III上的第二布线459之间的空间。
第二绝缘中间层480可以包括具有差的间隙填充特性的材料，因此第三孔470下面的气隙345可以不被第二绝缘中间层480填充而是可以保留。气隙345也可以被称为空气间隔件345，并且可以与第一间隔件315、第三间隔件375和第四间隔件425一起形成间隔件结构。
再次参照图1至图5，可以形成电容器540以与第一上接触插塞455的上表面接触。
例如，可以在第一上接触插塞455、第二上接触插塞457、第二绝缘中间层480、第三绝缘中间层490和第二布线459上顺序地形成第二蚀刻停止层500和模制层(未示出)，并且部分地蚀刻第二蚀刻停止层500和模制层以形成暴露第一上接触插塞455的上表面的第八开口(未示出)。
可以在第八开口的侧壁、第一上接触插塞455和模制层的暴露的上表面上形成下电极层(未示出)，可以在下电极层上形成第二牺牲层(未示出)以充分地填充第八开口的剩余部分，并且可以将下电极层和第二牺牲层的上部平坦化直到暴露模制层的上表面以划分下电极层。可以通过例如湿法蚀刻工艺去除剩余的第二牺牲层和模制层，因此可以在第一上接触插塞455的暴露的上表面上形成圆柱形的下电极510。可选地，可以形成填充第八开口的柱型下电极510。
可以在下电极510和第二蚀刻停止层500上形成介电层520，并且可以在介电层520上形成上电极530以形成包括下电极510、介电层520和上电极530的电容器540。
可以形成第四绝缘中间层550以覆盖电容器540，这可以使半导体装置完整。
如上所示，当形成第三间隔件层370并对其进行各向异性蚀刻以在位线结构305的侧壁上形成第三间隔件375时，可以在基底100的第二区域II上形成包括相对于第三间隔件层370具有蚀刻选择性的材料(例如，光致抗蚀剂图案)的第三掩模380，以保护第三间隔件层370的在隔离图案110上的部分，使得第三间隔件层370的所述部分可以保留为第一蚀刻停止层373。因此，当通过使用第三间隔件375作为蚀刻掩模以去除第二有源图案105和隔离图案110的上部的蚀刻工艺在基底100的第一区域I上形成第四凹部390时，不蚀刻隔离图案110的在基底100的第二区域II上被第一蚀刻停止层373覆盖的部分。
因此，与在基底100的第一区域I上接触第二有源图案105以与其电连接的下接触插塞405不同，虚设下接触插塞407的底表面可以被第一蚀刻停止层373覆盖以与基底100的第二区域II上的第二有源图案105电绝缘，因此可以防止其间的电短路并且虚设下接触插塞407可以不将任何电信号传递到有源图案，从而使其成为虚设接触插塞。
另外，与基底100的第一区域I上的下接触插塞405和第三盖图案410一样，也可以在基底100的第二区域II的与基底100的第一区域I相邻的部分上形成虚设下接触插塞407和第四盖图案415。因此，例如，当第二间隔件340和第三间隔件375的上部被蚀刻时，虚设下接触插塞407和第四盖图案415连同第一蚀刻停止层373已经形成在基底100的第二区域II上，因此不会去除其下的隔离图案110，并且导电材料不会渗透到从隔离图案110的去除部分产生的空间中，使得可以防止相邻结构之间的电短路。
前述是示例实施例的说明，并且将不被解释为对其的限制。尽管已经描述了几个示例实施例，但是本领域技术人员将容易理解的是，在实质上不脱离本发明构思的新颖教导和优点的情况下，能够在示例实施例中做出许多修改。因此，所有这样的修改旨在被包括在本发明构思的范围内。在权利要求中，装置加功能条款旨在覆盖在此描述为执行所记载的功能的结构，并且不仅覆盖结构等同物，而且覆盖等同结构。因此，将理解的是，前述是各种示例实施例的说明，并且将不被解释为限于所公开的特定示例实施例，并且对所公开的示例实施例的修改以及其它示例实施例旨在被包括在所附权利要求的范围内。

Claims (25)

1.一种半导体装置，所述半导体装置包括：
位线结构，在基底的单元区域和虚设区域上沿第二方向延伸，基底包括单元区域、围绕单元区域的外围电路区域和位于单元区域与外围电路区域之间的虚设区域；
第一盖图案，在基底的单元区域上沿与第二方向垂直的第一方向与位线结构相邻；
第二盖图案，在基底的虚设区域上与位线结构相邻；
第一接触插塞结构，在基底的单元区域上与位线结构和第一盖图案相邻，第一接触插塞结构包括在与基底的上表面基本上垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞；
第二接触插塞结构，在基底的虚设区域上与位线结构和第二盖图案相邻，第二接触插塞结构包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞；以及
电容器，在基底的单元区域上与第一接触插塞结构的上表面接触。
2.根据权利要求1所述的半导体装置，其中，第一接触插塞结构还包括在下接触插塞与第一上接触插塞之间的第一金属硅化物图案，并且
其中，第二接触插塞结构还包括在虚设下接触插塞与第二上接触插塞之间的第二金属硅化物图案。
3.根据权利要求1所述的半导体装置，其中，下接触插塞和虚设下接触插塞中的每个包括掺杂的多晶硅，并且第一上接触插塞和第二上接触插塞中的每个包括金属。
4.根据权利要求1所述的半导体装置，其中，有源图案通过基底上的隔离图案被限定在基底的上部处，并且
其中，下接触插塞与有源图案接触，并且虚设下接触插塞不与任何有源图案接触。
5.根据权利要求4所述的半导体装置，其中，虚设下接触插塞形成在隔离图案上，并且
其中，半导体装置还包括在虚设下接触插塞与隔离图案之间的蚀刻停止层。
6.根据权利要求5所述的半导体装置，其中，蚀刻停止层与第二盖图案的底表面接触。
7.根据权利要求5所述的半导体装置，其中，蚀刻停止层还形成在位线结构的在基底的虚设区域上的部分的侧壁上。
8.根据权利要求5所述的半导体装置，其中，蚀刻停止层包括氮化物。
9.根据权利要求1所述的半导体装置，其中，下接触插塞的底表面比虚设下接触插塞的底表面低。
10.根据权利要求1所述的半导体装置，其中，多个位线结构在与基底的上表面平行的第一方向上彼此间隔开，并且所述多个位线结构中的每个在与基底的上表面平行并且与第一方向交叉的第二方向上延伸，并且
其中，第一盖图案是在第二方向上形成的多个第一盖图案中的一个，第二盖图案是在第二方向上形成的多个第二盖图案中的一个，所述多个第一盖图案中的每个和所述多个第二盖图案中的每个在位线结构中的在第一方向上相邻的位线结构之间沿第一方向延伸。
11.根据权利要求10所述的半导体装置，其中，下接触插塞形成在由位线结构和第一盖图案限定的空间中，虚设下接触插塞形成在由位线结构和第二盖图案限定的空间中。
12.根据权利要求11所述的半导体装置，其中，多个第一上接触插塞在基底的单元区域上彼此间隔开，并且在平面图中以蜂窝形状设置，并且
其中，多个第二上接触插塞在基底的虚设区域上彼此间隔开，并且均形成在位线结构中的相应的一个上。
13.根据权利要求12所述的半导体装置，其中，第二上接触插塞在基底的虚设区域的在基底的单元区域的侧壁处的部分上形成在位线结构中的在第一方向上的偶数编号的位线结构上。
14.根据权利要求13所述的半导体装置，其中，在基底的虚设区域上，位线结构中的偶数编号的位线结构的上表面比位线结构中的奇数编号的位线结构的上表面低。
15.根据权利要求11所述的半导体装置，其中，第二上接触插塞未形成在基底的虚设区域的与基底的单元区域相邻的部分上的第二盖图案之间的虚设下接触插塞上。
16.根据权利要求11所述的半导体装置，所述半导体装置还包括：
氧化物层和氮化物层，顺序地堆叠在基底的虚设区域的与基底的外围电路区域相邻的部分上；以及
蚀刻停止层，覆盖氧化物层的侧壁和氮化物层的侧壁，
其中，虚设下接触插塞与蚀刻停止层接触。
17.根据权利要求16所述的半导体装置，其中，位线结构的在第二方向上的端部与蚀刻停止层接触。
18.根据权利要求1所述的半导体装置，所述半导体装置还包括位于位线结构的侧壁上的间隔件结构，
其中，第一盖图案、第二盖图案、下接触插塞和虚设下接触插塞与间隔件结构接触。
19.根据权利要求18所述的半导体装置，其中，间隔件结构包括：
第一间隔件，与位线结构的侧壁接触；
第二间隔件，与第一间隔件的外侧壁接触；
第三间隔件，与第二间隔件的外侧壁接触；以及
第四间隔件，与第一间隔件的上部接触并且覆盖第二间隔件的上表面和第三间隔件的上表面以及第三间隔件的外侧壁。
20.根据权利要求19所述的半导体装置，其中，第一间隔件、第三间隔件和第四间隔件包括氮化物，第二间隔件是空气间隔件。
21.一种半导体装置，所述半导体装置包括：
基底；
栅极结构，在基底的单元区域处沿第一方向延伸，基底包括单元区域和围绕单元区域的虚设区域，第一方向与基底的上表面平行；
位线结构，在基底的单元区域和虚设区域上沿第二方向延伸，第二方向与基底的上表面平行并且与第一方向交叉；
第一接触插塞结构，在基底的单元区域上沿第一方向与位线结构相邻，第一接触插塞结构包括在与基底的上表面垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞；
第二接触插塞结构，在基底的虚设区域上与盖图案相邻并且沿第一方向与位线结构相邻，第二接触插塞结构包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞；以及
电容器，在基底的单元区域上与第一接触插塞结构的上表面接触，
其中，虚设下接触插塞在基底的虚设区域上沿第一方向与位线结构的在第二方向上的端部相邻。
22.根据权利要求21所述的半导体装置，所述半导体装置还包括：
氧化物层和氮化物层，在虚设区域的处于基底的虚设区域与单元区域相接处的相对侧上顺序地堆叠在基底的虚设区域的在第二方向上的边缘部分上；以及
蚀刻停止层，覆盖氧化物层的侧壁和氮化物层的侧壁，
其中，位线结构的端部和虚设下接触插塞与蚀刻停止层接触。
23.根据权利要求22所述的半导体装置，其中，有源图案由基底上的隔离图案限定在基底的上部处，并且
其中，下接触插塞与有源图案接触，虚设下接触插塞不与任何有源图案接触。
24.一种半导体装置，所述半导体装置包括：
位线结构，在基底的单元区域和虚设区域上沿一方向延伸，基底包括单元区域和围绕单元区域的虚设区域，有源图案由基底上的隔离图案限定在基底的上部处；
基底的单元区域上的与位线结构相邻的盖图案和基底的虚设区域上的与位线结构相邻的盖图案；
接触插塞结构，位于基底的单元区域上的盖图案之间和基底的虚设区域上的盖图案之间，接触插塞结构中的每个包括在与基底的上表面垂直的竖直方向上顺序地堆叠的下接触插塞和上接触插塞；以及
电容器，对于基底的单元区域上的每个接触插塞结构，电容器与接触插塞结构的上表面接触，
其中，下接触插塞中的在基底的虚设区域上的下接触插塞和盖图案中的在基底的虚设区域上的盖图案形成在隔离图案上，并且蚀刻停止层形成在隔离图案与下接触插塞中的在基底的虚设区域上的每个下接触插塞之间以及隔离图案与盖图案中的在基底的虚设区域上的每个盖图案之间。
25.根据权利要求24所述的半导体装置，其中，盖图案和蚀刻停止层包括氮化物，下接触插塞包括掺杂的多晶硅，上接触插塞包括金属。
CN202010512067.9A 2019-06-21 2020-06-08 半导体装置 Pending CN112117276A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0074000 2019-06-21
KR1020190074000A KR20200145251A (ko) 2019-06-21 2019-06-21 반도체 장치

Publications (1)

Publication Number Publication Date
CN112117276A true CN112117276A (zh) 2020-12-22

Family

ID=73799429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010512067.9A Pending CN112117276A (zh) 2019-06-21 2020-06-08 半导体装置

Country Status (3)

Country Link
US (3) US11264392B2 (zh)
KR (1) KR20200145251A (zh)
CN (1) CN112117276A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224060A (zh) * 2021-05-07 2021-08-06 福建省晋华集成电路有限公司 半导体存储装置
TWI762252B (zh) * 2021-03-24 2022-04-21 華邦電子股份有限公司 記憶體結構及其製造方法
US11527537B2 (en) 2021-05-03 2022-12-13 Winbond Electronics Corp. Memory structure and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217594B2 (en) * 2019-09-05 2022-01-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same
KR20220080293A (ko) * 2020-12-07 2022-06-14 삼성전자주식회사 절연 패턴들을 갖는 반도체 소자 및 그 형성 방법
KR20230111477A (ko) * 2022-01-18 2023-07-25 삼성전자주식회사 반도체 메모리 소자

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54456A1 (en) * 1996-01-12 1998-11-16 Hitachi Ltd Semconductor integrated circuit device and method for manufacturing the same
KR20000056158A (ko) 1999-02-13 2000-09-15 윤종용 반도체 메모리 장치 및 그 장치의 제조 방법
KR100330714B1 (ko) 1999-10-13 2002-04-03 윤종용 반도체 장치의 매몰 콘택 구조 및 그 형성방법
KR20040067021A (ko) 2003-01-21 2004-07-30 주식회사 하이닉스반도체 반도체소자의 스토리지노드 콘택플러그 형성방법
KR100814391B1 (ko) * 2006-10-10 2008-03-18 삼성전자주식회사 핀 트랜지스터를 포함하는 디램 장치의 구동 방법 및 디램장치
KR20090054725A (ko) 2007-11-27 2009-06-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100945510B1 (ko) 2008-03-07 2010-03-09 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP2013026599A (ja) * 2011-07-26 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
KR20130128502A (ko) 2012-05-17 2013-11-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140010815A (ko) 2012-07-17 2014-01-27 에스케이하이닉스 주식회사 Ｍｏｓ 커패시터, 그 형성 방법 및 그를 이용한 반도체 장치
KR102190653B1 (ko) * 2014-04-21 2020-12-15 삼성전자주식회사 반도체 장치 및 그의 제조 방법
KR102257038B1 (ko) * 2014-06-23 2021-05-28 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법, 및 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
KR20160049870A (ko) * 2014-10-28 2016-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102280471B1 (ko) * 2015-07-20 2021-07-22 삼성전자주식회사 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
KR102424964B1 (ko) * 2015-09-23 2022-07-25 삼성전자주식회사 반도체 소자 및 그 제조방법
WO2018064526A1 (en) 2016-09-29 2018-04-05 Mtd Products Inc Split power tool
KR102434436B1 (ko) * 2017-05-31 2022-08-19 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102293120B1 (ko) * 2017-07-21 2021-08-26 삼성전자주식회사 반도체 소자
US10847651B2 (en) * 2018-07-18 2020-11-24 Micron Technology, Inc. Semiconductor devices including electrically conductive contacts and related systems and methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762252B (zh) * 2021-03-24 2022-04-21 華邦電子股份有限公司 記憶體結構及其製造方法
US11527537B2 (en) 2021-05-03 2022-12-13 Winbond Electronics Corp. Memory structure and manufacturing method thereof
CN113224060A (zh) * 2021-05-07 2021-08-06 福建省晋华集成电路有限公司 半导体存储装置
CN113224060B (zh) * 2021-05-07 2023-06-30 福建省晋华集成电路有限公司 半导体存储装置

Also Published As

Publication number Publication date
US11264392B2 (en) 2022-03-01
US20220254787A1 (en) 2022-08-11
US11678478B2 (en) 2023-06-13
US11968824B2 (en) 2024-04-23
US20200402981A1 (en) 2020-12-24
US20230255021A1 (en) 2023-08-10
KR20200145251A (ko) 2020-12-30

Similar Documents

Publication Publication Date Title
US10741571B2 (en) Vertical memory devices and methods of manufacturing the same
US11152374B2 (en) Semiconductor device having bit line structure with spacer structure and method of manufacturing the same
US10748923B2 (en) Vertical memory devices and methods of manufacturing the same
US11678478B2 (en) Semiconductor devices
US9634012B2 (en) Method of forming active patterns, active pattern array, and method of manufacturing a semiconductor device
US10037996B2 (en) Semiconductor device includes a substrate having conductive contact structures thereon
KR20120057794A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US10861877B2 (en) Vertical memory devices
KR20210013799A (ko) 반도체 장치
CN112054027A (zh) 半导体器件
CN114975357A (zh) 半导体器件
CN114188324A (zh) 半导体装置
US10192966B2 (en) Semiconductor devices including recessed gate electrode portions
CN110752212A (zh) 半导体器件
US20230413575A1 (en) 3d ferroelectric memory devices
US20230189511A1 (en) Decoupling capacitor structure and semiconductor device including the same
US20240081045A1 (en) Semiconductor devices
TWI814592B (zh) 半導體裝置
US20220406713A1 (en) Semiconductor devices
KR20220050580A (ko) 반도체 장치
KR20230059272A (ko) 반도체 장치
KR20230146262A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination