CN113555363B - 存储器结构及其制造方法 - Google Patents

存储器结构及其制造方法 Download PDF

Info

Publication number
CN113555363B
CN113555363B CN202010332492.XA CN202010332492A CN113555363B CN 113555363 B CN113555363 B CN 113555363B CN 202010332492 A CN202010332492 A CN 202010332492A CN 113555363 B CN113555363 B CN 113555363B
Authority
CN
China
Prior art keywords
electrode
contact window
layer
contact
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010332492.XA
Other languages
English (en)
Other versions
CN113555363A (zh
Inventor
李书铭
欧阳自明
杨崇铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010332492.XA priority Critical patent/CN113555363B/zh
Publication of CN113555363A publication Critical patent/CN113555363A/zh
Application granted granted Critical
Publication of CN113555363B publication Critical patent/CN113555363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器结构及其制造方法。存储器结构包括基底、位线结构、接触窗结构与电容器结构。位线结构位于基底上。接触窗结构位于位线结构一侧的基底上。电容器结构位于接触窗结构上。电容器结构包括第一电极、第二电极与绝缘层。第一电极包括第一底面与第二底面。第一底面低于第二底面。第一底面仅位于部分接触窗结构上。第二电极位于第一电极上。绝缘层位于第一电极与第二电极之间。上述存储器结构可有效地提高重叠裕度。

Description

存储器结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，尤其涉及一种存储器结构及其制造方法。
背景技术
随着存储器元件逐渐缩小，上下相邻的导电层之间的重叠裕度(overlay window)也会变小，因此容易发生对准偏差。如此一来，当上下相邻的导电层产生重叠偏差(overlayshift)时，容易在存储器元件中产生电性缺陷(如，电路桥接(circuit bridging)等)。
发明内容
本发明提供一种存储器结构及其制造方法，其可有效地提高重叠裕度。
本发明提出一种存储器结构，包括基底、位线结构、接触窗结构与电容器结构。位线结构位于基底上。接触窗结构位于位线结构一侧的基底上。电容器结构位于接触窗结构上。电容器结构包括第一电极、第二电极与绝缘层。第一电极包括第一底面与第二底面。第一底面低于第二底面。第一底面仅位于部分接触窗结构上。第二电极位于第一电极上。绝缘层位于第一电极与第二电极之间。
本发明提出一种存储器结构的制造方法，包括以下步骤。在基底上形成位线结构。在位线结构一侧的基底上形成接触窗结构。在接触窗结构上形成电容器结构。电容器结构包括第一电极、第二电极与绝缘层。第一电极以错位方式位于接触窗结构上。第一电极包括第一底面与第二底面。第一底面低于第二底面。第一底面位于接触窗结构上。第二电极位于第一电极上。绝缘层位于第一电极与第二电极之间。
基于上述，在上述存储器结构及其制造方法中，第一电极的第一底面低于第一电极的第二底面。如此一来，即使在第一电极与接触窗结构之间发生重叠偏差，也不容易在相邻两个接触窗结构之间形成桥接路径。因此，通过第一电极的上述结构设计，可有效地提升第一电极与接触窗结构之间的重叠裕度，且可防止因重叠偏差所产生电性缺陷(如，电路桥接)。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1I为本发明一实施例的存储器结构的制造流程剖面图；
图2A至图2B为本发明另一实施例的存储器结构的制造流程剖面图。
附图标号说明：
10,20:存储器结构
100:基底
102:隔离结构
104:位线结构
106,122,124a,224a:接触窗
107,128:阻障层
108:导线
110,140:介电结构
112,114,142,144,146,148,150:介电层
116:硬罩幕层
118,120:罩幕层
124,224:接触窗材料层
126:金属硅化物层
130,132:间隙壁层
130a,132a,230,232:间隙壁
134,152,234:开口
136:接触窗结构
138:蚀刻终止层
154,158:电极
156:绝缘层
160,162:导体层
164:电容器结构
P1:上部
P2:下部
S1,S2:顶面
S3:第一底面
S4:第二底面
S5:连接面
W1～W7:宽度
具体实施方式
图1A至图1I为本发明一实施例的存储器结构的制造流程剖面图。
请参照图1A，提供基底100。基底100可为半导体基底，如硅基底。在基底100中可具有隔离结构102。隔离结构102例如是浅沟渠隔离结构(shallow trench isolation，STI)。此外，可根据需求在基底100中形成所需的掺杂区(未示出)。
在基底100上形成位线结构104。位线结构104可包括接触窗106与导线108。接触窗106位于基底100上。接触窗106的材料例如是掺杂多晶硅。导线108位于接触窗106上。部分导线108可位于介电结构110上。导线108的材料例如是钨等金属。介电结构110可为单层结构或多层结构。在本实施例中，介电结构110是以包括介电层112与介电层114的多层结构为例，但本发明并不以此为限。介电层112位于隔离结构102上。介电层112的材料例如是氧化硅。介电层114位于介电层112上。介电层114的材料例如是氮化硅。此外，位线结构104还可包括阻障层107。阻障层107位于导线108与接触窗106之间。部分阻障层107可位于导线108与介电结构110之间。阻障层107的材料例如是钛(Ti)、氮化钛(TiN)或其组合。
另外，可在位线结构104上形成硬罩幕层116。硬罩幕层116可为单层结构或多层结构。在本实施例中，硬罩幕层116是以包括罩幕层118与罩幕层120的多层结构为例，但本发明并不以此为限。罩幕层118位于导线108上。罩幕层118的材料例如是氮化硅。罩幕层120位于罩幕层118上。罩幕层120的材料例如是氮化硅。
此外，可在位线结构104一侧的基底100上形成接触窗122。接触窗122的材料例如是掺杂多晶硅。另外，可在接触窗122上形成接触窗材料层124。接触窗材料层124的材料例如是钨等金属。在接触窗122上可形成金属硅化物层126，且金属硅化物层126位于接触窗122与接触窗材料层124之间。金属硅化物层126的材料例如是硅化钴(CoSi)或硅化镍(NiSi)。再者，可在接触窗材料层124与金属硅化物层126之间形成阻障层128。阻障层128的材料例如是Ti、TiN或其组合。
此外，可在接触窗材料层124的一侧壁上形成间隙壁层130，且可在接触窗材料层124的另一侧壁上形成间隙壁层132。间隙壁层130与间隙壁层132分别可为单层结构或多层结构。举例来说，间隙壁层130与间隙壁层132分别可为氮化硅层、氧化硅层/氮化硅层(NO)的复合层或氮化硅层/氧化硅层/氮化硅层(NON)的复合层。
请参照图1B，可对接触窗材料层124进行蚀刻处理，而形成接触窗124a，且在接触窗124a上方形成开口134，而使得硬罩幕层116的顶面S1可高于接触窗124a的顶面S2。亦即，硬罩幕层116的顶面S1可高于接触窗结构136的顶面S2。开口134可具有宽度W1。对接触窗材料层124所进行的蚀刻处理例如是干式蚀刻处理。此外，可移除开口134所暴露出的部分阻障层128。如此一来，可在位线结构104一侧的基底100上形成接触窗结构136。接触窗结构136可包括接触窗122与接触窗124a。接触窗122位于基底100上。接触窗124a位于接触窗122上。此外，接触窗结构136还可包括金属硅化物层126与阻障层128中的至少一者。金属硅化物层126位于接触窗122与接触窗124a之间。阻障层128位于接触窗124a与金属硅化物层126之间。
请参照图1C，在形成所述接触窗124a之后，可通过湿式蚀刻处理移除开口134所暴露出的部分间隙壁层130与部分间隙壁层132，而形成间隙壁130a与间隙壁132a，且扩大开口134的宽度。举例来说，可将开口134的宽度从宽度W1(图1B)扩大成宽度W2(图1C)。
请参照图1D，可在开口134的表面上形成蚀刻终止层138。蚀刻终止层138未填满开口134。在一实施例中，蚀刻终止层138可共形地形成在开口134的表面上。蚀刻终止层138的材料例如是氮化硅。蚀刻终止层138的形成方法例如是化学气相沉积法。
接着，可形成填入开口134的介电结构140。介电结构140可包括介电层142与位于介电层142上的介电层144。介电层142填入开口134。介电层142可为旋涂式介电材料(spinon dielectrics，SOD)。介电层142的材料例如是氧化硅。介电层144的材料例如是氧化硅。介电层144的形成方法例如是化学气相沉积法。此外，介电结构140可包括介电层146、介电层148与介电层150中的至少一者。介电层146、介电层148与介电层150依序位于介电层144上。介电层146与介电层150的材料例如是氮化硅。介电层148的材料例如是氧化硅。
请参照图1E，可在介电结构140中形成暴露出部分接触窗124a的开口152。开口152的形成方法例如是通过微影处理与蚀刻处理对介电结构140进行图案化。上述蚀刻处理例如是干式蚀刻处理。此外，可移除部分蚀刻终止层138，而使得开口152暴露出部分接触窗124a。开口152的底部在介电层142处可具有宽度W3-1，且开口152的底部在蚀刻终止层138处可具有宽度W3-2。另外，在图1C的处理中，可将开口134的宽度扩大为宽度W2，而有利于图1E中的蚀刻处理的进行，亦即有利于形成暴露出部分接触窗124a的开口152。
请参照图1F，可移除部分介电结构140与部分蚀刻终止层138，而扩大开口152的底部的宽度。举例来说，可将开口152的底部的宽度从宽度W3-1(图1E)扩大成宽度W4-1(图1F)，藉此有助于增加后续形成于开口152中的电容器的电容值。此外，可将开口152的底部的宽度从宽度W3-2(图1E)扩大成宽度W4-2(图1F)，藉此有助于增加后续形成于开口152中的电容器与接触窗结构136的接触面积。部分介电结构140与部分蚀刻终止层138的移除方法例如湿式蚀刻处理。上述湿式蚀刻处理对介电层142的蚀刻率可大于上述湿式蚀刻处理对介电层144的蚀刻率。此外，由于介电层142与蚀刻终止层138的材料不同，因此上述湿式蚀刻处理对介电层142的移除量可大于上述湿式蚀刻处理对蚀刻终止层138的移除量。
请参照图1G，可共形地在开口152中形成电极154。电极154以错位方式位于接触窗结构136上。电极154包括第一底面S3与第二底面S4。电极154的第一底面S3低于电极154的第二底面S4。电极154的第一底面S3可位于接触窗结构136的顶面S2上，且电极154的第二底面S4可位于硬罩幕层116的顶面S1上。举例来说，电极154的第一底面S3可连接于接触窗结构136的顶面S2，且电极154的第二底面S4可连接于硬罩幕层116的顶面S1。另外，电极154还可包括连接面S5。连接面S5连接于第一底面S3与第二底面S4之间。由电极154的第一底面S3、连接面S5与第二底面S4所形成的形状可为阶梯状。电极154的材料例如是Ti、TiN或其组合。电极154的形成方法例如是先在开口152表面与介电结构140的顶面上共形地形成电极材料层，再对电极材料层进行图案化。
请参照图1H，可移除介电结构140中的介电层142、介电层144与介电层148。介电层142、介电层144与介电层148的移除方法例如是湿式蚀刻法。
请参照图1I，可依序在电极154上形成绝缘层156与电极158。绝缘层156的材料可为介电材料，如高介电常数材料(high-k material)。电极158可为单层结构或多层结构。在本实施例中，电极158是以包括导体层160与导体层162的多层结构为例，但本发明并不以此为限。导体层160位于绝缘层156上。导体层160的材料例如是Ti、TiN或其组合。导体层162位于导体层160上。导体层162的材料例如是经掺杂的硅锗(SiGe)。
如此一来，可在接触窗结构136上形成电容器结构164。电容器结构164包括电极154、电极158与绝缘层156。电极158位于电极154上。绝缘层156位于电极154与电极158之间。
以下，通过图1I来说明本实施例的存储器结构10。此外，虽然存储器结构10的形成方法是以上述方法为例进行说明，但本发明并不以此为限。
请参照图1I，存储器结构10包括基底100、位线结构104、接触窗结构136与电容器结构164。此外，存储器结构10还可包括硬罩幕层116、蚀刻终止层138、间隙壁130a与间隙壁132a中的至少一者。存储器结构10可为动态随机存取存储器(dynamic random accessmemory，DRAM)。位线结构104位于基底100上。接触窗结构136位于位线结构104一侧的基底100上。电容器结构164位于接触窗结构136上。电容器结构164包括电极154、电极158与绝缘层156。电极154包括第一底面S3与第二底面S4。电极154的第一底面S3低于电极154的第二底面S4。电极154的第一底面S3仅位于部分接触窗结构136上。电极154还可包括连接面S5。连接面S5连接于第一底面S3与第二底面S4之间。由电极154的第一底面S3、连接面S5与第二底面S4所形成的形状可为阶梯状。电极154的第一底面S3可连接于接触窗结构136的顶面S2。电极158位于电极154上。绝缘层156位于电极154与电极158之间。硬罩幕层116位于位线结构104上。硬罩幕层116的顶面S1可高于接触窗结构136的顶面S2。电极154的第二底面S4可连接于硬罩幕层116的顶面S1。蚀刻终止层138位于接触窗结构136上，且暴露出接触窗结构136的部分顶面S2。间隙壁130a位于接触窗结构136的一侧壁上。间隙壁132a位于接触窗结构136的另一侧壁上。
存储器结构10中的其余构件可参照上述实施例的说明。此外，存储器结构10中的各构件的材料、设置方式、形成方法与功效已于上述实施例进行详尽地说明，于此不再说明。
基于上述实施例可知，在上述存储器结构10及其制造方法中，电极154的第一底面S3低于电极154的第二底面S4。如此一来，即使在电极154与接触窗结构136之间发生重叠偏差，也不容易在相邻两个接触窗结构136之间形成桥接路径。因此，通过电极154的上述结构设计，可有效地提升电极154与接触窗结构之间的重叠裕度，且可防止因重叠偏差所产生电性缺陷(如，电路桥接)。
图2A至图2B为本发明另一实施例的存储器结构的制造流程剖面图。
请参照图1A与图2A，图1A的结构与图2的结构的差异如下。在图2的结构中，接触窗材料层224的上部P1的宽度W5可大于接触窗材料层224的下部P2的宽度W6。接触窗材料层224的上部P1可位于间隙壁230的顶面与间隙壁232的顶面上。此外，在图1A的结构与图2A的结构中，相同或相似的构件以相同或相似的符号表示，并省略其说明。
请参照图2B，可进行相似于图1B至图1I的步骤，而形成存储器结构20。存储器结构20的制造方法与存储器结构10的制造方法的差异如下。存储器结构10的制造方法可包括扩大开口134的宽度的处理，而使得开口134的宽度从宽度W1(图1B)扩大成宽度W2(图1C)。在存储器结构20的制造方法中，通过对接触窗材料层224进行蚀刻处理，而形成接触窗224a，且在接触窗224a上方形成开口234。由于接触窗224a是通过移除接触窗材料层224的部分上部P1所形成，因此接触窗224a可具有上部P1与下部P2，且接触窗224a的上部P1的宽度W5可大于接触窗224a的下部P2的宽度W6。开口234的宽度W7可大于接触窗224a的上部P1的宽度W5。此外，开口234的宽度W7可等于开口134的宽度W2。因此，存储器结构20的制造方法可省略存储器结构10的制造方法中的扩大开口134的宽度的步骤。此外，由于接触窗224a的上部P1的宽度W5可大于接触窗224a的下部P2的宽度W6，因此可增加电极154与接触窗224a的接触面积。
存储器结构20的制造方法中的其余步骤可参考图1B至图1I的说明，于此不再说明。另外，在图1I的存储器结构10与图2B的结构存储器结构20中，相同或相似的构件以相同或相似的符号表示，并省略其说明。
综上所述，在本发明所提出的存储器结构及其制造方法中，第一电极的第一底面低于第一电极的第二底面。如此一来，即使在第一电极与接触窗结构之间发生重叠偏差，也不容易在相邻两个接触窗结构之间形成桥接路径。因此，通过第一电极的上述结构设计，可有效地提升第一电极与接触窗结构之间的重叠裕度，且可防止因重叠偏差所产生电性缺陷。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (11)

1.一种存储器结构，其特征在于，包括：
基底；
位线结构，位于所述基底上；
接触窗结构，位于所述位线结构一侧的所述基底上；以及
电容器结构，位于所述接触窗结构上，且包括：
第一电极，包括第一底面与第二底面，其中所述第一底面低于所述第二底面，且所述第一底面仅位于部分所述接触窗结构上；
第二电极，位于所述第一电极上；
绝缘层，位于所述第一电极与所述第二电极之间；以及
硬罩幕层，位于所述位线结构上，其中所述硬罩幕层的顶面高于所述接触窗结构的顶面，而在所述硬罩幕层与所述接触窗结构之间形成凹槽，且部分所述电容器结构填入所述凹槽。
2.根据权利要求1所述的存储器结构，其特征在于，所述第一电极还包括：
连接面，连接于所述第一底面与所述第二底面之间，其中由所述第一底面、所述连接面与所述第二底面所形成的形状为阶梯状。
3.根据权利要求1所述的存储器结构，其特征在于，所述第一底面连接于所述接触窗结构的顶面。
4.根据权利要求1所述的存储器结构，其特征在于，所述第二底面连接于所述硬罩幕层的顶面。
5.根据权利要求1所述的存储器结构，其特征在于，所述接触窗结构包括：
第一接触窗，位于所述基底上；以及
第二接触窗，位于所述第一接触窗上，其中所述第二接触窗的上部的宽度大于所述第二接触窗的下部的宽度。
6.根据权利要求1所述的存储器结构，其特征在于，还包括：
蚀刻终止层，位于所述接触窗结构上，且暴露出所述接触窗结构的部分顶面。
7.一种存储器结构的制造方法，其特征在于，包括：
在基底上形成位线结构；
在所述位线结构上形成硬罩幕层；
在所述位线结构一侧的所述基底上形成接触窗结构；以及
在所述接触窗结构上形成电容器结构，其中所述电容器结构包括：
第一电极，以错位方式位于所述接触窗结构上，且包括第一底面与第二底面，其中所述第一底面低于所述第二底面，且所述第一底面位于所述接触窗结构上；
第二电极，位于所述第一电极上；以及
绝缘层，位于所述第一电极与所述第二电极之间，其中
所述硬罩幕层的顶面高于所述接触窗结构的顶面，而在所述硬罩幕层与所述接触窗结构之间形成凹槽，且部分所述电容器结构填入所述凹槽。
8.根据权利要求7所述的存储器结构的制造方法，其特征在于，所述接触窗结构包括：
第一接触窗，位于所述基底上；以及
第二接触窗，位于所述第一接触窗上，其中所述第二接触窗的形成方法包括：
在所述第一接触窗上形成接触窗材料层；以及
对接触窗材料层进行蚀刻处理，而形成所述第二接触窗，且在所述第二接触窗上方形成第一开口，而使得所述硬罩幕层的顶面高于所述第二接触窗的顶面。
9.根据权利要求8所述的存储器结构的制造方法，其特征在于，所述第一电极的形成方法包括：
形成填入所述第一开口的介电结构；
在所述介电结构中形成暴露出部分所述第二接触窗的第二开口；以及
共形地在所述第二开口中形成所述第一电极。
10.根据权利要求9所述的存储器结构的制造方法，其特征在于，所述介电结构包括：
第一介电层，填入所述第一开口；以及
第二介电层，位于所述第一介电层上，其中湿式蚀刻处理对所述第一介电层的蚀刻率大于所述湿式蚀刻处理对所述第二介电层的蚀刻率。
11.根据权利要求9所述的存储器结构的制造方法，其特征在于，所述第一电极的形成方法还包括：
在形成填入所述第一开口的所述介电结构之前，在所述第一开口的表面上形成蚀刻终止层；以及
在形成填入所述第一开口的所述介电结构之后，移除部分所述蚀刻终止层，而使得所述第二开口暴露出部分所述第二接触窗。
CN202010332492.XA 2020-04-24 2020-04-24 存储器结构及其制造方法 Active CN113555363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010332492.XA CN113555363B (zh) 2020-04-24 2020-04-24 存储器结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010332492.XA CN113555363B (zh) 2020-04-24 2020-04-24 存储器结构及其制造方法

Publications (2)

Publication Number Publication Date
CN113555363A CN113555363A (zh) 2021-10-26
CN113555363B true CN113555363B (zh) 2023-11-07

Family

ID=78129648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010332492.XA Active CN113555363B (zh) 2020-04-24 2020-04-24 存储器结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113555363B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174227A (ja) * 1998-12-02 2000-06-23 Fujitsu Ltd 半導体装置およびその製造方法
US6159818A (en) * 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure
US6188099B1 (en) * 1996-12-24 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Storage capacitor structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146522A (ja) * 2002-10-23 2004-05-20 Renesas Technology Corp キャパシタを有する半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188099B1 (en) * 1996-12-24 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Storage capacitor structure
JP2000174227A (ja) * 1998-12-02 2000-06-23 Fujitsu Ltd 半導体装置およびその製造方法
US6159818A (en) * 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure

Also Published As

Publication number Publication date
CN113555363A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
CN111326517B (zh) 包括间隔物的半导体器件和制造该半导体器件的方法
US7148113B2 (en) Semiconductor device and fabricating method thereof
US9299827B2 (en) Semiconductor integrated circuit devices including gates having connection lines thereon
KR101805182B1 (ko) 전도성 플러그를 구비하는 반도체 소자 및 그 제조 방법
KR20130039525A (ko) 다마신비트라인을 구비한 반도체장치 및 그 제조 방법
KR102495914B1 (ko) 반도체 소자
CN109427786B (zh) 半导体存储装置及其制作工艺
US20230052958A1 (en) Semiconductor device and method for fabricating the same
CN111463215A (zh) 存储器结构及其制造方法
TWI723848B (zh) 記憶體結構及其製造方法
US20220223600A1 (en) Manufacturing method for memory structure
US7473954B2 (en) Bitline of semiconductor device having stud type capping layer and method for fabricating the same
CN113555363B (zh) 存储器结构及其制造方法
CN113838850B (zh) 动态随机存取存储器及其制造方法
CN108987362B (zh) 内连线结构、其制造方法与半导体结构
TWI762252B (zh) 記憶體結構及其製造方法
US20240244822A1 (en) Semiconductor structure and manufacturing method thereof
CN216563127U (zh) 半导体存储装置
JP2528608B2 (ja) 記憶セルの埋込ビット線アレイを形成する方法
KR100576083B1 (ko) 반도체 장치 및 그 제조방법
TWI829451B (zh) 半導體結構及其製造方法
US20240306372A1 (en) Dynamic random access memory and method of fabricating the same
KR100973266B1 (ko) 반도체 소자의 제조방법
US20220223598A1 (en) Semiconductor structure and method of manufacturing the same
CN114068428A (zh) 半导体存储装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant