TWI829451B - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TWI829451B TWI829451B TW111145629A TW111145629A TWI829451B TW I829451 B TWI829451 B TW I829451B TW 111145629 A TW111145629 A TW 111145629A TW 111145629 A TW111145629 A TW 111145629A TW I829451 B TWI829451 B TW I829451B
- Authority
- TW
- Taiwan
- Prior art keywords
- pads
- hard mask
- layer
- patterns
- pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 67
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 191
- 238000001312 dry etching Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種半導體結構，包括基底、多個第一接墊與多個第二接墊。多個第一接墊設置在基底上且彼此分離。多個第二接墊設置在基底上且彼此分離。每個第一接墊與每個第二接墊彼此分離。每個第一接墊的上視形狀不同於每個第二接墊的上視形狀。多個第一接墊的一部分圍繞同一個第二接墊。
Description
本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種具有接墊的半導體結構及其製造方法。
在一些半導體結構(如，動態隨機存取記憶體(dynamic random access memory，DRAM)結構))中，必須使用多個光罩來形成更小尺寸的接墊，而導致生產成本增加。因此，如何降低用以形成接墊的製程所需的光罩數量以及生產成本為持續努力的目標。
本發明提供一種半導體結構及其製造方法，其可降低用以形成接墊的製程所需的光罩數量以及生產成本。
本發明提出一種半導體結構，包括基底、多個第一接墊與多個第二接墊。多個第一接墊設置在基底上且彼此分離。多個第二接墊設置在基底上且彼此分離。每個第一接墊與每個第二接墊彼此分離。每個第一接墊的上視形狀不同於每個第二接墊的上視形狀。多個第一接墊的一部分圍繞同一個第二接墊。
依照本發明的一實施例所述，在上述半導體結構的製造方法中，多個第一接墊與多個第二接墊的形成方法更可包括以下步驟。在基底上形成接墊材料層。在接墊材料層上形成第一硬罩幕層。進行自對準雙重圖案化製程，而在第一硬罩幕層上形成間隙壁層。間隙壁層可具有多個第一孔洞與多個第二孔洞。多個第一孔洞與多個第二孔洞可分別暴露出部分第一硬罩幕層。將多個第一孔洞與多個第二孔洞延伸至第一硬罩幕層中。移除間隙壁層。在第一硬罩幕層中的多個第一孔洞中形成多個第一硬罩幕圖案，且第一硬罩幕層中的多個第二孔洞中形成多個第二硬罩幕圖案。移除第一硬罩幕層。將多個第一硬罩幕圖案的圖案轉移至接墊材料層而形成多個第一接墊，且將多個第二硬罩幕圖案的圖案轉移至接墊材料層而形成多個第二接墊。
基於上述，在本發明所提出的半導體結構及其製造方法中，半導體結構包括多個第一接墊與多個第二接墊，每個第一接墊的上視形狀不同於每個第二接墊的上視形狀，且多個第一接墊的一部分圍繞同一個第二接墊。由於多個第一接墊與多個第二接墊可利用自對準雙重圖案化製程來形成，因此可降低用以形成多個第一接墊與多個第二接墊的製程所需的光罩數量以及生產成本，且可提升重疊裕度(overlay window)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1M為根據本發明的一些實施例的半導體結構的製造流程上視圖。圖2A至圖2M為沿著圖1A至圖1M中的I-I’剖面線與II-II’剖面線的剖面圖。在本實施例的上視圖中，可省略剖面圖中的部分構件，以清楚說明上視圖中的各構件之間的位置關係。
請參照圖1A與圖2A，提供基底100。在一些實施例中，基底100可為半導體基底，如矽基底。此外，在圖中雖未示出，但可在基底100中及/或基底100上形成所需的構件。舉例來說，當所要形成的半導體結構為動態隨機存取記憶體結構時，可在基底100中形成埋入式字元線結構與摻雜區等所需的構件(未示出)，且可在基底100上形成介電層、位元線與接觸窗等所需的構件(未示出)，於此省略其說明。
接著，可在基底100上形成接墊材料層102。接墊材料層102可為單層結構或多層結構。在一些實施例中，接墊材料層102的材料可為導電材料，如鎢、氮化鈦或其組合。在一些實施例中，接墊材料層102的形成方法例如是物理氣相沉積法或化學氣相沉積法。然後，可在接墊材料層102上形成硬罩幕層104。在一些實施例中，硬罩幕層104的材料例如是氮氧化矽。在一些實施例中，硬罩幕層104的形成方法例如是化學氣相沉積法。
在一些實施例中，在形成硬罩幕層104之前，可在接墊材料層102上形成硬罩幕層106，硬罩幕層104可形成在硬罩幕層106上。在一些實施例中，硬罩幕層106的材料例如是氮化矽。在一些實施例中，硬罩幕層106的形成方法例如是化學氣相沉積法。
接下來，可在硬罩幕層104上形成介電層108。在一些實施例中，介電層108的材料例如是氧化矽。在一些實施例中，介電層108的形成方法例如是化學氣相沉積法。
隨後，可在介電層108上形成圖案化光阻層110。圖案化光阻層110可暴露出部分介電層108。在一些實施例中，圖案化光阻層110可藉由微影製程來形成。
請參照圖1B與圖2B，可利用圖案化光阻層110作為罩幕，移除部分介電層108，而在介電層108中形成多個開口OP1。多個開口OP1可暴露出部分硬罩幕層104。在一些實施例中，部分介電層108的移除方法例如是乾式蝕刻法。
接著，可移除圖案化光阻層110。在一些實施例中，圖案化光阻層110的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
請參照圖1C與圖2C，在移除圖案化光阻層110之後，可在多個開口OP1中形成多個犧牲圖案112。藉此，可在硬罩幕層104上形成多個犧牲圖案112。在一些實施例中，多個犧牲圖案112的材料例如是旋塗碳(spin on carbon，SOC)。在一些實施例中，犧牲圖案112的形成方法可包括以下步驟。首先，可形成填入多個開口OP1的犧牲圖案材料層(未示出)。在一些實施例中，犧牲圖案材料層的形成方法例如是旋轉塗佈法。接著，可移除位在多個開口OP1的外部的犧牲圖案材料層，而形成多個犧牲圖案112。在一些實施例中，位在多個開口OP1的外部的犧牲圖案材料層的移除方法例如是回蝕刻法(如，乾式蝕刻法)。
請參照圖1D與圖2D，可移除介電層108。藉此，多個犧牲圖案112可暴露出部分硬罩幕層104。在一些實施例中，介電層108的移除方法例如是濕式蝕刻法。
請參照圖1E與圖2E，可在硬罩幕層104上形成間隙壁材料層114。間隙壁材料層114可填入多個犧牲圖案112之間的空間。間隙壁材料層114可具有多個凹陷R1。在一些實施例中，多個凹陷R1的上視形狀可近似於三角形。在本文中，「近似於三角形」的形狀是指三角形的三個邊向內凹陷的形狀。在一些實施例中，間隙壁材料層114的材料例如是氧化矽。在一些實施例中，間隙壁材料層114的形成方法例如是原子層沉積法。
請參照圖1F與圖2F，可對間隙壁材料層114進行回蝕刻製程，而暴露出多個犧牲圖案112且形成間隙壁層114a。在上述回蝕刻製程中，多個凹陷R1可貫穿間隙壁材料層114，而形成多個孔洞H1。多個孔洞H1可暴露出部分硬罩幕層104。在一些實施例中，上述回蝕刻製程例如是乾式蝕刻製程。
請參照圖1G與圖2G，移除多個犧牲圖案112，而在間隙壁層114a中形成多個孔洞H2。在一些實施例中，多個犧牲圖案112的移除方法例如是灰化法，如氧電漿灰化法。
在本實施例中，可藉由上述方法來進行自對準雙重圖案化製程，而在硬罩幕層104上形成間隙壁層114a。間隙壁層114a可具有多個孔洞H1與多個孔洞H2。多個孔洞H1與多個孔洞H2可分別暴露出部分硬罩幕層104。
請參照圖1H與圖2H，可將多個孔洞H1與多個孔洞H2延伸至硬罩幕層104中。多個孔洞H1與多個孔洞H2可分別暴露出部分硬罩幕層106。在一些實施例中，可利用間隙壁層114a作為罩幕，移除部分硬罩幕層104，藉此可將多個孔洞H1與多個孔洞H2延伸至硬罩幕層104中。在一些實施例中，部分硬罩幕層104的移除方法例如是乾式蝕刻法。在一些實施例中，可藉由蝕刻製程(如，乾式蝕刻製程)來調整多個孔洞H1的尺寸(如，寬度)與多個孔洞H2的尺寸(如，寬度)。
請參照圖1I與圖2I，可移除間隙壁層114a。在一些實施例中，間隙壁層114a的移除方法包括濕式蝕刻法。如圖1I所示，多個孔洞H1可彼此分離，多個孔洞H2可彼此分離，且每個孔洞H1與每個孔洞H2可彼此分離。每個孔洞H1的上視形狀可不同於每個孔洞H2的上視形狀。多個孔洞H1的一部分可圍繞同一個孔洞H2。在一些實施例中，多個孔洞H1可具有相同的上視形狀。在一些實施例中，多個孔洞H2可具有相同的上視形狀。在一些實施例中，多個孔洞H1的上視形狀可近似於三角形，多個孔洞H2的上視形狀可近似於圓形。
請參照圖1J與圖2J，在硬罩幕層104中的多個孔洞H1中形成多個硬罩幕圖案116a，且在硬罩幕層104中的多個孔洞H2中形成多個硬罩幕圖案116b。在一些實施例中，多個硬罩幕圖案116a與多個硬罩幕圖案116b的材料例如是氧化矽。在一些實施例中，多個硬罩幕圖案116a與多個硬罩幕圖案116b的形成方法可包括以下步驟。首先，可形成填入多個孔洞H1與多個孔洞H2的硬罩幕材料層(未示出)。在一些實施例中，硬罩幕材料層的形成方法例如是原子層沉積法。接著，可移除位在多個孔洞H1的外部與多個孔洞H2的外部的硬罩幕材料層，而形成多個硬罩幕圖案116a與多個硬罩幕圖案116b。在一些實施例中，位在多個孔洞H1的外部與多個孔洞H2的外部的硬罩幕材料層的移除方法例如是回蝕刻法(如，乾式蝕刻法)。
如圖1J所示，多個硬罩幕圖案116a可彼此分離，多個硬罩幕圖案116b可彼此分離，且每個硬罩幕圖案116a與每個硬罩幕圖案116b可彼此分離。每個硬罩幕圖案116a的上視形狀可不同於每個硬罩幕圖案116b的上視形狀。多個硬罩幕圖案116a的一部分可圍繞同一個硬罩幕圖案116b。在一些實施例中，多個硬罩幕圖案116a可具有相同的上視形狀。在一些實施例中，多個硬罩幕圖案116b可具有相同的上視形狀。在一些實施例中，多個硬罩幕圖案116a的上視形狀可近似於三角形，多個硬罩幕圖案116b的上視形狀可近似於圓形。
請參照圖1K與圖2K，可移除硬罩幕層104。硬罩幕層104的移除方法例如是乾式蝕刻法。接著，可利用多個硬罩幕圖案116a與多個硬罩幕圖案116b作為罩幕，移除部分硬罩幕層106。藉此，可將多個硬罩幕圖案116a的圖案轉移至硬罩幕層106而形成多個硬罩幕圖案106a，且可將多個硬罩幕圖案116b的圖案轉移至硬罩幕層106而形成多個硬罩幕圖案106b。多個硬罩幕圖案106a與多個硬罩幕圖案106b可位在接墊材料層102上。部分硬罩幕層106的移除方法例如是乾式蝕刻法。此外，可藉由蝕刻製程(如，乾式蝕刻製程)來調整硬罩幕圖案116a的尺寸(如，寬度)、硬罩幕圖案106a的尺寸(如，寬度)、硬罩幕圖案116b的尺寸(如，寬度)與硬罩幕圖案106b的尺寸(如，寬度)。
請參照圖1L與圖2L，可利用多個硬罩幕圖案116a與多個硬罩幕圖案116b作為罩幕，移除部分接墊材料層102。藉此，可將多個硬罩幕圖案116a的圖案轉移至接墊材料層102而形成多個接墊102a，且將多個硬罩幕圖案116b的圖案轉移至接墊材料層102而形成多個接墊102b。此外，多個接墊102a與多個接墊102b可同時形成。在本實施例中，可利用多個硬罩幕圖案116a、多個硬罩幕圖案106a、多個硬罩幕圖案116b與多個硬罩幕圖案106b作為罩幕，移除部分接墊材料層102，而將多個硬罩幕圖案116a的圖案轉移至接墊材料層102以及將多個硬罩幕圖案116b的圖案轉移至接墊材料層102。在一些實施例中，在移除部分接墊材料層102的製程中，多個硬罩幕圖案116a、多個硬罩幕圖案106a、多個硬罩幕圖案116b與多個硬罩幕圖案106b可被同時移除。部分接墊材料層102的移除方法例如是乾式蝕刻法。
藉由上述方法，可在基底100上形成多個接墊102a與多個接墊102b。此外，由於多個接墊102a與多個接墊102b的形成方法包括進行自對準雙重圖案化(self-alignment double patterning，SADP)製程，因此可降低用以形成多個接墊102a與多個接墊102b的製程所需的光罩數量以及生產成本。
請參照圖1M與圖2M，可在多個接墊102a與多個接墊102b之間形成介電層118。在一些實施例中，介電層118的材料例如是氮化矽。在一些實施例中，介電層118的形成方法可包括以下步驟。首先，可在基底100上形成填入多個接墊102a與多個接墊102b之間的空間的介電材料層(未示出)，其中介電材料層覆蓋多個接墊102a與多個接墊102b。在一些實施例中，介電材料層的形成方法例如是化學氣相沉積法。接著，可移除位在多個接墊102a與多個接墊102b之間的空間的外部的介電材料層，而形成介電層118。在一些實施例中，位在多個接墊102a與多個接墊102b之間的空間的外部的介電材料層的移除方法例如是回蝕刻法(如，乾式蝕刻法)。
以下，藉由圖1M與圖2M來說明上述實施例的半導體結構10。此外，雖然半導體結構10的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。
請參照圖1M與圖2M，半導體結構10包括基底100、多個接墊102a與多個接墊102b。在一些實施例中，半導體結構10可為動態隨機存取記憶體結構，但本發明並不以此為限。在半導體結構10為動態隨機存取記憶體結構的情況下，半導體結構10更可包括多個電晶體元件(未示出)與多個電容器(未示出)。多個接墊102a與多個接墊102b可位在多個電晶體上方，且多個電容器可位在多個接墊102a與多個接墊102b上方。每個電容器可藉由接墊102a或接墊102b電性連接至所對應的電晶體元件。每個電容器可電性連接至所對應的接墊102a或接墊102b。此外，每個接墊102a可用以作為所對應的電容器的電極的著陸墊(landing pad)，且每個接墊102b可用以作為所對應的電容器的電極的著陸墊。另外，每個接墊102a或每個接墊102b可藉由內連線結構(如，接觸窗)來電性連接至所對應的電晶體元件。
多個接墊102a設置在基底100上且彼此分離。多個接墊102b設置在基底100上且彼此分離。每個接墊102a與每個接墊102b彼此分離。每個接墊102a的上視形狀不同於每個接墊102b的上視形狀。多個接墊102a的一部分圍繞同一個接墊102b。在一些實施例中，多個接墊102a可具有相同的上視形狀。在一些實施例中，多個接墊102b可具有相同的上視形狀。在一些實施例中，多個接墊102a的上視形狀可近似於三角形，多個接墊102b的上視形狀可近似於圓形。每個接墊102a與每個接墊102b可為單層結構或多層結構。在一些實施例中，每個接墊102a的材料與每個接墊102b的材料可為導電材料，如鎢、氮化鈦或其組合。此外，半導體結構10更可包括介電層118。介電層118設置在多個接墊102a與多個接墊102b之間。
在一些實施例中，多個接墊102a與多個接墊102b可在方向D1與方向D2上排列，且方向D1可相交於方向D2。在一些實施例中，在方向D1上排列的相鄰兩個接墊102b之間可具有兩個接墊102a。在一些實施例中，通過在方向D2上排列的相鄰兩個接墊102a的中心點C1的虛擬直線L1可不通過多個接墊102b中的任何一個。在一些實施例中，通過在方向D2上排列的相鄰兩個接墊102b的中心點C2的虛擬直線L2不通過多個接墊102a中的任何一個。在一些實施例中，多個接墊102a與多個接墊102b可源自於相同材料層(如，圖1K中的接墊材料層102)。
另外，半導體結構10中的各構件的詳細內容(如，材料與形成方法等)已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在半導體結構10及其製造方法中，半導體結構10包括多個接墊102a與多個接墊102b，每個接墊102a的上視形狀不同於每個接墊102b的上視形狀，且多個接墊102a的一部分圍繞同一個接墊102b。由於多個接墊102a與多個接墊102b可利用自對準雙重圖案化製程來形成，因此可降低用以形成多個接墊102a與多個接墊102b的製程所需的光罩數量以及生產成本，且可提升重疊裕度。
圖3為根據本發明的另一些實施例的半導體結構的剖面圖。
請參照圖3，半導體結構20包括基底200、多個接墊202a與多個接墊202b。在一些實施例中，半導體結構20可為動態隨機存取記憶體結構。半導體結構20更可包括隔離結構204。隔離結構204設置在基底200中。
多個接墊202a設置在基底100上且彼此分離。多個接墊202b設置在基底200上且彼此分離。每個接墊202a與每個接墊202b彼此分離。每個接墊202a的上視形狀不同於每個接墊202b的上視形狀。多個接墊202a的一部分圍繞同一個接墊202b。此外，接墊202a的詳細內容(如，上視形狀、材料與形成方法等)可參考上述實施例對接墊102a的說明，且接墊202b的詳細內容(如，上視形狀、材料與形成方法等)可參考上述實施例對接墊102b的說明，於此不再說明。
半導體結構20更可包括多個接觸窗結構206、位元線結構208與多個電容器結構210。多個接觸窗結構206可比多個電容器結構210更接近基底200。每個接墊202a與每個接墊202b位在所對應的接觸窗結構206與所對應的電容器結構210之間，且電性連接於所對應的接觸窗結構206與所對應的電容器結構210。
每個接觸窗結構206可包括接觸窗212與接觸窗214。接觸窗212設置在基底200上。在一些實施例中，接觸窗212的材料例如是摻雜多晶矽。接觸窗214設置在接觸窗212上。接觸窗214的材料例如是鎢等金屬。此外，接觸窗結構206更可包括金屬矽化物層216與阻障層218中的至少一者。金屬矽化物層216設置在接觸窗212與接觸窗214之間。阻障層218設置在接觸窗214與金屬矽化物層216之間。
位元線結構208設置在相鄰兩個接觸窗結構206之間。位元線結構208與接觸窗結構206可彼此絕緣。每個位元線結構208可包括接觸窗220與導線222。在一些實施例中，接觸窗220的材料例如是摻雜多晶矽。導線222位在接觸窗220上。在一些實施例中，導線222的材料例如是鎢等金屬。此外，位元線結構208更可包括阻障層224。阻障層224位在導線222與接觸窗220之間。
每個電容器結構210可包括電極226、絕緣層228與電極230。在一些實施例中，電極226的材料例如是Ti、TiN或其組合。電極230位在電極226上。絕緣層228位在電極226與電極230之間。電極230可為單層結構或多層結構。在本實施例中，電極230是以包括導電層232、導電層234與導電層236的多層結構為例，但本發明並不以此為限。導電層232位在絕緣層228上。在一些實施例中，導電層232的材料例如是Ti、TiN或其組合。導電層234位在導電層232上。在一些實施例中，導電層234的材料例如是經摻雜的矽鍺(SiGe)。導電層236位在導電層234上。在一些實施例中，導電層236的材料例如是鎢等金屬。
半導體結構20更可包括介電結構238。部分導線222可位在介電結構238上。部分阻障層224可位在導線222與介電結構238之間。在本實施例中，介電結構238是以包括介電層240與介電層242的多層結構為例，但本發明並不以此為限。介電層240位在隔離結構204上。介電層242位在介電層240上。
半導體結構20更可包括硬罩幕層244。硬罩幕層244設置在位元線結構208上。硬罩幕層244可用以隔離接墊202a與位元線結構208，且可用以隔離接墊202b與位元線結構208。硬罩幕層244可為單層結構或多層結構。在本實施例中，硬罩幕層244是以包括罩幕層246與罩幕層248的多層結構為例，但本發明並不以此為限。罩幕層246位在導線222上。在一些實施例中，罩幕層246的材料例如是氮化矽。罩幕層248位在罩幕層246上。在一些實施例中，罩幕層248的材料例如是氮化矽。
半導體結構20更可包括間隙壁層250與間隙壁層252。間隙壁層250可設置在接觸窗結構206的一側壁上，且間隙壁層252可設置在接觸窗結構206的另一側壁上。
半導體結構20更可包括介電層254。介電層254可設置在部分接觸窗結構206與部分電容器結構210之間。介電層254可設置在接墊202a與接墊202b之間。介電層254可設置在相鄰兩個接墊202a之間。介電層254可為單層結構或多層結構。在一些實施例中，介電層254的材料例如是氮化矽。
半導體結構20更可包括支撐層256與支撐層258中的至少一者。支撐層256與支撐層258可設置在電容器結構210中。支撐層256可位在支撐層258與介電層254之間。支撐層256與支撐層258可彼此分離。
基於上述實施例可知，在半導體結構20中，半導體結構20包括多個接墊202a與多個接墊202b，每個接墊202a的上視形狀不同於每個接墊202b的上視形狀，且多個接墊202a的一部分圍繞同一個接墊202b。由於多個接墊202a與多個接墊202b可利用自對準雙重圖案化製程來形成，因此可降低用以形成多個接墊202a與多個接墊202b的製程所需的光罩數量以及生產成本，且可提升重疊裕度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10, 20:半導體結構
100, 200:基底
102:接墊材料層
102a, 102b, 202a, 202b:接墊
104, 106, 244:硬罩幕層
106a, 106b:硬罩幕圖案
108, 118, 240, 242, 254, 260:介電層
110:圖案化光阻層
112:犧牲圖案
114:間隙壁材料層
114a, 250, 252:間隙壁層
116a, 116b:硬罩幕圖案
204:隔離結構
206:接觸窗結構
208:位元線結構
210:電容器結構
212, 214, 220:接觸窗
216:金屬矽化物層
218, 224:阻障層
222:導線
226, 230:電極
228:絕緣層
232, 234, 236:導電層
238:介電結構
246, 248:罩幕層
256, 258:支撐層
C1, C2:中心點
D1, D2:方向
H1, H2:孔洞
L1, L2:虛擬直線
OP1:開口
R1:凹陷
圖1A至圖1M為根據本發明的一些實施例的半導體結構的製造流程上視圖。
圖2A至圖2M為沿著圖1A至圖1M中的I-I’剖面線與II-II’剖面線的剖面圖。
圖3為根據本發明的另一些實施例的半導體結構的剖面圖。
10:半導體結構
102a,102b:接墊
118:介電層
C1,C2:中心點
D1,D2:方向
L1,L2:虛擬直線
Claims (13)
- 一種半導體結構，包括：基底；多個第一接墊，設置在所述基底上且彼此分離；多個第二接墊，設置在所述基底上且彼此分離，其中每個所述第一接墊與每個所述第二接墊彼此分離，每個所述第一接墊的上視形狀不同於每個所述第二接墊的上視形狀，且多個所述第一接墊的一部分圍繞同一個所述第二接墊；多個接觸窗結構；位元線結構，設置在相鄰兩個所述接觸窗結構之間；以及多個電容器結構，其中多個所述接觸窗結構比多個所述電容器結構更接近所述基底，每個所述第一接墊位在所對應的所述接觸窗結構與所對應的所述電容器結構之間，且電性連接於所對應的所述接觸窗結構與所對應的所述電容器結構，且每個所述第二接墊位在所對應的所述接觸窗結構與所對應的所述電容器結構之間，且電性連接於所對應的所述接觸窗結構與所對應的所述電容器結構。
- 如請求項1所述的半導體結構，其中多個所述第一接墊具有相同的上視形狀，多個所述第二接墊具有相同的上視形狀，多 個所述第一接墊的上視形狀近似於三角形，且多個所述第二接墊的上視形狀近似於圓形。
- 如請求項1所述的半導體結構，其中多個所述第一接墊與多個所述第二接墊在第一方向與第二方向上排列，且所述第一方向相交於所述第二方向，且在所述第一方向上排列的相鄰兩個所述第二接墊之間具有兩個所述第一接墊。
- 如請求項3所述的半導體結構，其中多個所述第一接墊與多個所述第二接墊在第一方向與第二方向上排列，且所述第一方向相交於所述第二方向，通過在所述第二方向上排列的相鄰兩個所述第一接墊的中心點的虛擬直線不通過多個所述第二接墊中的任何一個，且通過在所述第二方向上排列的相鄰兩個所述第二接墊的中心點的虛擬直線不通過多個所述第一接墊中的任何一個。
- 如請求項1所述的半導體結構，其中多個所述第一接墊與多個所述第二接墊源自於相同材料層。
- 一種半導體結構的製造方法，包括：提供基底；在所述基底上形成多個第一接墊與多個第二接墊，其中多個所述第一接墊與多個所述第二接墊的形成方法包括進行自對準雙重圖案化製程，多個所述第一接墊彼此分離， 多個所述第二接墊彼此分離，每個所述第一接墊與每個所述第二接墊彼此分離，每個所述第一接墊的上視形狀不同於每個所述第二接墊的上視形狀，且多個所述第一接墊的一部分圍繞同一個所述第二接墊；形成多個接觸窗結構；在相鄰兩個所述接觸窗結構之間形成位元線結構；以及形成多個電容器結構，其中多個所述接觸窗結構比多個所述電容器結構更接近所述基底，每個所述第一接墊位在所對應的所述接觸窗結構與所對應的所述電容器結構之間，且電性連接於所對應的所述接觸窗結構與所對應的所述電容器結構，且每個所述第二接墊位在所對應的所述接觸窗結構與所對應的所述電容器結構之間，且電性連接於所對應的所述接觸窗結構與所對應的所述電容器結構。
- 如請求項6所述的半導體結構的製造方法，其中多個所述第一接墊與多個所述第二接墊同時形成。
- 如請求項6所述的半導體結構的製造方法，其中多個所述第一接墊與多個所述第二接墊的形成方法更包括：在所述基底上形成接墊材料層；在所述接墊材料層上形成第一硬罩幕層；進行所述自對準雙重圖案化製程，而在所述第一硬罩幕層上 形成間隙壁層，其中所述間隙壁層具有多個第一孔洞與多個第二孔洞，且多個所述第一孔洞與多個所述第二孔洞分別暴露出部分所述第一硬罩幕層；將多個所述第一孔洞與多個所述第二孔洞延伸至所述第一硬罩幕層中；移除所述間隙壁層；在所述第一硬罩幕層中的多個所述第一孔洞中形成多個第一硬罩幕圖案，且在所述第一硬罩幕層中的多個所述第二孔洞中形成多個第二硬罩幕圖案；移除所述第一硬罩幕層；以及將多個所述第一硬罩幕圖案的圖案轉移至所述接墊材料層而形成多個所述第一接墊，且將多個所述第二硬罩幕圖案的圖案轉移至所述接墊材料層而形成多個所述第二接墊。
- 如請求項8所述的半導體結構的製造方法，其中所述自對準雙重圖案化製程包括：在所述第一硬罩幕層上形成多個犧牲圖案，其中多個所述犧牲圖案暴露出部分所述第一硬罩幕層；在所述第一硬罩幕層上形成間隙壁材料層，其中所述間隙壁材料層填入多個所述犧牲圖案之間的空間，且所述間隙壁材料層具有多個凹陷；對所述間隙壁材料層進行回蝕刻製程，而暴露出多個所述犧牲圖案且形成所述間隙壁層，其中在所述回蝕刻製程中，多個所述 凹陷貫穿所述間隙壁材料層，而形成多個所述第一孔洞；以及移除多個所述犧牲圖案，而在所述間隙壁層中形成多個所述第二孔洞。
- 如請求項9所述的半導體結構的製造方法，其中多個所述犧牲圖案的形成方法包括：在所述第一硬罩幕層上形成介電層；在所述介電層上形成圖案化光阻層；利用所述圖案化光阻層作為罩幕，移除部分所述介電層，而在所述介電層中形成多個開口，其中多個所述開口暴露出部分所述第一硬罩幕層；移除所述圖案化光阻層；在移除所述圖案化光阻層之後，在多個所述開口中形成多個所述犧牲圖案；以及移除所述介電層。
- 如請求項8所述的半導體結構的製造方法，其中將多個所述第一硬罩幕圖案的圖案轉移至所述接墊材料層的方法以及將多個所述第二硬罩幕圖案的圖案轉移至所述接墊材料層的方法包括：利用多個所述第一硬罩幕圖案與多個所述第二硬罩幕圖案作為罩幕，移除部分所述接墊材料層。
- 如請求項11所述的半導體結構的製造方法，其中將多個所述第一硬罩幕圖案的圖案轉移至所述接墊材料層的方法以 及將多個所述第二硬罩幕圖案的圖案轉移至所述接墊材料層的方法更包括：在形成所述第一硬罩幕層之前，在所述接墊材料層上形成第二硬罩幕層；將多個所述第一硬罩幕圖案的圖案轉移至所述第二硬罩幕層而形成多個第三硬罩幕圖案，且將多個所述第二硬罩幕圖案的圖案轉移至所述第二硬罩幕層而形成多個第四硬罩幕圖案；以及利用多個所述第一硬罩幕圖案、多個所述第三硬罩幕圖案、多個所述第二硬罩幕圖案與多個所述第四硬罩幕圖案作為罩幕，移除部分所述接墊材料層。
- 如請求項6所述的半導體結構的製造方法，更包括：在多個所述第一接墊與多個所述第二接墊之間形成介電層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111145629A TWI829451B (zh) | 2022-11-29 | 2022-11-29 | 半導體結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111145629A TWI829451B (zh) | 2022-11-29 | 2022-11-29 | 半導體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI829451B true TWI829451B (zh) | 2024-01-11 |
| TW202422646A TW202422646A (zh) | 2024-06-01 |
Family
ID=90459020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111145629A TWI829451B (zh) | 2022-11-29 | 2022-11-29 | 半導體結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI829451B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110284841A1 (en) * | 2010-05-21 | 2011-11-24 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| US20220278063A1 (en) * | 2017-11-30 | 2022-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device and Method of Manufacturing |
-
2022
- 2022-11-29 TW TW111145629A patent/TWI829451B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110284841A1 (en) * | 2010-05-21 | 2011-11-24 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| US20220278063A1 (en) * | 2017-11-30 | 2022-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device and Method of Manufacturing |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202422646A (zh) | 2024-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4456880B2 (ja) | 半導体装置及びその製造方法 | |
| KR101805182B1 (ko) | 전도성 플러그를 구비하는 반도체 소자 및 그 제조 방법 | |
| JP4036837B2 (ja) | Ｄｒａｍデバイスの縦型トランジスタに線成形マスタ・マスクを使用してビットライン・コンタクトを形成する方法 | |
| KR102400320B1 (ko) | 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
| US20150371895A1 (en) | Method for manufacturing smeiconductor device | |
| TWI841912B (zh) | 半導體記憶體裝置 | |
| CN111463215A (zh) | 存储器结构及其制造方法 | |
| JP2011040421A (ja) | 半導体装置およびその製造方法 | |
| US7615818B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4231649B2 (ja) | Ｄｒａｍセル及びその製造方法 | |
| JP2016082182A (ja) | 半導体装置及びその製造方法 | |
| TWI723848B (zh) | 記憶體結構及其製造方法 | |
| JP2004140361A (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| US12096615B2 (en) | Semiconductor devices having contact plugs | |
| TWI829451B (zh) | 半導體結構及其製造方法 | |
| KR20220006782A (ko) | 반도체 장치 및 그의 제조방법 | |
| US6967150B2 (en) | Method of forming self-aligned contact in fabricating semiconductor device | |
| US5747845A (en) | Semiconductor memory device with memory cells each having transistor and capacitor and method of making the same | |
| TW202301636A (zh) | 半導體記憶體裝置 | |
| US20240244822A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US9001565B2 (en) | Semiconductor device with memory device | |
| CN118159019A (zh) | 半导体结构及其制造方法 | |
| JP2001015711A (ja) | 半導体装置の製造方法 | |
| TWI826307B (zh) | 記憶體結構及其製造方法 | |
| TWI762252B (zh) | 記憶體結構及其製造方法 |