JP4694120B2 - ダマシーン工程を利用した半導体装置及びその製造方法 - Google Patents
ダマシーン工程を利用した半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4694120B2 JP4694120B2 JP2003352753A JP2003352753A JP4694120B2 JP 4694120 B2 JP4694120 B2 JP 4694120B2 JP 2003352753 A JP2003352753 A JP 2003352753A JP 2003352753 A JP2003352753 A JP 2003352753A JP 4694120 B2 JP4694120 B2 JP 4694120B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact
- bit line
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000003672 processing method Methods 0.000 title 1
- 238000003860 storage Methods 0.000 claims description 91
- 239000010410 layer Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置に関する。更に詳しく説明すると、本発明は、工程マージンを向上させて、工程を単純化したダマシーンビットラインを備えた半導体装置及びその製造方法（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ａｎｄ ｍｅｔｈｏｄ ｆｏｒ ｆａｂｒｉｃａｔｉｎｇ ｔｈｅ ｓａｍｅ ｕｓｉｎｇ ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓ）に関する。
素子の大きさが縮小されることによって、素子の配線がだんだん微細化されて配線物質の食刻問題が大きく台頭し、ＣＯＢ（ｃａｐａｃｉｔｏｒ ｏｎ ｂｉｔ ｌｉｎｅ）構造を有する半導体メモリ装置では、ストレージノードコンタクトとビットラインとの間の絶縁特性を維持しながら工程マージンを確保することがさらに難しくなる。
図１、図２、図３及び図４は、従来のＣＯＢ構造を有する半導体装置の製造方法を説明する工程断面図を示す。
図１を参照すると、アクティブ領域１０１を具備した半導体基板１００のフィルド領域に通常的なＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）工程を通じて素子分離膜１０５を形成する。
前記半導体基板１００上にゲート絶縁膜１１１、ゲート電極物質１１２及びキャピング層１１３の積層構造を有し、その側壁にスペーサー１１５が形成されたゲート１１０を形成する。前記ゲート１１０を含む基板全面に第１層間絶縁膜１２０を形成し、セルフアラインコンタクト（ＳＡＣ：ｓｅｌｆ−ａｌｉｇｎｅｄ ｃｏｎｔａｃｔ）工程を通じて前記アクティブ領域１０１の一部分を露出させるコンタクト１２５を形成する。
前記コンタクト１２５が満たされるように基板全面にポリシリコン膜のような導電性物質を蒸着した後、化学機械的研磨工程（ＣＭＰ）、またはエッチバック工程を実施してストレージノード用コンタクトパッド１３１及びビットライン用コンタクトパッド１３５を形成する。この時、前記ストレージノード用コンタクトパッド１３１とビットライン用コンタクトパッド１３５とは、前記アクティブ領域１０１に形成された所定の導電型を有する不純物領域（図面上には示されてない）と連結される。
続いて、第１層間絶縁膜１２０上に第２層間絶縁膜１４０を蒸着した後、パッターニングして前記コンタクト１３１、１３５のうち、ビットライン用コンタクトパッド１３５を露出させるビットラインコンタクト１４１を形成する。
図２を参照すると、前記ビットラインコンタクト１４１を含む基板全面に金属膜、例えばタングステン膜を蒸着した後、化学機械的研磨、またはエッチバックしてビットラインコンタクト１４１にビットライン用コンタクトプラグ１４５を形成する。
続いて、第２層間絶縁膜１４０上にバリアー金属膜１６１、ビットライン用導電物質１６２及びビットライン用キャピング物質１６３を順次蒸着した後、マスク（図面上には示されてない）を利用して前記キャピング物質１６３、導電物質１６２及びバリアー金属膜１６１を食刻してビットライン１６０を形成する。
次に、前記ビットライン１６０、ならびに第２層間絶縁膜１４０上にスペーサー物質を蒸着した後、食刻して前記ビットライン１６０の側壁にビットラインスペーサー１６５を形成する。
図３を参照すると、前記ビットライン１６０、ならびに前記第２層間絶縁膜１４０上に第３層間絶縁膜１７０を蒸着した後、前記第２及び第３層間絶縁膜１４０、１７０を食刻して、前記ストレージノード用コンタクトパッド１３１を露出させるストレージノードコンタクト１７１を形成する。
図４を参照すると、前記ストレージノードコンタクト１７１が満たされるように前記第３層間絶縁膜１７０上にコンタクトプラグ用導電物質、例えば、ポリシリコン膜を蒸着した後、ＣＭＰまたはエッチバックして前記ストレージノードコンタクト１７１にストレージノード用コンタクトプラグ１７５を形成する。
続いて、基板全面に食刻停止膜１８０とモルド酸化膜（図面上には示されてない）とを蒸着した後、前記食刻停止膜１８０及びモルド酸化膜を食刻して前記ストレージノード用コンタクトプラグ１７５を露出させる開口部を形成する。前記開口部を含むモルド酸化膜上にストレージノード用ポリシリコン膜を蒸着した後、ＣＭＰ工程を通じてノード分離し、モルド酸化膜を除去する。これにより、前記ストレージノード用コンタクトプラグ１７５とコンタクトされるキャパシターのストレージノード１９０が形成される。
前述したような従来の半導体装置の製造方法は、金属膜を蒸着しパターニングしてビットラインを形成するために工程が複雑で難しいと言う問題があり、前記ストレージノードコンタクト形成の時、ビットラインとの絶縁特性を維持しながら工程マージンを確保することも難しいと言う問題があった。
本発明の実施例は、従来技術のこのような問題点、ならびにその他の問題点をアドレスする。
本発明の実施例は、ストレージノードコンタクトを形成した後、ビットラインパターンを形成することによって、ビットラインとストレージノードコンタクトとの間の絶縁特性を維持しながら工程マージンを向上させられる半導体装置及びその製造方法を提供する。
本発明の他の実施例は、ダマシーンビットラインとストレージノード用コンタクトプラグとを同時に形成して工程を単純化することができる半導体装置及びその製造方法を提供する。
本発明の他の実施例は、ストレージノード面積を増加させてキャパシタンスを向上させられる半導体装置及びその製造方法を提供する。
本発明の実施例による半導体装置の製造方法は、第１コンタクトパッド及び第２コンタクトパッドを具備した半導体基板を提供する段階と、基板全面に第１絶縁膜を形成する段階と、前記第１絶縁膜を食刻して前記第１コンタクトパッド及び第２コンタクトパットを露出させるコンタクトとホーム形態のビットラインパターンとを形成する段階と、前記コンタクトと前記ビットラインパターンとにそれぞれ、共面の上側表面を有するコンタクトプラグとビットラインとを同時に形成する段階と、前記第１コンタクトパッドに連結されるキャパシターの下部電極を形成する段階と、を含む。
また、本発明の他の実施例による半導体装置の製造方法は、半導体基板上にストレージノード用コンタクトパッド及びビットライン用コンタクトパッドを具備した第１絶縁膜を形成する段階と、前記第１絶縁膜上に前記ビットライン用コンタクトパッドを露出させるビットラインコンタクトを具備した第２絶縁膜を形成する段階と、前記ビットラインコンタクトにビットライン用コンタクトプラグを形成する段階と、基板全面に第３絶縁膜を形成する段階と、前記第２及び第３絶縁膜を食刻して、ストレージノードコンタクトとホーム形態のビットラインパターンとを形成する段階と、前記ストレージノードコンタクトとビットラインパターンとにそれぞれ、共面の上側表面を有するビットラインとコンタクトプラグとを同時に形成する段階と、基板全面に第４絶縁膜及び第５絶縁膜膜を形成する段階と、前記第４絶縁膜及び第５絶縁膜膜を食刻して前記コンタクトプラグを露出させる開口部を形成する段階と、前記露出されたコンタクトプラグを除去してストレージノードコンタクトを露出させる段階と、前記露出されたストレージノードコンタクトを含む開口部内に、前記ストレージノード用コンタクトパッドとコンタクトされるストレージノードを形成する段階と、前記第５絶縁膜を除去する段階と、を具備する。
また、本発明の他の実施例による半導体装置の製造方法は、半導体基板上にストレージノード用コンタクトパッド及びビットライン用コンタクトパッドを具備した第１絶縁膜を形成する段階と、前記第１絶縁膜上に前記ビットライン用コンタクトパットを露出させるビットラインコンタクトを具備した第２絶縁膜を形成する段階と、前記ビットラインコンタクトにビットライン用コンタクトプラグを形成する段階と、基板全面に第３絶縁膜を形成する段階と、前記第２及び第３絶縁膜を食刻して、ストレージノードコンタクトとホーム形態のビットラインパターンとを形成する段階と、前記ストレージノードコンタクトとビットラインパターンとにそれぞれ、共面の上側表面を有するビットラインとコンタクトプラグとを同時に形成する段階と、基板全面に前記コンタクトプラグを露出させる開口部を具備した第４絶縁膜を形成する段階と、前記開口部を通じて前記コンタクトプラグとコンタクトされる金属電極を前記第４絶縁膜上に形成する段階と、を含む。
また、本発明の実施例による半導体装置は、ビットライン用コンタクトパッド及びストレージノード用コンタクトパッドを具備した半導体基板と、前記ビットライン用コンタクトパッドを露出させるホーム形態のビットラインパターンとストレージノード用コンタクトパッドを露出させるストレージノードコンタクトとを具備し、前記ビットラインパターン及びストレージノードコンタクトの上側部分が共面である第１絶縁膜と、前記ビットラインパターン内に形成されたビットラインと、前記ストレージノードコンタクトを露出させる開口部を具備した第２絶縁膜と、前記第２絶縁膜より突出されるように前記ストレージノードコンタクトに形成され、前記ストレージノード用コンタクトパッドとコンタクトされるキャパシターの下部電極と、を具備する。
また、本発明の他の実施例による半導体装置は、ビットライン用コンタクトパッド及びストレージノード用コンタクトパッドを具備した半導体基板と、前記ビットライン用コンタクトパッドを露出させるホーム形態のビットラインパターンとストレージノード用コンタクトパッドを露出させるストレージノードコンタクトとを具備して、前記ビットラインパターン及びストレージノードコンタクトの上側部分が共面である第１絶縁膜と、前記ビットラインパターン内に形成されたビットラインと、前記ストレージノードコンタクトに形成されたコンタクトプラグと、前記コンタクトプラグを露出させる開口部を具備した第２絶縁膜と、前記開口部を通じて前記露出されたコンタクトプラグとコンタクトされるように前記第２絶縁膜上に形成されたキャパシターの下部電極と、を具備する。
前述のような本発明によると、次のような効果が得られる。
まず、ストレージノードコンタクトを形成した後、感光膜をマスクにして層間絶縁膜を傾斜食刻してビットラインパターンを形成することによって、ビットラインとストレージノードコンタクトとの間の絶縁特性を維持することができるとともに工程マージンを充分に確保することができる。
まず、ストレージノードコンタクトを形成した後、感光膜をマスクにして層間絶縁膜を傾斜食刻してビットラインパターンを形成することによって、ビットラインとストレージノードコンタクトとの間の絶縁特性を維持することができるとともに工程マージンを充分に確保することができる。
そして、前記ストレージノードコンタクトに形成されたコンタクトプラグを除去した後、前記ストレージノードコンタクト内にもストレージノードを形成することによって、ストレージノードの面積を増加させてキャパシタンスを向上させられる。
また、ダマシーン工程を通じてビットラインを形成し、ビットラインとストレージノードコンタクトとを同時に形成することによって、工程が容易で、単純なメリットがある。
以下、本発明を更に詳しく説明するために本発明による実施例を添付図面を参照しながら説明する。
図５、図６、図７、図８、図９、図１０、図１１、図１２、及び図１３は、本発明の一実施例によるＣＯＢ構造を有する半導体装置の製造方法を説明する工程断面図である。
図５を参照すると、半導体基板２００は、アクティブ領域２０１とフィルド領域（図示されてない）とを具備し、前記半導体基板２００のフィルド領域に通常的なＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）工程を通じて素子分離膜２０５を形成する。
ゲート絶縁膜２１１、ゲート電極物質２１２及びゲートキャピング層２１３の積層構造を有し、その側壁にスペーサー２１５が形成されたゲート２１０を前記半導体基板２００上に形成する。
前記ゲート２１０を含む基板全面に第１層間絶縁膜２２０を蒸着した後、ＣＭＰ工程またはエッチバック工程を通じて平坦化させる。前記第１層間絶縁膜２２０をセルフアライン食刻して前記ゲート２１０間のアクティブ領域２０１を露出させるセルフアラインコンタクト２２５を形成する。
前記コンタクト２２５が満たされるように導電性物質、例えばポリシリコン膜を基板全面に蒸着した後、ＣＭＰまたはエッチバックしてストレージ用コンタクトパッド２３１及びビットライン用コンタクトパッド２３５を形成する。この時、前記ストレージノード用コンタクトパッド２３１とビットライン用コンタクトパッド２３５とは、前記アクティブ領域２０１に形成された所定導電型を有する不純物領域（図面上には示されてない）とコンタクト２２５を通じて連結される。
続いて、第１層間絶縁膜２２０上に第２層間絶縁膜２４０を蒸着した後、ＣＭＰまたはエッチバック工程を実施して平坦化させ、前記第２層間絶縁膜２４０を食刻してコンタクトパッド２３１、２３５のうち、ビットライン用コンタクトパッド２３５を露出させるビットラインコンタクト２４１を形成する。
次に、前記ビットラインコンタクト２４１を含む基板全面上にプラグ用導電性物質、例えばタングステン膜のような金属膜を蒸着した後、ＣＭＰして前記ビットラインコンタクト２４１内にビットライン用コンタクトプラグ２４５を形成する。続いて、基板全面に食刻停止膜２５１と第３層間絶縁膜２６０とを順次形成する。
図６を参照すると、前記第３層間絶縁膜２６０、食刻停止膜２５１及び第２層間絶縁膜２４０を食刻して前記コンタクトパッド２３１、２３５のうち、ストレージノード用コンタクトパッド２３１を露出させるストレージノードコンタクト２６１を形成する。
図７を参照すると、前記ストレージノードコンタクト２６１を含む前記第３層間絶縁膜２６０上に感光膜２７０を形成した後、ビットラインパターン形成される部位の第３層間絶縁膜２６０が露出されるように前記感光膜２７０をパターニングする。
前記パターニングされた感光膜２７０をマスクとして前記第３層間絶縁膜２６０の露出された部分とその下部の食刻停止膜２５１とを食刻して、前記ビットライン用コンタクトプラグ２４５を露出させるビットラインパターン２６５を形成する。この時、ビットラインパターン２６５は、後続工程でビットラインを形成するためのダマシーンパターンとして、ホーム形態の構造を有する。前記ストレージノードコンタクト２６１とビットラインパターン２６５とは、全て前記第３層間絶縁膜２６０内に形成されるので、その上面は段差なしで互いに同一レベルを有する。すなわち、前記第３層間絶縁膜２６０に形成されたストレージノードコンタクト２６１とビットラインパターン２６５との上側部分は共面（ｃｏｐｌａｎａｒ）である。
図８を参照すると、前記感光膜２７０を除去した後、前記ストレージノードコンタクト２６１及び前記ビットラインパターン２６５を含む第３層間絶縁膜２６０上にビットライン用導電物質２８０、例えばタングステン膜のような金属膜を蒸着する。
図９を参照すると、前記タングステン膜２８０をＣＭＰして前記ビットラインパターン２６５内に前記ビットライン用コンタクトプラグ２４５とコンタクトされるビットライン２８５を形成し、これと同時に前記ストレージノードコンタクト２６１に前記ストレージノード用コンタクトパッド２３１とコンタクトされるコンタクトプラグ２８１を形成する。したがって、前記ストレージノード用コンタクトプラグ２８１と前記ビットライン２８５とは、段差にならない同一なレベルの上面を有する。すなわち、ストレージノードコンタクトプラグ２８１及びビットライン２８５の上側表面は共面である。
図１０を参照すると、基板全面に食刻停止膜２５３とストレージノードを形成するためのモルド酸化膜２９０、すなわち、犠牲酸化膜とを蒸着し、ストレージノードが形成される部分の前記モルド酸化膜２９０及び食刻停止膜２５３を食刻してコンタクトプラグ２８１を露出させる開口部２９１を形成する。
図１１を参照すると、前記露出されたコンタクトプラグ２８１を、湿式食刻工程を通じて除去して前記ストレージノードコンタクト２６１を露出させる。これにより、前記ストレージノード用コンタクトパッド２３１を露出させる開口部２９１ａが形成される。図１２を参照すると、前記開口部２９１ａを含むモルド酸化膜２９０上にストレージノード用導電性物質、例えば、ポリシリコン膜２９３を蒸着する。
図１３を参照すると、前記開口部２９１ａが満たされるように犠牲酸化膜（図面上には示されてない）を蒸着し、ＣＭＰ工程を通じてノードを分離させた後、犠牲酸化膜と前記モルド酸化膜２９０とを除去して前記ストレージノード用コンタクトパッド２３１とコンタクトされるストレージノード２９５を形成する。続いて、図面上には示されてないが、前記ストレージノード２９５上にキャパシター用誘電膜及びプレートノードを形成してキャパシターを形成する。
前記第１ないし第３層間絶縁膜２２０、２４０及び２６０は、酸化膜系列の絶縁膜であり、前記食刻停止膜２５１、２５３は、前記第２及び第３層間絶縁膜２４０、２６０及びモルド酸化膜２９０と食刻差を有する物質、例えば窒化膜系列の絶縁膜を使用する。
本発明の半導体装置の製造方法をＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）キャパシターを具備した半導体装置の製造方法に適用すると、前記ストレージノードコンタクトに形成されたコンタクトプラグを除去せずにＭＩＭキャパシターのコンタクトプラグとして利用できる。
図１４は、本発明の他の実施例によるＭＩＭキャパシターを具備した半導体装置の断面図を示す。本発明の他の実施例による半導体装置の製造方法は、ビットライン３８５とストレージノード用コンタクトプラグ３８１とを形成する工程までは、図５、図６、図７、図８、図９、図１０、図１１、図１２、及び図１３に示されている一実施例と同一に進行する。
図１４を参照すると、アクティブ領域３０１を具備した基板の領域に素子分離膜３０５を形成し、前記半導体基板３００上にゲート絶縁膜３１１、ゲート電極物質３１２及びキャピング層３１３の積層構造を有し、その側壁にスペーサー３１５が形成されたゲート３１０を形成する。
第１層間絶縁膜３２０を蒸着した後、食刻してＳＡＣコンタクト３２５を形成し、前記コンタクト３２５にストレージノード用コンタクトパッド３３１及びビットライン用コンタクトパッド３３５を形成して、第１層間絶縁膜３２０上に第２層間絶縁膜３４０を形成した後、食刻してビットライン用コンタクトパット３３５を露出させるビットラインコンタクト３４１を形成する。
前記ビットラインコンタクト３４１に導電性物質、例えばタングステンのような金属膜でできているビットライン用コンタクトプラグ３４５を形成し、基板全面に食刻停止膜３５１と第３層間絶縁膜３６０とを蒸着する。前記第２及び第３層間絶縁膜３４０、３６０と食刻停止膜３５１とを食刻してストレージノード用コンタクトパッド３３１を露出させるストレージノードコンタクト３６１を形成し、続いて、感光膜（図面上には示されてない）を利用して前記第３層間絶縁膜３６０と食刻停止膜３５１とを食刻してビットライン用コンタクトプラグ３４５を露出させるビットラインパターン３６５を形成する。
続いて、前記ストレージノードコンタクト３６１及びビットライン３６５を含む基板全面に導電性物質、例えば、タングステンのような金属膜を蒸着した後、ＣＭＰしてノードを分離させることによって、前記ビットライン３６５にビットライン３８５を形成すると同時にストレージノードコンタクト３６１にコンタクトプラグ３８１を形成する。
続いて、基板全面に絶縁膜３９０を蒸着した後、食刻して前記ストレージノード用コンタクトプラグ３８１を露出させるコンタクト開口部３９１を形成する。前記絶縁膜３９０としては、ＳｉＮ等でできている食刻停止膜、酸化膜系列の層間絶縁膜、または食刻停止膜と層間絶縁膜との積層膜など多様な形態の絶縁膜が使用されることもある。
前記コンタクト開口部３９１を通じて前記ストレージノード用コンタクトプラグ３８１にコンタクトされる下部金属電極４０１、誘電膜４０２及び上部金属膜電極４０３の積層構造になっているＭＩＭ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｍｅｔａｌ）キャパシター４００を形成する。
本発明の他の実施例による半導体装置の製造方法は、図１４に示されたような構造を有するＭＩＭキャパシターのみに適用されるのではなく、多様な構造を有するＭＩＭキャパシターの構造に適用される。
本発明の実施例は、無制限的な方法で説明されるだろう。
前述では、本発明の望ましい実施例を参照して説明したが、当該技術分野の熟練した当業者は、前記の特許請求の範囲に掲載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させられることが理解できるだろう。
２００、３００ 半導体基板
２０５、３０５ 素子分離膜
２１０、３１０ ゲート
２２０、２４０、２６０、３２０、３４０、３６０ 層間絶縁膜
３３３ コンタクトパッド
３８１ コンタクトプラグ
２６１、３６１ ストレージノードコンタクト
２６５、３６５ ビットラインパターン
２８５、３８５ ビットライン
２９５ ストレージノード
２０５、３０５ 素子分離膜
２１０、３１０ ゲート
２２０、２４０、２６０、３２０、３４０、３６０ 層間絶縁膜
３３３ コンタクトパッド
３８１ コンタクトプラグ
２６１、３６１ ストレージノードコンタクト
２６５、３６５ ビットラインパターン
２８５、３８５ ビットライン
２９５ ストレージノード
Claims (17)
- 第１コンタクトパッド及び第２コンタクトパッドを具備した半導体基板を提供する段階と、
基板全面に第１絶縁膜を形成する段階と、
前記第１絶縁膜をエッチングして前記第１コンタクトパッドを露出させるコンタクトを形成する段階と、
前記第２コンタクトパッドに対応する部分が露出されるように、前記コンタクトを含む前記第１絶縁膜上にマスク層を形成する段階と、
前記マスク層を利用して前記第１絶縁膜の露出された部分をエッチングして前記第２コンタクトパッドを露出させるビットラインパターンを形成する段階と、
前記コンタクト及び前記ビットラインパターンにそれぞれ、共面の上側表面を有するコンタクトプラグ及びビットラインを同時に形成する段階と、
前記第１コンタクトパッドに連結されるキャパシターの下部電極を形成する段階と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第１絶縁膜上にマスク層を形成する段階は、第１絶縁膜上に感光膜を形成することを含むことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第１絶縁膜をエッチングして、前記第２コンタクトパッドを露出させるビットラインパターンを形成する段階は、
前記第１絶縁膜を第１絶縁膜表面から基板方向に向かってテーパー状にエッチングすることを含むことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記ビットライン及びコンタクトプラグを同時に形成する段階は、前記ビットラインパターン及びコンタクトを含む基板全面に金属膜を蒸着する段階と、
前記金属膜をＣＭＰ実施する段階と、を含むことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
キャパシターの下部電極を形成する段階は、
基板全面に第２絶縁膜と第３絶縁膜を順次形成する段階と、
前記第２及び第３絶縁膜をエッチングして前記コンタクトプラグを露出させる第１開口部を形成する段階と、
前記コンタクトプラグを除去して前記コンタクトパッドを露出させる第２開口部を形成する段階と、
前記第１及び第２開口部にキャパシターの下部電極を形成する段階と、
前記第３絶縁膜を除去する段階と、を含むことを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記コンタクトプラグを除去することは、湿式エッチング工程を通じてコンタクトプラグを除去することを含むことを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
基板上に第２及び第３絶縁膜を順次形成する段階は、エッチング停止膜及び犠牲酸化膜を順次形成する段階を含むことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
キャパシターの下部電極を形成する段階は、
基板全面に第２絶縁膜を形成する段階と、
前記第２絶縁膜をエッチングして前記コンタクトプラグを露出させる開口部を形成する段階と、
前記開口部内部及び第２絶縁膜上にキャパシターの下部電極を形成する段階と、を含むことを特徴とする半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
前記第２絶縁膜は、エッチング停止膜、層間絶縁膜、及びエッチング停止膜と層間絶縁膜との積層膜からなるグループより選択された絶縁膜を含むことを特徴とする半導体装置の製造方法。 - 半導体基板上にストレージノード用コンタクトパッド及びビットライン用コンタクトパッドを具備した第１絶縁膜を形成する段階と、
前記第１絶縁膜上に前記ビットライン用コンタクトパッドを露出させるビットラインコンタクトを具備した第２絶縁膜を形成する段階と、
前記ビットラインコンタクトにビットライン用コンタクトプラグを形成する段階と、
基板全面に第３絶縁膜を形成する段階と、
前記第２および第３絶縁膜をエッチングしてストレージノードコンタクトを形成する段階と、
前記ビットライン用コンタクトパッドに対応する部分が露出されるように、前記ストレージノードコンタクトを含む前記第３絶縁膜上にマスク層を形成する段階と、
前記マスク層を利用して前記第３絶縁膜の露出された部分をエッチングして前記ビットライン用コンタクトプラグを露出させるビットラインパターンを形成する段階と、
前記ストレージノードコンタクト及びビットラインパターンにそれぞれ、共面の上側表面を有するストレージノードコンタクトプラグ及びビットラインを同時に形成する段階と、
基板全面に第４絶縁膜及び第５絶縁膜を形成する段階と、
前記第４絶縁膜及び第５絶縁膜をエッチングして前記ストレージノードコンタクトプラグを露出させる開口部を形成する段階と、
前記ストレージノードコンタクトプラグを除去してストレージノードコンタクトを露出させる段階と、
前記開口部及びストレージノードコンタクト内に、前記ストレージノード用コンタクトパッドとコンタクトされるストレージノードを形成する段階と、
前記第５絶縁膜を除去する段階と、
を具備することを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法において、
前記第１ないし第３絶縁膜は層間絶縁膜であり、前記第５絶縁膜は犠牲酸化膜であり、前記第４絶縁膜は前記第２絶縁膜、第３絶縁膜、及び第５絶縁膜とエッチング差を有するエッチング停止膜である、ことを特徴とする半導体装置の製造方法。 - 半導体基板上にストレージノード用コンタクトパッド及びビットライン用コンタクトパッドを具備した第１絶縁膜を形成する段階と、
前記第１絶縁膜上に前記ビットライン用コンタクトパッドを露出させるビットラインコンタクトを具備した第２絶縁膜を形成する段階と、
前記ビットラインコンタクトにビットライン用コンタクトプラグを形成する段階と、
基板全面に第３絶縁膜を形成する段階と、
前記第２および第３絶縁膜をエッチングして、ストレージノードコンタクトを形成する段階と、
ストレージノードコンタクトパッドが露出されるように前記第２及び第３絶縁膜をエッチングする段階と、
前記ビットライン用コンタクトパッドに対応する第３絶縁膜の一部分が露出されるように、前記ストレージノードコンタクトを含む前記第３絶縁膜上にマスク層を形成する段階と、
前記マスク層を利用して前記第３絶縁膜の露出された部分をエッチングして前記ビットライン用コンタクトプラグを露出させるビットラインパターンを形成する段階と、
前記ストレージノードコンタクト及びビットラインパターンにそれぞれ、共面の上側表面を有するコンタクトプラグ及びビットラインを同時に形成する段階と、
基板全面に前記コンタクトプラグを露出させる開口部を具備した第４絶縁膜を形成する段階と、
前記開口部を通じて前記コンタクトプラグとコンタクトされる金属電極を前記第４絶縁膜上に形成する段階と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１２記載の半導体装置の製造方法において、
前記第４絶縁膜は、エッチング停止膜、層間絶縁膜、及びエッチング停止膜と層間絶縁膜との積層膜からなるグループより選択された膜であることを特徴とする半導体装置の製造方法。 - 請求項５に記載の方法で製造された半導体装置であって、
前記第１コンタクトパッド及び前記第２コンタクトパッドを具備した半導体基板と、
前記第１絶縁膜と、
前記ビットラインと、
前記第２絶縁膜と、
前記第１コンタクトパッドとコンタクトされる前記キャパシターの下部電極と、
を具備することを特徴とする半導体装置。 - 請求項１４記載の半導体装置において、
前記第２絶縁膜は、前記第１絶縁膜とエッチング差を有する物質であることを特徴とする半導体装置。 - 請求項５に記載の方法で製造された半導体装置であって、
前記第１コンタクトパッド及び前記第２コンタクトパッドを具備した半導体基板と、
前記第１絶縁膜と、
前記ビットラインと、
前記コンタクトプラグと、
前記第２絶縁膜と、
前記第１コンタクトパッドとコンタクトされる前記キャパシターの下部電極と、
を具備することを特徴とする半導体装置。 - 請求項１６記載の半導体装置において、
前記第２絶縁膜は、エッチング停止膜、層間絶縁膜、及びエッチング停止膜と層間絶縁膜との積層膜からなるグループより選択された膜を含むことを特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2002-063979 | 2002-10-18 | ||
| KR10-2002-0063979A KR100448719B1 (ko) | 2002-10-18 | 2002-10-18 | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140361A JP2004140361A (ja) | 2004-05-13 |
| JP4694120B2 true JP4694120B2 (ja) | 2011-06-08 |
Family
ID=32089739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003352753A Expired - Fee Related JP4694120B2 (ja) | 2002-10-18 | 2003-10-10 | ダマシーン工程を利用した半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7217618B2 (ja) |
| JP (1) | JP4694120B2 (ja) |
| KR (1) | KR100448719B1 (ja) |
| CN (1) | CN1240121C (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962846B2 (en) * | 2003-11-13 | 2005-11-08 | Micron Technology, Inc. | Methods of forming a double-sided capacitor or a contact using a sacrificial structure |
| KR100587636B1 (ko) * | 2005-03-03 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성 방법 |
| JP4628862B2 (ja) * | 2005-05-12 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4906278B2 (ja) * | 2005-06-06 | 2012-03-28 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7615444B2 (en) * | 2006-06-29 | 2009-11-10 | Qimonda Ag | Method for forming a capacitor structure |
| KR100807226B1 (ko) * | 2006-08-21 | 2008-02-28 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US7687343B2 (en) * | 2006-12-04 | 2010-03-30 | Qimonda Ag | Storage capacitor, a memory device and a method of manufacturing the same |
| KR101565797B1 (ko) * | 2009-02-16 | 2015-11-05 | 삼성전자주식회사 | 콘택 플러그를 포함하는 반도체 장치 |
| KR101110557B1 (ko) * | 2009-09-08 | 2012-01-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
| KR101851727B1 (ko) * | 2011-12-16 | 2018-06-12 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101883380B1 (ko) * | 2011-12-26 | 2018-07-31 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
| US9825040B2 (en) | 2013-12-31 | 2017-11-21 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with capacitor and method of fabricating the same |
| US9276057B2 (en) * | 2014-01-27 | 2016-03-01 | United Microelectronics Corp. | Capacitor structure and method of manufacturing the same |
| US20170162444A1 (en) * | 2015-12-02 | 2017-06-08 | International Business Machines Corporation | Contact resistance reduction for advanced technology nodes |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307084A (ja) * | 1999-04-23 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001274360A (ja) * | 2000-03-27 | 2001-10-05 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002076297A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2004022810A (ja) * | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3197064B2 (ja) * | 1992-07-17 | 2001-08-13 | 株式会社東芝 | 半導体記憶装置 |
| KR970010680A (ko) * | 1995-08-17 | 1997-03-27 | 김유채 | 펄프, 제지공정의 폐수처리 방법 및 그 장치 |
| US5648287A (en) * | 1996-10-11 | 1997-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of salicidation for deep quarter micron LDD MOSFET devices |
| JPH10242147A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法 |
| US6130102A (en) * | 1997-11-03 | 2000-10-10 | Motorola Inc. | Method for forming semiconductor device including a dual inlaid structure |
| JP3701469B2 (ja) * | 1998-06-12 | 2005-09-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| KR100304962B1 (ko) * | 1998-11-24 | 2001-10-20 | 김영환 | 텅스텐비트라인형성방법 |
| US6344389B1 (en) * | 1999-04-19 | 2002-02-05 | International Business Machines Corporation | Self-aligned damascene interconnect |
| TW408446B (en) * | 1999-06-22 | 2000-10-11 | United Microelectronics Corp | The manufacture method of the node contact |
| KR100694996B1 (ko) * | 2000-12-21 | 2007-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| US6300191B1 (en) * | 2001-02-15 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device |
| US6383863B1 (en) * | 2001-09-27 | 2002-05-07 | Taiwan Semiconductor Manufacturing Company | Approach to integrate salicide gate for embedded DRAM devices |
| US6696339B1 (en) * | 2002-08-21 | 2004-02-24 | Micron Technology, Inc. | Dual-damascene bit line structures for microelectronic devices and methods of fabricating microelectronic devices |
-
2002
- 2002-10-18 KR KR10-2002-0063979A patent/KR100448719B1/ko not_active IP Right Cessation
-
2003
- 2003-10-03 US US10/678,530 patent/US7217618B2/en not_active Expired - Fee Related
- 2003-10-10 JP JP2003352753A patent/JP4694120B2/ja not_active Expired - Fee Related
- 2003-10-17 CN CNB2003101013937A patent/CN1240121C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307084A (ja) * | 1999-04-23 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001274360A (ja) * | 2000-03-27 | 2001-10-05 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002076297A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2004022810A (ja) * | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100448719B1 (ko) | 2004-09-13 |
| JP2004140361A (ja) | 2004-05-13 |
| US20040077143A1 (en) | 2004-04-22 |
| CN1240121C (zh) | 2006-02-01 |
| KR20040035213A (ko) | 2004-04-29 |
| US7217618B2 (en) | 2007-05-15 |
| CN1497701A (zh) | 2004-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4456880B2 (ja) | 半導体装置及びその製造方法 | |
| US6451651B1 (en) | Method of manufacturing DRAM device invention | |
| JP4964407B2 (ja) | 半導体装置及びその製造方法 | |
| JP4694120B2 (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| US5714401A (en) | Semiconductor device capacitor manufactured by forming stack with multiple material layers without conductive layer therebetween | |
| KR100273987B1 (ko) | 디램 장치 및 제조 방법 | |
| US6281073B1 (en) | Method for fabricating dynamic random access memory cell | |
| US7473954B2 (en) | Bitline of semiconductor device having stud type capping layer and method for fabricating the same | |
| JP4391060B2 (ja) | 集積回路メモリ素子及びその製造方法 | |
| US6200849B1 (en) | Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| JP2002009261A (ja) | Ｄｒａｍキャパシタの製造方法 | |
| JP2001210805A (ja) | 半導体メモリ素子の製造方法 | |
| TWI826307B (zh) | 記憶體結構及其製造方法 | |
| JPH10289984A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH11177052A (ja) | 半導体装置とその製造方法 | |
| JP3651130B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2914303B2 (ja) | 半導体装置の製造方法 | |
| KR100955263B1 (ko) | 반도체 소자의 제조방법 | |
| KR100755059B1 (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
| JP3597415B2 (ja) | キャパシタを有する半導体メモリセルの製造方法 | |
| KR20010083349A (ko) | 광범위하게 평탄화된 반도체 소자의 제조방법 | |
| KR20020029713A (ko) | 디램 장치 제조방법 | |
| JP2005051271A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20060055792A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |