CN1497701A - 半导体器件及使用金属镶嵌工艺制造半导体器件的方法 - Google Patents

半导体器件及使用金属镶嵌工艺制造半导体器件的方法 Download PDF

Info

Publication number
CN1497701A
CN1497701A CNA2003101013937A CN200310101393A CN1497701A CN 1497701 A CN1497701 A CN 1497701A CN A2003101013937 A CNA2003101013937 A CN A2003101013937A CN 200310101393 A CN200310101393 A CN 200310101393A CN 1497701 A CN1497701 A CN 1497701A
Authority
CN
China
Prior art keywords
bit line
dielectric film
contact
storage node
node contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101013937A
Other languages
English (en)
Other versions
CN1240121C (zh
Inventor
李昌宪
郑文谟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1497701A publication Critical patent/CN1497701A/zh
Application granted granted Critical
Publication of CN1240121C publication Critical patent/CN1240121C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据本发明的一个实施例的半导体器件的制造方法包括：制备具有第一接触焊盘和第二接触焊盘的半导体衬底；在衬底上形成第一绝缘膜；蚀刻第一绝缘膜形成接触和槽形位线图形，露出第一接触焊盘和第二接触焊盘；同时分别在接触和位线图形中形成接触栓塞和位线，接触栓塞和位线具有共平面的上表面；以及形成连接到第一接触焊盘的电容器的下电极。

Description

半导体器件及使用金属镶嵌工艺制造半导体器件的方法
相关申请的交叉参考
本申请要求在韩国知识产权局2002年10月18日申请的韩国专利申请No.2002-63979的优先权，因此引入其全部内容作为参考。
技术领域
本公开涉及半导体器件，特别涉及使用了镶嵌位线的半导体器件及半导体器件的制造方法，提高了工艺余量并简化了制造工艺。
背景技术
随着半导体器件尺寸的缩小，半导体器件的互连变得更精细。因此，蚀刻互连会产生很多问题。要确保具有电容器位于位线上的COB结构的半导体器件的工艺余量，同时保持存储节点接触和位线之间需要的介电性能变得更加困难。
图1A到1D示出了具有电容器位于位线上(COB)结构的常规半导体器件的制造方法的剖面图。
参考图1A，通过常规的浅沟槽隔离(STI)工艺，场隔离膜105形成在包括有源区101的半导体衬底100的场区上。
具有栅绝缘膜111、栅电极材料112以及帽盖层113的叠置结构的栅极110形成在半导体衬底100上。间隔层115形成在栅极110的侧壁上。第一层间绝缘膜120形成在包括栅极110的衬底上。通过自对准接触(SAC)工艺形成接触125露出部分有源区101。
如多晶硅膜的导电材料淀积在衬底上以填充接触125形成存储节点接触焊盘131和位线接触焊盘135。此时，将存储节点接触焊盘131和位线接触焊盘135连接到有源区101中形成的预定导电类型的杂质区(未示出)。
接下来，第二层间绝缘膜140淀积在第一层间绝缘膜120上，然后构图形成位线接触141，露出接触焊盘131和135的位线接触焊盘135。
参考图1B，如钨膜的金属膜淀积在包括位线接触141的衬底上，然后同时深腐蚀(etch back)或CMP工艺蚀刻形成位线接触141中的位线接触栓塞145。
阻挡金属膜161、用于位线的导电材料162以及用于位线的帽盖材料163依次形成在第二层间绝缘膜140上。使用掩模(未示出)蚀刻帽盖材料163、导电材料162以及阻挡金属膜161形成位线160。
接下来，间隔层材料淀积在第二层间绝缘膜140和位线160上，然后蚀刻形成位线160侧壁上的位线间隔层165。
参考图1C，第三层间绝缘膜170淀积在第二层间绝缘膜140以及位线160上，然后蚀刻第二和第三层间绝缘膜140和170形成存储节点接触171，露出存储节点接触焊盘131。
参考图1D，用于接触栓塞的导电材料，例如多晶硅膜，淀积在第三层间绝缘膜170上，填充了存储节点接触171。然后通过CMP或深腐蚀蚀刻导电材料形成存储节点接触171中的存储节点接触栓塞175。
接下来，蚀刻终止层180和模制(mold)氧化膜(未示出)淀积在衬底上，然后蚀刻形成开口(未示出)露出存储节点接触栓塞175。用于存储节点的多晶硅膜淀积在包括开口的模制氧化膜上，然后在用于节点分离的CMP工艺期间除去模制氧化膜。由此，形成接触存储节点接触栓塞175的电容器的存储节点190。
如上所述，由于制造半导体器件以形成位线的常规方法包括淀积和构图金属膜，工艺很复杂并且很难。此外，很难确保工艺余量同时保持存储节点接触形成期间存储节点接触与位线之间需要的介电性能。
本发明的各实施例解决了现有技术的这些和其它不足之处。
发明内容
本发明的各实施例通过形成存储节点接触然后形成位线图形提供了一种半导体器件及半导体器件的制造方法，由此提高了工艺余量同时保持了存储节点接触和位线之间的介电性能。
本发明的另一实施例通过形成金属镶嵌位线和存储节点接触栓塞提供了一种半导体器件及半导体器件的制造方法，由此简化了制造工艺。
本发明的另一实施例提供了一种半导体器件及半导体器件的制造方法，能够增加电容器的电容量同时增加了存储节点面积。
附图说明
为了完整地理解本发明及优点，参考下面的附图进行说明，其中类似的参考数字表示类似的元件。
图1A到1D示出了具有常规COB结构的常规半导体器件的制造方法剖面图。
图2A到2I示出了根据本发明的一个实施例的半导体器件的制造方法剖面图。
图3示出了根据本发明另一实施例的半导体器件的制造方法剖面图。
具体实施方式
现在参考附图介绍根据本发明各实施例的半导体器件及器件的制造方法。
图2A到2I示出了根据本发明的一个实施例的半导体器件的制造方法剖面图。
参考图2A，半导体衬底200包括有源区201和场区(未示出)。通过常规的浅沟槽隔离SIT工艺，场隔离区205形成在半导体衬底200的场区中。
具有栅极绝缘膜211、栅电极材料212以及帽盖层213的叠层结构的栅极210形成在半导体衬底100上。间隔层215形成在栅极210的侧壁上。
第一层间绝缘膜220淀积在包括栅极210的衬底上，并通过CMP工艺或深腐蚀工艺平面化。自对准并蚀刻第一层间绝缘膜220形成自对准的接触225露出栅极之间的部分有源区201。
如多晶硅膜的导电材料淀积在衬底上以填充接触225。然后使用深腐蚀或CMP工艺形成存储节点接触焊盘231和位线接触焊盘235。存储节点接触焊盘231和位线接触焊盘235借助接触225连接到在有源区201中形成的预定导电类型的杂质区(未示出)。
接下来，第二层间绝缘膜240淀积在第一层间绝缘膜220上，进行CMP工艺或深腐蚀工艺用于平面化。蚀刻第二层间绝缘膜240形成位线接触241，露出接触焊盘231和235的位线接触焊盘235。
随后，用做栓塞的导电材料，例如如钨膜的金属膜淀积在包括位线接触241的衬底。然后使用CMP工艺形成位线接触241中的位线接触栓塞245。然后，蚀刻终止层251和第三层间绝缘膜260依次形成在衬底上。
参考图2B，蚀刻第三层间绝缘膜260、蚀刻终止层251以及第二层间绝缘膜240形成存储节点接触261，露出接触焊盘231和235的存储节点接触焊盘231。
参考图2C，光敏膜270形成在包括存储节点接触261的第三层间绝缘膜260上，然后构图露出将形成位线图形的那部分第三层间绝缘膜260。
使用构图的光敏膜270作为掩模蚀刻第三层间绝缘膜260的露出部分和蚀刻终止层251，形成位线图形265，露出位线接触栓塞245。此时，位线图形265为在随后的工艺中形成位线的金属镶嵌图形，并具有凹槽形状。存储节点接触261和位线图形265形成在第三层间绝缘膜260中，由此存储节点接触261和位线图形265具有相互同样高度的上部分，没有台阶。换句话说，形成在第三层间绝缘膜260中的存储节点接触261和位线图形265的上部分共平面。
参考图2D，除去光敏膜270。用于位线的导电材料，例如钨膜的金属膜淀积在包括存储节点接触261和位线图形265的第三层间绝缘膜260上。
参考图2E，通过钨膜280上的CMP工艺，接触位线接触栓塞245的位线285形成在位线图形265中，同时接触存储节点接触焊盘231的存储节点接触栓塞281形成在存储节点接触261中。因此，存储节点接触栓塞281和位线285具有相互同样高度的上表面，没有台阶。换句话说，存储节点接触栓塞281和位线285的上表面共平面。
参考图2F，蚀刻终止层253和模制氧化膜290淀积在衬底上。模制氧化膜290位形成存储节点的牺牲氧化膜。蚀刻模制氧化膜290和蚀刻终止层253形成开口291，露出接触栓塞281。
参考图2G，通过湿蚀刻工艺除去露出的接触栓塞281，露出存储节点接触261。因此，形成开口291，由此露出了存储节点接触焊盘231。参考图2H，如多晶硅膜293的导电材料淀积在包括开口291a的模制氧化膜290上。
参考图2I，淀积牺牲氧化膜(未示出)以填充开口291a。进行用于节点分离的CMP工艺，然后除去牺牲氧化膜和模制氧化膜290形成接触存储节点接触焊盘231的存储节点295。在存储节点295上形成用于电容器(未示出)的介质膜(未示出)和极板节点，以完成电容器。
第一到第三层间绝缘膜220，240和260为氧化物系列的绝缘膜。蚀刻终止层251和253使用相对于第二和第三层间绝缘膜240和260具有蚀刻选择性的材料，模制氧化膜290例如为氮化物系列的绝缘膜。
如果半导体器件的制造方法应用到具有金属-绝缘体-金属(MIM)电容器的半导体器件的制备方法时，那么可以使用MIM电容器的接触栓塞，不必除去存储节点接触中形成的接触栓塞。
图3示出了根据本发明的另一实施例具有MIM电容器的半导体器件的剖面图。根据本实施例的位线385和存储节点接触栓塞381的形成工艺与图2A-2I中介绍的实施例相同。
参考图3，场隔离膜305形成在衬底300的一个区域上。衬底300包括有源区301。在半导体衬底300上形成具有栅极绝缘膜311、栅电极材料312以及帽盖层313的叠层结构的栅极310，间隔层315形成在栅极310的侧壁上。第一层间绝缘膜320淀积并蚀刻形成SAC(自对准的接触)325。存储节点接触焊盘331和位线接触焊盘335形成在接触225中。第二层间绝缘膜340形成在第一层间绝缘膜320上，然后蚀刻形成位线接触341，露出位线接触焊盘335。
由导电材料，例如钨膜的金属膜制成的位线接触栓塞345形成在位线接触341中，蚀刻终止层351和第三层间绝缘膜360淀积在衬底上。蚀刻第二和第三层间绝缘膜340，360以及蚀刻终止层351形成存储节点接触361，露出存储节点接触焊盘331，然后使用光敏膜(未示出)蚀刻第三层间绝缘膜360和蚀刻终止层351形成位线图形265，露出位线接触栓塞345。
接下来，导电材料，例如钨膜的金属膜淀积在包括存储节点接触361和位线图形365的衬底上。然后使用用于节点分离的CMP工艺形成位线图形365中的位线385，同时在存储节点接触261中形成存储节点接触栓塞381。
此后，绝缘膜390淀积在衬底上，然后蚀刻形成接触开口391，露出接触栓塞381。绝缘膜390可以使用如SiN的蚀刻终止层、氧化物系列的层间绝缘膜或其它类型的绝缘膜，例如包括蚀刻终止层和层间绝缘膜的叠置结构。
形成叠置下金属电极401、介质膜402和上金属电极403的金属绝缘体金属MIM电容器400，借助接触开口391接触存储节点接触栓塞381。
根据本发明该实施例的半导体器件的制备方法不仅适用于具有图3所示结构的MIM电容器，也适用于具有各种其它结构的MIM电容器。
现在以非限定的方式介绍本发明的各实施例。
根据本发明一个实施例的半导体器件的制造方法包括：制备具有第一接触焊盘和第二接触焊盘的半导体衬底；在衬底上形成第一绝缘膜；蚀刻第一绝缘膜形成接触和槽形位线图形，露出第一接触焊盘和第二接触焊盘；同时分别在接触和位线图形中形成接触栓塞和位线，接触栓塞和位线具有共平面的上表面；以及形成连接到第一接触焊盘的电容器的下电极。
根据本发明另一个实施例的半导体器件的制造方法包括：在半导体衬底上形成具有存储节点接触焊盘和位线接触焊盘的第一绝缘膜；在第一绝缘膜上形成具有位线接触的第二绝缘膜，露出位线接触焊盘；在衬底上形成第三绝缘膜；蚀刻第二和第三绝缘膜形成槽形位线图形和存储节点接触；同时分别在位线图形和存储节点接触中形成位线和接触栓塞，位线和接触栓塞具有共平面的上表面；在半导体衬底上形成第四绝缘膜和第五绝缘膜；通过蚀刻第四绝缘膜和第五绝缘膜形成开口，露出接触栓塞；除去露出的接触栓塞，露出存储节点接触；在包括露出的存储节点接触的开口中形成与存储节点接触焊盘接触的存储节点；以及除去第五绝缘膜。
根据本发明另一个实施例的半导体器件的制造方法包括：在半导体衬底上形成具有存储节点接触焊盘和位线接触焊盘的第一绝缘膜；在第一绝缘膜上形成具有位线接触的第二绝缘膜，露出位线接触焊盘；在位线接触中形成位线接触栓塞；在衬底上形成第三绝缘膜；蚀刻第二和第三绝缘膜形成槽形位线图形和存储节点接触；同时分别在位线图形和存储节点接触中形成位线和接触栓塞，位线和接触栓塞具有共平面的上表面；在半导体衬底上形成第四绝缘膜；以及通过第四绝缘膜上的开口形成接触接触栓塞的金属电极。
根据本发明的一个实施例的半导体器件包括：具有位线接触焊盘和存储节点接触焊盘的半导体衬底；第一绝缘膜，包括露出位线接触焊盘的槽形位线图形以及露出存储节点接触焊盘的存储节点，位线图形和存储节点接触具有共平面的上部；形成在位线图形上的位线；第二绝缘膜，具有露出存储节点接触的开口；以及电容器的下电极，接触存储节点接触焊盘，形成在存储节点接触中并由第二绝缘膜伸出。
根据本发明的一个实施例的半导体器件包括：具有位线接触焊盘和存储节点接触焊盘的半导体衬底；第一绝缘膜，包括露出位线接触焊盘的槽形位线图形以及露出存储节点接触焊盘的存储节点，位线图形和存储节点接触具有共平面的上部；形成在位线图形上的位线；形成在存储节点接触中的接触栓塞；第二绝缘膜，具有露出存储节点接触的开口；以及形成在第二绝缘膜上的电容器的下电极，穿过开口接触露出的接触栓塞。
虽然具体示出并参考优选实施例介绍了本发明，但是本领域中的普通技术人员应该理解，可以在不脱离下面的权利要求书中限定的本发明的精神和范围的情况下，进行形式和细节中的以上及其它改变。

Claims (20)

1.一种半导体器件的制造方法，包括：
制备具有第一接触焊盘和第二接触焊盘的半导体衬底；
在衬底上形成第一绝缘膜；
蚀刻第一绝缘膜形成接触和槽形位线图形，分别露出第一接触焊盘和第二接触焊盘；
同时分别在接触和位线图形中形成接触栓塞和位线，其中接触栓塞和位线具有共平面的上表面；以及
形成电容器的下电极，下电极连接到第一接触焊盘。
2.根据权利要求1的方法，其中蚀刻第一绝缘膜形成槽形位线图形和接触包括：
在包括接触的第一绝缘膜上形成掩模层，以露出对应于第二接触焊盘的那部分第一绝缘膜；以及
使用掩模层同时蚀刻第一绝缘膜的露出部分形成位线图形。
3.根据权利要求2的方法，其中在第一绝缘膜上形成掩模层包括在第一绝缘膜上形成光敏膜。
4.根据权利要求1的方法，其中蚀刻第一绝缘膜包括倾斜蚀刻第一绝缘膜。
5.根据权利要求1的方法，其中同时形成接触栓塞和位线包括：
在包括位线图形和接触的衬底上淀积金属膜；以及
进行化学机械抛光。
6.根据权利要求1的方法，其中形成电容器的下电极包括：
在衬底上依次形成第二绝缘膜和第三绝缘膜；
蚀刻第二和第三绝缘膜形成露出接触栓塞的第一开口；
除去接触栓塞形成露出接触的第二开口；
在第一和第二开口中形成下电极；以及
除去第三绝缘膜。
7.根据权利要求6的方法，其中除去接触栓塞包括用湿蚀刻工艺除去接触栓塞。
8.根据权利要求6的方法，其中在衬底上依次形成第二绝缘膜和第三绝缘膜包括：
依次形成蚀刻终止层和牺牲氧化膜。
9.根据权利要求1的方法，其中形成电容器的下电极包括：
在衬底上形成第二绝缘膜；
蚀刻第二绝缘膜形成露出接触栓塞的开口；
在第二绝缘膜上和开口内形成下电极。
10.根据权利要求9的方法，其中第二绝缘膜包括由蚀刻终止层、层间绝缘膜、蚀刻终止层和层间绝缘膜的叠层膜组成的组中选择的绝缘膜。
11.一种半导体器件的制造方法包括：
在半导体衬底上形成具有存储节点接触焊盘和位线接触焊盘的第一绝缘膜；
在第一绝缘膜上形成具有位线接触的第二绝缘膜，露出位线接触焊盘；
在位线接触中形成位线接触栓塞；
在衬底上形成第三绝缘膜；
蚀刻第二和第三绝缘膜形成槽形位线图形和存储节点接触；
同时分别在位线图形和存储节点接触中形成位线和接触栓塞，位线和接触栓塞具有共平面的上表面；
在半导体衬底上形成第四绝缘膜和第五绝缘膜；
蚀刻第四绝缘膜和第五绝缘膜形成开口，露出接触栓塞；
除去存储节点接触栓塞以露出存储节点接触；
在开口和存储节点接触中，形成与存储节点接触焊盘接触的存储节点；
以及
除去第五绝缘膜。
12.根据权利要求11的方法，其中蚀刻第二和第三绝缘膜形成槽形位线图形和接触包括：
蚀刻第二后第三绝缘膜，露出存储节点接触焊盘；
在包括存储节点接触的第三绝缘膜上形成掩模层，以露出对应于位线接触焊盘的那部分第三绝缘膜；以及
使用掩模层通过蚀刻第三绝缘膜的露出部分形成位线图形，露出位线接触栓塞。
13.根据权利要求12的方法，其中第一、第二和第三绝缘膜为层间绝缘膜，第四绝缘膜为相对于第二绝缘膜、第三绝缘膜以及第五绝缘膜具有蚀刻选择性的蚀刻终止层，第五绝缘膜为牺牲氧化膜。
14.一种半导体器件的制造方法，包括：
在半导体衬底上形成具有存储节点接触焊盘和位线接触焊盘的第一绝缘膜；
在第一绝缘膜上形成具有位线接触的第二绝缘膜，露出位线接触焊盘；
在位线接触中形成位线接触栓塞；
在衬底上形成第三绝缘膜；
蚀刻第二和第三绝缘膜形成槽形位线图形和存储节点接触；
同时分别在位线图形和存储节点接触中形成位线和接触栓塞，位线和接触栓塞具有共平面的上表面；
在半导体衬底上形成具有露出接触栓塞的开口的第四绝缘膜；以及
通过第四绝缘膜上的开口形成接触接触栓塞的金属电极。
15.根据权利要求14的方法，其中蚀刻第二和第三绝缘膜形成槽形位线图形和存储节点接触包括：
蚀刻第二和第三绝缘膜，露出存储节点接触焊盘；
在包括存储节点接触的第三绝缘膜上形成掩模层，以露出对应于位线接触焊盘的那部分第三绝缘膜；以及
使用掩模层通过蚀刻第三绝缘膜的露出部分形成位线图形，露出位线接触栓塞。
16.根据权利要求14的方法，其中第四绝缘膜包括由蚀刻终止层、层间绝缘膜、蚀刻终止层和层间绝缘膜的叠层膜组成的组中选择的膜。
17.一种半导体器件包括：
具有位线接触焊盘和存储节点接触焊盘的半导体衬底；
第一绝缘膜，包括露出位线接触焊盘的槽形位线图形以及露出存储节点接触焊盘的存储节点接触，位线图形和存储节点接触具有共平面的上部；
形成在位线图形上的位线；
第二绝缘膜，具有露出存储节点接触的开口；以及
电容器的下电极，形成在存储节点接触中并且接触存储节点接触焊盘。
18.根据权利要求17的半导体器件，其中第二绝缘膜包括相对于第一绝缘膜具有蚀刻选择性的材料。
19.一种半导体器件包括：
具有位线接触焊盘和存储节点接触焊盘的半导体衬底；
第一绝缘膜，包括露出位线接触焊盘的槽形位线图形以及露出存储节点接触焊盘的存储节点接触，位线图形和存储节点接触具有共平面的上部；
形成在位线图形上的位线；
形成在存储节点接触中的接触栓塞；
第二绝缘膜，具有露出存储节点接触的开口；以及
形成开口中的电容器的下电极，并且接触接触栓塞。
20.根据权利要求19的半导体器件，其中第二绝缘膜包括由蚀刻终止层、层间绝缘膜、以及蚀刻终止层和层间绝缘膜的叠层膜组成的组中选择的膜。
CNB2003101013937A 2002-10-18 2003-10-17 半导体器件及使用金属镶嵌工艺制造半导体器件的方法 Expired - Fee Related CN1240121C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0063979A KR100448719B1 (ko) 2002-10-18 2002-10-18 다마신공정을 이용한 반도체 장치 및 그의 제조방법
KR63979/2002 2002-10-18

Publications (2)

Publication Number Publication Date
CN1497701A true CN1497701A (zh) 2004-05-19
CN1240121C CN1240121C (zh) 2006-02-01

Family

ID=32089739

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101013937A Expired - Fee Related CN1240121C (zh) 2002-10-18 2003-10-17 半导体器件及使用金属镶嵌工艺制造半导体器件的方法

Country Status (4)

Country Link
US (1) US7217618B2 (zh)
JP (1) JP4694120B2 (zh)
KR (1) KR100448719B1 (zh)
CN (1) CN1240121C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962846B2 (en) * 2003-11-13 2005-11-08 Micron Technology, Inc. Methods of forming a double-sided capacitor or a contact using a sacrificial structure
KR100587636B1 (ko) * 2005-03-03 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
JP4628862B2 (ja) * 2005-05-12 2011-02-09 エルピーダメモリ株式会社 半導体装置の製造方法
JP4906278B2 (ja) * 2005-06-06 2012-03-28 エルピーダメモリ株式会社 半導体装置の製造方法
US7615444B2 (en) * 2006-06-29 2009-11-10 Qimonda Ag Method for forming a capacitor structure
KR100807226B1 (ko) * 2006-08-21 2008-02-28 삼성전자주식회사 반도체 장치의 제조 방법
US7687343B2 (en) * 2006-12-04 2010-03-30 Qimonda Ag Storage capacitor, a memory device and a method of manufacturing the same
KR101565797B1 (ko) * 2009-02-16 2015-11-05 삼성전자주식회사 콘택 플러그를 포함하는 반도체 장치
KR101110557B1 (ko) * 2009-09-08 2012-01-31 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR101851727B1 (ko) * 2011-12-16 2018-06-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101883380B1 (ko) * 2011-12-26 2018-07-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US9825040B2 (en) 2013-12-31 2017-11-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with capacitor and method of fabricating the same
US9276057B2 (en) * 2014-01-27 2016-03-01 United Microelectronics Corp. Capacitor structure and method of manufacturing the same
US20170162444A1 (en) * 2015-12-02 2017-06-08 International Business Machines Corporation Contact resistance reduction for advanced technology nodes

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3197064B2 (ja) * 1992-07-17 2001-08-13 株式会社東芝 半導体記憶装置
KR970010680A (ko) * 1995-08-17 1997-03-27 김유채 펄프, 제지공정의 폐수처리 방법 및 그 장치
US5648287A (en) * 1996-10-11 1997-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of salicidation for deep quarter micron LDD MOSFET devices
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure
JP3701469B2 (ja) * 1998-06-12 2005-09-28 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100304962B1 (ko) * 1998-11-24 2001-10-20 김영환 텅스텐비트라인형성방법
US6344389B1 (en) * 1999-04-19 2002-02-05 International Business Machines Corporation Self-aligned damascene interconnect
JP2000307084A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW408446B (en) * 1999-06-22 2000-10-11 United Microelectronics Corp The manufacture method of the node contact
JP3376989B2 (ja) * 2000-03-27 2003-02-17 日本電気株式会社 半導体装置およびその製造方法
JP2002076297A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100694996B1 (ko) * 2000-12-21 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100395766B1 (ko) * 2001-02-12 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
US6300191B1 (en) * 2001-02-15 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of fabricating a capacitor under bit line structure for a dynamic random access memory device
US6383863B1 (en) * 2001-09-27 2002-05-07 Taiwan Semiconductor Manufacturing Company Approach to integrate salicide gate for embedded DRAM devices
JP2004022810A (ja) * 2002-06-17 2004-01-22 Renesas Technology Corp 半導体装置およびその製造方法
US6696339B1 (en) * 2002-08-21 2004-02-24 Micron Technology, Inc. Dual-damascene bit line structures for microelectronic devices and methods of fabricating microelectronic devices

Also Published As

Publication number Publication date
KR100448719B1 (ko) 2004-09-13
US7217618B2 (en) 2007-05-15
US20040077143A1 (en) 2004-04-22
CN1240121C (zh) 2006-02-01
JP4694120B2 (ja) 2011-06-08
JP2004140361A (ja) 2004-05-13
KR20040035213A (ko) 2004-04-29

Similar Documents

Publication Publication Date Title
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
KR20020057698A (ko) 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
CN1222753A (zh) 在半导体器件中形成自对准接触的方法
CN1317769C (zh) 半导体存储器件及其制造方法
CN1298043C (zh) 半导体元件和隔离半导体元件的方法
CN1835208A (zh) 制造半导体器件的方法
KR100408411B1 (ko) 반도체 메모리 소자 및 그 제조방법
CN1107969C (zh) 用于制造半导体器件的触点的方法
US20230200057A1 (en) Semiconductor memory device
US5849617A (en) Method for fabricating a nested capacitor
CN1540746A (zh) 制造半导体器件的电容器的方法
CN1614763A (zh) 制造半导体器件的方法
CN216563128U (zh) 动态随机存取存储器
CN1585096A (zh) 沟槽电容器及制造沟槽电容器之方法
US20230200056A1 (en) Semiconductor memory device and method of fabricating the same
CN1767199A (zh) 动态随机存取存储单元和其阵列、及该阵列的制造方法
KR20010004798A (ko) 커패시터의 전하저장전극 형성방법
CN1314106C (zh) 埋入式沟槽电容器及其制造方法
KR100196223B1 (ko) 커패시터의 제조방법
KR100269625B1 (ko) 캐패시터 제조방법
CN1242483C (zh) 含有复合式接触栓塞的存储元件与制造方法
KR100384793B1 (ko) 커패시터의 제조방법
CN117596873A (zh) 半导体器件及其制作方法
CN118450697A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060201

Termination date: 20131017