CN1107969C - 用于制造半导体器件的触点的方法 - Google Patents

用于制造半导体器件的触点的方法 Download PDF

Info

Publication number
CN1107969C
CN1107969C CN99107887A CN99107887A CN1107969C CN 1107969 C CN1107969 C CN 1107969C CN 99107887 A CN99107887 A CN 99107887A CN 99107887 A CN99107887 A CN 99107887A CN 1107969 C CN1107969 C CN 1107969C
Authority
CN
China
Prior art keywords
conductive layer
contact
contact hole
embolism
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN99107887A
Other languages
English (en)
Other versions
CN1237782A (zh
Inventor
丁寅权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1237782A publication Critical patent/CN1237782A/zh
Application granted granted Critical
Publication of CN1107969C publication Critical patent/CN1107969C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

制造半导体存储器件的触点的方法包括下列步骤：在层间绝缘膜中形成接触孔直至露出半导体衬底的一部分；形成连接到接触孔下面的半导体衬底上的接触栓塞，其上表面比层间绝缘膜的上表面低；在层间绝缘膜上和接触孔的拓扑结构上形成第一导电层与接触栓塞电连接；用材料层填塞接触孔后在第一导电层上形成第二导电层，或在接触孔的两个侧壁的第一导电层上形成接触间隔层；使用接触电极形成掩模顺次腐蚀第二和第一导电层以形成接触电极。

Description

用于制造半导体器件的触点的方法
本发明涉及制造半导体器件的方法，更具体地说涉及制造半导体存储器件的触点的方法。
图1A到1B依次示出了用于制造半导体存储器件的常规存储节点的方法的工艺。
如图1A所示，制造DRAM(动态随机存取存储器)单元电容器的存储节点的常规方法遵从如下步骤。在半导体衬底1上形成层间绝缘膜2。对层间绝缘膜2进行腐蚀，直至半导体衬底1的一部分的上表面露出为止，从而形成接触孔3，即存储节点接触孔3。在层间绝缘膜2上形成用于形成存储节点的导电层4，例如多晶硅层，从而填塞接触孔3。
在使用存储节点形成掩模对多晶硅层4进行构图时，如图1B所示形成了存储节点4a。在这种情况下，图2为平面投影图，示出了与接触孔3正确对准的存储节点4a。
如图3所示，如果在存储节点构图工艺中出现存储节点4b和接触孔3之间的未对准，则通过通常在用于使存储节点构图的干腐蚀工艺过程中进行的过腐蚀工艺，会产生使存储节点4b的颈部变窄的颈缩(参考标号5)。
图4是图3的平面投影图，这里参考标号5是存储节点4b和接触孔3之间的连接部。如果颈缩严重，存储节点4b就会塌落。
本发明是考虑到上述问题作出的，因此本发明的目的是提供一种用于制造半导体存储器件的触点的方法，以便尽管其未对准也能防止存储节点的严重颈缩。
本发明的另一个目的是提供一种用于制造半导体存储器件的触点的方法，以防止存储节点的塌落。
根据本发明的这些目的，该方法包括下列步骤：在半导体衬底上形成层间绝缘膜；选择腐蚀层间绝缘膜，直至半导体衬底的一部分露出为止，由此在其中形成接触孔；在接触孔中形成接触栓塞，这里接触栓塞连接到半导体衬底上，并具有比层间绝缘膜的上表面低的上表面；在层间绝缘膜上以及接触孔的拓扑结构上形成第一导电层，使之与接触栓塞电连接；用一材料层填塞接触孔；在包括材料层的第一导电层上形成第二导电层；以及使用接触电极形成掩模顺次腐蚀第二和第一导电层，由此形成接触电极。
根据本发明的这些目的，该方法包括下列步骤：在半导体衬底上形成层间绝缘膜；腐蚀层间绝缘膜，直至半导体衬底的一部分露出为止，由此在其中形成接触孔；在接触孔中形成接触栓塞，这里接触栓塞连接到半导体衬底上，并具有比层间绝缘膜的上表面低的上表面；在层间绝缘膜上以及接触孔的拓扑结构上形成第一导电层，使之与接触栓塞电连接；在接触孔两个侧壁的第一导电层上形成接触间隔层；在第一导电层上形成第二导电层，以便填塞接触孔；以及使用接触电极形成掩模顺次腐蚀第二和第一导电层，由此形成接触电极。
参看图5E和7E，在形成凹陷的接触栓塞后，在层间绝缘膜上以及在凹陷的接触栓塞形成之后的接触孔的拓扑结构上形成与接触栓塞电连接的导电层。用材料层填塞接触孔，或利用材料层在接触孔两个侧壁的导电层上形成接触间隔层。然后用相对于导电层和用于形成后面的存储节点的导电层具有腐蚀选择性的材料制成材料层。根据本发明，尽管其未对准也能防止存储节点的严重颈缩。因此，防止了存储节点的塌落。
通过参照附图对本发明优选实施例的详细描述，本发明的上述目的和优点将变得更明显。
图1A到1B是依次示出制造现有的半导体存储器件的方法的工艺的剖面图；
图2是图1B的平面投影图；
图3是示出现有的未对准存储节点的剖面图；
图4是图3的平面投影图；
图5A到5E是依次示出根据本发明第一实施例的制造半导体存储器件的新颖方法的工艺的剖面图；
图6是图5E的平面投影图；
图7A到7E是依次示出根据本发明第二实施例的制造半导体存储器件的新颖方法的工艺的剖面图；
图8是图7E的平面投影图；
图9是示出根据第二实施例的未对准的存储节点的剖面图；
图10是图9的平面投影图。
(第一实施例)
现在将参照附图，结合优选或典型实施例更详细地描述本发明。
图5A到5E依次示出了根据本发明第一实施例的制造半导体存储器件的新颖方法的工艺。
参看图5A，在半导体衬底100上形成层间绝缘膜102。使用形成在其上的光致抗蚀剂图形(未示出)作为掩模，对层间绝缘膜102进行腐蚀。结果形成了接触孔103即存储节点接触孔103，从而露出半导体衬底100的一部分例如杂质区(未示出)的一部分的上表面。形成凹陷的接触栓塞104，以便填塞接触孔103的一部分。凹陷的接触栓塞104的凹陷深度(t)在100埃到5000埃的范围内。
通过如下工艺形成凹陷的接触栓塞104。在层间绝缘膜102上形成导电层以填充接触孔103后，利用深腐蚀工艺对导电层进行平面腐蚀。导电层被过腐蚀，从而使接触栓塞104的上表面高度低于层间绝缘膜102的上表面高度，即凹陷的接触栓塞104具有凹陷深度(t)。从而形成了凹陷的接触栓塞104。
或者，在层间绝缘膜102上形成导电层以填充接触孔103后，利用CMP(化学机械抛光)工艺对导电层进行平面腐蚀，直至露出层间绝缘膜102的上表面为止。接着，利用湿腐蚀工艺或干腐蚀工艺对接触孔103中的导电层的一部分进行腐蚀，从而形成凹陷的接触栓塞104。
用于形成凹陷的接触栓塞104的导电层由选自由硅(多晶硅)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag及其组合物构成的一组物质中的一种制成。
参看图5B，在层间绝缘膜102以及接触孔103的拓扑结构上形成与凹陷的接触栓塞104电连接的如帽盖层这样的导电层105。导电层105由选自由硅(多晶硅)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag及其组合物构成的一组物质中的一种制成。导电层105的厚度范围为100埃到3000埃。
参看图5C，在导电层105上形成材料层106以填塞接触孔103。材料层106由相对于导电层105和用下面工艺形成的存储电极材料具有腐蚀选择性的材料制成，并且由导电材料或绝缘材料制成。
诸如氧化硅层这样的材料层106由选自由BPSG、PSG、SiO2和Fox(可流动氧化物)构成的一组物质中的一种制成。此外，材料层106可以由选自由Si-O、Si-O-N、Si-N、Al-O、Al-N、B-N、Ti-N、W-Si和W-N构成的一组物质中的一种制成。
参看图5D，利用例如深腐蚀工艺对材料层106进行平面腐蚀，直至在接触孔103两侧的导电层105的上表面露出为止，从而使材料层106被隔离。结果形成了材料层栓塞106a，例如氧化硅栓塞。在包括材料层栓塞106a的导电层105上形成用于形成存储节点的导电层108。
导电层108由选自由硅(多晶硅)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag及其组合物构成的一组物质中的一种制成。这里，凹陷的接触栓塞104和导电层105、108最好都由多晶硅制成，而材料层栓塞106a由氧化硅制成。
如图5E所示，利用常规的光刻工艺使导电层108构图，由此形成诸如DRAM(动态随机存取存储器)单元电容器的下电极这样的存储节点110。这里示出的存储节点110与接触孔103未对准。由于材料栓塞106a相对于导电层105、108具有腐蚀选择性，尽管未对准程度与图3所示的现有的存储节点类似，但却不产生现有的严重颈缩。图6是图5E的平面投影图。
参看图6，尽管存储节点110与接触孔103未对准，但它被导电层105和材料层栓塞106a所支撑。参考标号111是存储节点110和接触孔103之间的连接部。
考虑到存储节点110和接触孔103之间的连接面积，对材料层栓塞106的半径进行控制，以获得未对准裕度和其间的接触电阻。这通过控制在材料层106淀积之前形成的导电层105的厚度是可行的。(第二实施例)
现在将参照附图，结合优选或典型实施例更详细地描述本发明。
图7A到7E依次示出了根据本发明第二实施例的制造半导体存储器件的方法的工艺。
参看图7A，在半导体衬底200上形成层间绝缘膜202。使用形成在其上的光致抗蚀剂图形(未示出)作为掩模，对层间绝缘膜202进行腐蚀。结果形成了接触孔203即存储节点接触孔203，从而露出半导体衬底200的一部分例如杂质区(未示出)的一部分的上表面。形成凹陷的接触栓塞204，以便填塞接触孔203的一部分。
象第一实施例那样，利用深腐蚀工艺对所形成用以填充接触孔203的导电层进行过腐蚀，或者在利用CMP(化学机械抛光)工艺对其进行平面腐蚀后，利用湿腐蚀工艺或干腐蚀工艺对其进行进一步腐蚀，由此形成凹陷的接触栓塞204。凹陷的接触栓塞204的凹陷深度(t)在100埃到5000埃的范围内。
用于形成凹陷的接触栓塞204的导电层由选自由硅(多晶硅)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag及其组合物构成的一组物质中的一种制成。
参看图7B，在层间绝缘膜202以及接触孔203的拓扑结构上形成与凹陷的接触栓塞204电连接的如帽盖层这样的导电层205。导电层205的厚度范围为100埃到3000埃，并由选自由硅(多晶硅)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag及其组合物构成的一组物质中的一种制成。
参看图7C，在导电层205上以及接触孔203的拓扑结构上形成相对于导电层205具有腐蚀选择性的材料层206。材料层206由相对于用于形成后面的存储节点的材料具有腐蚀选择性的导电材料或绝缘材料制成。
诸如氧化硅层这样的材料层206由选自由BPSG、PSG、SiO2和Fox(可流动氧化物)构成的一组物质中的一种制成。此外，材料层可以由选自由Si-O、Si-O-N、Si-N、Al-O、Al-N、B-N、Ti-N、W-Si和W-N构成的一组物质中的一种制成。
参看图7D，利用深腐蚀工艺对材料层206进行腐蚀，从而形成接触间隔层206，例如氧化硅间隔层。在导电层205上形成用于形成存储节点的导电层208，以便填塞接触孔203。
导电层208由选自由硅(多晶硅)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag及其组合物构成的一组物质中的一种制成。这里，凹陷的接触栓塞204和导电层205、208最好都由多晶硅制成，而接触间隔层206a由氧化硅制成。
如图7E所示，利用常规的光刻工艺使导电层208构图，由此形成诸如DRAM(动态随机存取存储器)单元电容器的下电极这样的存储节点210。这里示出的存储节点210与接触孔203未对准。由于接触间隔层206a相对于导电层205、208具有腐蚀选择性，因而不产生现有的严重颈缩。
图8是图7E的平面投影图。
参看图8，尽管在接触间隔层206a外可能产生小的颈缩，但接触间隔层206a理想地保持了其中的存储节点210与接触孔203的连接(参考标号211)。
如图9所示，如果在导电层图形208b的形成期间存储节点210和接触孔203的未对准严重，如图10所示，则颈缩也可能在接触间隔层206a内产生。因此，存储节点210和接触孔203不在接触间隔层206a内部直接连接，而是在接触间隔层206a外的一部分处连接。
接触间隔层206a的厚度和半径应被适当地控制，以防止这种情况。通过控制导电层205的厚度来控制接触间隔层206a的半径，通过控制材料层206的厚度来控制其厚度。
用相对于存储节点具有腐蚀选择性的材料填充接触孔的一部分，或者接触间隔层由该材料形成，因此，尽管其未对准也能防止存储节点的严重颈缩。这样，防止了存储节点的塌落。
尽管已详细描述和示出了本发明，但可以清楚地理解其只是说明性和示范性的，而不应被当作限制性的，本发明的实质和范围只由所附的权利要求所限定。

Claims (16)

1.用于制造半导体存储器件的触点的方法，包括下列步骤：
在半导体衬底上形成层间绝缘膜；
选择腐蚀所述层间绝缘膜，直至所述半导体衬底的一部分露出为止，由此在其中形成接触孔；
在所述接触孔中形成接触栓塞，其中所述接触栓塞连接到所述半导体衬底上，并具有比所述层间绝缘膜的上表面低的上表面；
在所述层间绝缘膜上以及所述接触孔的拓扑结构上形成第一导电层，使之与所述接触栓塞电连接；
用材料层填塞所述接触孔，所述材料层由相对于所述第一导电层和第二导电层具有蚀刻选择性的导电层或绝缘层制成；
在包括所述材料层的所述第一导电层上形成第二导电层；以及
使用接触电极形成掩模顺次腐蚀第二和第一导电层，由此形成接触电极。
2.如权利要求1的方法，其特征在于，形成所述接触栓塞的步骤包括下列步骤：
在所述层间绝缘膜上形成导电层，以填充所述接触孔；和
对所述导电层进行深腐蚀，以通过过腐蚀形成凹陷的接触栓塞。
3.如权利要求2的方法，其特征在于，所述凹陷的接触栓塞的凹陷深度在100埃到5000埃的范围内。
4.如权利要求1的方法，其特征在于，形成接触栓塞的步骤包括下列步骤：
在所述层间绝缘膜上形成导电层，以填充所述接触孔；
利用CMP(化学机械抛光)工艺对所述导电层进行平面腐蚀，直至所述层间绝缘膜的所述上表面露出为止；以及
利用干腐蚀或湿腐蚀工艺对所述导电层的一部分进行腐蚀，由此形成凹陷的接触栓塞。
5.如权利要求4的方法，其特征在于，所述凹陷的接触栓塞的凹陷深度在100埃到5000埃的范围内。
6.如权利要求1的方法，其特征在于，所述导电层的厚度在100埃到3000埃的范围内。
7.如权利要求1的方法，其特征在于，所述材料层由相对于所述第一和第二导电层具有腐蚀选择性的导电层或绝缘层制成。
8.如权利要求7的方法，其特征在于，所述绝缘层由氧化硅制成。
9.如权利要求7的方法，其特征在于，所述绝缘层由选自由BPSG、PSG、SiO2和Fox(可流动氧化物)构成的一组物质中的一种制成。
10.如权利要求1的方法，其特征在于，所述材料层由选自由Si-O、Si-O-N、Si-N、Al-O、Al-N、B-N、Ti-N、W-Si和W-N构成的一组物质中的一种制成。
11.如权利要求1的方法，其特征在于，所述接触栓塞、第一导电层和第二导电层分别由选自由硅(多晶硅)、Ti、TiN、W、WN、Al、Cu、Pt、Au、Ag及其组合物构成的一组物质中的一种制成。
12.用于制造半导体存储器件的触点的方法，包括下列步骤：
在半导体衬底上形成层间绝缘膜；
腐蚀所述层间绝缘膜，直至所述半导体衬底的一部分露出为止，由此在其中形成接触孔；
在所述接触孔中形成接触栓塞，其中所述接触栓塞连接到所述半导体衬底上，并具有比所述层间绝缘膜的上表面低的上表面；
在所述层间绝缘膜上以及所述接触孔的拓扑结构上形成第一导电层，使之与所述接触栓塞电连接；
在所述接触孔的两个侧壁的所述第一导电层上形成接触间隔层，所述接触间隔层由相对于第一导电层和第二导电层具有蚀刻选择性的导电层或绝缘层制成；
在所述第一导电层上形成第二导电层，以便填塞所述接触孔；以及
使用接触电极形成掩模顺次腐蚀所述第二和第一导电层，由此形成接触电极。
13.如权利要求12的方法，其特征在于，所述接触间隔层由相对于所述第一和第二导电层具有腐蚀选择性的导电材料或绝缘材料制成。
14.如权利要求13的方法，其特征在于，所述绝缘材料由氧化硅制成。
15.如权利要求13的方法，其特征在于，所述绝缘材料由选自由BPSG、PSG、SiO2和可流动氧化物构成的一组物质中的一种制成。
16.如权利要求12的方法，其特征在于，所述接触间隔层由选自由Si-O、Si-O-N、Si-N、Al-O、Al-N、B-N、Ti-N、W-Si和W-N构成的一组物质中的一种制成。
CN99107887A 1998-06-02 1999-05-28 用于制造半导体器件的触点的方法 Expired - Lifetime CN1107969C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20363/98 1998-06-02
KR20363/1998 1998-06-02
KR1019980020363A KR100272673B1 (ko) 1998-06-02 1998-06-02 반도체 메모리 장치의 제조 방법

Publications (2)

Publication Number Publication Date
CN1237782A CN1237782A (zh) 1999-12-08
CN1107969C true CN1107969C (zh) 2003-05-07

Family

ID=19538128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99107887A Expired - Lifetime CN1107969C (zh) 1998-06-02 1999-05-28 用于制造半导体器件的触点的方法

Country Status (7)

Country Link
US (1) US6323558B1 (zh)
JP (1) JP4057745B2 (zh)
KR (1) KR100272673B1 (zh)
CN (1) CN1107969C (zh)
DE (1) DE19924651B4 (zh)
GB (1) GB2338106B (zh)
TW (1) TW404012B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817694B (zh) * 2022-03-07 2023-10-01 南亞科技股份有限公司 具有接觸栓塞的半導體結構及其製備方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537913B2 (en) * 2001-06-29 2003-03-25 Intel Corporation Method of making a semiconductor device with aluminum capped copper interconnect pads
US6900106B2 (en) * 2002-03-06 2005-05-31 Micron Technology, Inc. Methods of forming capacitor constructions
JP2005032769A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
KR100654353B1 (ko) 2005-06-28 2006-12-08 삼성전자주식회사 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법
KR100965503B1 (ko) * 2005-08-31 2010-06-24 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
CN101330042B (zh) * 2007-06-18 2010-11-10 中芯国际集成电路制造(上海)有限公司 导电插塞及其制作方法
KR100929643B1 (ko) * 2008-03-07 2009-12-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP2011223031A (ja) * 2011-07-08 2011-11-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN102446836A (zh) * 2011-09-29 2012-05-09 上海华力微电子有限公司 一种铜互连线上有金属保护层的大马士革工艺
KR101993092B1 (ko) 2018-07-11 2019-06-25 우정하 사용자 특성기반 명함 제공 시스템, 방법 및 서버와 그를 구현하기 위한 프로그램이 기록된 기록매체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442213A (en) * 1993-06-23 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high dielectric capacitor having sidewall spacers
US5506166A (en) * 1993-04-02 1996-04-09 Micron Technology, Inc. Method for forming capacitor compatible with high dielectric constant materials having a low contact resistance layer
US5618746A (en) * 1995-05-30 1997-04-08 Samsung Electronics Co., Ltd. Method for manufacturing a capacitor of semiconductor device having diffusion-blocking films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
JP2535908B2 (ja) * 1987-05-21 1996-09-18 ソニー株式会社 半導体装置の製造方法
EP0448276B1 (en) * 1990-03-23 1996-06-05 AT&T Corp. Integrated circuit interconnection
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US5552340A (en) * 1995-10-27 1996-09-03 Vanguard International Semiconductor Corp. Nitridation of titanium, for use with tungsten filled contact holes
JP3607424B2 (ja) * 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506166A (en) * 1993-04-02 1996-04-09 Micron Technology, Inc. Method for forming capacitor compatible with high dielectric constant materials having a low contact resistance layer
US5442213A (en) * 1993-06-23 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high dielectric capacitor having sidewall spacers
US5618746A (en) * 1995-05-30 1997-04-08 Samsung Electronics Co., Ltd. Method for manufacturing a capacitor of semiconductor device having diffusion-blocking films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817694B (zh) * 2022-03-07 2023-10-01 南亞科技股份有限公司 具有接觸栓塞的半導體結構及其製備方法

Also Published As

Publication number Publication date
KR100272673B1 (ko) 2000-11-15
US6323558B1 (en) 2001-11-27
GB9909489D0 (en) 1999-06-23
DE19924651A1 (de) 1999-12-16
GB2338106B (en) 2000-08-02
GB2338106A (en) 1999-12-08
KR20000000633A (ko) 2000-01-15
JP4057745B2 (ja) 2008-03-05
DE19924651B4 (de) 2007-03-01
CN1237782A (zh) 1999-12-08
JP2000031421A (ja) 2000-01-28
TW404012B (en) 2000-09-01

Similar Documents

Publication Publication Date Title
CN1035141C (zh) 半导体存储器的制造方法
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
CN1107969C (zh) 用于制造半导体器件的触点的方法
KR100415045B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN1941322A (zh) 在快闪存储器件中形成金属线的方法
CN1203444A (zh) 形成半导体器件接触塞的方法
JP2720796B2 (ja) 半導体装置の製造方法
CN1110084C (zh) 半导体基片中的小型接头及其制作方法
CN211017075U (zh) 半导体存储器件
US5930621A (en) Methods for forming vertical electrode structures and related structures
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1230790A (zh) 具有导线插头的半导体器件及其生产方法
US6476489B1 (en) Apparatus and manufacturing method for semiconductor device adopting NA interlayer contact structure
CN1885503A (zh) 用于在半导体器件中形成接触孔的方法
US20040147073A1 (en) Integrated circuit memory devices
JPH08316429A (ja) ビット線の形成方法、集積回路及び半導体メモリ素子
CN1044948C (zh) 用于制造半导体器件叠层电容器的方法
CN1210369A (zh) 半导体器件及其制造方法
US7439126B2 (en) Method for manufacturing semiconductor memory
JP3435849B2 (ja) 半導体装置の製造方法
US7018903B2 (en) Method of forming semiconductor device with capacitor
US6436758B1 (en) Method for forming storage node contact plug of DRAM (dynamic random access memory)
CN1540746A (zh) 制造半导体器件的电容器的方法
CN1490871A (zh) 具有柱型帽盖层的半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030507

CX01 Expiry of patent term