JPH08316429A - ビット線の形成方法、集積回路及び半導体メモリ素子 - Google Patents
ビット線の形成方法、集積回路及び半導体メモリ素子Info
- Publication number
- JPH08316429A JPH08316429A JP8035139A JP3513996A JPH08316429A JP H08316429 A JPH08316429 A JP H08316429A JP 8035139 A JP8035139 A JP 8035139A JP 3513996 A JP3513996 A JP 3513996A JP H08316429 A JPH08316429 A JP H08316429A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact opening
- bit line
- conductive material
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000007787 solid Substances 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000011800 void material Substances 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000012777 electrically insulating material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 150000004767 nitrides Chemical class 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 238000005498 polishing Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012634 fragment Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- POIUWJQBRNEFGX-XAMSXPGMSA-N cathelicidin Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H]([C@@H](C)CC)C(=O)NCC(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CO)C(O)=O)NC(=O)[C@H](CC=1C=CC=CC=1)NC(=O)[C@H](CC(O)=O)NC(=O)CNC(=O)[C@H](CC(C)C)NC(=O)[C@@H](N)CC(C)C)C1=CC=CC=C1 POIUWJQBRNEFGX-XAMSXPGMSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体メモリ素子及びその形成方法を提供す
る。 【解決手段】 半導体メモリ素子は、半導体基板１１
と、半導体基板の外方に位置する電界効果トランジスタ
のゲートと、ゲートの両側で半導体基板の中に形成され
る対向する活性領域２２、２４、２６と、一方の活性領
域に電気的に接続されたキャパシタ５３とを備える。キ
ャパシタは、内方の記憶ノードと、キャパシタの誘電層
３８と、外方のセルノード４０とを含む。内方の記憶ノ
ード３６は、上記一方の活性領域と電気的に接続され且
つ上記一方の活性領域と物理的に接触している。半導体
メモリ素子は更に、ビット線４６と、ビット線と他方の
活性領域との間に位置する誘電絶縁層と、導電性のビッ
ト線プラグ５０とを備える。ビット線プラグは、絶縁層
を貫通して上記他方の活性領域に接触し、ビット線を上
記他方の活性領域に電気的に接続する。ビット線プラグ
が導電性の環状リングを含む構造も開示される。
る。 【解決手段】 半導体メモリ素子は、半導体基板１１
と、半導体基板の外方に位置する電界効果トランジスタ
のゲートと、ゲートの両側で半導体基板の中に形成され
る対向する活性領域２２、２４、２６と、一方の活性領
域に電気的に接続されたキャパシタ５３とを備える。キ
ャパシタは、内方の記憶ノードと、キャパシタの誘電層
３８と、外方のセルノード４０とを含む。内方の記憶ノ
ード３６は、上記一方の活性領域と電気的に接続され且
つ上記一方の活性領域と物理的に接触している。半導体
メモリ素子は更に、ビット線４６と、ビット線と他方の
活性領域との間に位置する誘電絶縁層と、導電性のビッ
ト線プラグ５０とを備える。ビット線プラグは、絶縁層
を貫通して上記他方の活性領域に接触し、ビット線を上
記他方の活性領域に電気的に接続する。ビット線プラグ
が導電性の環状リングを含む構造も開示される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に、キャパ
シタのメモリセル・アレイの上にビット線を形成する技
術に関する。
シタのメモリセル・アレイの上にビット線を形成する技
術に関する。
【０００２】
【従来の技術】ＤＲＡＭのメモリセル密度が増大するに
連れて、セル面積の減少にも拘わらず十分に高い記憶キ
ャパシタを維持する試みが引き続き行われている。ま
た、セル面積を更に減少させるという目標が継続的に存
在している。セルのキャパシタンスを減少させる基本的
な方法は、セル構造技術によるものである。そのような
技術は、トレンチ型又はスタック型のキャパシタの如
き、三次元的なセルキャパシタを含む。
連れて、セル面積の減少にも拘わらず十分に高い記憶キ
ャパシタを維持する試みが引き続き行われている。ま
た、セル面積を更に減少させるという目標が継続的に存
在している。セルのキャパシタンスを減少させる基本的
な方法は、セル構造技術によるものである。そのような
技術は、トレンチ型又はスタック型のキャパシタの如
き、三次元的なセルキャパシタを含む。
【０００３】通常のスタック型キャパシタのＤＲＡＭア
レイは、埋め込み型のビット線又は非埋め込み型のビッ
ト線の構造を用いている。埋め込み型のビット線構造を
用いた場合には、ビット線は、メモリセルの電界効果ト
ランジスタ（ＦＥＴ）のビット線接点に対して垂直方向
において近接して設けられ、セルキャパシタは、ワード
線（語線）及びビット線の頂部の上に水平方向に形成さ
れる。非埋め込み型のビット線構造を用いた場合には、
垂直方向の深い接点が、厚みのある絶縁層を通ってセル
のＦＥＴまで形成され、キャパシタ構造は、ワード線の
上及びビット線の下に設けられる。そのような非埋め込
み型のビット線構造は、「キャパシタ・アンダー・ビッ
ト線（ｃａｐａｃｉｔｏｒ−ｕｎｄｅｒ−ｂｉｔ ｌｉ
ｎｅ）」あるいは「ビット線・オーバー・キャパシタ
（ｂｉｔ ｌｉｎｅ−ｏｖｅｒ−ｃａｐａｃｉｔｏｒ）
とも呼ばれており、そのような構造が本発明の対象であ
る。
レイは、埋め込み型のビット線又は非埋め込み型のビッ
ト線の構造を用いている。埋め込み型のビット線構造を
用いた場合には、ビット線は、メモリセルの電界効果ト
ランジスタ（ＦＥＴ）のビット線接点に対して垂直方向
において近接して設けられ、セルキャパシタは、ワード
線（語線）及びビット線の頂部の上に水平方向に形成さ
れる。非埋め込み型のビット線構造を用いた場合には、
垂直方向の深い接点が、厚みのある絶縁層を通ってセル
のＦＥＴまで形成され、キャパシタ構造は、ワード線の
上及びビット線の下に設けられる。そのような非埋め込
み型のビット線構造は、「キャパシタ・アンダー・ビッ
ト線（ｃａｐａｃｉｔｏｒ−ｕｎｄｅｒ−ｂｉｔ ｌｉ
ｎｅ）」あるいは「ビット線・オーバー・キャパシタ
（ｂｉｔ ｌｉｎｅ−ｏｖｅｒ−ｃａｐａｃｉｔｏｒ）
とも呼ばれており、そのような構造が本発明の対象であ
る。
【０００４】
【発明が解決しようとする課題及び課題を解決するため
の手段】本発明の１つの特徴によれば、メモリセルのキ
ャパシタアレイの上にビット線を形成する方法が提供さ
れ、この方法は、半導体ウエーハの上に実質的に電気絶
縁されたワード線のアレイを設ける工程と、上記ワード
線の周囲に活性領域を設けてメモリセルＦＥＴのアレイ
を形成する工程と、このとき、上記活性領域は、メモリ
セルのキャパシタと電気的に接続するための第１の活性
領域とビット線と電気的に接続するための第２の活性領
域であり、上記ワード線及び活性領域の上に電気絶縁材
料の層を設け、該電気絶縁材料の層に上記ワード線の上
にある最上方の表面を画定させる工程と、上記電気絶縁
材料の層を通って上記第１の活性領域まで伸長する第１
の接点開口を設ける工程と、上記電気絶縁材料の層を通
って上記第２の活性領域まで伸長する第２の接点開口を
設ける工程と、上記電気絶縁材料の層を覆うように上記
第１の接点開口の中に、上記第１の接点開口を完全には
充填しない厚みで導電材料の第１の層を設けて、上記第
１の活性領域と電気的に接続させて、これにより、上記
第１の接点開口の中に外方に開口する第１の空隙を残す
工程と、上記第１の層の上、並びに、上記第１の接点開
口の上記第１の空隙の中に、上記第１の空隙を完全には
充填しない厚みでキャパシタの誘電層を設け、これによ
り、上記第１の接点開口の中に外方に開口された第２の
空隙を残す工程と、上記第１の接点開口の上記第２の空
隙の中に、導電材料の第２の層を設ける工程と、上記第
２の接点開口の中に導電材料を設ける工程と、上記第１
の接点開口の中の総ての導電材料を、上記第２の接点開
口の中の総ての導電材料から電気絶縁する工程と、上記
第２の接点開口の中の上記導電材料の外方に、ビット線
の絶縁層を設ける工程と、上記ビット線の絶縁層を通っ
てビット接点開口をパターニングし、上記第２の接点開
口の中の導電材料を外方に露出させる工程と、上記ビッ
ト接点開口を介して上記第２の接点開口の中の外方に露
出された導電材料に電気的に接続される、パターニング
されたビット線を設ける工程とを備える。
の手段】本発明の１つの特徴によれば、メモリセルのキ
ャパシタアレイの上にビット線を形成する方法が提供さ
れ、この方法は、半導体ウエーハの上に実質的に電気絶
縁されたワード線のアレイを設ける工程と、上記ワード
線の周囲に活性領域を設けてメモリセルＦＥＴのアレイ
を形成する工程と、このとき、上記活性領域は、メモリ
セルのキャパシタと電気的に接続するための第１の活性
領域とビット線と電気的に接続するための第２の活性領
域であり、上記ワード線及び活性領域の上に電気絶縁材
料の層を設け、該電気絶縁材料の層に上記ワード線の上
にある最上方の表面を画定させる工程と、上記電気絶縁
材料の層を通って上記第１の活性領域まで伸長する第１
の接点開口を設ける工程と、上記電気絶縁材料の層を通
って上記第２の活性領域まで伸長する第２の接点開口を
設ける工程と、上記電気絶縁材料の層を覆うように上記
第１の接点開口の中に、上記第１の接点開口を完全には
充填しない厚みで導電材料の第１の層を設けて、上記第
１の活性領域と電気的に接続させて、これにより、上記
第１の接点開口の中に外方に開口する第１の空隙を残す
工程と、上記第１の層の上、並びに、上記第１の接点開
口の上記第１の空隙の中に、上記第１の空隙を完全には
充填しない厚みでキャパシタの誘電層を設け、これによ
り、上記第１の接点開口の中に外方に開口された第２の
空隙を残す工程と、上記第１の接点開口の上記第２の空
隙の中に、導電材料の第２の層を設ける工程と、上記第
２の接点開口の中に導電材料を設ける工程と、上記第１
の接点開口の中の総ての導電材料を、上記第２の接点開
口の中の総ての導電材料から電気絶縁する工程と、上記
第２の接点開口の中の上記導電材料の外方に、ビット線
の絶縁層を設ける工程と、上記ビット線の絶縁層を通っ
てビット接点開口をパターニングし、上記第２の接点開
口の中の導電材料を外方に露出させる工程と、上記ビッ
ト接点開口を介して上記第２の接点開口の中の外方に露
出された導電材料に電気的に接続される、パターニング
されたビット線を設ける工程とを備える。
【０００５】本発明の別の特徴によれば、集積回路が提
供され、この集積回路は、垂直方向内方の導電ノード
と、上記内方の導電ノードから分離された垂直方向外方
の導電ノードと、上記内方の導電ノードと上記外方の導
電ノードとの間に設けられた誘電絶縁層と、上記絶縁層
を通って伸長して、上記内方及び外方のノードをオーミ
ック電気接続により相互に接続すると共に、導電性の環
状リングを含む、相互接続プラグとを備える。
供され、この集積回路は、垂直方向内方の導電ノード
と、上記内方の導電ノードから分離された垂直方向外方
の導電ノードと、上記内方の導電ノードと上記外方の導
電ノードとの間に設けられた誘電絶縁層と、上記絶縁層
を通って伸長して、上記内方及び外方のノードをオーミ
ック電気接続により相互に接続すると共に、導電性の環
状リングを含む、相互接続プラグとを備える。
【０００６】本発明の更に別の特徴によれば、半導体メ
モリ素子が提供され、この半導体メモリ素子は、半導体
基板と、該半導体基板の外方に位置する電界効果トラン
ジスタのゲートと、上記ゲートの両側で上記半導体基板
の中に形成された対向する活性領域と、上記活性領域の
一方に電気的に接続されると共に、内方の記憶ノード
と、キャパシタの誘電層と、外方のセルノードとを有し
ており、上記内方の記憶ノードが、上記一方の活性領域
に電気的に接続され且つ該一方の活性領域に物理的に接
触している、キャパシタと、ビット線と、上記ビット線
と他方の活性領域との間に位置する誘電絶縁層と、上記
絶縁層を通って伸長し、上記他方の活性領域に接触する
と共に、上記ビット線を上記他方の活性領域に電気的に
接続する、導電性のビット線プラグとを備える。
モリ素子が提供され、この半導体メモリ素子は、半導体
基板と、該半導体基板の外方に位置する電界効果トラン
ジスタのゲートと、上記ゲートの両側で上記半導体基板
の中に形成された対向する活性領域と、上記活性領域の
一方に電気的に接続されると共に、内方の記憶ノード
と、キャパシタの誘電層と、外方のセルノードとを有し
ており、上記内方の記憶ノードが、上記一方の活性領域
に電気的に接続され且つ該一方の活性領域に物理的に接
触している、キャパシタと、ビット線と、上記ビット線
と他方の活性領域との間に位置する誘電絶縁層と、上記
絶縁層を通って伸長し、上記他方の活性領域に接触する
と共に、上記ビット線を上記他方の活性領域に電気的に
接続する、導電性のビット線プラグとを備える。
【０００７】本発明の上述の及び他の特徴は、以下の記
載及び請求の範囲から理解されよう。
載及び請求の範囲から理解されよう。
【０００８】
【発明の実施の形態】図面を参照して、本発明の好まし
い実施例を以下に説明する。
い実施例を以下に説明する。
【０００９】最初に図１を参照すると、半導体ウエーハ
の断片が、その全体を参照符号１０で示されている。ウ
エーハ１０は、バルクシリコンの半導体基板１１によっ
てその一部が形成されており、図示のワード線１２、１
４、１６の如き、実質的に電気絶縁されたワード線から
成るアレイが設けられている。そのようなワード線は、
通常の構造であって、最下方のゲート酸化層と、下方の
ポリシリコン層と、ケイ化タングステンの如き上方のケ
イ化物層と、絶縁キャップ及び側方絶縁スペーサ１８と
を有している。そのようなスペーサ及びキャップ１８
は、Ｓｉ3Ｎ4の如き絶縁性の窒化物を含むのが好まし
い。Ｓｉ3Ｎ4の薄層２０が、上記ウエーハの頂部に設け
られており、この薄層は、拡散バリアとして機能する。
層２０は、約１００オングストローム乃至約２５０オン
グストロームであるのが好ましい厚みを有している。
の断片が、その全体を参照符号１０で示されている。ウ
エーハ１０は、バルクシリコンの半導体基板１１によっ
てその一部が形成されており、図示のワード線１２、１
４、１６の如き、実質的に電気絶縁されたワード線から
成るアレイが設けられている。そのようなワード線は、
通常の構造であって、最下方のゲート酸化層と、下方の
ポリシリコン層と、ケイ化タングステンの如き上方のケ
イ化物層と、絶縁キャップ及び側方絶縁スペーサ１８と
を有している。そのようなスペーサ及びキャップ１８
は、Ｓｉ3Ｎ4の如き絶縁性の窒化物を含むのが好まし
い。Ｓｉ3Ｎ4の薄層２０が、上記ウエーハの頂部に設け
られており、この薄層は、拡散バリアとして機能する。
層２０は、約１００オングストローム乃至約２５０オン
グストロームであるのが好ましい厚みを有している。
【００１０】活性領域２２、２４、２６の如き活性領域
が、ワード線の周囲に設けられ、メモリセル・アレイの
ＦＥＴを形成している。ワード線１４を用いて形成され
るＦＥＴに関して説明を進める。上記ＦＥＴには、単一
のメモリセルを形成するキャパシタ構造が設けられるこ
とになる。活性領域２６は、メモリセル・キャパシタ
（後に説明する）と電気的に接続するための、第１の活
性領域を形成している。活性領域２４は、ビット線（後
に説明する）と電気的に接続するための、第２の活性領
域を形成している。フィールド酸化膜１９が、図示のよ
うに設けられている。
が、ワード線の周囲に設けられ、メモリセル・アレイの
ＦＥＴを形成している。ワード線１４を用いて形成され
るＦＥＴに関して説明を進める。上記ＦＥＴには、単一
のメモリセルを形成するキャパシタ構造が設けられるこ
とになる。活性領域２６は、メモリセル・キャパシタ
（後に説明する）と電気的に接続するための、第１の活
性領域を形成している。活性領域２４は、ビット線（後
に説明する）と電気的に接続するための、第２の活性領
域を形成している。フィールド酸化膜１９が、図示のよ
うに設けられている。
【００１１】第１の絶縁材料層２８が、ワード線及び活
性領域の上方に設けられている。絶縁材料層の材料の例
は、ホウリンケイ酸塩ガラス（ＢＰＳＧ）であって、そ
の堆積厚みは、例えば、６，０００乃至２０，０００オ
ングストロームである。図示のように、層２８はその
後、化学的／機械的な研磨（ＣＭＰ）によって、ワード
線の窒化物キャップ１８の上方の約２，０００オングス
トロームから約８，０００オングストロームの高さま
で、平坦化されるのが好ましく、上記窒化物キャップ
は、フィールド酸化膜の上にあるワード線とは反対に、
活性領域に隣接して位置している。従って、ワード線の
垂直方向上方に平坦化された上方面３０が形成される。
そうではなく、層２８は、本プロセスのこの時点におい
ては、研磨されない状態にすることができる。
性領域の上方に設けられている。絶縁材料層の材料の例
は、ホウリンケイ酸塩ガラス（ＢＰＳＧ）であって、そ
の堆積厚みは、例えば、６，０００乃至２０，０００オ
ングストロームである。図示のように、層２８はその
後、化学的／機械的な研磨（ＣＭＰ）によって、ワード
線の窒化物キャップ１８の上方の約２，０００オングス
トロームから約８，０００オングストロームの高さま
で、平坦化されるのが好ましく、上記窒化物キャップ
は、フィールド酸化膜の上にあるワード線とは反対に、
活性領域に隣接して位置している。従って、ワード線の
垂直方向上方に平坦化された上方面３０が形成される。
そうではなく、層２８は、本プロセスのこの時点におい
ては、研磨されない状態にすることができる。
【００１２】図２を参照すると、一連の第１の接点開口
３２及び第２の接点開口３４が設けられており、これら
接点開口は、第１の層２８を貫通して、第１及び第２の
活性領域２６、２４にそれぞれ達している。そのような
接点開口は、一般的に、フォトマスク技術及び窒化物に
対して選択的なＢＰＳＧの乾式化学エッチングによって
形成される。エッチング化学反応の例は、ＣＨＦ3、及
び、少ない流量のＯ2（すなわち、ＣＨＦ3／Ｏ2混合物
におけるＯ2の割合が５容積％よりも小さい）、あるい
は、ＣＦ4、Ａｒ、ＣＨ2Ｆ2及びＣＨＦ3の組み合わせを
含む。その後、ウエーハのエッチングを行って、その下
のシリコン基板１１に対して選択的に窒化物層２０をエ
ッチングし、活性領域２６、２４を上方に向かって露出
させる。そのようなエッチング化学作用を呈する物質の
例は、ＣＨＦ3及びＣＦ4の組み合わせを含む。バリア層
２０の基本的な目的は、ホウ素又はリンの原子がＢＰＳ
Ｇの層２８から活性領域２４、２６の中に拡散するのを
阻止することである。キャップ１８は、窒化物（Ｓｉ3
Ｎ4）から構成され、また、層２８は、酸化物から構成
されるのが好ましく、従って、第１の接点３２、３４を
形成する接点エッチングは、ワード線のスペーサ及びキ
ャップ１８に対して停止する。
３２及び第２の接点開口３４が設けられており、これら
接点開口は、第１の層２８を貫通して、第１及び第２の
活性領域２６、２４にそれぞれ達している。そのような
接点開口は、一般的に、フォトマスク技術及び窒化物に
対して選択的なＢＰＳＧの乾式化学エッチングによって
形成される。エッチング化学反応の例は、ＣＨＦ3、及
び、少ない流量のＯ2（すなわち、ＣＨＦ3／Ｏ2混合物
におけるＯ2の割合が５容積％よりも小さい）、あるい
は、ＣＦ4、Ａｒ、ＣＨ2Ｆ2及びＣＨＦ3の組み合わせを
含む。その後、ウエーハのエッチングを行って、その下
のシリコン基板１１に対して選択的に窒化物層２０をエ
ッチングし、活性領域２６、２４を上方に向かって露出
させる。そのようなエッチング化学作用を呈する物質の
例は、ＣＨＦ3及びＣＦ4の組み合わせを含む。バリア層
２０の基本的な目的は、ホウ素又はリンの原子がＢＰＳ
Ｇの層２８から活性領域２４、２６の中に拡散するのを
阻止することである。キャップ１８は、窒化物（Ｓｉ3
Ｎ4）から構成され、また、層２８は、酸化物から構成
されるのが好ましく、従って、第１の接点３２、３４を
形成する接点エッチングは、ワード線のスペーサ及びキ
ャップ１８に対して停止する。
【００１３】図３を参照すると、導電材料から成る第１
の層３６が、絶縁材料層２８を覆うように第１の接点開
口３２及び第２の接点開口３４の中で設けられ、第１及
び第２の活性領域２６、２４にそれぞれ電気的に接続さ
れている。第１の層３６は、第１の接点開口３２及び第
２の接点開口３４を完全には充填しない厚みまで堆積さ
れ、これにより、第１及び第２の接点開口の中に、外方
に開口した第１の空隙３５を残している。第１の接点開
口３２の直径の例は、０．６ミクロンであり、一方、第
２の接点開口３４の寸法の例は、０．６×１．０ミクロ
ンである。そのような例においては、層３６の好ましい
厚みの例は、１，０００オングストロームである。層３
６の材料の好ましい例は、半球形状粒子（ＨＳＧ）のポ
リシリコンである。そのようなポリシリコンは、現場ド
ープの６００オングストロームの厚みを有するポリシリ
コン層を堆積させ、次に、次にドープされていないＨＳ
Ｇポリシリコンを堆積させることにより、準備すること
ができる。ウエーハ処理において固有のその後の加熱
が、その上のＨＳＧポリシリコン層を効果的に導電ドー
プする。また、層３６は、ＨＳＧ層全体に砒素を現場ド
ープすることにより、準備することができる。
の層３６が、絶縁材料層２８を覆うように第１の接点開
口３２及び第２の接点開口３４の中で設けられ、第１及
び第２の活性領域２６、２４にそれぞれ電気的に接続さ
れている。第１の層３６は、第１の接点開口３２及び第
２の接点開口３４を完全には充填しない厚みまで堆積さ
れ、これにより、第１及び第２の接点開口の中に、外方
に開口した第１の空隙３５を残している。第１の接点開
口３２の直径の例は、０．６ミクロンであり、一方、第
２の接点開口３４の寸法の例は、０．６×１．０ミクロ
ンである。そのような例においては、層３６の好ましい
厚みの例は、１，０００オングストロームである。層３
６の材料の好ましい例は、半球形状粒子（ＨＳＧ）のポ
リシリコンである。そのようなポリシリコンは、現場ド
ープの６００オングストロームの厚みを有するポリシリ
コン層を堆積させ、次に、次にドープされていないＨＳ
Ｇポリシリコンを堆積させることにより、準備すること
ができる。ウエーハ処理において固有のその後の加熱
が、その上のＨＳＧポリシリコン層を効果的に導電ドー
プする。また、層３６は、ＨＳＧ層全体に砒素を現場ド
ープすることにより、準備することができる。
【００１４】図４を参照すると、ウエーハの断片１０
は、少なくとも絶縁材料２８の以前の上面３０（図示せ
ず）まで、下方に向かってエッチングにより平坦化さ
れ、その上方の導電材料が除去されている。これによ
り、第１の接点開口３２の中の第１の層の導電材料３６
が、第２の接点開口３４の中の第１の層の導電材料３６
から絶縁される。そのような平坦化エッチングは、ホト
レジスト堆積及びエッチバックによって、あるいは、化
学的／機械的研磨によって行うことができる。図示のよ
うに、そのような平坦化エッチングは、図４においては
参照符号３１で示されている、以前の外側絶縁層３０の
若干下方の位置まで行われる。
は、少なくとも絶縁材料２８の以前の上面３０（図示せ
ず）まで、下方に向かってエッチングにより平坦化さ
れ、その上方の導電材料が除去されている。これによ
り、第１の接点開口３２の中の第１の層の導電材料３６
が、第２の接点開口３４の中の第１の層の導電材料３６
から絶縁される。そのような平坦化エッチングは、ホト
レジスト堆積及びエッチバックによって、あるいは、化
学的／機械的研磨によって行うことができる。図示のよ
うに、そのような平坦化エッチングは、図４においては
参照符号３１で示されている、以前の外側絶縁層３０の
若干下方の位置まで行われる。
【００１５】図５を参照すると、キャパシタの誘電層３
８が、パターニングされた第１の導電層３６を覆うよう
に第１の接点開口３２及び第２の接点開口３４の第１の
空隙３５の中に設けられている。キャパシタの誘電層３
８は、第１の空隙３５を完全には充填しない厚みまで形
成されており、これにより、第１及び第２の接点開口の
中に、外方に開口した第２の空隙３７を残している。層
３８は、酸化物／窒化物／酸化物（ＯＮＯ）のセル誘電
体を含むのが好ましく、好ましい堆積厚みの例は、８０
オングストロームである。Ｔ2Ｏ5又はチタン酸バリウム
ストロンチウムの如き他の材料も勿論使用可能なのであ
る。従って、好ましい実施例においては、第１及び第２
の接点開口に対して第１の導電材料層３６を絶縁する平
坦化エッチング工程は、キャパシタの誘電層３８を準備
する工程の前に行われる。
８が、パターニングされた第１の導電層３６を覆うよう
に第１の接点開口３２及び第２の接点開口３４の第１の
空隙３５の中に設けられている。キャパシタの誘電層３
８は、第１の空隙３５を完全には充填しない厚みまで形
成されており、これにより、第１及び第２の接点開口の
中に、外方に開口した第２の空隙３７を残している。層
３８は、酸化物／窒化物／酸化物（ＯＮＯ）のセル誘電
体を含むのが好ましく、好ましい堆積厚みの例は、８０
オングストロームである。Ｔ2Ｏ5又はチタン酸バリウム
ストロンチウムの如き他の材料も勿論使用可能なのであ
る。従って、好ましい実施例においては、第１及び第２
の接点開口に対して第１の導電材料層３６を絶縁する平
坦化エッチング工程は、キャパシタの誘電層３８を準備
する工程の前に行われる。
【００１６】図６を参照すると、導電材料（ポリシリコ
ンが好ましい）の第２の層４０が、第１及び第２の接点
開口の第２の空隙３７の中に、これら第２の空隙を完全
には充填しない厚みまで設けられ、これにより、第１及
び第２の接点開口の中に、外方に開口した空隙３９を残
している。
ンが好ましい）の第２の層４０が、第１及び第２の接点
開口の第２の空隙３７の中に、これら第２の空隙を完全
には充填しない厚みまで設けられ、これにより、第１及
び第２の接点開口の中に、外方に開口した空隙３９を残
している。
【００１７】図７を参照すると、セルのポリシリコン層
４０、並びに、その下の誘電層３８が、パターニング及
びエッチングされて、キャパシタ及び相互接続ラインの
構造のために、セルのポリシリコン層４０の所望の形態
を形成していると共に、第２の接点開口３４の中の第１
の導電材料層３６を外方に露出させている。これによ
り、第２の接点開口３４よりも大きく、これら第２の接
点開口の総てを包む接点開口４２が形成される。従っ
て、第１の接点開口３２の中の総ての導電材料は、第２
の接点開口３４の中の総ての導電材料とのオーミック・
コンタクトから電気的に絶縁されている。図７のエッチ
ングは、最初に、ポリシリコンを酸化層に対して選択的
にエッチし、その後、酸化物／窒化物の酸化物をポリシ
リコンに対して選択的にエッチングするために実行され
る。第２の接点開口３４の頂部の層３６、３８、４０の
上方プロファイルの変更は、図示のようになる。
４０、並びに、その下の誘電層３８が、パターニング及
びエッチングされて、キャパシタ及び相互接続ラインの
構造のために、セルのポリシリコン層４０の所望の形態
を形成していると共に、第２の接点開口３４の中の第１
の導電材料層３６を外方に露出させている。これによ
り、第２の接点開口３４よりも大きく、これら第２の接
点開口の総てを包む接点開口４２が形成される。従っ
て、第１の接点開口３２の中の総ての導電材料は、第２
の接点開口３４の中の総ての導電材料とのオーミック・
コンタクトから電気的に絶縁されている。図７のエッチ
ングは、最初に、ポリシリコンを酸化層に対して選択的
にエッチし、その後、酸化物／窒化物の酸化物をポリシ
リコンに対して選択的にエッチングするために実行され
る。第２の接点開口３４の頂部の層３６、３８、４０の
上方プロファイルの変更は、図示のようになる。
【００１８】図８を参照すると、ビット線の絶縁層４４
（例えば、ＢＰＳＧ）が、第２の導電材料層４０から外
方に第３の空隙３９の中まで設けられている。ビット接
点開口４５が、ビット線の絶縁層４０を通ってパターニ
ングされ、第２の接点開口３４の中の第１の導電材料層
３６を外方に露出させている。
（例えば、ＢＰＳＧ）が、第２の導電材料層４０から外
方に第３の空隙３９の中まで設けられている。ビット接
点開口４５が、ビット線の絶縁層４０を通ってパターニ
ングされ、第２の接点開口３４の中の第１の導電材料層
３６を外方に露出させている。
【００１９】図９を参照すると、パターニングされたビ
ット線４６が設けられ、ビット接点開口４５を介して、
第２の接点開口３４の中の外方に露出された第１の導電
材料層３６に、電気的に接続されている。
ット線４６が設けられ、ビット接点開口４５を介して、
第２の接点開口３４の中の外方に露出された第１の導電
材料層３６に、電気的に接続されている。
【００２０】上述のプロセスは、ビット線の絶縁層４４
を設ける前に、キャパシタの誘電層３８及び第２の導電
層４０を第２の接点開口３４の上からエッチする。その
ようなエッチングをビット線の絶縁層４４を設けた後に
実行する別のプロセスを、図１０乃至図１４を参照して
説明する。図１０は、図６の直ぐ後の処理工程にある図
６のウエーハを示しており、このウエーハは、図７に示
すウエーハとは異なっている。上述の第１の実施例と同
様な参照符号が用いられているが、図１０乃至図１４に
は添字「ａ」を付すことにより、重要な違いを示してい
る。図１０は、予めパターニングされていない層４０、
３８の上に堆積されたビット線の絶縁層４４ａを有する
破片１０ａを示している。
を設ける前に、キャパシタの誘電層３８及び第２の導電
層４０を第２の接点開口３４の上からエッチする。その
ようなエッチングをビット線の絶縁層４４を設けた後に
実行する別のプロセスを、図１０乃至図１４を参照して
説明する。図１０は、図６の直ぐ後の処理工程にある図
６のウエーハを示しており、このウエーハは、図７に示
すウエーハとは異なっている。上述の第１の実施例と同
様な参照符号が用いられているが、図１０乃至図１４に
は添字「ａ」を付すことにより、重要な違いを示してい
る。図１０は、予めパターニングされていない層４０、
３８の上に堆積されたビット線の絶縁層４４ａを有する
破片１０ａを示している。
【００２１】図１１を参照すると、層４４ａは、パター
ニング及びエッチングされ、詰め込まれた第２の接点開
口３４の上に、ビット接点開口４３を形成している。誘
電膜が堆積され、この誘電膜は、異方性のエッチングを
受けて側壁スペーサ５１を形成している。図１２乃至図
１４を参照すると、パターニングされたビット線層４６
ａが設けられている。スペーサ５１は、接点開口３２の
中の膜４０をビット接点開口の中の膜４６ａから電気的
に絶縁している。
ニング及びエッチングされ、詰め込まれた第２の接点開
口３４の上に、ビット接点開口４３を形成している。誘
電膜が堆積され、この誘電膜は、異方性のエッチングを
受けて側壁スペーサ５１を形成している。図１２乃至図
１４を参照すると、パターニングされたビット線層４６
ａが設けられている。スペーサ５１は、接点開口３２の
中の膜４０をビット接点開口の中の膜４６ａから電気的
に絶縁している。
【００２２】図１０乃至図１４のプロセスは、上述の第
１の実施例に比較して、マスキング工程が短縮された利
点を有するが、接点開口４３の中のビット線のプラグ材
料の間に大きな寄生容量をもたらすという欠点を有して
おり、これは、そのような材料が、上述の第１の実施例
におけるよりも、第２のセルポリシリコン層４０に接近
している結果である。
１の実施例に比較して、マスキング工程が短縮された利
点を有するが、接点開口４３の中のビット線のプラグ材
料の間に大きな寄生容量をもたらすという欠点を有して
おり、これは、そのような材料が、上述の第１の実施例
におけるよりも、第２のセルポリシリコン層４０に接近
している結果である。
【００２３】上述の技術に拘わらず、そのようなプロセ
スは、第２の接点開口３４の中のビット線プラグ５０
（図９、図１２及び図１３）、及び、新規な半導体メモ
リ素子をもたらす。そのようなメモリ素子は、例えば、
電界効果トランジスタゲート１４と、対向する活性領域
２４、２６（図９及び図１２）とを備えている。キャパ
シタ５３が、一方の活性領域２６に電気的に接続されて
いる。ビット線４６／４６ａが、中間の誘電絶縁層４４
／４４ａを貫通するビット線プラグ５０を介して、他方
の活性領域２４に電気的に接続されている。主として図
１３を参照すると、ビットプラグ５０は、導電性の環状
リング６０を備えており、この環状リングは、第２の接
点開口３４の中の導電材料層３６によってその境界が定
められて形成されている。ビット線プラグ５０は、非環
状の中実のバスプラグ６５（図９、図１２及び図１４）
を備えており、該バスプラグは、活性領域２４に電気的
に接続されている。導電性の環状リング６０は、導電層
３６を構成するか導電層を堆積させることにより、ベー
スプラグ６５と一体であって該ベースプラグから外方に
伸長している。
スは、第２の接点開口３４の中のビット線プラグ５０
（図９、図１２及び図１３）、及び、新規な半導体メモ
リ素子をもたらす。そのようなメモリ素子は、例えば、
電界効果トランジスタゲート１４と、対向する活性領域
２４、２６（図９及び図１２）とを備えている。キャパ
シタ５３が、一方の活性領域２６に電気的に接続されて
いる。ビット線４６／４６ａが、中間の誘電絶縁層４４
／４４ａを貫通するビット線プラグ５０を介して、他方
の活性領域２４に電気的に接続されている。主として図
１３を参照すると、ビットプラグ５０は、導電性の環状
リング６０を備えており、この環状リングは、第２の接
点開口３４の中の導電材料層３６によってその境界が定
められて形成されている。ビット線プラグ５０は、非環
状の中実のバスプラグ６５（図９、図１２及び図１４）
を備えており、該バスプラグは、活性領域２４に電気的
に接続されている。導電性の環状リング６０は、導電層
３６を構成するか導電層を堆積させることにより、ベー
スプラグ６５と一体であって該ベースプラグから外方に
伸長している。
【００２４】層３８の材料は、導電性の環状リング６０
の半径方向内方に位置する電気絶縁性の環状リング６６
（図１３）を備えている。同様に、層４０は、電気絶縁
性の環状リング６６の半径方向内方に位置する導電性の
内側環状リング６８（図１３）を備えている。最後に、
材料４４ａは、導電性の内側環状リング６８の半径方向
内方に設けられた、実質的に中実で電気絶縁性の非環状
の内側プラグ７０（図１３）を備えている。
の半径方向内方に位置する電気絶縁性の環状リング６６
（図１３）を備えている。同様に、層４０は、電気絶縁
性の環状リング６６の半径方向内方に位置する導電性の
内側環状リング６８（図１３）を備えている。最後に、
材料４４ａは、導電性の内側環状リング６８の半径方向
内方に設けられた、実質的に中実で電気絶縁性の非環状
の内側プラグ７０（図１３）を備えている。
【００２５】従って、上述の好ましい実施例において
は、導電性の環状リング６０は、活性領域２４とビット
線４６／４６ａとの間に電気的な接続を効果的にもたら
す、ビットプラグ５０の部分である。導電性の内側環状
リング６８の導電材料４０は、誘電層３８が介挿されて
いる結果、リング６０とオーミック電気接続しないよう
に絶縁されている。ビット線プラグの外側部分における
接触面積は減少するが、ポリシリコンの抵抗損失は、６
００オームよりも小さいと計算されている。
は、導電性の環状リング６０は、活性領域２４とビット
線４６／４６ａとの間に電気的な接続を効果的にもたら
す、ビットプラグ５０の部分である。導電性の内側環状
リング６８の導電材料４０は、誘電層３８が介挿されて
いる結果、リング６０とオーミック電気接続しないよう
に絶縁されている。ビット線プラグの外側部分における
接触面積は減少するが、ポリシリコンの抵抗損失は、６
００オームよりも小さいと計算されている。
【００２６】直前に述べた構造は、半導体メモリ素子に
関するものであったが、本発明の特徴は、垂直方向に高
い導電性のラインに対して電気的な接続が望まれる半導
体基板に対して形成された活性領域を有する、他の集積
回路の技術分野に対する用途を有するものと考えられ
る。また、そのような構造の特徴は、垂直方向において
内側及び外側の別個の導電ノードが、相互にオーミック
電気接続されることが望まれる他の集積回路にも適用可
能であると考えられる。
関するものであったが、本発明の特徴は、垂直方向に高
い導電性のラインに対して電気的な接続が望まれる半導
体基板に対して形成された活性領域を有する、他の集積
回路の技術分野に対する用途を有するものと考えられ
る。また、そのような構造の特徴は、垂直方向において
内側及び外側の別個の導電ノードが、相互にオーミック
電気接続されることが望まれる他の集積回路にも適用可
能であると考えられる。
【００２７】上述のプロセスは、第１の接点開口３２及
び第２の接点開口３４を導電材料及び誘電材料の層で充
填する。第１の接点開口が導電材料及び誘電材料の層で
充填され、また、第２の接点開口が導電層だけで充填さ
れる別のプロセスを、図１５乃至図１８を参照して説明
する。図１５は、図１の直後の処理工程にある図１のウ
エーハを示しており、このウエーハは、図２に示すウエ
ーハとは異なる。上述の実施例と同様の参照符号を用い
ているが、図１５乃至図１８の実施例には添字「ｂ」を
付加することによって、重要な違いを示している。
び第２の接点開口３４を導電材料及び誘電材料の層で充
填する。第１の接点開口が導電材料及び誘電材料の層で
充填され、また、第２の接点開口が導電層だけで充填さ
れる別のプロセスを、図１５乃至図１８を参照して説明
する。図１５は、図１の直後の処理工程にある図１のウ
エーハを示しており、このウエーハは、図２に示すウエ
ーハとは異なる。上述の実施例と同様の参照符号を用い
ているが、図１５乃至図１８の実施例には添字「ｂ」を
付加することによって、重要な違いを示している。
【００２８】図１５を参照すると、一連の第２の接点開
口３４が、絶縁材料層２８を通って内方に形成され、第
２の活性領域２４を外方に露出させている。一般に、そ
のような第２の接点開口は、上述のように、窒化物に対
して選択的にＢＰＳＧをフォトマスキング及び乾式化学
エッチングを行い、その後、窒化物層２０をその下のシ
リコン基板１１に対して選択的にエッチングすることに
より、形成される。
口３４が、絶縁材料層２８を通って内方に形成され、第
２の活性領域２４を外方に露出させている。一般に、そ
のような第２の接点開口は、上述のように、窒化物に対
して選択的にＢＰＳＧをフォトマスキング及び乾式化学
エッチングを行い、その後、窒化物層２０をその下のシ
リコン基板１１に対して選択的にエッチングすることに
より、形成される。
【００２９】その後、導電層９０が、絶縁材料層２８の
上面３０を覆い且つ第２の接点開口３４の中にまで設け
られ、第２の活性領域２４と電気的に接続されている。
導電層９０は、図示のように、第２の接点開口３４を完
全に充填するに十分な厚みまで堆積されている。層９０
の好ましい組成の例は、導電ドープされたポリシリコン
である。
上面３０を覆い且つ第２の接点開口３４の中にまで設け
られ、第２の活性領域２４と電気的に接続されている。
導電層９０は、図示のように、第２の接点開口３４を完
全に充填するに十分な厚みまで堆積されている。層９０
の好ましい組成の例は、導電ドープされたポリシリコン
である。
【００３０】図１６を参照すると、一連の第１の接点開
口３２が、導電層９０及び絶縁材料層２８２を通って内
方に形成され、第１の活性領２６を外方に露出させてい
る。次に、キャパシタの記憶ノードの導電層３６ｂが、
第１の導電層９０を覆い且つ第１の接点開口３２の中に
まで設けられ、第１の活性領域２６と電気的に接続され
ている。層３６ｂは、第１の接点開口３２を完全には充
填しない厚みまで堆積されている。第１の接点開口３２
の寸法の例は、０．５ミクロン×０．８ミクロンであ
り、一方、第２の接点開口３４の直径の例は、０．５ミ
クロンである。そのような例における層９０の好ましい
厚みの例は、４，０００オングストロームである。層３
６ｂの好ましい材料の例は、半球形粒子（ＨＳＧ）のポ
リシリコンである。上記層３６ｂは、最初に、６００オ
ングストロームの厚みのドープされたポリシリコン層を
現場堆積させ、次に、ドープされていないすなわち未ド
ープのＨＳＧポリシリコンを堆積させることにより、形
成される。ウエーハ処理において固有のその後の加熱処
理により、その上のＨＳＧポリシリコン層を効果的に導
電ドープする。そうではなく、層３６ｂは、ＨＳＧ層全
体に砒素を現場ドープすることにより、形成することが
できる。層３６ｂは、導電層を何等介在させることな
く、活性領域２６に対して物理的に接触するように設け
られる。
口３２が、導電層９０及び絶縁材料層２８２を通って内
方に形成され、第１の活性領２６を外方に露出させてい
る。次に、キャパシタの記憶ノードの導電層３６ｂが、
第１の導電層９０を覆い且つ第１の接点開口３２の中に
まで設けられ、第１の活性領域２６と電気的に接続され
ている。層３６ｂは、第１の接点開口３２を完全には充
填しない厚みまで堆積されている。第１の接点開口３２
の寸法の例は、０．５ミクロン×０．８ミクロンであ
り、一方、第２の接点開口３４の直径の例は、０．５ミ
クロンである。そのような例における層９０の好ましい
厚みの例は、４，０００オングストロームである。層３
６ｂの好ましい材料の例は、半球形粒子（ＨＳＧ）のポ
リシリコンである。上記層３６ｂは、最初に、６００オ
ングストロームの厚みのドープされたポリシリコン層を
現場堆積させ、次に、ドープされていないすなわち未ド
ープのＨＳＧポリシリコンを堆積させることにより、形
成される。ウエーハ処理において固有のその後の加熱処
理により、その上のＨＳＧポリシリコン層を効果的に導
電ドープする。そうではなく、層３６ｂは、ＨＳＧ層全
体に砒素を現場ドープすることにより、形成することが
できる。層３６ｂは、導電層を何等介在させることな
く、活性領域２６に対して物理的に接触するように設け
られる。
【００３１】図１７を参照すると、キャパシタの記憶ノ
ード層３６ｂ及び第１の導電層９０は、絶縁層２８の少
なくとも上面３０（図１６に示す）まで、化学的及び機
械的に研磨されている。図示の好ましい実施例において
は、そのような化学的／機械的な研磨により、第１の導
電層９０及びキャパシタの記憶ノード層３６ｂは、絶縁
材料２８の以前の上面３０（新しく参照符号３１が付さ
れている）の下方まで、下方に向かって除去される。図
示の実施例においては、そのような研磨は、上述の材料
を絶縁材料３１の以前の上面の下まで下方に向かって除
去することにより実行される。化学的／機械的な研磨
は、単一の工程で実行されるのが好ましい。図１７の構
造を得るための好ましい化学的／機械的な研磨工程の例
は、Ｈ2Ｏ及びＫＯＨで希釈したスラリーＳＣ２５（デ
ラウエア州ＮｅｗａｒｋのＲｏｄｅｌ Ｐｒｏｄｕｃｔ
ｓ Ｃｏｒｐｏｒａｔｉｏｎから入手可能）を用いるこ
とを含む。ＳＣ２５は、主として、Ｈ2Ｏ、シリカ（Ｓ
ｉＯ2粒子）及びＫＯＨを含む。そのようなスラリー
は、約１：１のＨ2Ｏで希釈され、必要に応じて、使用
時にＫＯＨを添加してｐＨを増大させ、酸化物対シリコ
ンのエッチング速度を調節することができる。
ード層３６ｂ及び第１の導電層９０は、絶縁層２８の少
なくとも上面３０（図１６に示す）まで、化学的及び機
械的に研磨されている。図示の好ましい実施例において
は、そのような化学的／機械的な研磨により、第１の導
電層９０及びキャパシタの記憶ノード層３６ｂは、絶縁
材料２８の以前の上面３０（新しく参照符号３１が付さ
れている）の下方まで、下方に向かって除去される。図
示の実施例においては、そのような研磨は、上述の材料
を絶縁材料３１の以前の上面の下まで下方に向かって除
去することにより実行される。化学的／機械的な研磨
は、単一の工程で実行されるのが好ましい。図１７の構
造を得るための好ましい化学的／機械的な研磨工程の例
は、Ｈ2Ｏ及びＫＯＨで希釈したスラリーＳＣ２５（デ
ラウエア州ＮｅｗａｒｋのＲｏｄｅｌ Ｐｒｏｄｕｃｔ
ｓ Ｃｏｒｐｏｒａｔｉｏｎから入手可能）を用いるこ
とを含む。ＳＣ２５は、主として、Ｈ2Ｏ、シリカ（Ｓ
ｉＯ2粒子）及びＫＯＨを含む。そのようなスラリー
は、約１：１のＨ2Ｏで希釈され、必要に応じて、使用
時にＫＯＨを添加してｐＨを増大させ、酸化物対シリコ
ンのエッチング速度を調節することができる。
【００３２】化学的／機械的な研磨工程は、第２の接点
開口３４の中の第１の導電層材料９０を第１の接点開口
３２の中の記憶ノードの導電層材料３６ｂから効果的に
電気的に絶縁する。また、化学的／機械的な研磨工程
は、プラグ上面９５を有する均質な第２の接点プラグ９
３を効果的に形成する。更に、化学的／機械的な研磨工
程は、上面９８を有するキャパシタの絶縁された記憶ノ
ード９７を効果的に形成し、上記記憶ノードの上面は、
プラグ９３の上面９５と垂直方向において一致してお
り、また、絶縁材料層２８の上面３１に対応して一致し
ている。
開口３４の中の第１の導電層材料９０を第１の接点開口
３２の中の記憶ノードの導電層材料３６ｂから効果的に
電気的に絶縁する。また、化学的／機械的な研磨工程
は、プラグ上面９５を有する均質な第２の接点プラグ９
３を効果的に形成する。更に、化学的／機械的な研磨工
程は、上面９８を有するキャパシタの絶縁された記憶ノ
ード９７を効果的に形成し、上記記憶ノードの上面は、
プラグ９３の上面９５と垂直方向において一致してお
り、また、絶縁材料層２８の上面３１に対応して一致し
ている。
【００３３】図１８を参照すると、ＯＮＯセルの誘電層
３８ｂ、及び、その上の導電材料の第２の外側層４０ｂ
が設けられ、キャパシタ構造５３ｂを形成している。図
示のように、キャパシタ構造５３ｂは、内方の記憶ノー
ド３６ｂと、キャパシタの誘電層３８ｂと、外方のセル
ノード４０ｂとを備えている。次に、上方の絶縁層４４
ｂが設けられ、次に、導電材料の堆積及びパターニング
を行って、ビット線４６ｂを形成する。これにより、均
質な導電性のビット線プラグが、活性領域２４と平坦化
された表面３１の垂直方向の位置との間に、従って、活
性領域２４と内方の記憶ノード９７の上面９８の垂直方
向の位置との間に形成される。
３８ｂ、及び、その上の導電材料の第２の外側層４０ｂ
が設けられ、キャパシタ構造５３ｂを形成している。図
示のように、キャパシタ構造５３ｂは、内方の記憶ノー
ド３６ｂと、キャパシタの誘電層３８ｂと、外方のセル
ノード４０ｂとを備えている。次に、上方の絶縁層４４
ｂが設けられ、次に、導電材料の堆積及びパターニング
を行って、ビット線４６ｂを形成する。これにより、均
質な導電性のビット線プラグが、活性領域２４と平坦化
された表面３１の垂直方向の位置との間に、従って、活
性領域２４と内方の記憶ノード９７の上面９８の垂直方
向の位置との間に形成される。
【図１】本発明の１つの処理工程における半導体ウエー
ハの断片の概略断面図である。
ハの断片の概略断面図である。
【図２】図１に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図３】図２に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図４】図３に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図５】図４に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図６】図５に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図７】図６に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図８】図７に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図９】図８に示す工程の次の工程における図１のウエ
ーハの断面図である。
ーハの断面図である。
【図１０】本発明の１つの別の処理工程における別の実
施例の半導体ウエーハの断片の概略断面図である。
施例の半導体ウエーハの断片の概略断面図である。
【図１１】図１０に示す工程の次の工程における図１０
のウエーハの断面図である。
のウエーハの断面図である。
【図１２】図１１に示す工程の次の工程における図１０
のウエーハの断面図である。
のウエーハの断面図である。
【図１３】図１２の線１３−１３を通って取った概略断
面図である。
面図である。
【図１４】図１２の線１４−１４を通って取った概略断
面図である。
面図である。
【図１５】本発明の１つの別の処理工程における別の実
施例の半導体ウエーハの断片の概略断面図である。
施例の半導体ウエーハの断片の概略断面図である。
【図１６】図１５に示す工程の次の工程における図１５
のウエーハの断面図である。
のウエーハの断面図である。
【図１７】図１６に示す工程の次の工程における図１５
のウエーハの断面図である。
のウエーハの断面図である。
【図１８】図１７に示す工程の次の工程における図１５
のウエーハの断面図である。
のウエーハの断面図である。
１０ 半導体ウエーハ １１ 半導体基板 １２、１４、１６ ワード線 １８ 絶縁キャップ及び側方絶縁スペーサ ２２、２４、２６ 活性領域 ２８ 第１の絶縁層 ３０ 上面 ３２ 第１の接点開口 ３４ 第２の接点開口 ３５、３７、３９ 空隙 ３６ 第１の導電層 ３６ｂ 内方の記憶ノード ３８ キャパシタの誘電層 ３８ｂ セル誘電層（キャパシタの誘電層） ４０ 第２の導電層 ４０ｂ 第２の導電層（外方セルノード） ４２ 接点開口 ４３ 接点開口 ４４、４４ａ ビット線の絶縁層 ４５ 接点開口 ４６ ビット線 ４６ａ ビット線層 ５０ ビット線プラグ ５３ キャパシタ ５３ｂ キャパシタ構造 ６０ 環状リング ６５ バスプラグ ６８ 内方の環状リング ９０ 導電層 ９３ 接点プラグ ９７ 記憶ノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・ジョスト アメリカ合衆国アイダホ州83712，ボイス, ラインツリー・ドライブ 1898 (72)発明者 クナル・パレク アメリカ合衆国アイダホ州83712，ボイス, ダンモア・ドライブ 2099
Claims (12)
- 【請求項１】 メモリセルのキャパシタアレイの上にビ
ット線を形成する方法であって、 半導体ウエーハの上に実質的に電気絶縁されたワード線
のアレイを設ける工程と、 前記ワード線の周囲に活性領域を設けてメモリセルＦＥ
Ｔのアレイを形成する工程と、このとき、前記活性領域
はメモリセルのキャパシタと電気的に接続するための第
１の活性領域とビット線と電気的に接続するための第２
の活性領域であり、 前記ワード線及び活性領域を覆うように電気絶縁材料の
層を設け、該電気絶縁材料の層に前記ワード線の上にあ
る最上方の表面を画定させる工程と、 前記電気絶縁材料の層を通って前記第１の活性領域まで
伸長する第１の接点開口を設ける工程と、 前記電気絶縁材料の層を通って前記第２の活性領域まで
伸長する第２の接点開口を設ける工程と、 前記電気絶縁材料の層を覆うように前記第１の接点開口
の中に、前記第１の接点開口を完全には充填しない厚み
の導電材料の第１の層を設けて、前記第１の活性領域と
電気的に接続させ、これにより、前記第１の接点開口の
中に外方に開口する第１の空隙を残す工程と、 前記第１の層を覆うように前記第１の接点開口の前記第
１の空隙の中に、前記第１の空隙を完全には充填しない
厚みキャパシタの誘電層を設けて、これにより、前記第
１の接点開口の中に外方に開口された第２の空隙を残す
工程と、 前記第１の接点開口の前記第２の空隙の中に、導電材料
の第２の層を設ける工程と、 前記第２の接点開口の中に導電材料を設ける工程と、 前記第１の接点開口の中の総ての導電材料を、前記第２
の接点開口の中の総ての導電材料から電気絶縁する工程
と、 前記第２の接点開口の中の前記導電材料の外方に、ビッ
ト線の絶縁層を設ける工程と、 前記ビット線の絶縁層を通ってビット接点開口をパター
ニングし、前記第２の接点開口の中の導電材料を外方に
露出させる工程と、 前記ビット接点開口を介して前記第２の接点開口の中の
外方に露出された導電材料に電気的に接続される、パタ
ーニングされたビット線を設ける工程とを備えることを
特徴とする方法。 - 【請求項２】 請求項１のメモリセルのキャパシタアレ
イの上にビット線を形成する方法において、 前記第２の空隙を完全には充填しないように導電材料の
第２の層を設け、これにより、前記第１の接点開口の中
に外方に開口した第３の空隙を残す工程と、 前記第３の空隙の中に電気絶縁材料を設ける工程とを備
えることを特徴とする方法。 - 【請求項３】 請求項１のメモリセルのキャパシタアレ
イの上にビット線を形成する方法において、前記電気絶
縁する工程が、前記第１の導電材料層を少なくとも前記
絶縁材料層の上面まで下方に向かって平坦化エッチング
を行い、前記第１の接点開口の中の前記第１の層の導電
材料を前記第２の接点開口の中の導電材料から絶縁する
段階を含み、前記平坦化エッチングは、前記キャパシタ
の誘電層を設ける工程の前に実行されることを特徴とす
る方法。 - 【請求項４】 請求項１のメモリセルのキャパシタアレ
イの上にビット線を形成する方法において、前記第２の
接点開口の中に導電材料を設ける工程が、前記第２の接
点開口を導電材料で完全に充填する段階を含むことを特
徴とする方法。 - 【請求項５】 請求項１のメモリセルのキャパシタアレ
イの上にビット線を形成する方法において、前記第２の
接点開口は、前記第１の接点開口の中に導電材料の第１
の層を設ける工程の前に設けられ、また、前記第２の接
点開口の中に導電材料を設ける前記工程が、 前記絶縁材料層を覆うように前記第２の接点開口の中
に、前記第２の接点開口を完全には充填しない厚みで導
電材料の前記第１の層を設けて、前記第２の活性領域と
電気的に接続し、これにより、前記第２の接点開口の中
に外方に開口した第１の空隙を残す段階と、 前記第１の層を覆うように前記第２の接点開口の前記第
１の空隙の中に、前記第１の空隙を完全には充填しない
厚みでキャパシタの誘電層を設けて、これにより、前記
第２の接点開口の中に外方に開口した第２の空隙を残す
段階と、 前記第２の接点開口の前記第２の空隙の中に導電材料の
第２の層を設ける段階とを備えることを特徴とする方
法。 - 【請求項６】 請求項５のメモリセルのキャパシタアレ
イの上にビット線を形成する方法において、前記電気絶
縁する工程が、 前記第１の導電材料層を少なくとも前記絶縁材料層の上
面まで下方に向かって平坦化エッチングして、前記第１
の接点開口の中の前記第１の層の導電材料を前記第２の
接点開口の中の前記第１の層の導電材料から絶縁し、前
記平坦化エッチングを、前記キャパシタの誘電層を設け
る工程の前に実行する段階と、 前記ビット線の絶縁層を設ける前に、前記キャパシタの
誘電層及び前記第２の導電層を、前記第２の接点開口の
上からエッチングによって除去する段階とを備えること
を特徴とする方法。 - 【請求項７】 請求項５のメモリセルのキャパシタアレ
イの上にビット線を形成する方法において、 導電材料の前記第２の層を、前記第２の空隙を完全には
充填しないように設け、これにより、前記第１及び第２
の接点開口の中に外方に開口した第３の空隙を残す工程
と、 前記第３の空隙の中に電気絶縁材料を設ける工程とを備
え、 前記電気絶縁する工程が、 前記第１の導電材料層を少なくとも前記絶縁材料層の上
面まで下方に向かって平坦化エッチングして、前記第１
の接点開口の中の前記第１の層の導電材料を前記第２の
接点開口の中の前記第１の層の導電材料から絶縁し、前
記平坦化エッチングを、前記キャパシタの誘電層を設け
る工程の前に実行する段階を含むことを特徴とする方
法。 - 【請求項８】 集積回路であって、 垂直方向内方の導電ノードと、 前記内方の導電ノードから分離された垂直方向外方の導
電ノードと、 前記内方の導電ノードと前記外方の導電ノードとの間に
設けられた誘電絶縁層と、 前記絶縁層を通って伸長して、前記内方及び外方のノー
ドをオーミック電気接続により相互に接続すると共に、
導電性の環状リングを含む、相互接続プラグとを備える
ことを特徴とする集積回路。 - 【請求項９】 請求項８の集積回路において、前記ビッ
ト線プラグが、非環状の中実のベースプラグを含み、該
ベースプラグが、前記内方のノードに電気的に接続さ
れ、前記導電性の環状リングは、前記ベースプラグと一
体であって、該ベースプラグから外方に伸長しているこ
とを特徴とする集積回路。 - 【請求項１０】 請求項８の集積回路において、前記導
電性の環状リングの半径方向内方に電気絶縁性の環状リ
ングを更に備えることを特徴とする集積回路。 - 【請求項１１】 半導体メモリ素子であって、 半導体基板と、 該半導体基板の外方に位置する電界効果トランジスタの
ゲートと、 前記ゲートの両側で前記半導体基板の中に形成された対
向する活性領域と、 前記活性領域の一方に電気的に接続されると共に、内方
の記憶ノードと、キャパシタの誘電層と、外方のセルノ
ードとを有しており、前記内方の記憶ノードが、前記一
方の活性領域に電気的に接続され且つ該一方の活性領域
に物理的に接触している、キャパシタと、 ビット線と、 前記ビット線と他方の活性領域との間に位置する誘電絶
縁層と、 前記絶縁層を通って伸長し、前記他方の活性領域に接触
すると共に、前記ビット線を前記他方の活性領域に電気
的に接続する、導電性のビット線プラグとを備えること
を特徴とする集積回路。 - 【請求項１２】 請求項１１のメモリ素子であって、前
記ビット線プラグが、導電性の環状リングを含むことを
特徴とするメモリ素子。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US394545 | 1995-02-22 | ||
| US08/394,545 US5563089A (en) | 1994-07-20 | 1995-02-22 | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| US08/394,546 US5605857A (en) | 1993-02-12 | 1995-02-22 | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| US394546 | 1995-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316429A true JPH08316429A (ja) | 1996-11-29 |
| JP3599874B2 JP3599874B2 (ja) | 2004-12-08 |
Family
ID=27014778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3513996A Expired - Fee Related JP3599874B2 (ja) | 1995-02-22 | 1996-02-22 | ビット線の形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (2) | EP0811248B1 (ja) |
| JP (1) | JP3599874B2 (ja) |
| KR (1) | KR100388519B1 (ja) |
| AT (1) | ATE217120T1 (ja) |
| DE (1) | DE69621003T2 (ja) |
| WO (1) | WO1996026544A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103744A (ja) * | 2007-11-12 | 2008-05-01 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642574B2 (en) | 1997-10-07 | 2003-11-04 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
| US6169308B1 (en) | 1996-11-15 | 2001-01-02 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
| JP3554666B2 (ja) * | 1997-10-07 | 2004-08-18 | 株式会社日立製作所 | 半導体メモリ装置 |
| GB2324408A (en) * | 1997-01-21 | 1998-10-21 | United Microelectronics Corporation | Forming DRAM cells |
| GB2322964B (en) * | 1997-03-07 | 2001-10-17 | United Microelectronics Corp | Polysilicon CMP process for high-density DRAM cell structures |
| TW365065B (en) * | 1997-07-19 | 1999-07-21 | United Microelectronics Corp | Embedded memory structure and manufacturing method thereof |
| GB2331839B (en) * | 1997-07-19 | 1999-10-13 | United Microelectronics Corp | Process and structure for embedded dram |
| NL1007804C2 (nl) * | 1997-12-16 | 1999-06-17 | United Microelectronics Corp | Werkwijze voor het vervaardigen van een geïntegreerde circuit-inrichting met ingebedde DRAM circuits en logische circuits op een enkel substraat. |
| US7601691B2 (en) | 1999-05-17 | 2009-10-13 | Conjuchem Biotechnologies Inc. | Anti-obesity agents |
| CN113540089B (zh) * | 2020-04-21 | 2024-02-27 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441262A (en) * | 1987-08-07 | 1989-02-13 | Hitachi Ltd | Memory cell |
| JP2680376B2 (ja) * | 1988-09-30 | 1997-11-19 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JPH02260454A (ja) * | 1989-03-30 | 1990-10-23 | Sony Corp | メモリ装置の製造方法 |
| JPH0338061A (ja) * | 1989-07-05 | 1991-02-19 | Fujitsu Ltd | 半導体記憶装置 |
| JPH0376159A (ja) * | 1989-08-18 | 1991-04-02 | Sony Corp | 半導体メモリ |
| JPH0382155A (ja) * | 1989-08-25 | 1991-04-08 | Nec Corp | 半導体メモリセルとその製造方法 |
| KR960002078B1 (ko) * | 1989-12-29 | 1996-02-10 | 샤프 가부시끼가이샤 | 반도체메모리의 제조방법 |
| JPH0499375A (ja) * | 1990-08-17 | 1992-03-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR960003498B1 (ko) * | 1992-06-18 | 1996-03-14 | 금성일렉트론주식회사 | 반도체장치의 캐패시터 제조방법 |
| US5292677A (en) * | 1992-09-18 | 1994-03-08 | Micron Technology, Inc. | Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts |
| US5605857A (en) * | 1993-02-12 | 1997-02-25 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| US5563089A (en) * | 1994-07-20 | 1996-10-08 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| US5401681A (en) * | 1993-02-12 | 1995-03-28 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells |
| US5338700A (en) * | 1993-04-14 | 1994-08-16 | Micron Semiconductor, Inc. | Method of forming a bit line over capacitor array of memory cells |
-
1996
- 1996-02-05 KR KR1019960002665A patent/KR100388519B1/ko not_active IP Right Cessation
- 1996-02-09 DE DE69621003T patent/DE69621003T2/de not_active Expired - Lifetime
- 1996-02-09 EP EP96906367A patent/EP0811248B1/en not_active Expired - Lifetime
- 1996-02-09 EP EP00203093A patent/EP1063698A3/en not_active Withdrawn
- 1996-02-09 WO PCT/US1996/001841 patent/WO1996026544A1/en active IP Right Grant
- 1996-02-09 AT AT96906367T patent/ATE217120T1/de not_active IP Right Cessation
- 1996-02-22 JP JP3513996A patent/JP3599874B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103744A (ja) * | 2007-11-12 | 2008-05-01 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1063698A2 (en) | 2000-12-27 |
| KR960032748A (ko) | 1996-09-17 |
| DE69621003D1 (de) | 2002-06-06 |
| EP0811248B1 (en) | 2002-05-02 |
| DE69621003T2 (de) | 2002-11-28 |
| KR100388519B1 (ko) | 2003-09-19 |
| JP3599874B2 (ja) | 2004-12-08 |
| EP0811248A1 (en) | 1997-12-10 |
| EP1063698A3 (en) | 2001-01-03 |
| ATE217120T1 (de) | 2002-05-15 |
| WO1996026544A1 (en) | 1996-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5702990A (en) | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells | |
| US5563089A (en) | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells | |
| US5338700A (en) | Method of forming a bit line over capacitor array of memory cells | |
| US6794698B1 (en) | Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls | |
| US5401681A (en) | Method of forming a bit line over capacitor array of memory cells | |
| US6177699B1 (en) | DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation | |
| US6037218A (en) | Semiconductor processing methods of forming stacked capacitors | |
| US5346844A (en) | Method for fabricating semiconductor memory device | |
| US5262662A (en) | Storage node capacitor having tungsten and etched tin storage node capacitor plate | |
| JPH05267614A (ja) | パラレル環状リングとの間の電気的連絡に有効なセンターフィンから成る記憶ノードキャパシタプレートを具備する縦型平行セルキャパシタの製法 | |
| JP3955411B2 (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JP3537040B2 (ja) | キャパシタ・オーバ・ビット線集積回路デバイスを製作する方法、およびマルチレベル相互接続を製作する方法 | |
| JP2000068481A (ja) | Ｄｒａｍ装置の製造方法 | |
| US6468859B1 (en) | Method of reducing electrical shorts from the bit line to the cell plate | |
| JP3599874B2 (ja) | ビット線の形成方法 | |
| JP4694120B2 (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| US6479377B1 (en) | Method for making semiconductor devices having contact plugs and local interconnects | |
| US6323558B1 (en) | Method for fabricating a contact of a semiconductor device | |
| US6200849B1 (en) | Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers | |
| US5960280A (en) | Method of fabricating a fin/cavity capacitor structure for DRAM cell | |
| US6316306B1 (en) | Memory cell array in a dynamic random access memory and method for fabricating the same | |
| GB2400237A (en) | Sidewall spacer structure for self-aligned contact | |
| US6369418B1 (en) | Formation of a novel DRAM cell | |
| JPH11177052A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031204 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |