CN101330042B - 导电插塞及其制作方法 - Google Patents
导电插塞及其制作方法 Download PDFInfo
- Publication number
- CN101330042B CN101330042B CN2007100421621A CN200710042162A CN101330042B CN 101330042 B CN101330042 B CN 101330042B CN 2007100421621 A CN2007100421621 A CN 2007100421621A CN 200710042162 A CN200710042162 A CN 200710042162A CN 101330042 B CN101330042 B CN 101330042B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- conductive
- dusts
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种导电插塞的制作方法，包括下列步骤：提供依次包含金属层及绝缘层的硅基底，所述绝缘层中有贯穿绝缘层露出金属层的接触孔；在绝缘层上及接触孔内壁沉积扩散阻挡层；在扩散阻挡层上形成第一导电层；回蚀第一导电层至露出接触孔外及接触孔内部分扩散阻挡层；在扩散阻挡层及第一导电层上形成第二导电层；平坦化第二导电层和扩散阻挡层至露出绝缘层，形成导电插塞。本发明还提供一种导电插塞。由于在接触孔内填充两层导电层，因此在第一导电层中产生孔洞时，由第二导电层进行修复，使接触孔上方不产生孔洞，进而防止漏电流的产生，提高半导体器件的性能。
Description
技术领域
本发明涉及半导体器件制作领域，尤其涉及有机发光二极管中导电插塞及其制作方法。
背景技术
随着ULSI(超大规模集成)技术的飞速发展，半导体设备的布线设计原则的小型化在不断进展。被集成的元件数量在增加，大规模集成电路的布线更为复杂，在此情况下，多层互连吸引了注意力，接触孔钨塞沉积便是其中关键的一种互连技术。互连技术对产品成品率的提高起着关键性的作用，尤其在有机发光二极管制作工艺中。
现有在有机发光二极管制作工艺中形成导电插塞的方法，如图1所示，在包含驱动电路等结构的硅基底101上用溅射方法形成金属层102，其中金属层的材料为铝或铝铜合金；在金属层102上形成绝缘层103，用于膜层间的隔离；在绝缘层103表面形成抗反射层104，用以后续曝光工艺中保护下面的膜层；在抗反射层104上旋涂光阻层106，对光阻层106进行曝光及显影处理，形成开口图形105。
如图2所示，以光阻层106为掩膜，蚀刻抗反射层104和绝缘层103至露出金属层102，形成接触孔107。
如图3所示，用灰化法去除光阻层106，然后再用湿法蚀刻法去除残留抗反射层104；用化学气相沉积法在绝缘层103上及接触孔107内壁形成扩散阻挡层108，用以防止后续接触孔内的导电物质扩散至绝缘层103中；用化学气相沉积法在扩散阻挡层108上形成导电层109，且导电层109填充满接触孔107，所述导电层109的物质是钨，由于化学气相沉积法在接触孔107中填充满导电层109时，生长方式为从接触孔107侧壁向中间生长，因此在接触孔107的导电层107中间产生缝隙111。
如图4所示，对导电层109进行化学机械抛光，研磨导电层109和扩散阻挡层108至露出绝缘层103，形成导电插塞110，导电插塞110中有暴露的孔洞112。
在如下申请号为200310122960的中国专利申请中，还可以发现更多与上述技术方案相关的信息，用化学气相沉积法经过一步在接触孔内填充满导电层。
图5是现有有机发光二极管制作过程中形成的导电插塞电镜图。如图5所示，由于化学气相沉积法在接触孔中填充满导电层时，生长方式为从接触孔侧壁向中间生长，因此在接触孔的导电层中间容易产生缝隙。平坦化后用电子扫描显微镜(SEM，Scan Electron Microscope)观察接触孔截面，能看到接触孔内有孔洞120。
现有制作有机发光二极管过程中，由于在接触孔内填充导电层时，很容易产生缝隙，平坦化后就有孔洞暴露出来，所述孔洞会导致漏电流产生，使器件失效。
发明内容
本发明解决的问题是提供一种导电插塞及其制作方法，防止接触孔内产生暴露的孔洞。
为解决上述问题，本发明提供一种导电插塞的制作方法，包括下列步骤：提供依次包含金属层及绝缘层的硅基底，所述绝缘层中有贯穿绝缘层露出金属层的接触孔；在绝缘层上及接触孔内壁沉积扩散阻挡层；在扩散阻挡层上形成第一导电层；回蚀第一导电层至露出接触孔外及接触孔内部分扩散阻挡层；在扩散阻挡层及第一导电层上形成第二导电层；平坦化第二导电层和扩散阻挡层至露出绝缘层，形成导电插塞。
实施例中，所述第一导电层未填充满接触孔。所述第一导电层在扩散阻挡层上的厚度是1400埃～1600埃。所述第一导电层填充满接触孔。所述第一导电层在扩散阻挡层上的厚度是1900埃～2100埃。所述第二导电层在扩散阻挡层上的厚度是1900埃～2100埃。所述第一导电层和第二导电层的材料为钨。所述形成第一导电层和第二导电层的方法为化学气相沉积法。所述回蚀第一导电层的方法是干法蚀刻。
本发明提供一种导电插塞，包括：包含金属层、绝缘层的硅基底，贯穿绝缘层露出金属层的接触孔，位于接触孔内壁的扩散阻挡层，所述接触孔内填充有第一导电层和第二导电层，其中第一导电层与第二导电层位于扩散阻挡层上，且第二导电层位于第一导电层上。
与现有技术相比，以上方案具有以下优点：先在接触孔内壁的扩散阻挡层上形成第一导电层，回蚀第一导电层后，再在接触孔内壁的扩散阻挡层及第一导电层上形成第二导电层。由于在接触孔内填充两层导电层，因此在第一导电层中产生孔洞时，由第二导电层进行修复，只在接触孔底部留有缝隙，进而防止漏电流的产生，提高半导体器件的性能。
附图说明
图1至图4是现有在有机发光二极管制作工艺中形成导电插塞示意图；
图5是现有有机发光二极管制作过程中形成的导电插塞电镜图；
图6是本发明制作导电插塞的实施例流程图；
图7至图11是本发明在有机发光二极管制作工艺中形成导电插塞的第一实施例示意图；
图12至图16是本发明在有机发光二极管制作工艺中形成导电插塞的第二实施例示意图。
具体实施方式
本发明先在接触孔内壁的扩散阻挡层上形成第一导电层，回蚀第一导电层后，再在接触孔内壁的扩散阻挡层及第一导电层上形成第二导电层。由于在接触孔内填充两层导电层，因此在第一导电层中产生孔洞时，由第二导电层进行修复，只在接触孔底部留有缝隙，进而防止漏电流的产生，提高半导体器件的性能。
下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供一种导电插塞，包括：包含金属层、绝缘层的硅基底，贯穿绝缘层露出金属层的接触孔，位于接触孔内壁的扩散阻挡层，所述接触孔内填充有第一导电层和第二导电层，其中第一导电层与第二导电层位于扩散阻挡层上，且第二导电层位于第一导电层上。
图6是本发明制作导电插塞的实施例流程图。如图6所示，执行步骤S101，提供依次包含金属层及绝缘层的硅基底，所述绝缘层中有贯穿绝缘层露出金属层的接触孔；执行步骤S102，在绝缘层上及接触孔内壁沉积扩散阻挡层；执行步骤S103在扩散阻挡层上形成第一导电层；执行步骤S104，回蚀第一导电层至露出接触孔外及接触孔内部分扩散阻挡层；执行步骤S105，在扩散阻挡层及第一导电层上形成第二导电层；执行步骤S106，平坦化第二导电层和扩散阻挡层至露出绝缘层，形成导电插塞。
图7至图11是本发明在有机发光二极管制作工艺中形成导电插塞的第一实施例示意图。如图7所示，在包含驱动电路等结构的硅基底201上用溅射法或化学气相沉积法等形成金属层202，其中金属层202的材料为铝或铝铜合金；用化学气相沉积法在金属层202上形成绝缘层203，用于膜层间的隔离，所述绝缘层203的材料为氧化硅；在绝缘层203表面形成抗反射层204，用以后续曝光工艺中保护下面的膜层；在抗反射层204上旋涂光阻层206，对光阻层206进行曝光及显影处理，形成开口图形，用以定义后续的接触孔；以光阻层206为掩膜，用干法蚀刻法蚀刻抗反射层204及绝缘层203至露出金属层202，形成接触孔205。
本实施例中，金属层202的厚度为3500埃～4500埃，具体厚度为3500埃、3600埃、3700埃、3800埃、3900埃、4000埃、4100埃、4200埃、4300埃、4400埃或4500埃等。
本实施例中，接触孔205的临界尺寸为3600埃。
如图8所示，用灰化法去除光阻层206，然后再用湿法蚀刻法去除残留抗反射层204；用化学气相沉积法在绝缘层203上及接触孔205内壁形成扩散阻挡层208，用以防止后续接触孔内的导电物质扩散至绝缘层203中；用化学气相沉积法在扩散阻挡层208上形成厚度为1400埃～1600埃的第一导电层209，且第一导电层209填充入接触孔205，但第一导电层未填充满接触孔205，所述第一导电层209的物质是钨，由于化学气相沉积法在接触孔205中填充第一导电层209时，生长方式为从接触孔205侧壁向中间生长，因此在接触孔205内的第一导电层209中间会产生缝隙207，由于第一导电层未填充满接触孔205，因此缝隙207开放。
本实施例中，扩散阻挡层208的材料为钛和氮化钛，其中钛层的厚度为140埃～180埃，具体厚度例如140埃、150埃、160埃、170埃或180埃等；氮化钛层的厚度为50埃～90埃，具体厚度例如50埃、60埃、70埃、80埃或90埃等。
本实施例中，所述第一导电层209厚度具体例如1400埃、1450埃、1500埃、1550埃或1600埃等，本实施例优选1500埃。
如图9所示，对第一导电层209进行回蚀至露出接触孔205外及接触孔205内部分扩散阻挡层208，由于第一导电层209未填充满接触孔205，因此回蚀后的接触孔205内的第一导电层209出现弧形，有利于后续第二导电层的填充。
本实施例中，所述回蚀采用的是干法蚀刻，其中蚀刻气体为SF6和N2，比例为8：1～12：1，优选SF6：N2＝10：1。
如图10所示，用化学气相沉积法在扩散阻挡层208及第一导电层209上形成厚度为1900埃～2100埃的第二导电层210，第二导电层210填充满接触孔205且覆盖缝隙207，即在接触孔205底部留有不暴露的缝隙207。
本实施例中，所述第二导电层210的具体厚度例如1900埃、1950埃、2000埃、2050埃或2100埃等。
如图11所示，用化学机械抛光法对第二导电层210和扩散阻挡层208进行平坦化至露出绝缘层203，形成导电插塞211。
继续参考图7至图11，一种导电插塞，包括：硅基底201；位于硅基底201上的金属层202；位于金属层202上的绝缘层203；贯穿绝缘层203露出金属层202的接触孔205；位于接触孔205内壁的扩散阻挡层208；填充于接触孔205内且位于扩散阻挡层208上的第一导电层209和第二导电层210，第二导电层210位于第一导电层209上。
图12至图16是本发明在有机发光二极管制作工艺中形成导电插塞的第二实施例示意图。如图12所示，在包含驱动电路等结构的硅基底301上用溅射法或化学气相沉积法等形成金属层302，其中金属层302的材料为铝或铝铜合金；用化学气相沉积法在金属层302上形成绝缘层303，用于膜层间的隔离，所述绝缘层303的材料为氧化硅；在绝缘层303表面形成抗反射层304，用以后续曝光工艺中保护下面的膜层；在抗反射层304上旋涂光阻层306，对光阻层306进行曝光及显影处理，形成开口图形，用以定义后续的接触孔；以光阻层306为掩膜，用干法蚀刻法蚀刻抗反射层304及绝缘层303至露出金属层302，形成接触孔305。
本实施例中，金属层302的厚度为1900埃～2100埃，具体厚度例如1900埃、1950埃、2000埃、2050埃或2100埃等。
本实施例中，接触孔305的临界尺寸为3600埃。
如图13所示，用化学气相沉积法在绝缘层303上及接触孔305内壁形成扩散阻挡层306，用以防止后续接触孔内的导电物质扩散至绝缘层303中；用化学气相沉积法在扩散阻挡层308上形成厚度为1900埃～2100埃的第一导电层309，且第一导电层309填充满接触孔305，所述第一导电层309的物质是钨，由于化学气相沉积法在接触孔305中填充满第一导电层309时，生长方式为从接触孔侧壁向中间生长，因此在接触孔305内的第一导电层309中间会产生缝隙307，由于第一导电层309填充满接触孔305，因此缝隙307封闭。
本实施例中，扩散阻挡层308的材料为钛和氮化钛，其中钛层的厚度为140埃～180埃，具体厚度例如140埃、150埃、160埃、170埃或180埃等；氮化钛层的厚度为50埃～90埃，具体厚度例如50埃、60埃、70埃、80埃或90埃等。
如图14所示，对第一导电层309进行回蚀至露出接触孔305外及接触孔305内部分扩散阻挡层308，由于第一导电层309和扩散阻挡层308具有高的蚀刻选择比，回蚀后的接触孔305内的第一导电层309被蚀刻掉部分，形成一个具有较小深宽比的接触孔，有利于后续第二导电层的填充。
本实施例中，所述回蚀采用的是干法蚀刻，其中蚀刻气体为SF6和N2，比例为8：1～12：1，优选SF6：N2＝10：1。
本实施例中，回蚀后，接触孔305内第一导电层309与扩散阻挡层308表面的距离为500埃～1000埃，具体例如500埃、600埃、700埃、800埃、900埃或1000埃等。
如图15所示，用化学气相沉积法在扩散阻挡层308及第一导电层309上形成厚度为1900埃～2100埃的第二导电层310，第二导电层310填充满接触孔305且覆盖缝隙307，即在接触孔305底部留有不暴露的缝隙307。
本实施例中，所述第二导电层310的具体厚度例如1900埃、1950埃、2000埃、2050埃或2100埃等。
如图16所示，用化学机械抛光法对第二导电层310和扩散阻挡层308进行平坦化至露出绝缘层303，形成导电插塞311。
继续参考图12至图16，一种导电插塞，包括：硅基底301；位于硅基底301上的金属层302；位于金属层302上的绝缘层303；贯穿绝缘层303露出金属层302的接触孔305；位于接触孔305内壁的扩散阻挡层308；填充于接触孔305内且位于扩散阻挡层308上的第一导电层309和第二导电层310，第二导电层310位于第一导电层309上。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (9)
1.一种导电插塞的制作方法，其特征在于，包括下列步骤：
提供依次包含金属层及绝缘层的硅基底，所述绝缘层中有贯穿绝缘层露出金属层的接触孔；
在绝缘层上及接触孔内壁沉积扩散阻挡层；
在扩散阻挡层上形成第一导电层；
回蚀第一导电层至露出接触孔外及接触孔内部分扩散阻挡层，以有利于后续第二导电层的填充；
在扩散阻挡层及第一导电层上形成第二导电层以填充满接触孔且覆盖缝隙防止接触孔内产生暴露的孔洞；
平坦化第二导电层和扩散阻挡层至露出绝缘层，形成导电插塞。
2.根据权利要求1所述导电插塞的制作方法，其特征在于：所述第一导电层未填充满接触孔。
3.根据权利要求2所述导电插塞的制作方法，其特征在于：所述第一导电层在扩散阻挡层上的厚度是1400埃～1600埃。
4.根据权利要求1所述导电插塞的制作方法，其特征在于：所述第一导电层填充满接触孔。
5.根据权利要求4所述导电插塞的制作方法，其特征在于：所述第一导电层在扩散阻挡层上的厚度是1900埃～2100埃。
6.根据权利要求1所述导电插塞的制作方法，其特征在于：所述第二导电层在扩散阻挡层上的厚度是1900埃～2100埃。
7.根据权利要求1至6任一项所述导电插塞的制作方法，其特征在于：所述第一导电层和第二导电层的材料为钨。
8.根据权利要求7所述导电插塞的制作方法，其特征在于：所述形成第一导电层和第二导电层的方法为化学气相沉积法。
9.根据权利要求8所述导电插塞的制作方法，其特征在于：所述回蚀第一导电层的方法是干法蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100421621A CN101330042B (zh) | 2007-06-18 | 2007-06-18 | 导电插塞及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100421621A CN101330042B (zh) | 2007-06-18 | 2007-06-18 | 导电插塞及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101330042A CN101330042A (zh) | 2008-12-24 |
| CN101330042B true CN101330042B (zh) | 2010-11-10 |
Family
ID=40205760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100421621A Active CN101330042B (zh) | 2007-06-18 | 2007-06-18 | 导电插塞及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101330042B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290370A (zh) * | 2010-06-21 | 2011-12-21 | 无锡华润上华半导体有限公司 | 导电插塞的制作方法 |
| CN103066011B (zh) * | 2011-10-20 | 2015-07-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103165669A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 沟槽功率mos器件及其制造方法 |
| JP6509635B2 (ja) | 2015-05-29 | 2019-05-08 | 東芝メモリ株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| CN108198783B (zh) * | 2018-01-10 | 2020-03-31 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
| CN112864098B (zh) * | 2021-01-14 | 2023-06-30 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1185033A (zh) * | 1996-12-10 | 1998-06-17 | 联华电子股份有限公司 | 导电插塞的制造方法 |
| CN1237782A (zh) * | 1998-06-02 | 1999-12-08 | 三星电子株式会社 | 用于制造半导体器件的触点的方法 |
-
2007
- 2007-06-18 CN CN2007100421621A patent/CN101330042B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1185033A (zh) * | 1996-12-10 | 1998-06-17 | 联华电子股份有限公司 | 导电插塞的制造方法 |
| CN1237782A (zh) * | 1998-06-02 | 1999-12-08 | 三星电子株式会社 | 用于制造半导体器件的触点的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101330042A (zh) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101330042B (zh) | 导电插塞及其制作方法 | |
| US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
| KR100739252B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100649872B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
| KR100737155B1 (ko) | 반도체 소자의 고주파 인덕터 제조 방법 | |
| US7709372B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20080026542A1 (en) | Method of Manufacturing Semiconductor Device | |
| CN102446812A (zh) | 一种金属互连方法 | |
| KR100640430B1 (ko) | 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법 | |
| US6967142B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| KR100384876B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100679827B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100731061B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2005197693A (ja) | 半導体素子の配線形成方法 | |
| KR100632116B1 (ko) | 이중 다마신 패턴 형성방법 | |
| KR100503350B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100415988B1 (ko) | 반도체 장치의 비아홀 형성 방법 | |
| KR100778852B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100561285B1 (ko) | 반도체 장치의 금속 배선 구조 및 금속배선 형성방법 | |
| KR20100008913A (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR20100059328A (ko) | 상변화 메모리 소자의 제조방법 | |
| KR20090001002A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN103545246A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |