CN102446812A - 一种金属互连方法 - Google Patents
一种金属互连方法 Download PDFInfo
- Publication number
- CN102446812A CN102446812A CN2010105070125A CN201010507012A CN102446812A CN 102446812 A CN102446812 A CN 102446812A CN 2010105070125 A CN2010105070125 A CN 2010105070125A CN 201010507012 A CN201010507012 A CN 201010507012A CN 102446812 A CN102446812 A CN 102446812A
- Authority
- CN
- China
- Prior art keywords
- etching
- hole
- inter
- layer
- level dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种金属互连方法，在具有第一金属层的第一层间介质上依次沉积氮化硅和第二层间介质后，以所述氮化硅为刻蚀停止层，在所述第二层间介质中第一刻蚀形成通孔，该方法包括，在所述通孔中和所述第二层间介质上涂覆底部抗反射涂层和沉积低温氧化硅层；以光刻后形成的第二光刻图案为掩膜依次第二刻蚀低温氧化硅层和第二层间介质，在第二层间介质中形成沟槽的同时在通孔侧壁上形成聚合物侧墙，第三刻蚀去除所述聚合物侧墙，避免后续灰化去除光刻图案以及过刻蚀去除残留的氮化硅层过程中聚合物侧墙掉落在第一金属层表面，进而在后续填充金属铜步骤后，保证通孔中的金属铜与第一金属层的界面之间的良好接触，降低开路造成的半导体器件失效率。
Description
技术领域
本发明涉及一种半导体制造方法，特别涉及一种金属互连方法。
背景技术
随着半导体制造工艺的进步，半导体芯片的面积越来越小，同时，同一半导体芯片上集成的半导体器件的尺寸越来越小，数量越来越多。半导体器件通过金属互连形成半导体电路，实现所述半导体器件之间的信号传输。金属互连是由高密度的金属线路和金属线路之间的层间介质共同组成。金属互连的电阻电容延迟现象(Resistance Capacitance Delay，RC Delay)使得半导体电路的信号传输速率下降，从而降低了半导体器件的工作速度。
半导体电路的信号传输速率取决于金属互连的寄生电阻(ParasiticResistance，R)与寄生电容(Parasitic Capacitance，C)两者乘积。其中，寄生电阻问题在于金属铝作为金属线路的电阻大，因此必须使用低电阻、高传导率的材料作为金属线路。现有技术中，普遍采用金属铜取代金属铝作为金属线路，因为金属铜比金属铝有更高的传导性、更低的电阻，可以解决寄生电阻问题。
寄生电容与层间介质的介电系数k成正比，当k越小，寄生电容就越小。因此必须使用低介电系数的材料作为金属间的层间介质，以降低金属线路之间电流的互相干扰，进而提升半导体电路的信号传输速度和半导体器件的工作速度。
低介电系数的材料作为层间介质(Inter-Layer Dielectric，ILD)称为low-k层间介质。过去一直作为层间介质的二氧化硅(SiO2)，其介电系数约为3.9～4.5间，然而随着半导体工艺的不断进步，二氧化硅逐渐接近应用的极限。为了降低半导体器件相互间的信号干扰，开始用low-k ILD取代传统二氧化硅的层间介质，通常采用在二氧化硅中掺杂碳原子的方法，增大二氧化碳原子间的空隙，使二氧化硅晶格结构变得疏松，降低其介电系数，成为low-kILD。
下面结合附图2a～2f对现有技术中采用大马士革工艺的金属互连方法进行介绍，其步骤如下：
步骤101、在具有第一金属层202的第一层间介质201上依次沉积氮化硅(Si3N4)203、第二层间介质204和四乙基原硅酸盐(TEOS)205后，第一光刻后依次第一刻蚀TEOS205和第二层间介质204，在第二层间介质204中形成通孔206(via)。图2a为现有技术中金属互连方法的步骤101的剖面结构示意图。
本步骤中，氮化硅层203作为第一刻蚀的刻蚀停止层，在第一刻蚀之后，氮化硅层203并没有完全刻蚀掉，其残留部分会在后续步骤中去除。第二层间介质是low-k ILD，具体为掺杂碳原子的二氧化硅(Black Diamond，BD)。TEOS205作为后续刻蚀和去胶(ashing)步骤中第二层间介质保护层，也可以省略。
本步骤中，第一光刻后第一刻蚀形成通孔是现有技术，不再赘述。需要说明的是，在此仅以第一金属层为例对现有技术中的金属互连方法进行说明，所示第一金属层在实际应用中可为任意一层金属层。
本步骤中，第一刻蚀之后还会除去TEOS205上残留的光刻胶。
步骤102、在通孔206中和第二层间介质204上涂覆底部抗反射涂层(BARC207)后，在BARC207上沉积低温氧化硅(LTO)层208，图2b为现有技术中金属互连方法的步骤102的剖面结构示意图。
本步骤中，在通孔206中和第二层间介质上涂覆BARC207是指，BARC207的一部分存在于第二层间介质上，BARC207的其他部分填充于通孔206中。BARC207主要含有碳元素、氢元素和氧元素。BARC207用于减少在曝光过程中的光反射。
步骤103、在LTO层208上涂覆光刻胶(PR)209，对PR209进行曝光、显影，形成第二光刻图案。图2c为现有技术中金属互连方法的步骤103的剖面结构示意图。
本步骤中，第二光刻图案用于定义后续步骤104中形成沟槽的开口宽度。
步骤104、以第二光刻图案为掩膜第二刻蚀第二层间介质204，形成沟槽210，图2d为现有技术中金属互连方法的步骤103的剖面结构示意图。
本步骤中，第二刻蚀先依次去除没有光刻胶覆盖的部分LTO层208、BARC207和TEOS205，最后将第二光刻图案转移到第二层间介质204上；所述沟槽210位于通孔206上方；第二刻蚀是干法刻蚀，反应离子刻蚀(Reactive Ion Etching，RIE)或等离子刻蚀，第二刻蚀所用的刻蚀气体为四氟化碳(CF4)和三氟甲烷(CHF3)的混合气体；四氟化碳(CF4)和三氟甲烷(CHF3)与BARC207中的碳原子和氧原子发生反应的同时也与第二层间介质204中的硅原子发生反应生成聚合物(polymer)；polymer是同时含有碳元素、氢元素、硅元素和氧元素的高分子聚合物。
干法刻蚀是一种动态的平衡过程，刻蚀气体与BARC207和第二层间介质204发生反应沉积polymer的同时，也会轰击和腐蚀去除polymer，干法刻蚀的结果取决于腐蚀速率和沉积速率的比值；本步骤中，为了更好地控制沟槽的形状，干法刻蚀过程中不对刻蚀气体形成的刻蚀气体束流施加偏压，使干法刻蚀表现出各向异性的刻蚀速率。具体地：通入刻蚀气体束流的方向与通孔206的方向一致，在刻蚀气体束流的方向上，polymer的腐蚀速率大于polymer的沉积速率，表现为第二层间介质204上沟槽210深度的增加；在垂直于刻蚀气体束流的方向上，polymer的腐蚀速率小于polymer的沉积速率，表现为polymer附着在沟槽210下方的通孔206侧壁上，成为聚合物侧墙(polymer fence)211，达到阻止沟槽210宽度大于第二光刻图案定义的宽度的目的。
步骤105、灰化剥离第二光刻图案的光刻胶209和过刻蚀去除残留的氮化硅层203(Liner Remove，LRM)，露出第一金属层202，图2e为现有技术中金属互连方法的步骤104的剖面结构示意图。
本步骤中，灰化过程是在反应腔中进行的第一干法刻蚀，所用的刻蚀气体是氧气(O2)，氧气主要与PR209发生化学反应，在去除PR209的同时，残留在通孔206中的BRC也会反应去除。当反应腔中压力升高时，反应腔向外排出刻蚀气体的速率降低，第一干法刻蚀的各向同性效果增强；第一干法刻蚀时反应腔中的压力大于150毫托(mTor)。但是，由于氧气不与polymerfence 211发生反应，因此仅能将polymer fence 211从通孔206和沟槽210的侧壁轰击脱落下来，却无法去除polymer fence 211。
本步骤中，LRM是在反应腔中进行的第二干法刻蚀，在氮化硅层203被去除之后，灰化过程中脱落的polymer fence 211掉落在第一金属层表面。
步骤106、去除残留BARC207和LTO208后，在通孔206和沟槽210中填充金属铜，化学机械研磨(CMP)金属铜形成金属线路212，图2f为现有技术中金属互连方法的步骤105的剖面结构示意图。
本步骤为现有技术，不再赘述。
至此，现有技术采用大马士革工艺的金属互连线制造完成。
但是，上述步骤中，第二刻蚀步骤中形成的聚合物侧墙在灰化和LRM过程中会不可避免地掉落到通孔底部的第一金属层表面，在后续填充金属铜步骤后，造成通孔中的金属铜与第一金属层的界面之间出现接触不良甚至开路的情况，从而导致半导体器件失效。
发明内容
有鉴于此，本发明解决的技术问题是：在低介电系数的材料作为层间介质的金属互连线刻蚀过程中，干法刻蚀生成的聚合物侧墙会在后续灰化和衬垫去除步骤中掉落到通孔底部，造成通孔中填充的金属铜与其下方的第一金属层之间的界面出现接触不良甚至开路的现象，从而导致半导体器件失效。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种金属互连方法，在具有第一金属层的第一层间介质上依次沉积氮化硅和第二层间介质后，在所述第二层间介质中第一刻蚀形成通孔，以所述氮化硅为第一刻蚀的刻蚀停止层，该方法还包括：
在通孔中和第二层间介质上涂覆底部抗反射涂层；
在所述底部抗反射涂层上沉积低温氧化硅层；
光刻后在所述低温氧化硅层上形成的第二光刻图案，以所述第二光刻图案为掩膜依次第二刻蚀所述低温氧化硅层、所述底部抗反射涂层和所述第二层间介质，在所述第二层间介质中形成沟槽，在所述沟槽下方的通孔侧壁上形成聚合物侧墙；
第三刻蚀去除所述聚合物侧墙；
灰化去除所述光刻胶和残留在所述通孔中的抗反射涂层；
过刻蚀去除残留的氮化硅层，露出所述第一金属层；
在所述通孔和所述沟槽中填充金属铜后，化学机械研磨所述金属铜形成金属线路。
所述第三刻蚀是等离子刻蚀或反应离子刻蚀的干法刻蚀。
所述第三刻蚀的刻蚀气体是二氧化碳。
所述第三刻蚀的辅助气体是四氟甲烷。
所述第三刻蚀的激励电场频率范围是13～200兆赫兹，同时所述第三刻蚀的偏压功率范围是100～800瓦特。
由上述的技术方案可见，本发明提出了一种金属互连方法，该方法在灰化和去除残留的氮化硅层步骤之前通过一次干法刻蚀去除抗反射涂层，避免灰化和过刻蚀去除残留的氮化硅层过程中聚合物侧墙掉落在第一金属层表面，进而在后续填充金属铜后，保证通孔中的金属铜与第一金属层的界面之间的良好接触，降低通孔和第一金属层之间开路造成的半导体器件失效率。
附图说明
图1为现有技术中金属互连方法的流程图；
图2a～2f为现有技术中金属互连方法的剖面结构示意图；
图3为本发明金属互连方法的流程图；
图4a～4g为本发明金属互连方法的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
下面结合附图4a～4g对现有技术中采用大马士革工艺的金属互连方法进行介绍，其步骤如下：
步骤301、在具有第一金属层402的第一层间介质401上依次沉积氮化硅(Si3N4)403、第二层间介质404和四乙基原硅酸盐(TEOS)405后，第一光刻后形成第一光刻图案，以第一光刻图案为掩膜依次第一刻蚀TEOS405和第二层间介质404，在第二层间介质404中形成通孔406(via)。图4a为现有技术中金属互连方法的步骤301的剖面结构示意图。
本步骤中，氮化硅层403作为所述第一刻蚀的刻蚀停止层，在第一刻蚀之后，氮化硅层403并没有完全刻蚀掉，其残留部分会在后续步骤中去除。第二层间介质是low-k ILD，具体为掺杂碳原子的二氧化硅(Black Diamond，BD)。TEOS405作为后续刻蚀和去胶(ashing)步骤中第二层间介质保护层，也可以省略。
本步骤中，第一刻蚀之后还会除去TEOS405上残留的第一光刻图案。
本步骤中，第一光刻和第一刻蚀是现有技术，不再赘述。需要说明的是，在此仅以第一金属层为例对现有技术中的金属互连方法进行说明，所示第一金属层在实际应用中可为任意一层金属层。
步骤302、在通孔406中和第二层间介质404上涂覆底部抗反射涂层(BARC407)后，在BARC407上沉积低温氧化硅(LTO)层408，图4b为现有技术中金属互连方法的步骤302的剖面结构示意图。
本步骤中，在通孔406中和第二层间介质上涂覆BARC407是指，BARC407的一部分存在于第二层间介质上，BARC407的其他部分填充于通孔406中。BARC407主要含有碳元素、氢元素和氧元素。BARC407用于减少在曝光过程中的光反射。
步骤303、在LTO层上408涂覆光刻胶(PR)409，对PR409进行曝光、显影，形成第二光刻图案。图4c为现有技术中金属互连方法的步骤303的剖面结构示意图。
本步骤中，第二光刻图案用于定义后续步骤304中形成沟槽的开口宽度。
步骤304、以第二光刻图案为掩膜第二刻蚀第二层间介质404，形成沟槽410，图4d为现有技术中金属互连方法的步骤304的剖面结构示意图；
本步骤中，第二刻蚀先依次去除没有光刻胶覆盖的部分LTO层408、BARC407和TEOS405，最后将第二光刻图案转移到第二层间介质404上；所述沟槽410位于通孔406上方；第二刻蚀是干法刻蚀，反应离子刻蚀(Reactive Ion Etching，RIE)或等离子刻蚀，第二刻蚀所用的刻蚀气体为四氟化碳(CF4)和三氟甲烷(CHF3)的混合气体；四氟化碳(CF4)和三氟甲烷(CHF3)与BARC407中的碳原子和氧原子发生反应的同时也与第二层间介质404中的硅原子发生反应生成聚合物(polymer)；polymer同时含有碳元素、氢元素、硅元素和氧元素的高分子聚合物。
干法刻蚀是一种动态的平衡过程，刻蚀气体与BARC407和第二层间介质404发生反应沉积polymer的同时，也会轰击和腐蚀去除polymer，干法刻蚀的结果取决于腐蚀速率和沉积速率的比值；本步骤中，为了更好地控制沟槽的形状，干法刻蚀过程中不对刻蚀气体形成的刻蚀气体束流施加偏压，使干法刻蚀表现出各向异性的刻蚀速率。具体地：通入刻蚀气体束流的方向与通孔406的方向一致，在刻蚀气体束流的方向上，polymer的腐蚀速率大于polymer的沉积速率，表现为第二层间介质404上沟槽410深度的增加；在垂直于刻蚀气体束流的方向上，polymer的腐蚀速率小于polymer的沉积速率，表现为polymer附着在沟槽410下方的通孔406侧壁上，成为聚合物侧墙(polymer fence)，达到阻止沟槽410宽度大于第二光刻图案定义的宽度的目的。
步骤305、第三刻蚀去除polymer fence，图4e为现有技术中金属互连方法的步骤305的剖面结构示意图；
本步骤中，第三刻蚀是等离子刻蚀或反应离子刻蚀的干法刻蚀，采用的刻蚀气体是二氧化碳(CO2)；在通入刻蚀气体的同时还可以加入辅助气体，所述辅助气体是四氟化碳(CF4)或化学式为CxFy的同时含有碳元素和氟元素的气体，其中，x和y均为大于等于1的整数；通入的二氧化碳刻蚀气体与polymer fence中的碳元素和氢元素发生反应，采用二氧化碳作为刻蚀气体的优点在于，二氧化碳会先与polymer fence中的碳元素反应，从而降低与low-k ILD的二氧化硅中掺杂碳原子的反应速率，最大限度地防止low-k ILD的介电系数升高，减小low-k ILD的损伤；辅助气体与polymer fence中的硅元素发生反应，进一步增大反应去除polymer fence的速率。
本步骤中，等离子刻蚀或反应离子刻蚀的激励电场频率的范围是13～200兆赫兹；刻蚀气体所加偏压的功率范围是100～800瓦特。采用上述激励电场频率和刻蚀气体加偏压的功率范围可以使刻蚀气体束流的刻蚀速率表现为各向同性，均匀地去除附着在通孔406和沟槽410侧壁上的polymer fence。
步骤306、灰化剥离光刻胶和过刻蚀去除残留的氮化硅层403(LinerRemove，LRM)，露出第一金属层402，图4f为现有技术中金属互连方法的步骤306的剖面结构示意图。
本步骤中，灰化过程是在反应腔中进行的第一干法刻蚀，所用的刻蚀气体是氧气(O2)，氧气主要与PR发生化学反应，在去除PR的同时，残留在通孔406中的BRC也会反应去除。LRM是在反应腔中进行的第二干法刻蚀，在残留的氮化硅层403被去除之后，露出第一金属层表面。
由于步骤305已经去除了polymer fence，本步骤的灰化和LRM过程中不会有polymer掉落在第一金属层表面。
步骤307、去除残留BARC407和LTO408后，在通孔406和沟槽410中填充金属铜，化学机械研磨(CMP)金属铜形成金属线路412，图4g为现有技术中金属互连方法的步骤307的剖面结构示意图。
本步骤为现有技术，不再赘述。
至此，本发明采用大马士革工艺的金属互连线制造完成。
本发明提供了一种金属互连方法，该方法在灰化和LRM步骤之前通过一次干法刻蚀去除polymer fence，避免灰化去除光刻胶和BRC以及过刻蚀去除残留氮化硅层的过程中polymer fence掉落在第一金属层表面，进而在后续填充金属铜步骤后，保证通孔中的金属铜与第一金属层的界面之间的良好接触，降低通孔和第一金属层之间开路造成的半导体器件失效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (5)
1.一种金属互连方法，在具有第一金属层的第一层间介质上依次沉积氮化硅和第二层间介质后，以所述氮化硅为刻蚀停止层，在所述第二层间介质中第一刻蚀形成通孔，其特征在于，该方法还包括：
在所述通孔中和所述第二层间介质上涂覆底部抗反射涂层；
在所述底部抗反射涂层上沉积低温氧化硅层；
光刻后在所述低温氧化硅层上形成的第二光刻图案，以所述第二光刻图案为掩膜依次第二刻蚀所述低温氧化硅层、所述底部抗反射涂层和所述第二层间介质，在所述第二层间介质中形成沟槽，在所述沟槽下方的通孔侧壁上形成聚合物侧墙；
第三刻蚀去除所述聚合物侧墙；
灰化去除所述光刻图案和残留在所述通孔中的抗反射涂层；
过刻蚀去除残留的氮化硅层，露出所述第一金属层；
在所述通孔和所述沟槽中填充金属铜后，化学机械研磨所述金属铜形成金属线路。
2.根据权利要求1所述的方法，其特征在于，所述第三刻蚀是等离子刻蚀或反应离子刻蚀的干法刻蚀。
3.根据权利要求1所述的方法，其特征在于，所述第三刻蚀的刻蚀气体是二氧化碳。
4.根据权利要求3所述的方法，其特征在于，所述第三刻蚀的辅助气体是四氟甲烷。
5.根据权利要求1所述的方法，其特征在于，所述第三刻蚀的激励电场频率范围是13～200兆赫兹，同时所述第三刻蚀的偏压功率范围是100～800瓦特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010507012.5A CN102446812B (zh) | 2010-10-14 | 2010-10-14 | 一种金属互连方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010507012.5A CN102446812B (zh) | 2010-10-14 | 2010-10-14 | 一种金属互连方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446812A true CN102446812A (zh) | 2012-05-09 |
| CN102446812B CN102446812B (zh) | 2014-06-04 |
Family
ID=46009193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010507012.5A Active CN102446812B (zh) | 2010-10-14 | 2010-10-14 | 一种金属互连方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446812B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108831857A (zh) * | 2018-06-13 | 2018-11-16 | 上海华力微电子有限公司 | 一种双大马士革结构的制作方法 |
| CN109216265A (zh) * | 2018-08-31 | 2019-01-15 | 上海华力微电子有限公司 | 一种形成金属扩散阻挡层的方法 |
| CN109962022A (zh) * | 2019-04-03 | 2019-07-02 | 武汉新芯集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661083A (en) * | 1996-01-30 | 1997-08-26 | Integrated Device Technology, Inc. | Method for via formation with reduced contact resistance |
| CN101393842A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| US20090197404A1 (en) * | 2007-12-18 | 2009-08-06 | Byung Chun Yang | High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability |
| CN101840857A (zh) * | 2009-03-20 | 2010-09-22 | 中芯国际集成电路制造(上海)有限公司 | 形成沟槽及双镶嵌结构的方法 |
-
2010
- 2010-10-14 CN CN201010507012.5A patent/CN102446812B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661083A (en) * | 1996-01-30 | 1997-08-26 | Integrated Device Technology, Inc. | Method for via formation with reduced contact resistance |
| CN101393842A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| US20090197404A1 (en) * | 2007-12-18 | 2009-08-06 | Byung Chun Yang | High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability |
| CN101840857A (zh) * | 2009-03-20 | 2010-09-22 | 中芯国际集成电路制造(上海)有限公司 | 形成沟槽及双镶嵌结构的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108831857A (zh) * | 2018-06-13 | 2018-11-16 | 上海华力微电子有限公司 | 一种双大马士革结构的制作方法 |
| CN109216265A (zh) * | 2018-08-31 | 2019-01-15 | 上海华力微电子有限公司 | 一种形成金属扩散阻挡层的方法 |
| CN109216265B (zh) * | 2018-08-31 | 2021-07-27 | 上海华力微电子有限公司 | 一种形成金属扩散阻挡层的方法 |
| CN109962022A (zh) * | 2019-04-03 | 2019-07-02 | 武汉新芯集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446812B (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861347B2 (en) | Method for forming metal wiring layer of semiconductor device | |
| JP5925546B2 (ja) | 半導体装置の製造方法 | |
| JP2005026659A (ja) | フラッシュ素子のビットライン形成方法 | |
| US20040203223A1 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| US20140242792A1 (en) | Method for Forming Semiconductor Device | |
| US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
| JP2006179853A (ja) | 半導体素子のキャパシタストレージノードの形成方法 | |
| US6815331B2 (en) | Method for forming metal wiring layer of semiconductor device | |
| US6255226B1 (en) | Optimized metal etch process to enable the use of aluminum plugs | |
| CN102446812B (zh) | 一种金属互连方法 | |
| CN101764081B (zh) | 连接孔的制造方法 | |
| KR100529676B1 (ko) | 듀얼 다마신 패턴을 형성하는 방법 | |
| CN102222640B (zh) | 通孔形成方法 | |
| CN102299097B (zh) | 一种金属连线刻蚀方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| CN101494191B (zh) | 一种双镶嵌结构的制造方法 | |
| CN114446931A (zh) | 具有空气间隙的晶体管结构及其制作方法 | |
| KR101029384B1 (ko) | 집적 회로의 컨택 사이즈들의 사이즈를 정함으로써 멀티레벨 컨택들을 제조하는 방법 | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| KR100679827B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100243279B1 (ko) | 금속배선의 층간절연막 형성방법 | |
| KR100511128B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN103094136B (zh) | 半导体器件的形成方法 | |
| KR100548564B1 (ko) | 비트 라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121119 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121119 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |