JP4391060B2 - 集積回路メモリ素子及びその製造方法 - Google Patents
集積回路メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP4391060B2 JP4391060B2 JP2002158003A JP2002158003A JP4391060B2 JP 4391060 B2 JP4391060 B2 JP 4391060B2 JP 2002158003 A JP2002158003 A JP 2002158003A JP 2002158003 A JP2002158003 A JP 2002158003A JP 4391060 B2 JP4391060 B2 JP 4391060B2
- Authority
- JP
- Japan
- Prior art keywords
- storage node
- contact plug
- bit line
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積回路メモリ素子及びその製造方法に係り、より具体的にはキャパシタを高めなくてもキャパシタンスを増大させうる集積回路メモリ素子及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子が高集積化するにつれて単位セルが占める面積が減少している。一方、ＤＲＡＭの駆動能力はキャパシタのキャパシタンスにより決定されるので、キャパシタが占める面積の減少にもかかわらずキャパシタンスを増加させるための多様な努力が続いている。このような努力の一環として、キャパシタの有効面積を増加させるために、キャパシタを凹面状、シリンダー状、ピン状または箱状のように立体的に形成している。
【０００３】
ここで、一般の凹面状ストレージノード電極を持つ集積回路メモリ素子の製造方法について図１Ａないし図１Ｃを参照して説明する。各図面のｘ方向に表示された図面はワードラインと平行した方向に切断した断面図であり、ｙ方向に表示された図面はビットラインと平行した方向に切断した断面図である。
【０００４】
まず、図１Ａを参照して、素子分離膜１１が適当に形成された半導体基板１０の上部にワードライン構造物１５を公知の方法で形成する。ここで、ワードライン構造物１５はゲート絶縁膜１２、ゲート絶縁膜１２の上部のゲート電極１３及びゲート電極の上部及び側部を取り囲む絶縁物１４より構成される。ワードライン構造物１５の両側の半導体基板１０の上部には自己整列方式でコンタクトプラグ１６を形成した後、コンタクトプラグ１６が形成された半導体基板１０の結果物の上部に第１層間絶縁膜１７を形成する。
【０００５】
次に、コンタクトプラグ１６及び第１層間絶縁膜１７の上部に第２層間絶縁膜１８を形成する。次いで、コンタクトプラグ１６のうち選択される部分が露出されるように第２層間絶縁膜１８をエッチングする。その後の、露出されたコンタクトプラグ（図示せず）とコンタクトされるように、第２層間絶縁膜１８の上部にビットライン構造物２１を形成する。ここで、ビットライン構造物２１は実質的なビットライン１９と、ビットライン１９の上面及び側面を取り囲んでいる絶縁物２０とを含む。ビットライン構造物２１が形成された半導体基板１０の結果物の上に第３層間絶縁膜２２及びエッチング阻止層２３を順次形成する。
【０００６】
図１Ｂを参照して、選択されたコンタクトプラグ１６が露出されるようにエッチング阻止層２３及び第３層間絶縁膜２２の所定部分をエッチングして、ストレージノードコンタクトホール２４を形成する。その後、ストレージノードコンタクトホール２４内にストレージノードコンタクトプラグ２５を公知の方法で形成する。
【０００７】
その後、図１Ｃに示されたように、露出されたストレージノードコンタクトプラグ２５とコンタクトされるように、公知の方法でストレージノード電極２６を形成する。その後、ストレージノード電極２６表面に誘電体膜２７を蒸着した後、誘電体膜２７が形成された半導体基板１０の上部にプレート電極２８を形成する。
【０００８】
しかし、従来の集積回路メモリ素子は次のような問題点がある。
【０００９】
まず、メモリ素子の集積度が増加するにつれて、配線のピッチサイズはこれに比例して減少している。特に、配線のピッチサイズが０.２１μｍ以下に減少すれば、単位セル当たりキャパシタンスが２５ｆＦ以上確保されねばならないが、このようなキャパシタンスを確保するためには、ストレージノード電極の高さが最小１０,０００Å以上にならなければならない。
【００１０】
このように、高いキャパシタンスを得るために、ストレージノード電極２６の高さを高めれば、セル領域のアスペクト比が大きく増加するだけでなく、キャパシタが形成されるセル領域と他に回路素子が形成される周辺領域との間に大きい段差が生じる。合わせて、このようなストレージノード電極に少しの物理的な衝撃が加われば、キャパシタ（ストレージノード電極）が傾いたり破損されてマルチビットフェール（ｍｕｌｔｉ ｂｉｔ ｆａｉｌ）を誘発したり、隣接するキャパシタの上部が接触して２ビットフェール（ｔｗｉｎ ｂｉｔ ｆａｉｌ）を誘発したりする。これにより、高いキャパシタンスを確保するためにストレージノード電極を高め続けるには限界がある。
【００１１】
【発明が解決しようとする課題】
したがって、本発明が解決しようとする技術的課題は、キャパシタを高めなくてもストレージキャパシタンスを向上させうる集積回路メモリ素子及びその製造方法を提供することである。
【００１２】
また、本発明が解決しようとする他の技術的課題は、ストレージノード電極間のブリッジ発生を防止しつつ素子特性を改善させうる集積回路メモリ素子を提供することである。
【００１３】
また、本発明が解決しようとするまた他の技術的課題は、前記集積回路メモリ素子の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の目的と共に他の目的及び新規の特徴は、本明細書の記載及び添付図面によって明らかになる。
【００１５】
本願で開示された発明のうち、代表的特徴の概要を簡単に説明すれば次の通りである。
【００１６】
まず、本発明の一実施形態による集積回路メモリ素子は、半導体基板と、前記半導体基板の所定部分に形成される多数のワードライン構造物と、隣接するワードライン構造物間に各々介在されるワードラインコンタクトプラグと、前記ワードラインコンタクトプラグのうちいずれか一つと電気的にコンタクトされるストレージノードコンタクトプラグと、前記ストレージノードコンタクトプラグ間に延びるプレート電極とを含む。ここで、前記プレート電極は前記ストレージノードコンタクトプラグの下部領域間に延びる。
【００１７】
また、本発明の他の実施形態による集積回路メモリ素子は、半導体基板の所定部分に多数のワードライン構造物が配列されている。このようなワードライン構造物のうち隣接したワードライン間にコンタクトプラグが埋め込まれている。コンタクトプラグのうち選択されるコンタクトプラグとコンタクトされるように多数のビットライン構造物が配列され、コンタクトプラグ間及び、選択されていないコンタクトプラグとビットライン構造物との間に層間絶縁膜が介在されている。また、コンタクトプラグのうち、ビットライン構造物とコンタクトされていない残りのコンタクトプラグとコンタクトされるようにストレージノードコンタクトプラグが形成されている。このようなストレージノードコンタクトプラグの上部にストレージノード電極が形成されている。ストレージノードコンタクトプラグ表面及びストレージノード電極の表面に誘電体膜が蒸着されており、誘電体膜表面にプレート電極が形成されている。この時、ストレージノードコンタクトプラグは一定高さだけはビットライン構造物間に挟まれて支持されている。
【００１８】
ここで、ワードライン構造物はゲート電極と、ゲート電極と基板との間を絶縁させるゲート絶縁膜及び前記ゲート電極の上部及び側部を取り囲む絶縁物とを含む。また、ビットライン構造物はビットラインと前記ビットラインの上部及び側部を取り囲む絶縁物とを含む。
【００１９】
また、本発明の他の実施形態による集積回路メモリ素子の製造方法は次の通りである。活性領域が形成された半導体基板上に多数のワードライン構造物を形成する。次に、前記隣接するワードライン間に介在されるワードラインコンタクトプラグを形成する。それから、前記ワードラインコンタクトプラグのうちいずれか一つと電気的にコンタクトされるストレージノードコンタクトプラグを形成し、前記ストレージノードコンタクトプラグ間に延びるようにプレート電極を形成する。
【００２０】
また、本発明の他の実施形態による集積回路メモリ素子の製造方法は次の通りである。先ず、活性領域が限定された半導体基板上の所定部分にワードライン構造物を形成した後、活性領域上のワードライン構造物間にコンタクトプラグを形成する。次いで、コンタクトプラグが形成された半導体基板上に絶縁膜を形成し、前記コンタクトプラグのうち選択されたコンタクトプラグと所定部分コンタクトされるように絶縁膜の上部にビットライン構造物を形成する。次いで、ビットライン構造物の上部に層間絶縁膜を蒸着した後、層間絶縁膜の上部にエッチング阻止層を形成する。その後、コンタクトプラグのうち前記ビットライン構造物とコンタクトされていない残りのコンタクトプラグが露出されるように層間絶縁膜及びエッチング阻止層の所定部分をエッチングして、ストレージノードコンタクトホールを形成する。次いで、ストレージノードコンタクトホール内部が充填されるようにストレージノードコンタクトプラグを形成し、ストレージノードコンタクトプラグとコンタクトされるようにストレージノード電極を形成する。次に、残留するエッチング阻止層及びストレージノードコンタクトプラグの両側の層間絶縁膜を選択的に除去する。次に、露出されたストレージノードコンタクトプラグ及びストレージノード電極の表面に誘電体膜を形成し、誘電体膜の上部にプレート電極を形成する。
【００２１】
ここで、ワードライン構造物は、半導体基板上にゲート絶縁膜、導電層及びハードマスク膜を形成した後、ハードマスク膜と導電層及びゲート絶縁膜を所定大きさにパターニングする。次いで、パターニングされたハードマスク膜と導電層及びゲート絶縁膜側壁に絶縁スペーサを形成する。
【００２２】
活性領域上のワードライン構造物間にコンタクトプラグを形成する段階は次の通りである。先ず、ワードラインが形成された半導体基板結果物の上部にコンタクトプラグ絶縁用酸化膜を蒸着する。次いで、活性領域が露出されるようにコンタクトプラグ絶縁用酸化膜を所定部分エッチングした後、露出されたワードライン構造物間の活性領域にコンタクトプラグを形成する。
【００２３】
また、ビットライン構造物は、前記第２絶縁膜の上部に前記導電層と、層間絶縁膜とエッチング選択比が相異なる物質でビットライン絶縁膜を形成した後、ビットライン絶縁膜及び導電層を所定部分パターニングする。次いで、パターニングされたビットライン絶縁膜及び導電層側壁に、前記層間絶縁膜とエッチング選択比が相異なる物質よりなるスペーサを形成する。
【００２４】
また、ストレージノードコンタクトプラグは、ストレージノードコンタクトホールが十分に埋め込まれるように、前記層間絶縁膜の上部に導電層を形成した後、導電層を前記エッチング阻止層が露出されるまで化学的機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：以下ＣＭＰ）して、導電層をストレージノードコンタクトホール内部に埋め込むことによって形成される。
【００２５】
前記エッチング阻止層はＳｉＮまたはＳｉＯＮ膜よりなり、残留するエッチング阻止層はストレージノード電極及びストレージノードコンタクトプラグには影響がないように、選択的に湿式エッチング方式によって除去できる。
【００２６】
また、ストレージノードコンタクトプラグ間の層間絶縁膜は前記ストレージノード電極及びストレージノードコンタクトプラグには影響がないように、選択的に湿式エッチング方式によって除去できる。
【００２７】
本発明によれば、ストレージノード電極及びストレージノードコンタクトプラグより構成される下部電極間のエッチング阻止層及び層間絶縁膜を選択的に除去する。その後、露出された下部電極の表面に誘電体膜を形成した後、プレート電極を形成する。
【００２８】
【発明の実施の形態】
以下、添付した図面に基づいて、本発明の望ましい実施形態を説明する。しかし、本発明の実施形態を多様な形態に変形でき、本発明の範囲が後述する実施形態により限定されることと解析されてはならない。本発明の実施形態は当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状などはより明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。また、ある層が他の層または半導体基板の“上”にあると記載される場合に、ある層は前記他の層または半導体基板に直接接触して存在することもあり、または、その間に第３の層が介在されることもある。
【００２９】
図２Ａないし図２Ｄは本発明の望ましい実施形態を説明するための各工程別断面図である。各図面でｘ方向に表示された図面はワードラインと平行した方向に切断した断面図であり、ｙ方向に表示された図面はビットラインと平行した方向に切断した断面図である。
【００３０】
まず、図２Ａを参照して、例えば、導電性があるシリコンよりなる半導体基板１００の適当な所に素子分離膜１０２を形成して活性領域を限定する。この時、本実施形態の素子分離膜１０２としてはＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）方式の素子分離膜を利用できる。活性領域が限定された半導体基板１００の上部に多数のワードライン構造物１０８を形成する。ここで、ワードライン構造物１０８はゲート絶縁膜１０４、ゲート絶縁膜１０５の上部のゲート電極１０５及びゲート電極１０５のの上部及び側部を取り囲む絶縁物１０６より構成される。このようなワードライン構造物１０８は次のような方式で形成する。半導体基板１００の上部にゲート絶縁膜１０４とゲート電極用導電層及びハードマスク膜を順次積層した後、ワードラインの形態にパターニングする。その後、パターニングされたハードマスク膜、ゲート電極用物質及びゲート絶縁膜１０４の両側壁にスペーサを形成する。ここで、パターニングされたゲート電極用物質がゲート電極１０５になり、ハードマスク膜及びスペーサはゲート電極１０５の上部及び側部を取り囲む絶縁物１０６になる。この時、絶縁物１０６は以後コンタクトプラグ形成時に自己整列方式で形成されるように、層間絶縁膜材料のシリコン酸化膜とはエッチング選択比が相異なるシリコン窒化膜系列（ＳｉＮまたはＳｉＯＮ）の物質で形成されうる。ワードライン構造物１０８の両側の活性領域に不純物をドーピングしてソース、ドレーン領域（図示せず）を形成する。その後、ワードライン構造物１０８が形成された半導体基板１００の上部に第１層間絶縁膜１１２を蒸着する。ここで、第１層間絶縁膜１１２としてはシリコン酸化膜系列の絶縁膜が使われ、ワードライン構造物１０８間の空間が十分に埋め込まれる程の厚さに蒸着する。その後、セル領域の活性領域が露出されるように第１層間絶縁膜１１２を所定部分をエッチングする。
【００３１】
次に、プラグ用導電層、例えば、ドーピングされたポリシリコン膜を露出されたワードライン構造物１０８間の空間が十分に埋め込まれるように蒸着した後、ワードライン構造物１０８の表面が露出されるようにＣＭＰして隣接するワードライン構造物１０８間にコンタクトプラグ１１０を形成する。
【００３２】
第１層間絶縁膜１１２及びコンタクトプラグ１１０の上部に第２層間絶縁膜１１４を形成する。この時、第２層間絶縁膜１１４としてはシリコン酸化膜系列またはシリコン窒化膜系列の絶縁膜が使われうる。
【００３３】
引続き、コンタクトプラグ１１０のうち選択された部分、すなわち、ドレーン領域とコンタクトされたコンタクトプラグ（図示せず）とが露出されるように第２層間絶縁膜１１４の所定部分をエッチングした後、露出されたコンタクトプラグとコンタクトされるようにビットライン構造物１１８を形成する。この時、ビットライン構造物１１８はビットライン１１６と、ビットライン１１６の上面及び側面を取り囲んでいる絶縁物１１７とを含む。この時、ビットライン１１６を取り囲む絶縁物１１７も、第１層間絶縁膜１１２を構成するシリコン酸化膜とはエッチング選択比が相異なるシリコン窒化膜などの物質で形成される。このようなビットライン構造物は次のように形成される。まず、第２層間絶縁膜の上部に導電層及びエッチング阻止用絶縁膜を順次積層する。その後、エッチング阻止用絶縁膜及び導電層を所定形態にパターニングした後、パターニングされたエッチング阻止用絶縁膜及び導電層の側壁にエッチング阻止用絶縁物よりなるスペーサを形成する。ここで、パターニングされた導電層はビットライン１１６になり、エッチング阻止用絶縁膜及びスペーサはビットライン１１６を取り囲んでいる絶縁物１１７になる。ビットライン構造物１１８が形成された半導体基板１００の結果物の上部に第３層間絶縁膜１２０及びエッチング阻止層１２２を順次形成する。この時、第３層間絶縁膜１２０は第１層間絶縁膜１１２と同じくシリコン酸化膜系列の絶縁膜で形成され、エッチング阻止層１２２はシリコン酸化膜系列の絶縁膜とエッチング選択比が相異なる物質、例えば、シリコン窒化膜またはシリコン窒酸化膜で形成される。
【００３４】
その後、図２Ｂを参照して、以後形成されるキャパシタと電気的にコンタクトされるコンタクトプラグ１１０が露出されるようにエッチング阻止層１２２及び層間絶縁膜１２０、１１４の所定部分をエッチングしてストレージノードコンタクトホールｓｔを形成する。この時、エッチング阻止層１２２はストレージノードコンタクトホールｓｔの形成時、誤整列を防止する役割をする。その後、ストレージノードコンタクトホールｓｔが十分に埋め込まれるように、半導体基板１００の上部に導電層を蒸着した後、この導電層をＣＭＰして、ストレージノードコンタクトホールｓｔ内にストレージノードコンタクトプラグ１２４を形成する。その後、ストレージノードコンタクトプラグ１２４とコンタクトされるように公知の方法でシリンダー形態のストレージノード電極１２６を形成する。以下、ストレージノードコンタクトプラグ１２４及びストレージノード電極１２６を含む媒体を下部電極１２８と称する。ここで、隣接する下部電極１２８間には第２層間絶縁膜１１４、第３層間絶縁膜１２０及びエッチング阻止層１２２が存在する。
【００３５】
図２Ｃを参照して、下部電極１２８、すなわち、ストレージノード電極１２６とストレージノードコンタクトプラグ１２４との間に存在するエッチング阻止層１２２（図２Ｂ参照）を公知のシリコン窒化膜除去方式で選択的に除去する。望ましくは、下部電極１２８に影響を及ぼさないように湿式エッチング方式で除去する。この時、エッチング阻止層１２２を構成する物質は第３層間絶縁膜１２４を構成するシリコン酸化膜とはエッチング選択比が相異なるので、エッチング阻止層１２２だけ選択的に除去される。その後、下部電極１２８間の第３層間絶縁膜１２４を除去する。同様に、下部電極１２８の影響なしに第３層間絶縁膜１２４が選択的に除去されるように、第３層間絶縁膜１２４を湿式エッチングする。このように下部電極１２８間のエッチング阻止層１２２及び第３層間絶縁膜１２０の除去によって下部電極１２８間には所定の空間が与えられ、ストレージノード電極１２６はもとより、ストレージノードコンタクトプラグ１２４の側壁部が一部露出される。この時、ストレージノードコンタクトプラグ１２４の一定深さだけビットライン構造物１１８間に介在され、ビットライン構造物１１８によってストレージノードコンタクトプラグ１２４が支持される。
【００３６】
次に、図２Ｄに示されたように、露出された下部電極１２８、すなわち、ストレージノード電極１２６及びストレージノードコンタクトプラグ１２４の表面に誘電体膜１３０を蒸着する。この時、誘電体膜１３０としてはＮＯ（ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）膜またはタンタル酸化膜などが利用される。その後、誘電体膜１３０が形成された半導体基板１００の上部にプレート電極１３２を形成してキャパシタを完成する。
【００３７】
この時、誘電体膜１３０がストレージノード電極１２６だけでなくストレージノードコンタクトプラグ１２４の側壁面にも被覆されるので、下部電極１２８の表面積は実質的に増加する。これにより、下部電極１２８の高さが従来と同一であってもキャパシタンスはかなり増大する。合わせて、キャパシタの高さを高めなくてもキャパシタンスを向上させうるので、セル領域のアスペクト比はもとより、セル領域と周辺領域との段差も緩和される。
【００３８】
【発明の効果】
以上述べたように、本発明によれば、ストレージノード電極及びストレージノードコンタクトプラグより構成される下部電極間のエッチング阻止層及び層間絶縁膜を選択的に除去する。その後、露出された下部電極の表面に誘電体膜を形成した後、プレート電極を形成する。
【００３９】
これにより、誘電体膜がストレージノード電極はもとより、ストレージノードコンタクトプラグの側壁面にまで形成されるので、結果的に下部電極の表面積が増大する。したがって、ストレージノード電極の高さを高めなくても高いキャパシタンスを確保でき、セル領域のアスペクト比及びセル領域と周辺領域との段差を縮められる。
【００４０】
また、下部電極間の層間絶縁膜の除去時にブリッジの原因であるエッチング阻止層を同時に除去することによって下部電極間のブリッジ問題を解決できる。合わせて、エッチング阻止層が除去されることによってストレスが大きく減少し、脱気を容易に行えるので、素子特性を向上させうる。
【００４１】
その他、本発明の要旨を抜け出さない範囲で多様に変更実施できる。
【図面の簡単な説明】
【図１Ａ】 従来の集積回路メモリ素子の製造方法を説明するため断面図であって、最初の段階を示す図である。
【図１Ｂ】 図１Ａの次の段階を示す図である。
【図１Ｃ】 図１Ｂの次の段階を示す図である。
【図２Ａ】 本発明の実施形態による集積回路メモリ素子及びその製造方法を説明するための断面図であって、最初の段階を示す図である。
【図２Ｂ】 図２Ａの次の段階を示す図である。
【図２Ｃ】 図２Ｂの次の段階を示す図である。
【図２Ｄ】 図２Ｃの次の段階を示す図である。
【符号の説明】
１００ 半導体基板
１０２ 素子分離膜
１０８ ワードライン構造物
１１０ コンタクトプラグ
１１２ 第１層間絶縁膜
１１４ 第２層間絶縁膜
１１８ ビットライン構造物
１２４ ストレージノードコンタクトプラグ
１２６ ストレージノード電極
１２８ 下部電極
１３０ 誘電体膜
１３２ プレート電極
【発明の属する技術分野】
本発明は集積回路メモリ素子及びその製造方法に係り、より具体的にはキャパシタを高めなくてもキャパシタンスを増大させうる集積回路メモリ素子及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子が高集積化するにつれて単位セルが占める面積が減少している。一方、ＤＲＡＭの駆動能力はキャパシタのキャパシタンスにより決定されるので、キャパシタが占める面積の減少にもかかわらずキャパシタンスを増加させるための多様な努力が続いている。このような努力の一環として、キャパシタの有効面積を増加させるために、キャパシタを凹面状、シリンダー状、ピン状または箱状のように立体的に形成している。
【０００３】
ここで、一般の凹面状ストレージノード電極を持つ集積回路メモリ素子の製造方法について図１Ａないし図１Ｃを参照して説明する。各図面のｘ方向に表示された図面はワードラインと平行した方向に切断した断面図であり、ｙ方向に表示された図面はビットラインと平行した方向に切断した断面図である。
【０００４】
まず、図１Ａを参照して、素子分離膜１１が適当に形成された半導体基板１０の上部にワードライン構造物１５を公知の方法で形成する。ここで、ワードライン構造物１５はゲート絶縁膜１２、ゲート絶縁膜１２の上部のゲート電極１３及びゲート電極の上部及び側部を取り囲む絶縁物１４より構成される。ワードライン構造物１５の両側の半導体基板１０の上部には自己整列方式でコンタクトプラグ１６を形成した後、コンタクトプラグ１６が形成された半導体基板１０の結果物の上部に第１層間絶縁膜１７を形成する。
【０００５】
次に、コンタクトプラグ１６及び第１層間絶縁膜１７の上部に第２層間絶縁膜１８を形成する。次いで、コンタクトプラグ１６のうち選択される部分が露出されるように第２層間絶縁膜１８をエッチングする。その後の、露出されたコンタクトプラグ（図示せず）とコンタクトされるように、第２層間絶縁膜１８の上部にビットライン構造物２１を形成する。ここで、ビットライン構造物２１は実質的なビットライン１９と、ビットライン１９の上面及び側面を取り囲んでいる絶縁物２０とを含む。ビットライン構造物２１が形成された半導体基板１０の結果物の上に第３層間絶縁膜２２及びエッチング阻止層２３を順次形成する。
【０００６】
図１Ｂを参照して、選択されたコンタクトプラグ１６が露出されるようにエッチング阻止層２３及び第３層間絶縁膜２２の所定部分をエッチングして、ストレージノードコンタクトホール２４を形成する。その後、ストレージノードコンタクトホール２４内にストレージノードコンタクトプラグ２５を公知の方法で形成する。
【０００７】
その後、図１Ｃに示されたように、露出されたストレージノードコンタクトプラグ２５とコンタクトされるように、公知の方法でストレージノード電極２６を形成する。その後、ストレージノード電極２６表面に誘電体膜２７を蒸着した後、誘電体膜２７が形成された半導体基板１０の上部にプレート電極２８を形成する。
【０００８】
しかし、従来の集積回路メモリ素子は次のような問題点がある。
【０００９】
まず、メモリ素子の集積度が増加するにつれて、配線のピッチサイズはこれに比例して減少している。特に、配線のピッチサイズが０.２１μｍ以下に減少すれば、単位セル当たりキャパシタンスが２５ｆＦ以上確保されねばならないが、このようなキャパシタンスを確保するためには、ストレージノード電極の高さが最小１０,０００Å以上にならなければならない。
【００１０】
このように、高いキャパシタンスを得るために、ストレージノード電極２６の高さを高めれば、セル領域のアスペクト比が大きく増加するだけでなく、キャパシタが形成されるセル領域と他に回路素子が形成される周辺領域との間に大きい段差が生じる。合わせて、このようなストレージノード電極に少しの物理的な衝撃が加われば、キャパシタ（ストレージノード電極）が傾いたり破損されてマルチビットフェール（ｍｕｌｔｉ ｂｉｔ ｆａｉｌ）を誘発したり、隣接するキャパシタの上部が接触して２ビットフェール（ｔｗｉｎ ｂｉｔ ｆａｉｌ）を誘発したりする。これにより、高いキャパシタンスを確保するためにストレージノード電極を高め続けるには限界がある。
【００１１】
【発明が解決しようとする課題】
したがって、本発明が解決しようとする技術的課題は、キャパシタを高めなくてもストレージキャパシタンスを向上させうる集積回路メモリ素子及びその製造方法を提供することである。
【００１２】
また、本発明が解決しようとする他の技術的課題は、ストレージノード電極間のブリッジ発生を防止しつつ素子特性を改善させうる集積回路メモリ素子を提供することである。
【００１３】
また、本発明が解決しようとするまた他の技術的課題は、前記集積回路メモリ素子の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の目的と共に他の目的及び新規の特徴は、本明細書の記載及び添付図面によって明らかになる。
【００１５】
本願で開示された発明のうち、代表的特徴の概要を簡単に説明すれば次の通りである。
【００１６】
まず、本発明の一実施形態による集積回路メモリ素子は、半導体基板と、前記半導体基板の所定部分に形成される多数のワードライン構造物と、隣接するワードライン構造物間に各々介在されるワードラインコンタクトプラグと、前記ワードラインコンタクトプラグのうちいずれか一つと電気的にコンタクトされるストレージノードコンタクトプラグと、前記ストレージノードコンタクトプラグ間に延びるプレート電極とを含む。ここで、前記プレート電極は前記ストレージノードコンタクトプラグの下部領域間に延びる。
【００１７】
また、本発明の他の実施形態による集積回路メモリ素子は、半導体基板の所定部分に多数のワードライン構造物が配列されている。このようなワードライン構造物のうち隣接したワードライン間にコンタクトプラグが埋め込まれている。コンタクトプラグのうち選択されるコンタクトプラグとコンタクトされるように多数のビットライン構造物が配列され、コンタクトプラグ間及び、選択されていないコンタクトプラグとビットライン構造物との間に層間絶縁膜が介在されている。また、コンタクトプラグのうち、ビットライン構造物とコンタクトされていない残りのコンタクトプラグとコンタクトされるようにストレージノードコンタクトプラグが形成されている。このようなストレージノードコンタクトプラグの上部にストレージノード電極が形成されている。ストレージノードコンタクトプラグ表面及びストレージノード電極の表面に誘電体膜が蒸着されており、誘電体膜表面にプレート電極が形成されている。この時、ストレージノードコンタクトプラグは一定高さだけはビットライン構造物間に挟まれて支持されている。
【００１８】
ここで、ワードライン構造物はゲート電極と、ゲート電極と基板との間を絶縁させるゲート絶縁膜及び前記ゲート電極の上部及び側部を取り囲む絶縁物とを含む。また、ビットライン構造物はビットラインと前記ビットラインの上部及び側部を取り囲む絶縁物とを含む。
【００１９】
また、本発明の他の実施形態による集積回路メモリ素子の製造方法は次の通りである。活性領域が形成された半導体基板上に多数のワードライン構造物を形成する。次に、前記隣接するワードライン間に介在されるワードラインコンタクトプラグを形成する。それから、前記ワードラインコンタクトプラグのうちいずれか一つと電気的にコンタクトされるストレージノードコンタクトプラグを形成し、前記ストレージノードコンタクトプラグ間に延びるようにプレート電極を形成する。
【００２０】
また、本発明の他の実施形態による集積回路メモリ素子の製造方法は次の通りである。先ず、活性領域が限定された半導体基板上の所定部分にワードライン構造物を形成した後、活性領域上のワードライン構造物間にコンタクトプラグを形成する。次いで、コンタクトプラグが形成された半導体基板上に絶縁膜を形成し、前記コンタクトプラグのうち選択されたコンタクトプラグと所定部分コンタクトされるように絶縁膜の上部にビットライン構造物を形成する。次いで、ビットライン構造物の上部に層間絶縁膜を蒸着した後、層間絶縁膜の上部にエッチング阻止層を形成する。その後、コンタクトプラグのうち前記ビットライン構造物とコンタクトされていない残りのコンタクトプラグが露出されるように層間絶縁膜及びエッチング阻止層の所定部分をエッチングして、ストレージノードコンタクトホールを形成する。次いで、ストレージノードコンタクトホール内部が充填されるようにストレージノードコンタクトプラグを形成し、ストレージノードコンタクトプラグとコンタクトされるようにストレージノード電極を形成する。次に、残留するエッチング阻止層及びストレージノードコンタクトプラグの両側の層間絶縁膜を選択的に除去する。次に、露出されたストレージノードコンタクトプラグ及びストレージノード電極の表面に誘電体膜を形成し、誘電体膜の上部にプレート電極を形成する。
【００２１】
ここで、ワードライン構造物は、半導体基板上にゲート絶縁膜、導電層及びハードマスク膜を形成した後、ハードマスク膜と導電層及びゲート絶縁膜を所定大きさにパターニングする。次いで、パターニングされたハードマスク膜と導電層及びゲート絶縁膜側壁に絶縁スペーサを形成する。
【００２２】
活性領域上のワードライン構造物間にコンタクトプラグを形成する段階は次の通りである。先ず、ワードラインが形成された半導体基板結果物の上部にコンタクトプラグ絶縁用酸化膜を蒸着する。次いで、活性領域が露出されるようにコンタクトプラグ絶縁用酸化膜を所定部分エッチングした後、露出されたワードライン構造物間の活性領域にコンタクトプラグを形成する。
【００２３】
また、ビットライン構造物は、前記第２絶縁膜の上部に前記導電層と、層間絶縁膜とエッチング選択比が相異なる物質でビットライン絶縁膜を形成した後、ビットライン絶縁膜及び導電層を所定部分パターニングする。次いで、パターニングされたビットライン絶縁膜及び導電層側壁に、前記層間絶縁膜とエッチング選択比が相異なる物質よりなるスペーサを形成する。
【００２４】
また、ストレージノードコンタクトプラグは、ストレージノードコンタクトホールが十分に埋め込まれるように、前記層間絶縁膜の上部に導電層を形成した後、導電層を前記エッチング阻止層が露出されるまで化学的機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：以下ＣＭＰ）して、導電層をストレージノードコンタクトホール内部に埋め込むことによって形成される。
【００２５】
前記エッチング阻止層はＳｉＮまたはＳｉＯＮ膜よりなり、残留するエッチング阻止層はストレージノード電極及びストレージノードコンタクトプラグには影響がないように、選択的に湿式エッチング方式によって除去できる。
【００２６】
また、ストレージノードコンタクトプラグ間の層間絶縁膜は前記ストレージノード電極及びストレージノードコンタクトプラグには影響がないように、選択的に湿式エッチング方式によって除去できる。
【００２７】
本発明によれば、ストレージノード電極及びストレージノードコンタクトプラグより構成される下部電極間のエッチング阻止層及び層間絶縁膜を選択的に除去する。その後、露出された下部電極の表面に誘電体膜を形成した後、プレート電極を形成する。
【００２８】
【発明の実施の形態】
以下、添付した図面に基づいて、本発明の望ましい実施形態を説明する。しかし、本発明の実施形態を多様な形態に変形でき、本発明の範囲が後述する実施形態により限定されることと解析されてはならない。本発明の実施形態は当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状などはより明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。また、ある層が他の層または半導体基板の“上”にあると記載される場合に、ある層は前記他の層または半導体基板に直接接触して存在することもあり、または、その間に第３の層が介在されることもある。
【００２９】
図２Ａないし図２Ｄは本発明の望ましい実施形態を説明するための各工程別断面図である。各図面でｘ方向に表示された図面はワードラインと平行した方向に切断した断面図であり、ｙ方向に表示された図面はビットラインと平行した方向に切断した断面図である。
【００３０】
まず、図２Ａを参照して、例えば、導電性があるシリコンよりなる半導体基板１００の適当な所に素子分離膜１０２を形成して活性領域を限定する。この時、本実施形態の素子分離膜１０２としてはＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）方式の素子分離膜を利用できる。活性領域が限定された半導体基板１００の上部に多数のワードライン構造物１０８を形成する。ここで、ワードライン構造物１０８はゲート絶縁膜１０４、ゲート絶縁膜１０５の上部のゲート電極１０５及びゲート電極１０５のの上部及び側部を取り囲む絶縁物１０６より構成される。このようなワードライン構造物１０８は次のような方式で形成する。半導体基板１００の上部にゲート絶縁膜１０４とゲート電極用導電層及びハードマスク膜を順次積層した後、ワードラインの形態にパターニングする。その後、パターニングされたハードマスク膜、ゲート電極用物質及びゲート絶縁膜１０４の両側壁にスペーサを形成する。ここで、パターニングされたゲート電極用物質がゲート電極１０５になり、ハードマスク膜及びスペーサはゲート電極１０５の上部及び側部を取り囲む絶縁物１０６になる。この時、絶縁物１０６は以後コンタクトプラグ形成時に自己整列方式で形成されるように、層間絶縁膜材料のシリコン酸化膜とはエッチング選択比が相異なるシリコン窒化膜系列（ＳｉＮまたはＳｉＯＮ）の物質で形成されうる。ワードライン構造物１０８の両側の活性領域に不純物をドーピングしてソース、ドレーン領域（図示せず）を形成する。その後、ワードライン構造物１０８が形成された半導体基板１００の上部に第１層間絶縁膜１１２を蒸着する。ここで、第１層間絶縁膜１１２としてはシリコン酸化膜系列の絶縁膜が使われ、ワードライン構造物１０８間の空間が十分に埋め込まれる程の厚さに蒸着する。その後、セル領域の活性領域が露出されるように第１層間絶縁膜１１２を所定部分をエッチングする。
【００３１】
次に、プラグ用導電層、例えば、ドーピングされたポリシリコン膜を露出されたワードライン構造物１０８間の空間が十分に埋め込まれるように蒸着した後、ワードライン構造物１０８の表面が露出されるようにＣＭＰして隣接するワードライン構造物１０８間にコンタクトプラグ１１０を形成する。
【００３２】
第１層間絶縁膜１１２及びコンタクトプラグ１１０の上部に第２層間絶縁膜１１４を形成する。この時、第２層間絶縁膜１１４としてはシリコン酸化膜系列またはシリコン窒化膜系列の絶縁膜が使われうる。
【００３３】
引続き、コンタクトプラグ１１０のうち選択された部分、すなわち、ドレーン領域とコンタクトされたコンタクトプラグ（図示せず）とが露出されるように第２層間絶縁膜１１４の所定部分をエッチングした後、露出されたコンタクトプラグとコンタクトされるようにビットライン構造物１１８を形成する。この時、ビットライン構造物１１８はビットライン１１６と、ビットライン１１６の上面及び側面を取り囲んでいる絶縁物１１７とを含む。この時、ビットライン１１６を取り囲む絶縁物１１７も、第１層間絶縁膜１１２を構成するシリコン酸化膜とはエッチング選択比が相異なるシリコン窒化膜などの物質で形成される。このようなビットライン構造物は次のように形成される。まず、第２層間絶縁膜の上部に導電層及びエッチング阻止用絶縁膜を順次積層する。その後、エッチング阻止用絶縁膜及び導電層を所定形態にパターニングした後、パターニングされたエッチング阻止用絶縁膜及び導電層の側壁にエッチング阻止用絶縁物よりなるスペーサを形成する。ここで、パターニングされた導電層はビットライン１１６になり、エッチング阻止用絶縁膜及びスペーサはビットライン１１６を取り囲んでいる絶縁物１１７になる。ビットライン構造物１１８が形成された半導体基板１００の結果物の上部に第３層間絶縁膜１２０及びエッチング阻止層１２２を順次形成する。この時、第３層間絶縁膜１２０は第１層間絶縁膜１１２と同じくシリコン酸化膜系列の絶縁膜で形成され、エッチング阻止層１２２はシリコン酸化膜系列の絶縁膜とエッチング選択比が相異なる物質、例えば、シリコン窒化膜またはシリコン窒酸化膜で形成される。
【００３４】
その後、図２Ｂを参照して、以後形成されるキャパシタと電気的にコンタクトされるコンタクトプラグ１１０が露出されるようにエッチング阻止層１２２及び層間絶縁膜１２０、１１４の所定部分をエッチングしてストレージノードコンタクトホールｓｔを形成する。この時、エッチング阻止層１２２はストレージノードコンタクトホールｓｔの形成時、誤整列を防止する役割をする。その後、ストレージノードコンタクトホールｓｔが十分に埋め込まれるように、半導体基板１００の上部に導電層を蒸着した後、この導電層をＣＭＰして、ストレージノードコンタクトホールｓｔ内にストレージノードコンタクトプラグ１２４を形成する。その後、ストレージノードコンタクトプラグ１２４とコンタクトされるように公知の方法でシリンダー形態のストレージノード電極１２６を形成する。以下、ストレージノードコンタクトプラグ１２４及びストレージノード電極１２６を含む媒体を下部電極１２８と称する。ここで、隣接する下部電極１２８間には第２層間絶縁膜１１４、第３層間絶縁膜１２０及びエッチング阻止層１２２が存在する。
【００３５】
図２Ｃを参照して、下部電極１２８、すなわち、ストレージノード電極１２６とストレージノードコンタクトプラグ１２４との間に存在するエッチング阻止層１２２（図２Ｂ参照）を公知のシリコン窒化膜除去方式で選択的に除去する。望ましくは、下部電極１２８に影響を及ぼさないように湿式エッチング方式で除去する。この時、エッチング阻止層１２２を構成する物質は第３層間絶縁膜１２４を構成するシリコン酸化膜とはエッチング選択比が相異なるので、エッチング阻止層１２２だけ選択的に除去される。その後、下部電極１２８間の第３層間絶縁膜１２４を除去する。同様に、下部電極１２８の影響なしに第３層間絶縁膜１２４が選択的に除去されるように、第３層間絶縁膜１２４を湿式エッチングする。このように下部電極１２８間のエッチング阻止層１２２及び第３層間絶縁膜１２０の除去によって下部電極１２８間には所定の空間が与えられ、ストレージノード電極１２６はもとより、ストレージノードコンタクトプラグ１２４の側壁部が一部露出される。この時、ストレージノードコンタクトプラグ１２４の一定深さだけビットライン構造物１１８間に介在され、ビットライン構造物１１８によってストレージノードコンタクトプラグ１２４が支持される。
【００３６】
次に、図２Ｄに示されたように、露出された下部電極１２８、すなわち、ストレージノード電極１２６及びストレージノードコンタクトプラグ１２４の表面に誘電体膜１３０を蒸着する。この時、誘電体膜１３０としてはＮＯ（ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）膜またはタンタル酸化膜などが利用される。その後、誘電体膜１３０が形成された半導体基板１００の上部にプレート電極１３２を形成してキャパシタを完成する。
【００３７】
この時、誘電体膜１３０がストレージノード電極１２６だけでなくストレージノードコンタクトプラグ１２４の側壁面にも被覆されるので、下部電極１２８の表面積は実質的に増加する。これにより、下部電極１２８の高さが従来と同一であってもキャパシタンスはかなり増大する。合わせて、キャパシタの高さを高めなくてもキャパシタンスを向上させうるので、セル領域のアスペクト比はもとより、セル領域と周辺領域との段差も緩和される。
【００３８】
【発明の効果】
以上述べたように、本発明によれば、ストレージノード電極及びストレージノードコンタクトプラグより構成される下部電極間のエッチング阻止層及び層間絶縁膜を選択的に除去する。その後、露出された下部電極の表面に誘電体膜を形成した後、プレート電極を形成する。
【００３９】
これにより、誘電体膜がストレージノード電極はもとより、ストレージノードコンタクトプラグの側壁面にまで形成されるので、結果的に下部電極の表面積が増大する。したがって、ストレージノード電極の高さを高めなくても高いキャパシタンスを確保でき、セル領域のアスペクト比及びセル領域と周辺領域との段差を縮められる。
【００４０】
また、下部電極間の層間絶縁膜の除去時にブリッジの原因であるエッチング阻止層を同時に除去することによって下部電極間のブリッジ問題を解決できる。合わせて、エッチング阻止層が除去されることによってストレスが大きく減少し、脱気を容易に行えるので、素子特性を向上させうる。
【００４１】
その他、本発明の要旨を抜け出さない範囲で多様に変更実施できる。
【図面の簡単な説明】
【図１Ａ】 従来の集積回路メモリ素子の製造方法を説明するため断面図であって、最初の段階を示す図である。
【図１Ｂ】 図１Ａの次の段階を示す図である。
【図１Ｃ】 図１Ｂの次の段階を示す図である。
【図２Ａ】 本発明の実施形態による集積回路メモリ素子及びその製造方法を説明するための断面図であって、最初の段階を示す図である。
【図２Ｂ】 図２Ａの次の段階を示す図である。
【図２Ｃ】 図２Ｂの次の段階を示す図である。
【図２Ｄ】 図２Ｃの次の段階を示す図である。
【符号の説明】
１００ 半導体基板
１０２ 素子分離膜
１０８ ワードライン構造物
１１０ コンタクトプラグ
１１２ 第１層間絶縁膜
１１４ 第２層間絶縁膜
１１８ ビットライン構造物
１２４ ストレージノードコンタクトプラグ
１２６ ストレージノード電極
１２８ 下部電極
１３０ 誘電体膜
１３２ プレート電極
Claims (10)
- 半導体基板と、
前記半導体基板の所定部分に形成される複数のワードライン構造物であって、ゲート電極と、前記ゲート電極と前記半導体基板との間を絶縁させるゲート絶縁膜及び前記ゲート電極の上部及び側部を取り囲む絶縁物とを含んでいる前記ワードライン構造物と、
隣接する前記ワードライン構造物間に埋め込まれる複数のコンタクトプラグと、
前記複数のコンタクトプラグのうち選択されるコンタクトプラグとコンタクトされるように形成される複数のビットライン構造物であって、ビットラインと前記ビットラインの上部及び側部を取り囲む絶縁物とを含んでいる前記ビットライン構造物と、
前記コンタクトプラグと前記ビットライン構造物との間に形成され、選択されていない前記コンタクトプラグと前記ビットライン構造物との間を絶縁させる層間絶縁膜と、
前記ビットライン構造物とコンタクトされていない残りの前記コンタクトプラグとコンタクトされるように形成され、下部領域の一部が隣接する前記ビットライン構造物間に介在され、上部領域が前記ビットライン構造物の上方に突出するストレージノードコンタクトプラグと、
前記ストレージノードコンタクトプラグの上面に前記ストレージノードコンタクトプラグとコンタクトされるように形成されるストレージノード電極と、
前記ビットライン構造物で覆われていない部分の前記ストレージノードコンタクトプラグの表面及び前記ストレージノード電極の表面に蒸着される誘電体膜と、
前記誘電体膜表面に形成され、前記ストレージノードコンタクトプラグ間に延びるプレート電極とを含むことを特徴とする集積回路メモリ素子。 - 前記プレート電極は前記ビットライン構造物で覆われていない部分において、前記ストレージノードコンタクトプラグの下部領域間に延びることを特徴とする請求項１に記載の集積回路メモリ素子。
- 前記ストレートノードコンタクトプラグは、前記下部領域の一部が前記ビットライン構造物によって支持される請求項１に記載の集積回路メモリ素子。
- 活性領域が限定された半導体基板を提供する段階と、
前記半導体基板上の所定部分に複数のワードライン構造物を形成する段階と、
前記活性領域上の隣接する前記ワードライン構造物間に複数のコンタクトプラグを形成する段階と、
前記複数のコンタクトプラグが形成された前記半導体基板上に絶縁膜を形成する段階と、
前記複数のコンタクトプラグのうち選択されたコンタクトプラグとコンタクトされるように前記絶縁膜の上部に複数のビットライン構造物を形成する段階と、
前記複数のビットライン構造物の上部に層間絶縁膜を蒸着する段階と、
前記層間絶縁膜の上部にエッチング阻止層を形成する段階と、
前記複数のコンタクトプラグのうち前記ビットライン構造物とコンタクトされていない残りのコンタクトプラグが露出されるように前記層間絶縁膜及び前記エッチング阻止層の所定部分をエッチングして、ストレージノードコンタクトホールを形成する段階と、
前記ストレージノードコンタクトホール内部が充填されるようにストレージノードコンタクトプラグを形成する段階と、
前記ストレージノードコンタクトプラグとコンタクトされるようにストレージノード電極を形成する段階と、
残留する前記エッチング阻止層及び前記ストレージノードコンタクトプラグ間の前記層間絶縁膜を除去して、前記ビットライン構造物で覆われていない部分の前記ストレージノードコンタクトプラグの表面を露出させる段階と、
露出された前記ストレージノードコンタクトプラグの表面及び前記ストレージノード電極の表面に誘電体膜を形成する段階と、
前記誘電体膜表面にプレート電極を形成する段階とを含んでおり、
前記ビットライン構造物を形成する段階は、
前記絶縁膜の上部に導電層を形成する段階と、
前記導電層の上部に前記層間絶縁膜とエッチング選択比が相異なる物質でビットライン絶縁膜を形成する段階と、
前記ビットライン絶縁膜及び前記導電層の所定部分をパターニングする段階と、
前記パターニングされたビットライン絶縁膜及び導電層の側壁に、前記層間絶縁膜とエッチング選択比が相異なる物質よりなるスペーサを形成する段階とを含む段階であることを特徴とする集積回路メモリ素子の製造方法。 - 前記ワードライン構造物を形成する段階は、
前記半導体基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上部に導電層を形成する段階と、
前記導電層の上部に絶縁物よりなるハードマスク膜を形成する段階と、
前記ハードマスク膜と前記導電層及び前記ゲート絶縁膜の所定部分をパターニングする段階と、
前記パターニングされたハードマスク膜と導電層及びゲート絶縁膜の側壁に絶縁スペーサを形成する段階とを含むことを特徴とする請求項４に記載の集積回路メモリ素子の製造方法。 - 前記活性領域上の前記ワードライン構造物間に前記コンタクトプラグを形成する段階は、
前記ワードライン構造物が形成された前記半導体基板の上部にコンタクトプラグ絶縁用酸化膜を蒸着する段階と、前記ワードライン構造物間の前記活性領域が露出されるように前記コンタクトプラグ絶縁用酸化膜の所定部分をエッチングする段階と、前記露出されたワードライン構造物間の活性領域に前記コンタクトプラグを形成する段階とを含むことを特徴とする請求項４に記載の集積回路メモリ素子の製造方法。 - 前記ストレージノードコンタクトプラグを形成する段階は、
前記ストレージノードコンタクトホールが十分に埋め込まれるように、前記層間絶縁膜の上部に導電層を形成する段階と、
前記導電層を前記エッチング阻止層が露出されるまでＣＭＰして、前記導電層を前記ストレージノードコンタクトホール内部に埋め込む段階とを含むことを特徴とする請求項４に記載の集積回路メモリ素子の製造方法。 - 前記エッチング阻止層はＳｉＮまたはＳｉＯＮ膜であることを特徴とする請求項４に記載の集積回路メモリ素子の製造方法。
- 前記残留するエッチング阻止層は、前記ストレージノード電極及び前記ストレージノードコンタクトプラグには影響がないように、選択的に湿式エッチング方式によって除去することを特徴とする請求項４に記載の集積回路メモリ素子の製造方法。
- 前記ストレージノードコンタクトプラグ間の前記層間絶縁膜は、前記ストレージノード電極及び前記ストレージノードコンタクトプラグには影響がないように、選択的に湿式エッチング方式によって除去することを特徴とする請求項４に記載の集積回路メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-030772 | 2001-06-01 | ||
| KR10-2001-0030772A KR100408411B1 (ko) | 2001-06-01 | 2001-06-01 | 반도체 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023109A JP2003023109A (ja) | 2003-01-24 |
| JP4391060B2 true JP4391060B2 (ja) | 2009-12-24 |
Family
ID=19710286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158003A Expired - Fee Related JP4391060B2 (ja) | 2001-06-01 | 2002-05-30 | 集積回路メモリ素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6709915B2 (ja) |
| JP (1) | JP4391060B2 (ja) |
| KR (1) | KR100408411B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049203B2 (en) * | 2003-04-30 | 2006-05-23 | Samsung Electronics Co., Ltd. | Semiconductor device having a capacitor and method of fabricating same |
| KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
| US7375027B2 (en) | 2004-10-12 | 2008-05-20 | Promos Technologies Inc. | Method of providing contact via to a surface |
| JP2008530813A (ja) * | 2005-02-18 | 2008-08-07 | エヌエックスピー ビー ヴィ | キャパシタンスを増大させた埋め込み型ｄｒａｍ及びその製造方法 |
| KR100585181B1 (ko) * | 2005-02-24 | 2006-05-30 | 삼성전자주식회사 | 국부 에치 스톱퍼를 갖는 반도체 메모리 소자 및 그 제조방법 |
| US20070288836A1 (en) * | 2006-06-08 | 2007-12-13 | Evolution Artists, Inc. | System, apparatus and method for creating and accessing podcasts |
| JP2010034198A (ja) | 2008-07-28 | 2010-02-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2010219326A (ja) * | 2009-03-17 | 2010-09-30 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| JP6040035B2 (ja) * | 2013-01-18 | 2016-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN107546226A (zh) * | 2017-09-29 | 2018-01-05 | 睿力集成电路有限公司 | 存储器及其制造方法 |
| CN114284270B (zh) * | 2021-12-09 | 2024-07-12 | 长鑫存储技术有限公司 | 存储单元、存储器及其制作方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307602B1 (ko) * | 1993-08-30 | 2001-12-15 | 가나이 쓰도무 | 반도체집적회로장치및그제조방법 |
| US5629539A (en) * | 1994-03-09 | 1997-05-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having cylindrical capacitors |
| JP2836546B2 (ja) * | 1995-10-31 | 1998-12-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100213209B1 (ko) * | 1996-07-29 | 1999-08-02 | 윤종용 | 반도체장치의 제조방법 |
| US5744833A (en) * | 1996-08-16 | 1998-04-28 | United Microelectronics Corporation | Semiconductor memory device having tree-type capacitor |
| KR100219507B1 (ko) * | 1996-12-17 | 1999-09-01 | 윤종용 | 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 |
| US5972769A (en) * | 1996-12-20 | 1999-10-26 | Texas Instruments Incoporated | Self-aligned multiple crown storage capacitor and method of formation |
| KR100223890B1 (ko) * | 1996-12-31 | 1999-10-15 | 구본준 | 반도체 메모리 소자 및 그의 제조 방법 |
| JPH10313102A (ja) * | 1997-05-12 | 1998-11-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP3914618B2 (ja) * | 1997-09-24 | 2007-05-16 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
| TW413932B (en) * | 1999-03-05 | 2000-12-01 | Nanya Plastics Corp | Manufacturing method of crown-type capacitor structure |
| JP4251739B2 (ja) * | 1999-12-27 | 2009-04-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP2001189434A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
2001
- 2001-06-01 KR KR10-2001-0030772A patent/KR100408411B1/ko active IP Right Grant
-
2002
- 2002-03-19 US US10/100,719 patent/US6709915B2/en not_active Expired - Lifetime
- 2002-05-30 JP JP2002158003A patent/JP4391060B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-13 US US10/756,543 patent/US6924524B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100408411B1 (ko) | 2003-12-06 |
| US6924524B2 (en) | 2005-08-02 |
| JP2003023109A (ja) | 2003-01-24 |
| US6709915B2 (en) | 2004-03-23 |
| KR20020091950A (ko) | 2002-12-11 |
| US20040147073A1 (en) | 2004-07-29 |
| US20020179948A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8344517B2 (en) | Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same | |
| US6451651B1 (en) | Method of manufacturing DRAM device invention | |
| US7282405B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| KR100539232B1 (ko) | 디램 메모리 셀 및 그 제조방법 | |
| USRE44473E1 (en) | Method for fabricating semiconductor device with vertical channel transistor | |
| US6720269B2 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
| US9299827B2 (en) | Semiconductor integrated circuit devices including gates having connection lines thereon | |
| KR100583732B1 (ko) | 보호막 패턴을 구비하는 디램 소자의 형성 방법 및 이에의해 형성된 디램 소자 | |
| KR20010095222A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4391060B2 (ja) | 集積回路メモリ素子及びその製造方法 | |
| JP4694120B2 (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| KR100599050B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100599087B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US7312489B2 (en) | Memory cell having bar-shaped storage node contact plugs and methods of fabricating same | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| KR100699915B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20070111795A (ko) | 콘택 구조물 및 그 제조 방법 | |
| TW202423238A (zh) | 記憶體元件及其形成方法 | |
| KR20060036560A (ko) | 커패시터 및 이를 제조하는 방법 | |
| KR20040042930A (ko) | 커패시터를 갖는 반도체 소자 및 그 형성방법 | |
| KR20090017856A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20050103689A (ko) | 반도체 장치 제조 방법 | |
| KR20090011445A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4391060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |