KR20040042930A - 커패시터를 갖는 반도체 소자 및 그 형성방법 - Google Patents
커패시터를 갖는 반도체 소자 및 그 형성방법 Download PDFInfo
- Publication number
- KR20040042930A KR20040042930A KR1020020070882A KR20020070882A KR20040042930A KR 20040042930 A KR20040042930 A KR 20040042930A KR 1020020070882 A KR1020020070882 A KR 1020020070882A KR 20020070882 A KR20020070882 A KR 20020070882A KR 20040042930 A KR20040042930 A KR 20040042930A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- support pattern
- film
- layer
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000003990 capacitor Substances 0.000 title abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 70
- 239000011229 interlayer Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
커패시터를 갖는 반도체 소자 및 그 형성방법을 제공한다. 이 반도체 소자는 반도체기판 상에 열들 및 행들을 따라 2차원적으로 배열된 복수개의 실린더형 스토리지 전극들을 구비한다. 스토리지 전극들 상에 지지 패턴이 배치되되, 지지 패턴은 서로 인접한 적어도 2개의 상기 스토리지 전극들의 상부면을 가로지른다. 스토리지 전극의 내외부 측벽 상에 유전막이 위치하고, 유전막 상에 플레이트 전극이 배치된다. 이때, 지지 패턴은 절연막으로 이루어진다. 결과적으로, 지지 패턴이 스토리지 전극들을 지지함으로써, 종래의 스토리지 전극이 기울어져 발생하는 브릿지 현상을 최소화할 수 있다.
Description
본 발명은 반도체 소자의 형성방법에 관한 것으로, 특히 반도체소자의 커패시터 형성방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라, 셀의 크기가 감소하여 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워 지고 있다. 특히 한개의 모스 트랜지스터와 한개의 캐패시터로 형성되는 디램 소자의 경우, 캐패시터의 정전용량이 중요한 문제로 대두 되고 있다.
캐패시터의 정전용량을 증가시키기 위한 방법으로 현재 널리 사용되고 있는 것은 캐패시터의 면적을 넓히는 방법이다. 하지만 반도체 소자의 고집적화로 평면적인 면적이 감소함에 따라, 캐패시터의 면적을 넓히기 위해 큰 높이의 하부전극을 갖는 캐패시터를 제조하는 방법이 널리 사용되고 있다.
도 1은 종래의 실린더형 캐패시터의 스토리지 전극을 갖는 반도체 소자를 설명하기 위한 단면도이다.
반도체 기판(1) 상에 층간절연막(2)이 적층된다. 상기 층간절연막(2) 내에 상기 층간절연막(2)을 관통하여 상기 반도체기판(1)의 소정영역과 전기적으로 접속하는 매립 콘텍플러그들(3)이 배치된다. 상기 층간절연막(2) 상에 식각저지막(4)이 위치한다. 상기 식각저지막(4)을 관통하여 상기 각 매립 콘텍플러그들(3)의 상부면과 전기적으로 접속하는 스토리지 전극(5)이 배치된다. 상기 스토리지 전극(5)은 정전용량을 증가시키기 위해 높이를 갖는다. 이때, 큰 높이에 기인하여 상기 스토리지 전극(5)이 기울어 질 수 있다. 그 결과, 상기 스토리지 전극(5)의 상부측벽과 이웃하는 스토리지 전극(5)의 상부측벽이 접촉하여 브릿지(6; bridge)가 발생시킬 수 있다. 상기 브릿지(6)는 상기 스토리지 전극(5)의 높이가 증가 할수록, 상기 스토리지 전극(5)의 상부 측벽과 이웃하는 스토리지 전극(5)의 상부 측벽 간의 폭이 작아 질수록 발생될 확률이 높아진다.
본 발명이 이루고자 하는 기술적 과제는 큰 높이의 실린더형 스토리지 전극을 갖는 캐패시터 형성시, 상기 캐패시터의 면적 감소 없이 상기 스토리지 전극들 간의 브릿지가 발생하는 현상을 최소화할 수 있는 커패시터를 갖는 반도체 소자 및 그 형성방법을 제공하는 데 있다.
도 1은 종래의 실린더형 캐패시터의 스토리지 전극을 갖는 반도체 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 커패시터를 갖는 반도체소자를 설명하기 위한 평면도이다.
도 3은 도 2의 I-I' 따라 취해진 단면도이다.
도 4는 본 발명의 실시예에 따른 반도체 소자 중 다른 형태의 지지패턴들을 설명하기 위한 평면도이다.
도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 커패시터를 갖는 반도체소자의 형성방법을 설명하기 위한 도 2의 I-I'을 따라 취해진 단면도들이다.
상술한 기술적 과제를 해결하기 위한 커패시터를 갖는 반도체 소자 및 그 형성방법을 제공한다. 이 반도체 소자는 반도체기판 상에 열들 및 행들을 따라 2차원적으로 배열된 복수개의 실린더형 스토리지 전극들을 포함한다. 상기 스토리지 전극들 상에 지지 패턴이 배치되되, 상기 지지 패턴은 서로 인접한 적어도 2개의 상기 스토리지 전극들의 상부면을 가로지른다. 상기 스토리지 전극의 내외부 측벽들 상에 유전막이 위치하고, 상기 유전막 상에 플레이트 전극이 배치된다. 이때, 상기 지지 패턴은 절연막으로 이루어진다.
구체적으로, 상기 지지 패턴은 개곡선 형태(open curve-type)일 수 있다. 이와는 다르게, 상기 지지 패턴은 폐곡선 형태 일 수 있다. 상기 지지 패턴은 실리콘질화막(SiN), 실리콘탄화막(SiC), 실리콘산화질화막(SiON) 및 절연성 금속산화물막으로 이루어진 일군에서 선택된 적어도 하나로 이루어지는 것이 바람직하다.
본 발명에 따른 커패시터를 갖는 반도체 소자의 형성방법은 반도체기판 상에 몰드절연막을 형성하는 단계를 포함한다. 상기 몰드절연막을 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 복수개의 스토리지 전극홀들을 형성하고, 상기 스토리지 전극홀 내부를 포함한 반도체기판 전면에 콘포말한 스토리지 전극막 및 상기 스토리지 전극홀을 채우는 캐핑막을 차례로 형성한다. 상기 캐핑막 및 상기 스토리지 전극막을 상기 몰드절연막이 노출될때까지 평탄화하여 상기 스토리지 전극홀 내부에 적층된 스토리지 전극 및 캐핑막 패턴을 형성한다. 상기 스토리지 전극들 및 상기 캐핑막 패턴들 상에 형성되되, 서로 인접한 적어도 2개의 상기 스토리지 전극들 및 상기 캐핑막 패턴들 상을 가로지르는 지지 패턴을 형성한다. 상기 지지 패턴을 갖는 반도체기판으로 부터 상기 캐핑막 패턴들 및 상기 몰드절연막을 등방성 식각으로 제거하여 상기 스토리지 전극의 내외부 측벽들을 노출시킨다. 이때, 상기 지지 패턴은 절연막으로 형성한다.
구체적으로, 상기 지지 패턴은 개곡선 형태를 갖도록 형성할 수 있다. 이와는 달리, 상기 지지 패턴은 폐곡선 형태를 갖도록 형성할 수 있다. 상기 지지 패턴은 실리콘질화막(SiN), 실리콘탄화막(SiC), 실리콘산화질화막(SiON) 및 절연성 금속산화물막으로 이루어진 일군에서 선택된 적어도 하나로 형성하는 것이 바람직하다. 상기 스토리지 전극의 내외부 측벽들을 노출시킨 후에, 상기 노출된 스토리지 전극의 표면 상에 콘포말한 유전막을 형성하고, 상기 유전막 상에 플레이트 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어 진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우는 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재 될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 바람직한 실시예에 따른 커패시터를 갖는 반도체소자를 설명하기 위한 평면도이며, 도 3은 도 2의 I-I' 따라 취해진 단면도이고, 도 4는 본 발명의 실시예에 따른 반도체 소자 중 다른 형태의 지지패턴들을 설명하기 위한 평면도이다.
도 2, 도 3 및 도 4를 참조하면, 반도체기판(101) 상에 하부 층간절연막(104)이 배치된다. 상기 하부 층간절연막(104) 내에 상기 하부 층간절연막(104)을 관통하여 상기 반도체기판(101)의 소정영역에 전기적으로 접속하는 복수개의 매립콘택플러그들(105)이 배치된다. 상기 하부 층간절연막(104)은 실리콘산화막으로 이루어 질 수 있다. 상기 매립콘택플러그(105)는 도전막, 예컨대, 도핑된 폴리실리콘막으로 이루어질 수 있다.
상기 하부 층간절연막(104) 및 상기 매립콘택플러그들(105) 상에 콘포말한 식각저지막(106)이 배치된다. 상기 식각저지막(106)을 관통하여 상기 각 매립콘택플러그들(105)의 상부면과 전기적으로 접속하는 실린더형 스토리지 전극(109a)이 배치된다. 상기 식각저지막(106)은 일반적인 층간절연막으로 사용되는 실리콘산화막에 대하여 식각선택비를 갖는 절연막, 예컨대, 실리콘질화막으로 이루어질 수 있다. 상기 스토리지 전극(109a)은 도전막, 예컨대, 도핑된 폴리실리콘막으로 이루어질 수 있다.
상기 스토리지 전극들(109a)은 열들 및 행들을 따라 2차원적으로 배치된다. 서로 인접한 적어도 2개의 상기 스토리지 전극들(109a) 상을 가로지르는 지지패턴(115)이 배치된다. 상기 지지패턴(115)은 상기 행 방향과 평행한 라인 형태일 수 있다. 상기 지지 패턴(115)은 상기 각 행들 내에 배열된 상기 스토리지 전극들(109a)의 상부면을 가로지를 수 있다. 이때, 상기 스토리지 전극들(109a)은 상기 지지 패턴(115)에 의하여 서로 지지됨으로써, 종래의 스토리지 전극들(109a)이 기울어져 발생하는 브릿지(bridge) 현상을 최소화할 수 있다.
상기 지지 패턴(115)은 다른 형태로 이루어질 수 있다. 도 4는 상기 지지 패턴(115)의 다른 형태들을 보여준다. 상기 지지 패턴(115)은 시작점 및 종점이 일치하지 않는 개곡선(open curve)형태로 이루어질 수 있다. 패턴 115a, 패턴 115b 및 패턴 115c는 상기 개곡선 형태의 예를 보여준다. 도 2의 상기 지지 패턴(115)은 상기 개곡선 형태에 포함된다. 이와는 다르게, 상기 지지 패턴(115)은 시작점 및 종점이 일치하는 폐곡선(closed curve) 형태로 이루어 질 수 있다. 패턴 115d, 패턴 115e, 패턴 115f는 상기 폐곡선 형태의 예를 보여 준다. 즉, 상기 폐곡선 형태는 원 또는 다각형의 형태로 이루어질 수 있다. 상기 지지 패턴(115)은 절연막으로 이루어진다. 예를 들면, 실리콘질화막(SiN), 실리콘탄화막(SiC), 실리콘산화질화막(SiON) 및 절연성 금속산화물막으로 이루어진 일군에서 선택된 적어도 하나로 이루어지는 것이 바람직하다.
상기 스토리지 전극(109a)의 내외부 측벽들을 포함한 표면 및 상기 지지 패턴의 표면 상에 콘포말한 유전막(120)이 형성되고, 상기 유전막(120) 상에 플레이트 전극(125)이 형성된다. 상기 플레이트 전극(125)은 상기 스토리지 전극(109a)의 실린더 내부를 채우는 것이 바람직하다. 상기 유전막(120)은 ONO막(oxide-nitride-oxide)으로 이루어 질 수 있다. 이와는 달리, 상기 유전막(120)은 상기 ONO막에 비하여 유전율이 높은 고유전막으로 이루어질 수 있다. 상기 플레이트 전극(125)은 갭필(gap-fill) 특성이 우수한 도전막, 도핑된 폴리실리콘막으로 이루어질 수 있다.
도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 커패시터를 갖는 반도체소자의 형성방법을 설명하기 위한 도 2의 I-I'을 따라 취해진 단면도들이다.
도 5를 참조하면, 반도체기판(101)에 소자분리막(102)을 형성하여 활성영역을 한정한다. 상기 활성영역에 불순물이온들을 주입하여 불순물확산층(103)을 형성한다. 상기 불순물확산층(103)은 디램소자의 단위 셀에 포함된 트랜지스터의 소오스/드레인 영역에 해당할 수 있다. 상기 불순물확산층(103)을 갖는 반도체기판(101) 전면에 하부 층간절연막(104)을 형성한다. 상기 하부 층간절연막(104)을 관통하여 상기 불순물확산층(103)의 소정영역과 전기적으로 접속하는 복수개의 매립콘택플러그들(105)을 형성한다. 상기 하부 층간절연막(104)은 실리콘산화막으로 형성할 수 있다. 상기 매립콘택플러그(105)는 도전막, 예컨대, 도핑된 폴리실리콘막으로 형성할 수 있다.
상기 매립콘택플러그(105)를 갖는 반도체기판(101) 전면에 식각저지막(106)및 몰드절연막(107)을 차례로 형성한다. 상기 식각저지막(106)은 상기 몰드절연막(107)에 대하여 식각선택비를 갖는 절연막으로 형성할 수 있다. 상기 몰드절연막(107)은 일반적인 층간절연막으로 사용되는 실리콘산화막으로 형성할 수 있다. 이때, 상기 식각저지막(106)은 실리콘질화막으로 형성할 수 있다. 상기 몰드절연막(107)을 패터닝하여 상기 식각저지막(106)의 소정영역을 노출시키고, 상기 노출된 식각저지막(106)을 식각하여 상기 매립콘택플러그(105)의 상부면을 노출시키는 스토리지 전극홀(108)을 형성한다. 상기 스토리지 전극홀(108) 내부를 포함한 반도체기판(101) 전면에 콘포말한 스토리지 전극막(109)을 형성하고, 상기 스토리지 전극막(109) 상에 상기 스토리지 전극홀(108)의 내부를 채우는 캐핑막(110)을 형성한다. 상기 스토리지 전극막(109)은 도전막, 예컨대, 도핑된 폴리실리콘막으로 형성하는 것이 바람직하다. 상기 캐핑막(110)은 상기 몰드절연막(107)과 습식식각율이 동일한 물질막, 예컨대, 실리콘산화막으로 형성할 수 있다.
도 4, 도 6, 도 7 및 도 8을 참조하면, 상기 캐핑막(110) 및 상기 스토리지 전극막(109)을 상기 몰드절연막(107)이 노출될때까지 평탄화하여 상기 스토리지 전극홀(108) 내에 적층된 스토리지 전극(109a) 및 캐핑막 패턴(110a)을 형성한다. 상기 스토리지 전극(109a) 및 상기 캐핑막 패턴(110a) 상에 지지 패턴(115)을 형성한다. 상기 지지 패턴(115)은 서로 인접한 적어도 2개의 상기 스토리지 전극들(109a) 및 상기 캐핑막 패턴들(110a)을 가로지른다. 이때, 상기 지지 패턴(115)은 상기 캐핑막 패턴(110a) 상부면의 일부분을 가로지른다. 즉, 상기 지지 패턴(115) 양측에 위치하는 상기 캐핑막 패턴들(110a)의 소정영역이 노출된다. 상기 지지 패턴(115)은 도 4에 도시된 바와 같이, 시작점 및 종점이 일치하지 않는 개곡선 형태(open curve)로 형성될 수 있다. 패턴 115a, 패턴 115b 및 패턴 115c은 상기 개곡선 형태의 예이다. 이와는 다르게, 상기 지지 패턴(115)은 시작점 및 종점이 일치하는 폐곡선 형태(closed curve)로 형성될 수 있다. 패턴 115d, 패턴 115e 및 패턴 115f는 상기 폐곡선 형태의 예이다. 상기 지지 패턴(115)은 절연막으로 형성한다. 예를 들면, 실리콘질화막(SiN), 실리콘탄화막(SiC), 실리콘산화질화막(SiON) 및 절연성 금속산화물막으로 이루어진 일군에서 선택된 적어도 하나로 형성하는 것이 바람직하다.
상기 캐핑막 패턴(110a) 및 상기 몰드절연막(107)을 등방성 식각, 예컨대, 습식식각으로 상기 식각저지막(106)이 노출될때까지 식각하여 제거한다. 이로 인하여, 상기 스토리지 전극(109a)의 내부측벽 및 외부측벽이 노출된다. 또한, 상기 캐핑막 패턴(110a)과 접촉하는 상기 지지패턴(115)의 하부면도 노출된다.
상기 지지 패턴(115)은 상기 스토리지 전극들(109a)을 서로 지지함으로써, 종래의 스토리지 전극이 기울어져 발생하던 브릿지(bridge) 현상을 최소화할 수 있다.
상기 노출된 스토리지 전극(109a)의 내부측벽 및 외부 측벽을 포함한 반도체기판(101) 전면에 콘포말한 유전막(120)을 형성한다. 이때, 상기 유전막(120)은 상기 지지패턴(115)의 노출된 표면 상에도 형성될 수 있다. 상기 유전막(120) 상에 플레이트 전극(125)을 형성한다. 상기 유전막(120)은 ONO막으로 형성할 수 있다. 이와는 달리, 상기 유전막(120)은 상기 ONO막에 비하여 유전율이 높은 고유전율을갖는 고유전막으로 형성할 수 있다. 상기 플레이트 전극(125)은 갭필 특성이 우수한 도전막, 예컨대, 도핑된 폴리실리콘막으로 형성하는 것이 바람직하다. 상기 스토리지 전극(109a), 상기 유전막(120) 및 상기 플레이트 전극(125)은 커패시터를 구성한다.
본 발명에 따르면, 큰 높이를 갖는 실린더형 스토리지 전극들 상부에 지지패턴을 형성하되, 상기 지지 패턴은 상기 스토리지 전극의 상부면을 일부분을 가로지른다. 이로 인하여, 상기 스토리지 전극들의 표면적에 영향을 미치지 않으면서 종래의 스토리지 전극들이 기울어져 발생하던 브릿지(bridge)를 최소화할 수 있다.
Claims (10)
- 반도체기판 상에 열들 및 행들을 따라 2차원적으로 배열된 복수개의 실린더형 스토리지 전극들;상기 스토리지 전극들 상에 배치되되, 서로 인접한 적어도 2개의 상기 스토리지 전극들 상부면을 가로지르는 지지 패턴;상기 스토리지 전극의 내외부 측벽들 상에 형성된 유전막; 및상기 유전막 상에 형성된 플레이트 전극을 포함하되, 상기 지지 패턴은 절연막으로 이루어지는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 지지 패턴은 개곡선 형태(open curve-type)인 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 지지 패턴은 폐곡선 형태(closed curve-type)인 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 지지 패턴은 실리콘질화막(SiN), 실리콘탄화막(SiC),실리콘산화질화막(SiON) 및 절연성 금속산화물막으로 이루어진 일군에서 선택된 적어도 하나로 이루어지는 것을 특징으로 하는 반도체 소자.
- 반도체기판 상에 몰드절연막을 형성하는 단계;상기 몰드절연막을 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 복수개의 스토리지 전극홀들을 형성하는 단계;상기 스토리지 전극홀 내부를 포함한 반도체기판 전면에 콘포말한 스토리지 전극막 및 상기 스토리지 전극홀을 채우는 캐핑막을 차례로 형성하는 단계;상기 캐핑막 및 상기 스토리지 전극막을 상기 몰드절연막이 노출될때까지 평탄화하여 상기 스토리지 전극홀 내부에 적층된 스토리지 전극 및 캐핑막 패턴을 형성하는 단계;상기 스토리지 전극들 및 상기 캐핑막 패턴 상에 형성되되, 서로 인접한 적어도 2개의 상기 스토리지 전극들 및 상기 캐핑막 패턴들 상을 가로지르는 지지 패턴을 형성하는 단계; 및상기 지지 패턴을 갖는 반도체기판으로 부터 상기 캐핑막 패턴들 및 상기 몰드절연막을 등방성 식각으로 제거하여 상기 스토리지 전극의 내외부 측벽들을 노출시키는 단계를 포함하되, 상기 지지 패턴은 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 5 항에 있어서,상기 스토리지 전극 및 상기 플레이트 전극은 도핑된 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 5 항에 있어서,상기 지지 패턴은 개곡선 형태를 갖도록 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 5 항에 있어서,상기 지지 패턴은 폐곡선 형태를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 5 항에 있어서,상기 지지 패턴은 실리콘질화막(SiN), 실리콘산화질화막(SiON), 실리콘탄화막(SiC) 및 절연성 금속산화물막으로 이루어진 일군에서 선택된 적어도 하나로 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 5 항에 있어서,상기 스토리지 전극의 내외부 측벽들을 노출시킨 후에,상기 스토리지 전극의 내부측벽 및 외부측벽 상에 콘포말한 유전막을 형성하는 단계; 및상기 유전막 상에 플레이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020070882A KR20040042930A (ko) | 2002-11-14 | 2002-11-14 | 커패시터를 갖는 반도체 소자 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020070882A KR20040042930A (ko) | 2002-11-14 | 2002-11-14 | 커패시터를 갖는 반도체 소자 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040042930A true KR20040042930A (ko) | 2004-05-22 |
Family
ID=37339555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020070882A KR20040042930A (ko) | 2002-11-14 | 2002-11-14 | 커패시터를 갖는 반도체 소자 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040042930A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527687B1 (ko) * | 2002-12-03 | 2005-11-28 | 삼성전자주식회사 | 반도체 소자의 커패시터 형성방법 |
| KR101524510B1 (ko) * | 2008-12-01 | 2015-06-02 | 삼성전자주식회사 | 커패시터 및 이의 제조 방법 |
-
2002
- 2002-11-14 KR KR1020020070882A patent/KR20040042930A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527687B1 (ko) * | 2002-12-03 | 2005-11-28 | 삼성전자주식회사 | 반도체 소자의 커패시터 형성방법 |
| KR101524510B1 (ko) * | 2008-12-01 | 2015-06-02 | 삼성전자주식회사 | 커패시터 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101589912B1 (ko) | 커패시터 및 이의 제조 방법 | |
| KR100539232B1 (ko) | 디램 메모리 셀 및 그 제조방법 | |
| US6914286B2 (en) | Semiconductor memory devices using sidewall spacers | |
| US7282405B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| US20120217631A1 (en) | Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same | |
| US20080061352A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100510527B1 (ko) | 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법 | |
| US6589837B1 (en) | Buried contact structure in semiconductor device and method of making the same | |
| US20060049526A1 (en) | Processing methods of forming an electrically conductive plug to a node location | |
| KR20010019183A (ko) | 반도체 메모리 소자 및 그의 제조 방법 | |
| JP4391060B2 (ja) | 集積回路メモリ素子及びその製造方法 | |
| US7312489B2 (en) | Memory cell having bar-shaped storage node contact plugs and methods of fabricating same | |
| KR100699915B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100796644B1 (ko) | 디램 소자 및 그 형성 방법 | |
| US7399689B2 (en) | Methods for manufacturing semiconductor memory devices using sidewall spacers | |
| KR20040042930A (ko) | 커패시터를 갖는 반도체 소자 및 그 형성방법 | |
| JP3875493B2 (ja) | メモリセルアレイ及びその製造方法 | |
| KR100480602B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| JP2001298167A (ja) | 半導体メモリ装置の製造方法 | |
| KR100466982B1 (ko) | 캐패시터를 갖는 반도체 장치 및 그 제조방법 | |
| KR20030069272A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20030097450A (ko) | 반도체소자의 커패시터 형성방법 | |
| KR20080097644A (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR20050103689A (ko) | 반도체 장치 제조 방법 | |
| KR20030094480A (ko) | 커패시터의 스토리지 전극을 포함하는 반도체 소자 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |