DE10310140A1 - Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung - Google Patents
Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung Download PDFInfo
- Publication number
- DE10310140A1 DE10310140A1 DE10310140A DE10310140A DE10310140A1 DE 10310140 A1 DE10310140 A1 DE 10310140A1 DE 10310140 A DE10310140 A DE 10310140A DE 10310140 A DE10310140 A DE 10310140A DE 10310140 A1 DE10310140 A1 DE 10310140A1
- Authority
- DE
- Germany
- Prior art keywords
- connection
- address
- test
- dut
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Eine Testvorrichtung zum Test von integrierten Bausteinen weist mehrere Anschlußplätze (11 bis nk) auf einem Trägersubstrat (1) auf. Über einen Anschlußplatz ist ein integrierter Baustein (DUT) mit einem an das Trägersubstrat angeschlossenen Testgerät (2) verbindbar. Die Anschlußplätze (11 bis nk) sind innerhalb eines Anschlußfelds in Gruppen (R1 bis Rn) angeordnet. Je Anschlußplatz (11 bis nk) ist ein Steueranschluß (CS) vorgesehen, über welchen ein integrierter Baustein (DUT) für einen Test auswählbar ist, wobei die Steueranschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind. Weiterhin ist je Anschlußplatz (11 bis nk) ein Adreß- und Befehlsanschluß (A/C) vorgesehen, wobei die Adreß- und Befehlsanschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem Adreß- und Befehlsbus (CMD/ADD) über ein der jeweiligen Gruppe zugeordnetes jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) steuerbar ist. Nur die Bausteine (DUT) der Anzahl von Gruppen, die gleichzeitig betrieben werden, werden über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adreß- und Befehlsbus (CMD/ADD) verbunden. So kann die Testfrequenz erhöht werden, ohne die Treiberlast negativ zu beeinflussen.
Description
- Die vorliegende Erfindung betrifft eine Testvorrichtung zum Test von integrierten Bausteinen mit einem Trägersubstrat, auf dem mehrere Anschlußplätze angeordnet sind, wobei die Anschlußplätze derart ausgebildet sind, daß über einen Anschlußplatz ein integrierter Baustein mit einem an das Trägersubstrat angeschlossenen Testgerät verbindbar ist. Die Erfindung betrifft weiterhin ein Verfahren zum Betrieb einer derartigen Testvorrichtung.
- Um die Ausfallrate von integrierten Bausteinen nach deren Herstellung möglichst gering zu halten, werden integrierte Bausteine wie beispielsweise DRAM-Speicher vom Hersteller insbesondere einem sogenannten Burn-In-Test (Einbrenn-Test oder Streß-Test) unterworfen, bei dem die Bausteine künstlich gealtert werden. Durch einen solchen Burn-In-Test sollen diejenigen integrierten Bausteine aussortiert werden, die schon nach kurzer Betriebszeit ausfallen, so daß der Anwender möglichst nur Bausteine erhält, die eine definierte Lebensdauer erreichen.
- Um einen integrierten Baustein künstlich zu altern, wird an diesen im Burn-In-Test insbesondere eine höhere Spannung angelegt, die bewirkt, daß der Baustein relativ rasch künstlich altert, so daß der Alterungsprozeß in relativ kurzer abgelaufener Testzeit beschleunigt wird. Zusätzlich oder auch alternativ werden die Bausteine einer erhöhten Umgebungstemperatur ausgesetzt, wodurch ebenfalls eine Beschleunigung des Alterungsprozesses erreicht wird. Zur Durchführung eines Burn-In-Tests werden die Bausteine innerhalb einer Testvorrichtung auf einem Trägersubstrat angeordnet, auf dem mehrere Anschlußplätze angeordnet sind. Auf den jeweiligen Anschlußplatz wird ein integrierter Baustein aufgesetzt, so daß über einen Anschlußplatz der entsprechende Baustein mit einem an das Trägersubstrat angeschlossenen Testgerät verbindbar ist.
- Bei der Durchführung eines Burn-In-Tests von integrierten Bausteinen wie beispielsweise DRAMs wird gewöhnlich eine hohe Parallelität verlangt, um einen hohen Durchsatz zu erreichen. Dadurch ergibt sich das Erfordernis, daß viele Bausteine zur gleichen Zeit angesteuert werden, um bei einem vergleichsweise langen Burn-In-Test, der sich über mehrere Stunden hinziehen kann, einen möglichst hohen Durchsatz zu erzielen. Nachteil dieser hohen Parallelität ist jedoch eine dadurch herabgesetzte Flankensteilheit von Signalen der zu testenden Bausteine und eine damit verbundene geringere mögliche Betriebsfrequenz. Weiterhin werden erhöhte Anforderungen an die Stromversorgung des Trägersubstrats, dem sogenannten Burn-In-Board, gestellt, welche oftmals bereits vollständig ausgelastet ist und somit die Anzahl der Bausteine pro Burn-In-Board limitiert. Die beschriebenen Nachteile sind vor allem präsent während eines Funktionstests, bei dem die Bausteine zwar nicht gestreßt werden, sich aus testökonomischen Gründen jedoch (noch) auf dem Burn-In-Board befinden, um beispielsweise einen Funktionstest mit erhöhter Betriebsfrequenz unter Ausnutzung der hohen Parallelität durchführen zu können (sogenannter Test-During-Burn-In).
- In
2 ist eine Testvorrichtung zum Test von integrierten Bausteinen nach dem Stand der Technik gezeigt, mit der eine hohe Parallelität erzielbar ist. Ein Burn-In-Testgerät2 ist an das Trägersubstrat10 angeschlossen, auf dem mehrere Anschlußplätze11 bis nk angeordnet sind. Die Anschlußplätze sind derart ausgebildet, daß über einen jeweiligen Anschlußplatz ein integrierter Baustein DUT mit dem an das Trägersubstrat10 angeschlossenen Testgerät2 verbindbar ist. Da ein Burn-In-Testgerät im allgemeinen nur eine limitierte Anzahl von Eingängen aufweist, werden die Anschlußplätze11 bis nk in einem matrixförmigen Anschlußfeld angeordnet. Somit befin den sich auf dem Burn-In-Board mehr zu testende Bausteine als testerseitig vorhandene Eingangskanäle. - Zur Ansteuerung der Bausteine DUT wird das Anschlußfeld in Gruppen aufgeteilt, wobei das Auslesen der einzelnen Gruppen über die Steuersignale SCALA-1 bis SCALA-n sequentiell erfolgt. Dieses SCALA-Signal wird am zu testenden Baustein an den DQM-Pin angeschlossen, welcher die Ausgangstreiber der Bausteine maskiert, die somit trotz interner Befehlsausführung im Baustein keine Signale ausgeben. Steuersignale wie Adressen und Kommandos werden über den Adreß- und Befehlsbus CMD/ADD simultan in alle Bausteine eingespeist. Die Daten werden vom jeweiligen Baustein, je nach Ansteuerung des DQM-Signals, am Datenausgang DQ ausgegeben, die Adressen und Kommandos über den Adreß- und Befehlsanschluß A/C eingelesen.
- In der Testvorrichtung nach
2 besteht damit nur die Möglichkeit, alle oder keine Bausteine DUT intern zu betreiben. Nur für das Auslesen von Daten erhält das SCALA-Signal eine Funktion, um über den jeweiligen DQM-Pin die Ausgangstreiber der gewünschten Gruppe von Bausteinen zu aktivieren. Insbesondere in einem oben beschriebenen Test-During-Burn-In ist die Treiberlast am Adreß- und Befehlsbus CMD/ADD durch den parallelen Betrieb aller Bausteine vergleichsweise hoch, so daß die Adreß- und Befehlssignale einer dadurch herabgesetzten Flankensteilheit unterworfen sind. Weiterhin werden während solcher Tests hohe Anforderungen an die Stromversorgung des Burn-In-Boards gestellt. - Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Testvorrichtung zum Test von integrierten Bausteinen anzugeben, mit der die Bausteine in einem Funktionstest mit erhöhter Frequenz betrieben werden können bzw. mit der bei gleicher Last die Anzahl an Bausteinen, die auf dem Trägersubstrat anzuordnen sind, erhöht werden kann.
- Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein entsprechendes Verfahren zum Betrieb einer derartigen Testvorrichtung anzugeben.
- Diese Aufgabe wird durch eine Testvorrichtung zum Test von integrierten Bausteinen nach Patentanspruch 1 und durch ein Verfahren zum Betrieb einer solchen Testvorrichtung nach Patentanspruch 4 gelöst.
- Bei der Testvorrichtung nach der Erfindung sind wie bei der einleitend beschriebenen Testvorrichtung nach
2 die Anschlußplätze innerhalb eines Anschlußfelds in Gruppen angeordnet. Je Anschlußplatz ist ein Datenanschluß vorgesehen, wobei die Datenanschlüsse von Anschlußplätzen jeweils einer Gruppe mit jeweils einem unterschiedlichen Datenbus verbunden sind. Weiterhin ist je Anschlußplatz ein Steueranschluß vorgesehen, über welchen ein integrierter Baustein für einen Test auswählbar ist, wobei die Steueranschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus verbunden sind. Weiterhin ist je Anschlußplatz ein Adreß- und Befehlsanschluß vorgesehen, wobei die Adreß- und Befehlsanschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem Adreß- und Befehlsbus über ein der jeweiligen Gruppe zugeordnetes Schaltmittel verbindbar sind, das von dem dieser Gruppe zugeordneten Steuerbus steuerbar ist. - Mit der erfindungsgemäßen Testvorrichtung zum Test von integrierten Bausteinen ist es ermöglicht, die Bausteine in einem Funktionstest mit höherer Frequenz zu betreiben, da zum einen über den Steuerbus einzelne Gruppen von Anschlußplätzen selektierbar sind, dementsprechend nur Bausteine ausgewählter Gruppen für einen Test ausgewählt werden, und zum anderen nur die ausgewählten Anschlußplätze über das von dem jeweiligen Steuerbus angesteuerte Schaltmittel mit dem Adreß- und Befehlsbus verbunden werden. Dadurch sinkt die Treiberlast am Adreß- und Befehlsbus der Testvorrichtung, da nur Adreß- und Befehlsanschlüsse von Bausteinen einer ausgewählten Gruppe oder von mehreren ausgewählten Gruppen mit dem Adreß- und Befehlsbus verbunden sind. Gleichzeitig sinken die Anforderungen an die Stromversorgung der Testvorrichtung, da nur Bausteine ausgewählter Gruppen über den jeweiligen Steuerbus ausgewählt werden, mithin die anderen nicht ausgewählten Bausteine abgeschaltet sind oder sich in einem Wartezustand befinden. Damit kann die effektive Last reduziert werden oder bei gleicher Last die Anzahl der Bausteine, die auf dem Trägersubstrat anzuordnen sind, erhöht werden.
- In einem entsprechenden Betriebsverfahren wird wenigstens ein Teil der Anschlußplätze auf dem Trägersubstrat mit zu testenden integrierten Bausteinen verbunden. Durch Ansteuerung des/der entsprechenden Steuerbusse werden Bausteine nur einer Anzahl von Gruppen gleichzeitig betrieben und angesteuert, wobei diese Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Gruppen. Nur die Bausteine der Anzahl von Gruppen, die gleichzeitig betrieben werden, werden über das jeweilige Schaltmittel mit dem Adreß- und Befehlsbus verbunden. Insbesondere werden nur Bausteine betrieben und mit Adreß- und Befehlssignalen angesteuert, welche über den zugeordneten Datenbus einen Datenaustausch vornehmen.
- Die Erfindung eignet sich besonders zur Durchführung von Funktionstests wie ein sogenannter Test-During-Burn-In. Die Bausteine werden mit hoher Parallelität auf einem Burn-In-Board einem Burn-In-Test unterzogen und in einem darauffolgenden Funktionstest mit erhöhter Betriebsfrequenz unter Ausnutzung der Testinfrastruktur des Burn-In-Boards betrieben.
- Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
- Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert.
- Es zeigen:
-
1 eine Ausführungsform einer Testvorrichtung gemäß der Erfindung, -
2 eine Ausführungsform einer Testvorrichtung nach dem Stand der Technik, wie einleitend beschrieben. - In
1 ist eine Ausführungsform einer erfindungsgemäßen Testvorrichtung zum Test von integrierten Bausteinen gezeigt, bei der auf einem Trägersubstrat1 , vorliegend ein sogenanntes Burn-In-Board, mehrere Anschlußplätze11 bis nk angeordnet sind. Die Anschlußplätze11 bis nk sind derart ausgebildet, daß über einen Anschlußplatz ein integrierter Baustein DUT mit einem an das Trägersubstrat1 angeschlossenen Testgerät2 verbindbar ist. Die Anschlußplätze11 bis nk bilden ein Anschlußfeld, das vorliegend matrixförmig in Spalten S1 bis Sk und Reihen R1 bis Rn aufgebaut ist. Hierbei sind die Anschlußplätze innerhalb des Anschlußfelds in Gruppen angeordnet, die durch die jeweiligen Reihen R1 bis Rn gebildet sind. - Je Anschlußplatz ist ein Datenanschluß DQ vorgesehen, wobei die Datenanschlüsse DQ von Anschlußplätzen jeweils einer Reihe mit jeweils einem unterschiedlichen Datenbus D1 bis Dk verbunden sind. Weiterhin ist je Anschlußplatz ein Steueranschluß CS vorgesehen, über welchen ein integrierter Baustein DUT für einen Test auswählbar ist. Die Steueranschlüsse CS von Anschlußplätzen jeweils einer Reihe R1 bis Rn sind mit einem dieser Reihe zugeordneten Steuerbus SCAN-1 bis SCAN-n verbunden. Die Adreß- und Befehlsanschlüsse A/C von Anschlußplätzen einer Reihe R1 bis Rn sind mit einem gemeinsamen Adreß- und Befehlsbus CMD/ADD über ein jeweiliges Schaltmittel T1 bis Tn verbindbar, das von dem dieser Reihe zugeordneten Steuerbus SCALA-1 bis SCALA-n steuerbar ist. Datenanschlüsse DQ von Anschlußplätzen entlang einer Spalte S1 bis Sk sind mit dem dieser Spalte zuzuordnenden Datenbus D1 bis Dk verbunden. Die Anschlüsse DQ, A/C, CS wurden aus Übersichtlich keitsgründen in
1 nur anhand des Anschlußplatzes11 dargestellt, wobei die übrigen Anschlußplätze12 bis nk analoge Anschlüsse aufweisen. Die Datenbusse D1 bis Dk weisen die Bitbreite m, beispielsweise m = 4, auf, der Adreß- und Befehlsbus CMD/ADD weist die Bitbreite a auf, beispielsweise a = 6. - In einem Verfahren zum Betrieb einer Testvorrichtung nach
1 wird wenigstens ein Teil der Anschlußplätze11 bis nk auf dem Trägersubstrat1 mit zu testenden integrierten Bausteinen DUT, inbesondere DRAMs, verbunden. Durch Ansteuerung eines oder mehrerer Steuerbusse werden Bausteine nur einer Anzahl von Reihen gleichzeitig betrieben, wobei diese Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat1 vorhandenen Reihen. Beispielsweise wird durch Ansteuerung des Steuerbusses SCAN-1 die Gruppe R1 ausgewählt, so daß über den Steuereingang CS nur die Bausteine dieser Reihe R1 betrieben werden. Nur die Bausteine DUT dieser Reihe R1, die gleichzeitig betrieben werden, werden über das Schaltmittel T1 mit dem Adreß- und Befehlsbus CMD/ADD verbunden. - Damit werden die SCAN-Signale benutzt, um über die Schalttransistoren T1 bis Tn die Adressen und Kommandos nur derjenigen Bausteine anzusteuern, welche sich in der zu aktivierenden Gruppe befinden. Das SCAN-Signal wird außerdem an den CS-Anschluß der Bausteine angeschlossen, statt wie bisher, wie in
2 dargestellt, an den DQM-Anschluß. Dieser kann gemäß der Testanordnung nach1 nun an einen freien Befehls-Anschluß des Testgeräts angeschlossen werden. Das SCAN-Signal selektiert damit Adressen und Kommandos nur für die aktiven Bausteine, so daß die Last an den entsprechenden Treibern reduziert ist. Somit ist es möglich, ausgewählte Bausteine mit einer höheren Frequenz insbesondere in einem Test-During-Burn-In zu betreiben bzw. die Anzahl der Bausteine pro Burn-in-Board zu erhöhen. - Die über das CS-Signal deaktivierten Bausteine befinden sich im deaktivierten Zustand oder im sogenannten Power-down-Mode, bei dem, im Falle von DRAMs, die Daten der deaktivierten Chips durch einen vom Chip selbsttätig durchgeführten "Self Refresh" aufgefrischt werden. Damit ergibt sich mit steigender Anzahl von deaktivierten Chips eine deutlich reduzierte Stromaufnahme. Ist ein Chip über das CS-Signal deaktiviert, treibt dieser keine Daten über den DQ-Anschluß, empfängt keine Daten über den DQ-Anschluß, und erkennt keine Kommandos am Anschluß A/C.
- In einer Ausführungsform der Erfindung werden die Bausteine, die sich auf dem Trägersubstrat befinden, während des Verfahrens einem Funktionstest mit erhöhter Betriebsfrequenz und vorher und/oder nachher einem vom Funktionstest unterschiedlichen Burn-In-Test auf demselben Trägersubstrat unterzogen, wobei die Bausteine im Burn-In-Test mit demgegenüber niedrigerer Betriebsfrequenz betrieben werden. Damit können vergleichsweise langsame Burn-In-Tests durch Ansteuerung mehrerer oder aller SCAN-Signale mit dennoch durch das Testsystem beherrschbarem Betriebsstrom bzw. beherrschbarer Treiberlast und mit hoher Parallelität durchgeführt werden. Die strom- bzw. frequenzkritischen Tests von Bausteinen, die auf dem gleichen Trägersubstrat durchgeführt werden, können jedoch mit reduzierter Parallelität gemäß dem erfindungsgemäßen Verfahren durchgeführt werden, so daß die Testfrequenz erhöht werden kann, ohne die Treiberlast negativ zu beeinflussen. Insgesamt ist das Testsystem nicht mehr durch die beherrschbare Stromaufnahme während eines Test-During-Burn-In begrenzt, so daß die Anzahl der auf dem Testboard gleichzeitig einem Burn-In-Test unterzogenen Bausteine erhöht werden kann.
-
- 1
- Trägersubstrat
- 2
- Testgerät
- 10
- Trägersubstrat
- 11 bis nk
- Anschlußplatz
- DUT
- integrierter Baustein
- T1 bis Tn
- Schaltmittel
- D1 bis Dk
- Datenbus
- SCAN-1 bis SCAN-n
- Steuerbus
- CMD/ADD
- Adreß- und Befehlsbus
- A/C
- Adreß- und Befehlsanschluß
- DQ
- Datenanschluß
- CS
- Steueranschluß
- R1 bis Rn
- Reihe
- S1 bis Sk
- Spalte
- m, a
- Bitbreite
Claims (9)
- Testvorrichtung zum Test von integrierten Bausteinen – mit einem Trägersubstrat (
1 ), auf dem mehrere Anschlußplätze (11 bis nk) angeordnet sind, wobei die Anschlußplätze derart ausgebildet sind, daß über einen Anschlußplatz ein integrierter Baustein (DUT) mit einem an das Trägersubstrat angeschlossenen Testgerät (2 ) verbindbar ist, – bei der die Anschlußplätze (11 bis nk) ein Anschlußfeld bilden und die Anschlußplätze innerhalb des Anschlußfelds in Gruppen (R1 bis Rn) angeordnet sind, – bei der je Anschlußplatz (11 bis nk) ein Datenanschluß (DQ) vorgesehen ist, wobei die Datenanschlüsse von Anschlußplätzen jeweils einer Gruppe mit jeweils einem unterschiedlichen Datenbus (D1 bis Dk) verbunden sind, – bei der je Anschlußplatz (11 bis nk) ein Steueranschluß (CS), über welchen ein integrierter Baustein (DUT) für einen Test auswählbar ist, vorgesehen ist, wobei die Steueranschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind, – bei der je Anschlußplatz (11 bis nk) ein Adreß- und Befehlsanschluß (A/C) vorgesehen ist, wobei die Adreß- und Befehlsanschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem Adreß- und Befehlsbus (CMD/ADD) über ein der jeweiligen Gruppe zugeordnetes jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Gruppe zugeordneten Steuerbus (SCALA-1 bis SCALA-n) steuerbar ist. - Testvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß – die Anschlußplätze (
11 bis nk) innerhalb des Anschlußfelds in Zeilen (R1 bis Rn) und Spalten (S1 bis Sk) angeordnet sind, – die Datenanschlüsse (DQ) von Anschlußplätzen jeweils einer Spalte (S1 bis Sk) mit einem dieser Spalte zugeordneten Datenbus (D1 bis Dk) verbunden sind, – die Steueranschlüsse (CS) von Anschlußplätzen jeweils einer Reihe (R1 bis Rn) mit einem dieser Reihe zugeordneten Steuerbus (SCALA-1 bis SCALA-n) verbunden sind – die Adreß- und Befehlsanschlüsse (A/C) von Anschlußplätzen jeweils einer Reihe (R1 bis Rn) mit einem gemeinsamen Adreß- und Befehlsbus (CMD/ADD) über ein jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Reihe zugeordneten Steuerbus steuerbar ist. - Testvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Trägersubstrat (
1 ) als Burn-In-Testboard ausgebildet ist. - Verfahren zum Betrieb einer Testvorrichtung nach einem der vorhergehenden Ansprüche, wobei wenigstens ein Teil der Anschlußplätze (
11 bis nk) auf dem Trägersubstrat (1 ) mit zu testenden integrierten Bausteinen (DUT) verbunden ist, – bei dem durch Ansteuerung des/der entsprechenden Steuerbusse (SCALA-1 bis SCALA-n) Bausteine nur einer Anzahl von Gruppen (R1 bis Rn) gleichzeitig betrieben und angesteuert werden, wobei die Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Gruppen, – bei dem nur die Bausteine (DUT) der Anzahl von Gruppen, die gleichzeitig betrieben werden, über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adreß- und Befehlsbus (CMD/ADD) verbunden werden. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß – die Anschlußplätze (
11 bis nk) innerhalb des Anschlußfelds in Zeilen (R1 bis Rn) und Spalten (S1 bis Sk) angeordnet sind und nur Bausteine (DUT) einer Anzahl von Reihen gleichzeitig betrieben und angesteuert werden, wobei die Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Reihen, – bei dem nur die Bausteine (DUT) der Anzahl von Reihen, die gleichzeitig betrieben werden, über das jeweilige Schaltmit tel (T1 bis Tn) mit dem Adreß- und Befehlsbus (CMD/ADD) verbunden werden. - Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß nur Bausteine (DUT) betrieben und angesteuert werden, die über den zugeordneten Datenbus (D1 bis Dk) einen Datenaustausch vornehmen.
- Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Bausteine (DUT) während des Verfahrens einem Funktionstest unterzogen werden und vorher und/oder nachher einem vom Funktionstest unterschiedlichen Burn-In-Test auf demselben Trägersubstrat (
1 ) unterzogen werden. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Bausteine (DUT) im Burn-In-Test mit einer ersten Betriebsfrequenz und im Funktionstest mit einer zweiten Betriebsfrequenz betrieben werden, wobei die erste Betriebsfrequenz kleiner ist als die zweite Betriebsfrequenz.
- Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß – während eines Burn-In-Tests durch Ansteuerung der entsprechenden Steuerbusse (SCALA-1 bis SCALA-n) die Bausteine (DUT) aller Gruppen (R1 bis Rn) gleichzeitig betrieben werden, – die Bausteine aller Gruppen über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adreß- und Befehlsbus verbunden werden.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10310140A DE10310140B4 (de) | 2003-03-07 | 2003-03-07 | Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung |
US10/791,768 US6992498B2 (en) | 2003-03-07 | 2004-03-04 | Test apparatus for testing integrated modules and method for operating a test apparatus |
CNB2004100286700A CN1252807C (zh) | 2003-03-07 | 2004-03-08 | 测试集成模块之装置及操作测试装置之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10310140A DE10310140B4 (de) | 2003-03-07 | 2003-03-07 | Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10310140A1 true DE10310140A1 (de) | 2004-09-16 |
DE10310140B4 DE10310140B4 (de) | 2007-05-03 |
Family
ID=32864278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10310140A Expired - Fee Related DE10310140B4 (de) | 2003-03-07 | 2003-03-07 | Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6992498B2 (de) |
CN (1) | CN1252807C (de) |
DE (1) | DE10310140B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100347621C (zh) * | 2005-01-07 | 2007-11-07 | 清华大学 | 一种整车控制器仿真测试系统 |
CN102183954A (zh) * | 2011-05-27 | 2011-09-14 | 奇瑞汽车股份有限公司 | 一种汽车整车控制器功能检测装置及其检测方法 |
CN104571069A (zh) * | 2013-10-09 | 2015-04-29 | 上海通用汽车有限公司 | 用于车身控制器的仿真测试系统 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365556B2 (en) * | 2004-09-02 | 2008-04-29 | Texas Instruments Incorporated | Semiconductor device testing |
CN100392414C (zh) * | 2005-04-15 | 2008-06-04 | 中兴通讯股份有限公司 | 一种电子设备内电磁辐射源的测量方法和装置 |
CN103699122A (zh) * | 2014-01-09 | 2014-04-02 | 上汽通用五菱汽车股份有限公司 | 一种整车控制器测试平台及控制方法 |
US10768232B2 (en) * | 2017-07-14 | 2020-09-08 | International Business Machines Corporation | ATE compatible high-efficient functional test |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5389556A (en) * | 1992-07-02 | 1995-02-14 | Lsi Logic Corporation | Individually powering-up unsingulated dies on a wafer |
US5930269A (en) * | 1996-06-27 | 1999-07-27 | Nec Corporation | Testing system for semiconductor device without influence of defective device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4857774A (en) * | 1986-09-19 | 1989-08-15 | Actel Corporation | Testing apparatus and diagnostic method for use with programmable interconnect architecture |
US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
US5519713A (en) * | 1993-12-02 | 1996-05-21 | The University Of Texas System | Integrated circuit having clock-line control and method for testing same |
US5872458A (en) * | 1996-07-08 | 1999-02-16 | Motorola, Inc. | Method for electrically contacting semiconductor devices in trays and test contactor useful therefor |
-
2003
- 2003-03-07 DE DE10310140A patent/DE10310140B4/de not_active Expired - Fee Related
-
2004
- 2004-03-04 US US10/791,768 patent/US6992498B2/en not_active Expired - Fee Related
- 2004-03-08 CN CNB2004100286700A patent/CN1252807C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5389556A (en) * | 1992-07-02 | 1995-02-14 | Lsi Logic Corporation | Individually powering-up unsingulated dies on a wafer |
US5930269A (en) * | 1996-06-27 | 1999-07-27 | Nec Corporation | Testing system for semiconductor device without influence of defective device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100347621C (zh) * | 2005-01-07 | 2007-11-07 | 清华大学 | 一种整车控制器仿真测试系统 |
CN102183954A (zh) * | 2011-05-27 | 2011-09-14 | 奇瑞汽车股份有限公司 | 一种汽车整车控制器功能检测装置及其检测方法 |
CN104571069A (zh) * | 2013-10-09 | 2015-04-29 | 上海通用汽车有限公司 | 用于车身控制器的仿真测试系统 |
Also Published As
Publication number | Publication date |
---|---|
CN1252807C (zh) | 2006-04-19 |
DE10310140B4 (de) | 2007-05-03 |
US6992498B2 (en) | 2006-01-31 |
CN1527373A (zh) | 2004-09-08 |
US20040201395A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014115204B4 (de) | Testen von Vorrichtungen | |
DE10330593A1 (de) | Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen | |
DE102006002522A1 (de) | Halbleiterspeicherbauelement, Verfahren zum Anordnen von Wortleitungsfreigabesignalleitungen und Betriebsverfahren | |
DE10310140A1 (de) | Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung | |
DE19832960A1 (de) | Halbleiterspeichervorrichtung mit Einbrenntestfunktion | |
DE10135966B4 (de) | Verfahren und Vorrichtung zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung | |
DE19808664C2 (de) | Integrierte Schaltung und Verfahren zu ihrer Prüfung | |
DE10323237B4 (de) | Verfahren und Vorrichtung zur Optimierung der Funktionsweise von DRAM-Speicherelementen | |
DE10335012B4 (de) | Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren | |
DE10123582B4 (de) | Mustergenerator für ein Halbleiterprüfsystem sowie Verfahren zur Prüfmustererzeugung | |
DE10150441B4 (de) | Verfahren zum Testen von Halbleiterspeichern | |
DE102004027854B4 (de) | Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten | |
DE10105627A1 (de) | Mehrfachanschlussspeichereinrichtung | |
DE10223167B4 (de) | Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung | |
DE10345977B4 (de) | Verfahren zum Testen von zu testenden Schaltungseinheiten mittels Mehrheitsentscheidungen und Testvorrichtung zur Durchführung des Verfahrens | |
DE10350356B3 (de) | Integrierte Schaltung, Testsystem und Verfahren zum Auslesen eines Fehlerdatums aus der integrierten Schaltung | |
DE602004007525T2 (de) | Ic mit eingebauter charakteristikbestimmung | |
DE10323413B4 (de) | Prüfverfahren, Prüfsockel und Prüfanordnung für Hochgeschwindigkeits- Halbleiterspeichereinrichtungen | |
DE10146185A1 (de) | Verfahren zum Betrieb eines Halbleiterspeichers und Halbleiterspeicher | |
DE10324080B4 (de) | Verfahren zum Testen von zu testenden Schaltungseinheiten in einer Testvorrichtung | |
DE10203570B4 (de) | Verfahren zur Überprüfung elektrischer Verbindungen zwischen einem Speichermodul und einem Halbleiterspeicherbaustein | |
DE102005054464B4 (de) | Halbleiterspeicherbauelement mit Vorladeschaltungen und verschränkten Bitleitungen | |
DE102006053072B4 (de) | Verfahren zum Auslesen von Datenpaketen | |
DE102007033127A1 (de) | Testvorrichtung für Halbleiterbausteine | |
DE10136700B4 (de) | Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |