DE102006053072B4 - Verfahren zum Auslesen von Datenpaketen - Google Patents

Verfahren zum Auslesen von Datenpaketen Download PDF

Info

Publication number
DE102006053072B4
DE102006053072B4 DE200610053072 DE102006053072A DE102006053072B4 DE 102006053072 B4 DE102006053072 B4 DE 102006053072B4 DE 200610053072 DE200610053072 DE 200610053072 DE 102006053072 A DE102006053072 A DE 102006053072A DE 102006053072 B4 DE102006053072 B4 DE 102006053072B4
Authority
DE
Germany
Prior art keywords
read
data packets
burst
data packet
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610053072
Other languages
English (en)
Other versions
DE102006053072A1 (de
Inventor
Alessandro Minzoni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE200610053072 priority Critical patent/DE102006053072B4/de
Publication of DE102006053072A1 publication Critical patent/DE102006053072A1/de
Application granted granted Critical
Publication of DE102006053072B4 publication Critical patent/DE102006053072B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

Verfahren zum Auslesen eines Bursts von Datenpaketen (a, b, c, d) aus einem Speicherzellenfeld (S) basierend auf wenigstens einem Informationssignal (IS), das Information zu einer Reihenfolge enthält, in der die Datenpakete (a, b, c, d) des Bursts aus dem einen Speicherzellenfeld (S) weiterverarbeitet werden sollen: – Dekodieren des wenigstens einen Informationssignals (IS), um wenigstens dasjenige Datenpaket zu bestimmen, das zuerst weiterverarbeitet werden soll; – Durchführen eines ersten Lesevorgangs zum Auslesen wenigstens desjenigen Datenpakets des Bursts, das zuerst weiterverarbeitet werden soll; und – danach Auslesen der nicht im ersten Lesevorgang gelesenen weiteren Datenpakete des Bursts mit einem gemeinsamen nachfolgenden Lesevorgang.

Description

  • Die Erfindung betrifft ein Verfahren zum Auslesen von Datenpaketen.
  • Die Entwicklung von Halbleiterspeichertechnologien und -architekturen wird maßgeblich von der Kosteneinsparung pro Speicherbit getrieben. Neben technologischen Fortschritten etwa durch Verkleinerung der minimalen Strukturgrößen auf einem Halbleiterspeicherchip mittels neuester Lithografietechniken ermöglichen auch innovative Chip-Architekturen Kostenvorteile.
  • DE 697 25 632 T2 betrifft eine Halbleiterspeicheranordnung mit ”Pipeline” Betrieb. Die Speichervorrichtung enthält mehrere Blöcke, die jeweils verschiedene Arten von Operationen ausführen können, und eine Steuereinheit, um aus den mehreren Blöcken nacheinander einen Block auszuwählen. In dieser Vorrichtung beginnt jeder ausgewählte Block bei seiner Auswahl die Operationen in einer vorbestimmten Reihenfolge in einer Pipeline-Operation auszuführen, so dass jede der Operationen in einem der Blöcke zu einer gegebenen Zeit im Gange ist.
  • Beim Auslesen von Daten aus einem matrixförmig angeordneten Speicherfeld können derzeit Speicherdaten in Form eines Bursts von Datenpaketen, welche verschiedenen Bereichen des Speicherfeldes zugeordnet sind, ausgelesen oder geschrieben werden. Beim Auslesen eines Bursts von Datenpaketen werden beispielsweise mehrere zweite Leseverstärker simultan aktiviert, was einerseits einen sehr hohen Stromverbrauch und damit lokale Spannungsabfälle verursacht und andererseits ein Übersprechen von Datenleitungen benachbarter Leseverstärker mit sich bringt.
  • Ein Verfahren zum Auslesen von Datenpaketen aus einem Speicherzellenfeld, das ein verbessertes Leistungsverhalten des Halbleiterspeicherchips mit sich bringt, wäre äußerst wünschenswert.
  • Im Patentanspruch 1 ist ein Verfahren zum Auslesen eines Bursts von Datenpaketen aus einem Speicherzellenfeld gemäß einer Ausführungsform der Erfindung angegeben. Weitere Ausführungsformen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Eine Ausführungsform der Erfindung betrifft ein Verfahren zum Auslesen eines Bursts von Datenpaketen aus einem Speicherzellenfeld basierend auf wenigstens einem Informationssignal, das Information zu einer Reihenfolge enthält, in der die Datenpakete des Bursts aus dem einen Speicherzellenfeld weiterverarbeitet werden sollen. Das Verfahren enthält die Schritte Dekodieren des wenigstens einen Signals um wenigstens dasjenige Datenpaket zu bestimmen, das zuerst weiterverarbeitet werden soll, Durchführen eines ersten Lesevorgangs zum Auslesen wenigstens desjenigen Datenpakets des Bursts, das zuerst weiterverarbeitet werden soll und Auslesen der nicht im ersten Lesevorgang gelesenen weiteren Datenpakete des Bursts mit einem oder mit mehreren nachfolgenden Lesevorgängen bis alle Datenpakete des Bursts gelesen sind.
  • Somit wird wenigstens dasjenige Datenpaket, das zuerst weiterverarbeitet werden soll, in einem ersten Lesevorgang gelesen. Verglichen mit einem bekannten Lesevorgang, bei dem alle Datenpakete eines Bursts parallel ausgelesen werden, ist die maximale Stromaufnahme während des Lesens der Datenpakete des Bursts mit obigem erfindungsgemäßen Verfahren geringer. Folglich fällt auch ein mit der Stromaufnahme beim Aktivieren der Leseverstärker verbundener Spannungsabfall geringer aus, was einen schnelleren Transport des ersten Datenpakets ermöglicht. Zusätzlich sind die Anforderungen an einen Ausgleichskondensator zur Abschwächung eines Versorgungsspannungsabfalls beim Aktivieren der Leseverstärker wesentlich geringer, was sowohl eine Flächenersparnis hinsichtlich der Dimensionen des Ausgleichskondensators mit sich bringt als auch eine Reduzierung von Leckströmen ermöglicht. Aufgrund der mehreren Lesevorgänge eines Bursts von Datenpaketen wird ein zeitlicher Versatz der Datenpakete auf den Datenleitungen bei unterschiedlichen Lesevorgängen verursacht. Dies bringt in vorteilhafter Weise eine Reduzierung des Übersprechens von Daten benachbarter Leitungen mit sich. Die Datenpakete können beispielsweise zu einem Off-Chip-Treiber weitergeleitet werden und in späteren Verarbeitungsschritten von dort aus seriell ausgegeben werden.
  • Die Anzahl der Lesevorgänge kann der Anzahl von Datenpaketen entsprechen. Ebenso kann pro Lesevorgang eine Mehrzahl von Datenpaketen gelesen werden. Auch ist es möglich in den aufeinanderfolgenden Lesevorgängen jeweils oder teilweise eine unterschiedliche Anzahl von Datenpaketen zu lesen. Den Ausleseverfahren ist jedoch gemein, dass im ersten Lesevorgang das zuerst weiterzuverarbeitende Datenpaket des Bursts gelesen wird.
  • Das zuerst weiterzuverarbeitende Datenpaket wird vor dem Durchführen des ersten Lesevorgangs durch Dekodieren des Informationssignals ermittelt. Eine Dekodierung dieses Signals kann beispielsweise so erfolgen, dass lediglich das zuerst weiterzuverarbeitende Datenpaket identifiziert wird. Eine Dekodierung des Informationssignals zur Festlegung der Reihenfolge aller oder eines Teils der weiterzuverarbeitenden Datenpakete ist ebenso denkbar. Das Informationssignal kann aus einem oder mehreren Signalen zusammengesetzt sein. Beispielsweise kann das Informationssignal aus einem Adresssignal und einem Modussignal zusammengesetzt sein.
  • Gemäß einer weiteren Ausführungsform ist jedem Datenpaket wenigstens ein Leseverstärker zum Auslesen desselben zugeordnet. Die Anzahl der einem Datenpaket zugeordneten Leseverstärker bestimmt sich unter anderem aus der Bitbreite eines Datenpakets und der Bitbreite des Leseverstärkers. Weist beispielsweise ein Datenpaket eine Breite von x16 auf (d. h. ein Datenpaket hat eine Breite von 16 Bits) und weist ein Leseverstärker eine Breite von 8 Bits auf, so sind einem Datenpaket zwei Leseverstärker zugeordnet.
  • Bei den den Datenpaketen zugeordneten Leseverstärkern kann es sich um zweite Leseverstärker handeln. Den zweiten Leseverstärkern kann demnach eine Vielzahl erster Leseverstärker vorgeschaltet sein, die über entsprechende Bitleitungen des Speicherzellenfeldes mit den Speicherzellen verbunden sind.
  • Gemäß einer weiteren Ausführungsform wird aus einem Column Address Strobe Signal(CAS)-Signal zum Lesen des Bursts von Daten wenigstens ein weiteres CAS-Signal abgeleitet, um die Datenpakete in dem ersten und dem einen oder den mehreren nachfolgenden Lesevorgängen zu lesen. Denkbar ist es, jeden Lesevorgang oder jede Leseverstärkergruppe (eine Leseverstärkergruppe umfasst die einem entsprechenden Datentpaket zugeordneten Leseverstärker) mit einem eigenen CAS-Signal zu aktivieren. Die Zuordnung der CAS-Signale zu den Leseverstärkern erfolgt mit Hilfe des dekodierten Informationssignals, das Information zur Reihenfolge der Datenpakete des Bursts enthält.
  • In einer weiteren Ausführungsform umfasst der Burst vier Datenpakete und einem Datenpaket sind zwei Leseverstärker zugeordnet, die jeweils eine Lesebreite von 8 Bit aufweisen. Somit weist ein Burst eine Breite von 4 (Anzahl der Datenpakete) × 2 (Anzahl der Leseverstärker) × 8 (Lesebreite eines Leseverstärkers) Bit = 64 Bit auf.
  • In einer weiteren Ausführungsform enthält das wenigstens eine Informationssignal Information darüber, ob Daten im Sequential- oder im Interleave-Modus gelesen werden sollen. Eine dem jeweiligen Modus zugeordnete Reihenfolge der zu verarbeitenden Datenpakete eines Bursts kann beispielsweise über Adressbits definiert werden.
  • In der erfindungsgemäßen Ausführungsform des Verfahrens zum Auslesen eines Bursts von Datenpaketen kann in einem ersten Lesevorgang lediglich das zuerst weiterzuverarbeitende Datenpaket gelesen werden und in einem nachfolgenden Lesevorgang werden die weiteren Datenpakete des Burst gelesen. Somit ist keine vollständige Entschlüsselung der Reihenfolge der zu verarbeitenden Datenpakete erforderlich, da eine Identifizierung des zuerst weiterzuverarbeitenden Datenpakets genügt. Dies bringt eine einfachere Dekodierung mit sich.
  • Nachfolgend werden beispielhafte Ausführungsformen mit Bezug auf begleitende Abbildungen beschrieben. Die Ausführungsformen dienen zur Veranschaulichung der Erfindung. Es zeigen:
  • 1 ein beispielhaftes schematisches Diagramm zur Erläuterung des Lesens von Datenpaketen eines Bursts;
  • 2 eine Übersicht eines Informationssignals zur Festlegung der Reihenfolge der zu lesenden Datenpakete in verschiedenen Lesemodi;
  • 3A und 3B eine Ausführungsform eines Verfahrens zum Auslesen eines Bursts von Datenpaketen;
  • 4A und 4B eine weitere Ausführungsform eines Verfahrens zum Auslesen eines Bursts von Datenpaketen; und
  • 5A bis 5D eine weitere Ausführungsform eines Verfahrens zum Auslesen eines Bursts von Datenpaketen.
  • In 1 ist ein Lesevorgang von Datenpaketen eines Datenbursts schematisch über der Zeit t dargestellt. Zunächst wird über ein Kommandosignal RD ein Lesevorgang in Bezug auf eine über ein Adresssignal AS spezifizierte Adresse eines Speicherzellenfeldes eingeleitet. Zu einem späteren Zeitpunkt erfolgt das Auslesen von Datenpaketen a, b, c und d des Datenburst mit einer Breite von vier Datenpaketen. Den Datenpaketen a, b, c und d ist jeweils eine bestimmte Gruppe von Leseverstärkern, z. B. zweite Leseverstärker, zugeordnet. Hinsichtlich der Reihenfolge der gelesenen Datenpakete a, b, c und d gibt es jedoch verschiedene Optionen, die beispielsweise von einer Startadresse und einem Lesemodus abhängen können.
  • In 2 ist eine schematische Tabelle dargestellt, über deren Informationsgehalt die Reihenfolge der über den Datenburst gelesenen Datenpakete spezifiziert werden kann. Hierbei wird die Reihenfolge durch eine Startadresse sowie durch einen Lesemodus festgelegt. In der Tabelle sind die einem Sequential-Modus zugeordneten Reihenfolgen als auch die einem Interleave-Modus zugeordneten Reihenfolgen in Abhängigkeit von einer Startadresse für einen Burst mit einer Breite von vier Datenpaketen (Zeilen 1–4) als auch acht Datenpaketen (Zeilen 5–12) dargestellt. Die Startadresse wird durch drei Bits A2, A1 und A0 gekennzeichnet, wobei im Falle des Datentbursts mit vier Datenpaketen das zuerst weiterzuverarbeitende Datenpaket auch durch Dekodierung der Bits A1 und A0 der Startadresse auf einfache Weise identifiziert werden kann. Die in den Spalten verwendeten Nummern kennzeichnen eine bestimmte Gruppe von Leseverstärkern. So kann beispielsweise der Gruppe 0 das Datenpaket a, der Gruppe 1 das Datenpaket b, der Gruppe 3 das Datenpaket c und der Gruppe 4 das Datenpaket d zugeordnet werden (vgl. 1).
  • Die in der Tabelle angegebenen Reihenfolgen werden nachfolgend zur Erläuterung von Ausführungsformen des erfindungsgemäßen Verfahrens zum Auslesen eines Bursts von Datenpaketen herangezogen.
  • Mit Bezug auf 3A und 3B wird eine Ausführungsform eines Verfahrens zum Auslesen eines Bursts von Datenpaketen schematisch für einen Interleave-Modus der Burst-Reihenfolge ”2, 3, 0, 1” erläutert. Diese Reihenfolge wird vor Aktivierung der Leseverstärker zum Auslesen eines zuerst weiterzuverarbeitenden Datenpakets durch Dekodierung eines vorab vorhandenen Informationssignals bestimmt. Eine obiger Reihenfolge im Interleave-Modus entsprechende Startadresse kann beispielsweise 2 entnommen werden.
  • In 3A ist ein dem Verfahren zugrunde liegender erster Lesevorgang schematisch skizziert. Hierbei sind einem vereinfacht dargestellten Speicherzellenfeld S mehrere zweite Leseverstärker LVa1 bis LVd2 zugeordnet. Jeweils zwei dieser Leseverstärker bilden eine einem Datenpaket zugeordnete Gruppe. Einer Gruppe 0 eines Datenpakets a sind die zweiten Leseverstärker LVa1 und LVa2 zugeordnet. Der Gruppe 1 des Datenpakets b sind die zweiten Leseverstärker LVb1 und LVb2 zugeordnet. Der Gruppe 2 sind die zweiten Leseverstärker LVc1 und LVc2 zugeordnet und der Gruppe 3 sind die zweiten Leseverstärker LVd1 und LVd2 zugeordnet. Der Übersichtlichkeit halber sind den zweiten Leseverstärkern vorgeschaltete erste Leseverstärker nicht gezeigt. Zur Einleitung des ersten Lesevorgangs werden aus einem CAS-Signal CAS zur Aktivierung der zweiten Leseverstärker LVa1 bis LVd2 drei weitere CAS-Signale abgeleitet, um die den Gruppen zugeordneten Leseverstärker in zwei aufeinander folgenden Lesevorgängen einzeln ansteuern zu können. Basierend auf einem Informationssignal IS legt eine Steuereinrichtung SE das zuerst weiterzuverarbeitende Datenpaket fest. Im gegebenen Beispiel soll eine Reihenfolge ”2, 0, 3, 1” im Interleave-Modus gelesen werden. Demnach sollen die dem Datenpaket c zugeordneten Leseverstärker, d. h. die Leseverstärker LVc1 und LVc2 der Gruppe 2, im ersten Lesevorgang zum Zeitpunkt t1 aktiviert werden. Somit wird das Datenpaket c über die durch das CAS-Signal aktivierten Leseverstärker LVc1 und LVc2 aus dem Speicherzellenfeld ausgelesen. Dieses zuerst weiterzuverarbeitende Datenpaket kann nun ohne Übersprechen von Datensignalen benachbarter Leitungen, z. B. der den Leseverstärkern LVb2 und LVd1 zugeordneten Datenleitungen, weitergeleitet werden, z. B. in eine so genannten JDColumn.
  • Es sei darauf hingewiesen, dass die Information zur Reihenfolge der zu lesenden Datenpakete des Bursts auch aus dem so genannten Data Path Core gewonnen werden kann, wo diese Informationen bereits dekodiert sind. Der in 3A gezeigte erste Lesevorgang zum Zeitpunkt t1 dient somit dem Lesen des zuerst weiterzuverarbeitenden Datenpakets, das im gegebenen Beispiel mit der Reihenfolge ”2, 3, 0, 1” das Datenpaket c und damit die Leseverstärker LVc1 und LVc2 betrifft.
  • Gemäß dem Verfahren dieser Ausführungsform werden in einem zweiten in 3B zum Zeitpunkt t2 > t1 gezeigten Lesevorgang die verbleibenden drei Datenpakete a, b und d gemeinsam ausgelesen. Dies erfolgt durch gleichzeitiges Aktivieren der Leseverstärker LVa1 und LVc2 für das Datenpaket a, der Leseverstärker LVb1 und LVb2 für das Datenpaket b sowie der Leseverstärker LVd1 und LVd2 für das Datenpaket d. Jede Gruppe dieser zweiten Leseverstärker wird über ein eigenes CAS-Signal über die Steuereinheit SE aktiviert.
  • Diese Ausführungsform zeichnet sich somit dadurch aus, dass der Lesevorgang zweigeteilt ist, wobei zunächst dasjenige Datenpaket ausgelesen wird, das zuerst weiterverarbeitet werden soll. Die verbleibenden Datenpakete werden zu einem späteren Zeitpunkt gleichzeitig parallel über die entsprechenden zweiten Leseverstärker ausgelesen.
  • In 4A und 4B ist eine weitere Ausführungsform eines Verfahrens zum Auslesen eines Bursts von Datenpaketen aus einem Speicherzellenfeld beispielhaft für den Sequential-Modus mit der Reihenfolge ”1, 2, 3, 0” schematisch dargestellt. Eine obiger Reihenfolge im Sequential-Modus entsprechende Startadresse kann beispielsweise 2 entnommen werden. In Übereinstimmung zur vorherigen Ausführungsform ist der Lesevorgang dieser Ausführungsform ebenso zweigeteilt. Zwar wird in Übereinstimmung zur vorherigen Ausführungsform im ersten in 4A schematisch skizzierten Lesevorgang zum Zeitpunkt t1 das gemäß dem beispielhaften Sequential-Modus ”1, 2, 3, 0” zuerst weiterzuverarbeitende Datenpaket (hier: das Datenpaket b) gelesen. Im Gegensatz zur vorherigen Ausführungsform wird hierbei jedoch nicht nur das Datenpaket b, sondern auch das nächste weiterzuverarbeitende Datenpaket c gelesen. Das Lesen der Datenpakete b und c erfolgt somit parallel durch gleichzeitige Aktivierung der zugeordneten Leseverstärkergruppen 1 und 2, d. h. der Leseverstärker LVb1 und LVb2 für das Datenpaket b sowie der Leseverstärker LVc1 und LVc2 für das Datenpaket c.
  • In dem darauf folgenden zweiten Lesevorgang zum Zeitpunkt t2 werden die noch nicht ausgelesenen Datenpakete a und d parallel durch gleichzeitige Aktivierung der entsprechenden Leseverstärkergruppen 0 und 3 (d. h. der zweiten Leseverstärker LVa1 und LVc2 sowie LVd1 und LVd2) ausgelesen.
  • In 5A bis 5D ist eine weitere Ausführungsform eines erfindungsgemäßen Verfahrens zum Auslesen eines Bursts von Datenpaketen aus einem Speicherzellenfeld S schematisch dargestellt.
  • Das Verfahren zum Auslesen der Datenpakete gemäß dieser Ausführungsform zeichnet sich dadurch aus, dass jedem Datenpaket ein eigener Datenlesevorgang zugeordnet ist. Die Reihenfolge, mit der die Datenpakete ausgelesen werden, wird vor dem ersten Lesevorgang über eine Dekodierung des Informationssignals IS festgelegt. Im gegebenen Beispiel sollen die Datenpakete in einem Sequential-Modus mit der Reihenfolge ”3, 0, 1, 2” ausgelesen werden.
  • Somit werden in einem ersten Lesevorgang zum Zeitpunkt t1 die dem Datenpaket d der Leseverstärkergruppe 3 zugeordneten zweiten Leseverstärker LVd1 und LVd2 über ein CAS-Signal aktiviert. Das Datenpaket d entspricht dem zuerst weiterzuverarbeitenden Datenpaket. Im nächsten Lesevorgang zum Zeitpunkt t2 > t1 erfolgt das Lesen des nachfolgend weiterzuverarbeitenden Datenpakets a der Leseverstärkergruppe 0 (zweite Leseverstärker LVa1, LVa2). Daraufhin wird, wie in 5C gezeigt ist, zum Zeitpunkt t3 (t3 > t2 > t1) das nachfolgend weiterzuverarbeitende Datenpaket b der Leseverstärkergruppe 1 (zweite Leseverstärker LVb1 und LVb2) durch Aktivierung der entsprechenden Leseverstärker durch das CAS-Signal gelesen. Abschließend wird, wie in 5D gezeigt ist, zum Zeitpunkt t4 (t4 > t3 > t2 > t1) das zuletzt weiterzuverarbeitende Datenpaket c durch Aktivierung der Leseverstärkergruppe 2 (zweite Leseverstärker LVc1 und LVc2) durch das CAS-Signal gelesen.
  • Die oben beschriebenen Ausführungsformen zum Auslesen eines Bursts von Datenpaketen haben gemeinsam, dass im ersten Lesevorgang zum Zeitpunkt t1 das zuerst weiterzuverarbeitende Datenpaket, welches durch Dekodierung des Informationssignals IS identifiziert werden kann, gelesen wird.
  • Bezugszeichenliste
    • 0, 1, 2, 3
      Leseverstärkergruppen
      a, b, c, d
      Datenpakete
      t1, t2, t3, t4
      Zeitpunkte, zu denen Datenpakete ausgelesen werden
      CAS
      Column Address Strobe Signal
      IS
      Informationssignal
      LVa1, LVa2, LVb1, LVb2, LVc1, LVc2, LVd1, LVd2
      zweite Leseverstärker
      S
      Speicherzellenfeld
      SE
      Steuereinheit
      RD
      Datenlesesignal
      AS
      Adresssignal

Claims (7)

  1. Verfahren zum Auslesen eines Bursts von Datenpaketen (a, b, c, d) aus einem Speicherzellenfeld (S) basierend auf wenigstens einem Informationssignal (IS), das Information zu einer Reihenfolge enthält, in der die Datenpakete (a, b, c, d) des Bursts aus dem einen Speicherzellenfeld (S) weiterverarbeitet werden sollen: – Dekodieren des wenigstens einen Informationssignals (IS), um wenigstens dasjenige Datenpaket zu bestimmen, das zuerst weiterverarbeitet werden soll; – Durchführen eines ersten Lesevorgangs zum Auslesen wenigstens desjenigen Datenpakets des Bursts, das zuerst weiterverarbeitet werden soll; und – danach Auslesen der nicht im ersten Lesevorgang gelesenen weiteren Datenpakete des Bursts mit einem gemeinsamen nachfolgenden Lesevorgang.
  2. Verfahren nach Anspruch 1, wobei jedem Datenpaket (a, b, c, d) wenigstens ein Leseverstärker (LVa1, ..., LVd2) zum Auslesen desselben zugeordnet ist.
  3. Verfahren nach Anspruch 2, wobei die Leseverstärker (LVa1, ..., LVd2) zweite Leseverstärker darstellen, denen eine Vielzahl erster Leseverstärker vorgeschaltet ist.
  4. Verfahren nach Anspruch 2, wobei aus einem Column Address Strobe-Signal (CAS) zum Lesen des Bursts von Datenpaketen (a, b, c, d) wenigstens ein weiteres CAS-Signal abgeleitet wird, um die Datenpakete (a, b, c, d) in dem ersten und dem einen oder den mehreren nachfolgenden Lesevorgängen zu lesen.
  5. Verfahren nach Anspruch 4, wobei jeder Lesevorgang mittels eines eigenen CAS-Signals (CAS) aktiviert wird.
  6. Verfahren nach Anspruch 2, wobei der Burst vier Datenpakete (a, b, c, d) umfasst und einem Datenpaket (a) zwei Leseverstärker (LVa1, LVa2) zugeordnet sind, die jeweils eine Lesebreite von 8 Bit aufweisen.
  7. Verfahren nach Anspruch 6, wobei das wenigstens eine Informationssignal (IS) Information darüber enthält, ob Daten (a, b, c, d) im Sequential- oder im Interleave-Modus gelesen werden sollen.
DE200610053072 2006-11-10 2006-11-10 Verfahren zum Auslesen von Datenpaketen Expired - Fee Related DE102006053072B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610053072 DE102006053072B4 (de) 2006-11-10 2006-11-10 Verfahren zum Auslesen von Datenpaketen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610053072 DE102006053072B4 (de) 2006-11-10 2006-11-10 Verfahren zum Auslesen von Datenpaketen

Publications (2)

Publication Number Publication Date
DE102006053072A1 DE102006053072A1 (de) 2008-05-15
DE102006053072B4 true DE102006053072B4 (de) 2014-09-04

Family

ID=39277578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610053072 Expired - Fee Related DE102006053072B4 (de) 2006-11-10 2006-11-10 Verfahren zum Auslesen von Datenpaketen

Country Status (1)

Country Link
DE (1) DE102006053072B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386385A (en) * 1994-01-31 1995-01-31 Texas Instruments Inc. Method and apparatus for preventing invalid operating modes and an application to synchronous memory devices
US5848428A (en) * 1996-12-19 1998-12-08 Compaq Computer Corporation Sense amplifier decoding in a memory device to reduce power consumption
US20020152350A1 (en) * 1996-07-03 2002-10-17 Micron Technology, Inc. Continuous interleave burst access
US20040094780A1 (en) * 2002-11-14 2004-05-20 Renesas Technology Corp. Semiconductor memory device with structure of converting parallel data into serial data
DE69725632T2 (de) * 1996-02-02 2004-06-17 Fujitsu Ltd., Kawasaki Halbleiterspeicheranordnung mit "Pipeline" Betrieb

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386385A (en) * 1994-01-31 1995-01-31 Texas Instruments Inc. Method and apparatus for preventing invalid operating modes and an application to synchronous memory devices
DE69725632T2 (de) * 1996-02-02 2004-06-17 Fujitsu Ltd., Kawasaki Halbleiterspeicheranordnung mit "Pipeline" Betrieb
US20020152350A1 (en) * 1996-07-03 2002-10-17 Micron Technology, Inc. Continuous interleave burst access
US5848428A (en) * 1996-12-19 1998-12-08 Compaq Computer Corporation Sense amplifier decoding in a memory device to reduce power consumption
US20040094780A1 (en) * 2002-11-14 2004-05-20 Renesas Technology Corp. Semiconductor memory device with structure of converting parallel data into serial data

Also Published As

Publication number Publication date
DE102006053072A1 (de) 2008-05-15

Similar Documents

Publication Publication Date Title
DE3115541C2 (de)
DE2442191C2 (de) Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens
DE19830111A1 (de) Integrierter Speicher
DE3928902A1 (de) Halbleiterspeicher und verfahren zum betreiben desselben
DE10206689B4 (de) Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers
DE4034167C2 (de)
DE4003673A1 (de) Erweiterte schnellschreibschaltung fuer den dram-test
DE1906940A1 (de) Speicher mit Redundanz
DE60304642T2 (de) Flashspeicher und Verfahren zum Betrieb desselben
EP0282976B1 (de) Verfahren und Schaltungsanordnung zum parallelen Einschreiben von Daten in einen Halbleiterspeicher
DE4312086A1 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE19922786B4 (de) Halbleiterspeicher mit Testeinrichtung
DE10226585C1 (de) RAM-Speicherschaltung
DE10135966B4 (de) Verfahren und Vorrichtung zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
DE10201865B4 (de) Speichervorrichtung mit einer Vorauslesedaten-Ordnung
DE102006053072B4 (de) Verfahren zum Auslesen von Datenpaketen
DE102007029371A1 (de) Verfahren zum Verbergen defekter Speicherzellen und Halbleiterspeicher
DE10146185B4 (de) Verfahren zum Betrieb eines Halbleiterspeichers und Halbleiterspeicher
DE10105627A1 (de) Mehrfachanschlussspeichereinrichtung
DE10335012A1 (de) Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren
DE10050212A1 (de) Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken
DE10310140A1 (de) Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung
DE10139724A1 (de) Integrierter Speicher mit Speicherzellen in mehreren Speicherzellenblöcken und Verfahren zum Betrieb eines solchen Speichers
DE10234944B4 (de) Verfahren zum Testen eines Halbleiterspeichers mit mehreren Speicherbänken
DE10128254A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Segmenten und Verfahren zu seinem Betrieb

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04L0012560000

Ipc: H04L0012801000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04L0012560000

Ipc: H04L0012801000

Effective date: 20121120

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee