DE102004059505A1 - Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln - Google Patents

Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln Download PDF

Info

Publication number
DE102004059505A1
DE102004059505A1 DE102004059505A DE102004059505A DE102004059505A1 DE 102004059505 A1 DE102004059505 A1 DE 102004059505A1 DE 102004059505 A DE102004059505 A DE 102004059505A DE 102004059505 A DE102004059505 A DE 102004059505A DE 102004059505 A1 DE102004059505 A1 DE 102004059505A1
Authority
DE
Germany
Prior art keywords
test
circuit
embedded
embedded circuit
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004059505A
Other languages
English (en)
Other versions
DE102004059505B4 (de
Inventor
Holger Dr. Halberla
Soeren Lohbrandt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102004059505.4A priority Critical patent/DE102004059505B4/de
Priority to US11/817,066 priority patent/US7994806B2/en
Priority to EP05821836A priority patent/EP1820038A1/de
Priority to PCT/DE2005/002224 priority patent/WO2006061011A1/de
Publication of DE102004059505A1 publication Critical patent/DE102004059505A1/de
Application granted granted Critical
Publication of DE102004059505B4 publication Critical patent/DE102004059505B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Diese Erfindung betrifft eine Anordnung zum Testen einer eingebetteten Schaltung als Bestandteil einer Gesamtschaltung, die sich auf einer Halbleiterscheibe befindet. Durch die erfindungsgemäße Anordnung kann die Zeit zum Testen der eingebetteten Schaltung drastisch reduziert werden, da ein voller paralleler Zugriff ermöglicht wird.

Description

  • Die Erfindung betrifft die Anordnung zum Testen einer eingebetteten Schaltung als Bestandteil einer Gesamtschaltung, die sich auf einer Halbleiterscheibe befindet. Bekannt sind Anordnungen von eingebetteten Schaltungen deren Methode zum Testen auf einer Halbleiterscheibe darin bestehen:
    • 1. die eingebettete Schaltung durch Multiplexer für den Test derselben an vorhandene Ein- und Ausgänge zu schalten. Dieses Verfahren setzt voraus, dass die Anzahl der Ein- und Ausgänge der eingebetteten Schaltung gleich oder kleiner der Anzahl der Ein- und Ausgänge der Gesamtschaltung ist. Der Vorteil dieser Anordnung betsteht darin, dass die eingebettete Schaltung auf voll parallel getestet werden kann, wodurch unabhängig von deren Einsatz immer dasselbe Testprogramm verwendet werden kann. Vorteilhaft ist weiterhin die Möglichkeit, den Test sowohl auf der Halbleiterscheibe (wafertest) als auch am Einzelbauelement (finaltest) durchführen zu können. Nachteil dieses Verfahrens sind der erhöhte Verdrahtungsaufwand, insbesondere bei Vorhandensein mehrerer zu testender eingebetteter Schaltungen, was im allgemeinen zur Vergrößerung der benötigten Halbleiterfläche führt sowie die Einsatzmöglichkeit nur bei Vorhandensein von mindestens derselben Anzahl von Gesamtschaltungsein- und ausgängen wie die eingebettete Schaltung hat.
    • 2. alle Ein- und Ausgänge der eingebetteten Schaltung an einem seriellen Schieberegister mit parallelen Ein- und Ausgaengen anzuschließen, wobei im normalen Betrieb die parallelen Ein- und Ausgänge des Schieberegisters in einem transparenten Modus geschaltet sind und dadurch Signale einer äußeren Schaltung unverfälscht an den Eingängen der eingebetteten Schaltung ankommen und Ausgangssignale der eingebetteten Schaltung unverfälscht an den Eingängen der äußeren Schaltung ankommen. Im Testmodus werden hingegen durch verschiedene Verfahren Testmuster seriell in das Schieberegister geladen und parallel an den Eingängen der eingebetteten Schaltung angelegt; die Ausgangssignale der eingebetteten Schaltung werden parallel in das Schieberegister übernommen und seriell nach außen übertragen.
  • Der Vorteil dieser Anordnung betsteht darin, dass die eingebettete Schaltung bzw. mehrere eingebettete Schaltungen mit Hilfe nur weniger zusätzlicher Ein- und Ausgänge der Gesamtschaltung getestet werden koennen.
  • Nachteil ist die Vergrösserung der benötigten Halbleiterfläche durch die zusätzlichen Schieberegister und einer geeigneten Schaltung für die Steuerung der Schieberegister. Durch den Einsatz der Schieberegister im Datenpfad kommt außerdem eine Erhöhung der Signallaufzeit zustande.
  • Der Erfindung liegt die Aufgabe zu Grunde, eine Anordnung zu schaffen, welche die Anwendung eines paralleln Testverfahrens ermöglicht, welches unabhängig von der Anzahl der Ein- und Ausgänge der Gesamtschaltung ist und wobei weiterhin der Verdrahtungsaufwand wesentlich reduziert wird.
  • Die Lösung dieser Aufgabe erfolgt mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.
  • Nach dem Grundgedanken der Erfindung wird das Testen der eingebetteten Schaltung durch zusätzliche Testinseln ermöglicht, welche komplett innerhalb der Fläche der eingebetteten Schaltung liegen und nur durch die oberste im technologischen Prozess vorhandene Metallschicht ausgebildet werden. Das Testen der eingebetteten Schaltung erfolgt nur auf der Halbleiterscheibe (wafertest), indem diese Testinseln nur für den Test aktiviert werden und die angelegten Signale über geeignete Schaltungen an die eingebettete Schaltung durchgereicht werden.
    •
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert. Es zeigt
  • 1 eine schematische Darstellung einer Gesamtschaltung mit der erfindungsgemäßen Anordnung der Testinseln für die eingebettete Schaltung.
  • In 1 ist dargestellt die Gesamtschaltung (8) mit der zu testenden eingebetteten Schaltung (1). Die Gesamtschaltung (8) hat Ein- und Ausgänge (9), welche nicht mit der eingebetteten Schaltung (1) verbunden sind oder durch eine spezielle Schaltung verbunden werden können. Über ein Schaltelement (3) werden im Testfall die Eingänge (4) bzw. Ausgänge (6) der eingebetteten Schaltung (1) mit den Testinseln (2) verbunden, wobei der Ausgang (5) der Gesamtschaltung (8), welcher im normalen Betriebsmodus mit dem Eingang (4) der eingebetteten Schaltung verbunden ist, durch das Schaltelement (3) getrennt wird. Dabei werden die Schaltelemente (3) nur im Testfall durch Anlegen einer Spannung an der Testinsel (10) in diesen Testmodus geschaltet.
    • 1
    eingebettete Schaltung
    2
    Testinsel
    3
    Schaltelement
    4
    Eingang der eingebetteten Schaltung
    5
    Ausgang der Gesamtschaltung
    6
    Ausgang der eingebetteten Schaltung
    7
    Eingang der Gesamtschaltung
    8
    Geamtschaltung
    9
    Ein- und Ausgänge der Gesamtschaltung
    10
    Testinsel

Claims (4)

  1. Anordnung bestehend aus einer Gesamtschaltung (8) mit Ein- und Ausgängen (9), wobei die Gesamtschaltung (8) eine eingebettete Schaltung (1) besitzt, welche nicht direkt mit den Ein- und Ausgaengen (9) verbunden ist, bzw. durch spezielle Schaltung verbunden werden kann, gekennzeichnet dadurch, dass Schaltelemente (3) und mit ihnen verbundene Testinseln (2) und (10) vorhanden sind, so daß im Testfall der Eingang (4) bzw. der Ausgang (6) der eingebetteten Schaltung (1) über die Schaltelemente (3) mit den Testinseln (2) verbunden werden kann, wobei die Schaltelemente (3) nur im Testfall durch Anlegen einer Spannung an der Testinsel (10) in diesen Testmodus geschaltet werden können.
  2. Anordnung nach Anspruch 1, gekennzeichnet dadurch, dass die eingebettete Schaltung (1) mehrere Ein- und Ausgänge besitzt und für jeden der Ein- und Ausgänge ein Schaltelement (3) mit Testinsel (2) und zum Schalten aller Schaltelementpärchen eine zugehörige Testinsel (10) vorhanden ist.
  3. Anordnung nach Anspruch 1 oder 2, gekennzeichnet dadurch, dass die Gesamtschaltung aus einer Vielzahl eingebetteter Schaltungen (1) besteht, wobei für jede eingebettete Schaltung (1) Schaltelemente (3) und Testinseln (2) sowie (10) vorhanden sind, so dass jede eingebettete Schaltung (1) separat in diesen Testmodus versetzt werden kann.
  4. Anordnung nach Anspruch 1, 2 oder 3, gekennzeichnet dadurch, dass die Testinseln (2) und (10) komplett innerhalb der Fläche der eingebetteten Schaltung liegen und nur durch die oberste im technologischen Prozess vorhandene Metallschicht ausgebildet sind.
DE102004059505.4A 2004-12-10 2004-12-10 Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln Expired - Fee Related DE102004059505B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004059505.4A DE102004059505B4 (de) 2004-12-10 2004-12-10 Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln
US11/817,066 US7994806B2 (en) 2004-12-10 2005-12-09 System and method for testing embedded circuits with test islands
EP05821836A EP1820038A1 (de) 2004-12-10 2005-12-09 Test von eingebetteten schaltungen mit hilfe von testinseln
PCT/DE2005/002224 WO2006061011A1 (de) 2004-12-10 2005-12-09 Test von eingebetteten schaltungen mit hilfe von testinseln

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004059505.4A DE102004059505B4 (de) 2004-12-10 2004-12-10 Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln

Publications (2)

Publication Number Publication Date
DE102004059505A1 true DE102004059505A1 (de) 2006-06-14
DE102004059505B4 DE102004059505B4 (de) 2014-06-18

Family

ID=36130063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059505.4A Expired - Fee Related DE102004059505B4 (de) 2004-12-10 2004-12-10 Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln

Country Status (4)

Country Link
US (1) US7994806B2 (de)
EP (1) EP1820038A1 (de)
DE (1) DE102004059505B4 (de)
WO (1) WO2006061011A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110219266A1 (en) * 2010-03-04 2011-09-08 Qualcomm Incorporated System and Method of Testing an Error Correction Module
KR101891362B1 (ko) * 2010-10-05 2018-08-23 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 고장 검출 시스템, 취출 장치, 고장 검출 방법, 프로그램 및 기록 매체
CN112257909B (zh) * 2020-09-30 2024-05-07 北京空间飞行器总体设计部 一种面向组批卫星快速测试的多层架构调度方法
CN114739241A (zh) * 2022-03-16 2022-07-12 上海机电工程研究所 面向测试岛的导弹无线测试系统及测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4420988A1 (de) * 1994-06-16 1995-12-21 Philips Patentverwaltung Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
JPH08181181A (ja) * 1994-12-22 1996-07-12 Nippon Steel Corp 半導体集積回路装置
US20020145440A1 (en) * 2001-04-09 2002-10-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP0715178B1 (de) * 1994-11-30 2003-09-03 Texas Instruments Incorporated Integrierte Schaltung mit Prüfungspfad

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773062A (ja) * 1993-06-29 1995-03-17 Fujitsu Ltd 半導体集積回路装置
US5648738A (en) * 1994-11-01 1997-07-15 Cirrus Logic, Inc. Read channel having auto-zeroing and offset compensation, and power-down between servo fields
US5724502A (en) * 1995-08-07 1998-03-03 International Business Machines Corporation Test mode matrix circuit for an embedded microprocessor core
KR100402868B1 (ko) * 1995-10-31 2004-02-05 텍사스 인스트루먼츠 인코포레이티드 내부회로의선택적패드-대-패드바이패스를가진 집적회로다이
US6054334A (en) * 1997-09-12 2000-04-25 Micron Technology, Inc. Methods and structures for pad reconfiguration to allow intermediate testing during manufacture of an integrated circuit
US6286115B1 (en) * 1998-06-29 2001-09-04 Micron Technology, Inc. On-chip testing circuit and method for integrated circuits
DE10029835C1 (de) * 2000-06-16 2001-10-25 Infineon Technologies Ag Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung
US6998865B2 (en) * 2001-12-10 2006-02-14 International Business Machines Corporation Semiconductor device test arrangement with reassignable probe pads
DE102004059506B3 (de) * 2004-12-10 2006-08-17 X-Fab Semiconductor Foundries Ag Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4420988A1 (de) * 1994-06-16 1995-12-21 Philips Patentverwaltung Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
EP0715178B1 (de) * 1994-11-30 2003-09-03 Texas Instruments Incorporated Integrierte Schaltung mit Prüfungspfad
JPH08181181A (ja) * 1994-12-22 1996-07-12 Nippon Steel Corp 半導体集積回路装置
US20020145440A1 (en) * 2001-04-09 2002-10-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
DE102004059505B4 (de) 2014-06-18
US20100026334A1 (en) 2010-02-04
EP1820038A1 (de) 2007-08-22
WO2006061011A1 (de) 2006-06-15
US7994806B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
DE3130714C2 (de)
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE102015208720B4 (de) Gatetreibereinheit, Gatetreiberschaltung und Treiberverfahren derselben sowie Anzeigevorrichtung
DE3709032C2 (de)
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE2311034A1 (de) Verfahren zum pruefen einer schaltungsanordnung
DE3702408C2 (de)
EP0046500B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE60106300T2 (de) Eingangs-/ausgangs-durchgangstestmodus-schaltung
DE10306620A1 (de) Integrierte Testschaltung in einer intergrierten Schaltung
DE19808664C2 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE10135966B4 (de) Verfahren und Vorrichtung zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
DE102004059505A1 (de) Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln
DE19937820C2 (de) Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben
DE10223167B4 (de) Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung
DE102004059506B3 (de) Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung
DE10131386A1 (de) Verfahren zur Überprüfung einer leitenden Verbindung zwischen Kontaktstellen
DE10338677B3 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung
DE10050707C2 (de) Verfahren zum Betreiben eines TAP-Controllers und entsprechender TAP-Controller
EP1118006B1 (de) Verfahren und vorrichtung zum testen von auf einem halbleiterchip integrierten kondensatoren
DE10042620B4 (de) Anordnung zum Testen eines Speichermoduls
DE10157458A1 (de) Automatische Abtastanschlussfeldzuweisung unter Verwendung einer I/O-Anschlussfeldarchitektur
DE102004057532A1 (de) Verfahren zum Testen von Halbleiter-Chips unter Verwendung von Registersätzen
EP0576921A1 (de) Elektronischer Baustein mit einer taktgesteuerten Schiebregisterprüfarchitektur (Boundary-Scan)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G01R 31/26 AFI20051017BHDE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150319

R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee