DE10042620B4 - Anordnung zum Testen eines Speichermoduls - Google Patents
Anordnung zum Testen eines Speichermoduls Download PDFInfo
- Publication number
- DE10042620B4 DE10042620B4 DE2000142620 DE10042620A DE10042620B4 DE 10042620 B4 DE10042620 B4 DE 10042620B4 DE 2000142620 DE2000142620 DE 2000142620 DE 10042620 A DE10042620 A DE 10042620A DE 10042620 B4 DE10042620 B4 DE 10042620B4
- Authority
- DE
- Germany
- Prior art keywords
- input
- memory module
- output channels
- memory
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Abstract
Anordnung
zum Testen eines Speichermoduls (5), das aus einer Vielzahl n (n≥ 2) von einzelnen
Speicherbausteinen besteht, die jeweils wenigstens eine erste Anzahl
m (m ≥ 2)
von Eingangs-/Ausgangsanschlüssen
haben, mit einem Testgerät
(1), das eine zweite Anzahl k von Eingangs-/Ausgangskanälen hat,
und mit einer Steuereinrichtung (6), über die dem Speichermodul (5) weitere
Signale zuführbar
sind, wobei 2 < k < m·n gilt
und die weiteren Signale bauelementspezifische und bauelementunspezifische
Befehlssignale umfassen, dadurch gekennzeichnet, dass
– zwischen den k Eingangs-/Ausgangskanälen und den n·m Eingangs-/Ausgangskanälen der n Speicherbausteine Busschalter (2, 3, 4) gelegen sind, und
– die Steuereinrichtung (6) über mechanische Schalter (11) mit dem Speichermodul (5) verbunden ist.
– zwischen den k Eingangs-/Ausgangskanälen und den n·m Eingangs-/Ausgangskanälen der n Speicherbausteine Busschalter (2, 3, 4) gelegen sind, und
– die Steuereinrichtung (6) über mechanische Schalter (11) mit dem Speichermodul (5) verbunden ist.
Description
- Die Erfindung betrifft eine Anordnung zum Testen eines Speichermoduls, das aus einer Vielzahl n (n ≥ 2) von einzelnen Speicherbausteinen besteht, die jeweils wenigstens eine erste Anzahl m (m ≥ 2) von Eingangs-/Ausgangsanschlüssen haben, mit einem Testgerät, das eine zweite Anzahl k von Eingangs-/Ausgangskanälen hat, und mit einer Steuereinrichtung, über die dem Speichermodul weitere Signale zuführbar sind, wobei 2 < k < m·n gilt und die weiteren Signale bauelementspezifische und bauelementunspezifische Befehlssignale umfassen.
- Zum Testen von Speichern und zur Analyse von bei einem solchen Testen ermittelten Speicherfehlern gelangen oft so genannte Bench-Tester zum Einsatz. Ein solcher Bench-Tester ist beispielsweise in MS 4105 Users Manual, Mosaid Systems Inc., 3375 Scott Blvd # 206, Santa Clara, CA 95054, beschrieben. Ein Bench-Tester und auch andere Testgeräte für Speicher haben aus Kostengründen oft eine relativ geringe Anzahl von Eingangs-/Ausgangskanälen, beispielsweise lediglich 16 Eingangs-/Ausgangskanäle. Da ein einzelner Speicherbaustein ungefähr über die gleiche Anzahl von Eingangs-/Ausgangsanschlüssen verfügt, die mit den Eingangs-/Ausgangskanälen des Testers zu verbinden sind, ist es mit solchen herkömmlichen Testern praktisch nicht möglich, ganze Speichermodule zu prüfen und zu analysieren, da diese aus mehreren Speicherbausteinen aufgebaut sind und so schon bei nur zwei Speicherbausteinen
32 Eingangs-/Ausgangs-anschlüsse haben und im allgemeinen64 Eingangs-/Ausgangsanschlüsse aufweisen. - Um nun bei Speichermodulen, die aus mehreren Speicherbausteinen aufgebaut sind, dennoch eine Prüfung und Analyse vornehmen zu können, werden bisher die folgenden Methoden angewandt:
- Bei einer ersten Methode werden manuell zwischen den beispielsweise
16 Eingangs-/Ausgangskanälen des Testgerätes und den beispielsweise64 Eingangs-/Ausgangsanschlüssen eines aus vier Speicherbausteinen aufgebauten Speichermoduls manuell "Kabelbäume" gesteckt, sodass immer der gerade zu testende Speicherbaustein mit dem Testgerät verbunden ist. Auf Grund der dabei notwendigerweise auftretenden beträchtlichen Leitungslängen zwischen den Eingangs-/Ausgangskanälen des Testgerätes und den Eingangs-/Ausgangsanschlüssen des Speichermoduls und der kaum vermeidbaren Impedanzunterschiede zwischen einzelnen Signalwegen ist bei dieser Methode aber nur eine niedrige Arbeitsfrequenz einsetzbar. Außerdem ist das nach jedem Messvorgang vorzunehmende Umstecken des Kabelbaumes arbeitsaufwändig und fehleranfällig. - Bei einer zweiten Methode wird der jeweils einem Test zu unterwerfende Speicherbaustein von dem Speichermodul abgelötet. Damit können aber Fehler, die ihre Ursache im Speichermodul und nicht im Speicherbaustein haben, nicht mehr analysiert werden. Auch steht der abgelötete Baustein für eine weitere Analyse auf Modulebene dem Testgerät nicht zur Verfügung. Schließlich besteht durch wiederholte Lötprozesse auch die Gefahr, dass Speicherbausteine zerstört oder in ihrem Ausfallverhalten verändert werden.
- Bei einer dritten Methode wird die Anzahl der Eingangs-/Ausgangskanäle, soweit dies möglich ist, erhöht. Ein solches Vorgehen ist aber mit erheblichen Kostensteigerungen verbunden, sodass es sich in der Praxis nicht durchgesetzt hat.
- Im einzelnen ist noch in der
US 4,216,539 ein Digital-Tester beschrieben, bei dem Schalter120 zwischen einer DUT (Device Under Test; zu prüfendes Element)124 und Ansteuereinheiten in einem Gerät vorgesehen sind. Die Schalter bestehen aus Reed-Schaltern und sind über wählbare Testpins an die DUT angeschlossen. - Weiterhin ist aus der
DE 693 26 529 T2 ein erweiterbarer, digitaler Multiplexer hoher Schaltgeschwindigkeit bekannt, bei dem in Multiplexern eine Auswahlschaltung in der Form eines Baumes ausgestaltet ist. - Schließlich kann der
US 5,995,424 ein Speicher-Testsystem entnommen werden, das allgemein die Verbindung zwischen einer DUT und einem Testgerät über eine Vielzahl von Eingangs-/Ausgangskanälen vorsieht. - Es ist Aufgabe der vorliegenden Erfindung, eine Anordnung zum Testen eines Speichermoduls zu schaffen, welche bei einfachem Aufbau ein Testen von Speichermodulen mit hoher Arbeitsfrequenz erlaubt.
- Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass zwischen den k Eingangs-/Ausgangskanälen und den n·m Eingangs-/Ausgangsanschlüssen der n Speicherbausteine Busschalter gelegen sind, die beispielsweise aus Feldeffekttransistoren aufgebaut und in einer Baumstruktur angeordnet sein können, und dass die Steuereinrichtung über mechanische Schalter mit dem Speichermodul verbunden ist.
- Mit der erfindungsgemäßen Anordnung ist ein Testen von Speichermodulen mit hoher Arbeitsfrequenz möglich, indem durch entsprechendes Umschalten der Busschalter immer die Eingangs-/Ausgangsanschlüsse des gerade zu testenden Speichermoduls mit den Eingangs-/Ausgangskanälen des Testgerätes verbunden werden. Da das Testen damit auf Modulebene vorgenommen werden kann, können auch Fehler, deren Ursache nicht im speziellen Speicherbaustein, sondern in der Platine des Speichermoduls oder in weiteren Komponenten von diesem begründet sind, analysiert werden. Infolge der hohen Arbeitsfrequenz können mit der erfindungsgemäßen Anordnung auch solche Speichermodule untersucht werden, für deren Betrieb eine bestimmte Mindestfrequenz benötigt wird. Schließlich kann bei Einsatz der erfindungsgemäßen Anordnung zusätzlich eine Temperaturkontrolle verwendet werden, bei der das Speichermodul erhöhten Temperaturen ausgesetzt wird.
- Durch den Einsatz der vorzugsweise aus Feldeffekttransistoren aufgebauten Busschalter können die in ihrer Anzahl beschränkten Eingangs-/Ausgangskanäle des Testgerätes mit dem jeweils interessierenden Speicherbaustein des Speichermoduls verbunden werden. Die Busschalter haben dabei eine hinreichend niedrige Impedanz und Lastkapazität, um den Speicherbaustein auch mit hoher Arbeitsfrequenz betreiben zu können.
- Werden die benötigten Busschalter in einer Baumstruktur angeordnet, so kann hierdurch das Entstehen von Reflexionen verhindert werden, welche die Signalqualität beeinträchtigen würden.
- Die wenigen Befehlssignale, welche von einer Steuereinrichtung beispielsweise zur Auswahl eines speziellen Halbleiterbausteins noch auf verschiedene mögliche Eingänge/Ausgänge des Speichermoduls verteilt werden müssen, können direkt über die mechanischen Schalter geleitet werden. Auch hierdurch wird die Erhaltung der benötigen Signalqualität sichergestellt.
- Die Busschalter können von üblichem Aufbau sein. Ein solcher Busschalter ist beispielsweise in 1996 CBT Bus Switches Crossbar Technology Data Book, Literature No. SCDD0014, Texas Instruments Inc., Hannover, beschrieben. Von wesentlicher Bedeutung bei der erfindungsgemäßen Anordnung ist die vollkommen neuartige Verwendung von solchen Busschaltern in einer "Baumstruktur" zwischen den Eingangs-/Ausgangskanälen eines Testgerätes und den Eingangs-/Ausgangsanschlüssen eines zu testenden und aus mehreren Speicherbausteinen aufgebauten Speichermoduls.
- Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben, in deren einziger Figur ein Blockschaltbild der erfindungsgemäßen Anordnung dargestellt ist.
- Ein Testgerät
1 , bei dem es sich beispielsweise um einen Bench-Tester handeln kann und das16 Eingangs-/Ausgangskanäle hat, ist mit einem Busschalter2 verbunden, der zwischen jeweils16 Eingangs-/Ausgangskanälen umschalten kann. Das heißt, der Busschalter2 ist über16 Eingangs-/Ausgangskanäle mit einem Busschalter3 und über weitere16 Eingangs-/Ausgangskanäle mit einem Busschalter4 verbunden. Diese Busschalter3 und4 können wie der Busschalter2 zwischen jeweils16 Eingangs-/Ausgangskanälen umschalten, sodass am Ausgang der Busschalter3 und4 insgesamt 4·16 Eingangs-/Ausgangskanäle zur Verfügung stehen, an die ein Speichermodul5 , beispielsweise ein SDRAM-Modul aus vier Speicherbausteinen, angeschlossen werden kann. - Die Busschalter
2 bis4 sind von einer Steuereinheit6 so angesteuert, dass jeweils ein Speicherbaustein einem Test durch das Testgerät1 unterworfen ist. Das heißt, zunächst ist der mit Eingangs-/Ausgangskanälen7 des Busschalters3 verbundene Speicherbaustein über den Busschalter1 an das Testgerät1 angeschlossen. Sodann folgt nach Abschluss des Tests ein Umschalten des Busschalters3 auf Eingangs-/Ausgangskanäle8 , an die ein weiterer Speicherbaustein des Speichermoduls angeschlossen ist. Anschließend werden die beiden mit den jeweils16 Eingangs-/Ausgangskanälen des Busschalters4 verbundenen Speicherbausteine nacheinander einem Test über den Busschalter und den Busschalter2 unterworfen. - Die Busschalter
2 bis4 weisen eine ausreichend niedrige Impedanz und geringe Lastkapazität auf, sodass die einzelnen Speicherbausteine des Speichermoduls5 mit einer hohen Arbeitsfrequenz betrieben werden können. Da die Busschalter2 bis4 in einer "Baumstruktur" angeordnet sind, wird das Entstehen von Reflexionen, welche die Signalqualität beeinträchtigen würden, praktisch ausgeschlossen. - Mit der Steuereinheit
6 können noch weitere Testerkanäle9 für bauelementunspezifische Befehlsleitungen, wie RAS (Row Address Select), CAS (Column Address Select) etc. sowie Testerkanäle10 für bauelementspezifische Befehlsleitungen, wie CS (Chip Select), CLK (Takt), CAE (...) etc. verbunden sein. Diese Testerkanäle können direkt (vgl. die Testerkanäle9 ) oder über mechanische Schalter11 (vgl. die Testerkanäle10 ) auf mögliche Eingänge des Speichermoduls verteilt werden. Die Erhaltung der benötigten Signalqualität ist dabei infolge der Verwendung der Busschalter und der mechanischen Schalter11 sichergestellt.
Claims (5)
- Anordnung zum Testen eines Speichermoduls (
5 ), das aus einer Vielzahl n (n≥ 2) von einzelnen Speicherbausteinen besteht, die jeweils wenigstens eine erste Anzahl m (m ≥ 2) von Eingangs-/Ausgangsanschlüssen haben, mit einem Testgerät (1 ), das eine zweite Anzahl k von Eingangs-/Ausgangskanälen hat, und mit einer Steuereinrichtung (6 ), über die dem Speichermodul (5 ) weitere Signale zuführbar sind, wobei 2 < k < m·n gilt und die weiteren Signale bauelementspezifische und bauelementunspezifische Befehlssignale umfassen, dadurch gekennzeichnet, dass – zwischen den k Eingangs-/Ausgangskanälen und den n·m Eingangs-/Ausgangskanälen der n Speicherbausteine Busschalter (2 ,3 ,4 ) gelegen sind, und – die Steuereinrichtung (6 ) über mechanische Schalter (11 ) mit dem Speichermodul (5 ) verbunden ist. - Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass Busschalter durch Feldeffekttransistoren aufgebaut sind.
- Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Busschalter (
2 ,3 ,4 ) in einer Baumstruktur angeordnet sind. - Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass wischen der Steuereinrichtung und dem Speichermodul (
5 ) Testerkanäle (9 ) für bauelementunspezifische Befehlssignale und Testerkanäle (10 ) für bauelementspezifische Befehlssignale liegen. - Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Busschalter (
2 –4 ) von der Steuereinrichtung (6 ) gesteuert sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000142620 DE10042620B4 (de) | 2000-08-30 | 2000-08-30 | Anordnung zum Testen eines Speichermoduls |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000142620 DE10042620B4 (de) | 2000-08-30 | 2000-08-30 | Anordnung zum Testen eines Speichermoduls |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10042620A1 DE10042620A1 (de) | 2002-03-28 |
DE10042620B4 true DE10042620B4 (de) | 2005-05-04 |
Family
ID=7654321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000142620 Expired - Fee Related DE10042620B4 (de) | 2000-08-30 | 2000-08-30 | Anordnung zum Testen eines Speichermoduls |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10042620B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7197676B2 (en) * | 2005-05-24 | 2007-03-27 | Kingston Technology Corp. | Loop-Back Memory-Module Extender Card for Self-Testing Fully-Buffered Memory Modules |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
US5995424A (en) * | 1997-07-16 | 1999-11-30 | Tanisys Technology, Inc. | Synchronous memory test system |
DE69326529T2 (de) * | 1992-11-23 | 2000-05-04 | Brooktree Corp | Erweiterbarer, digitaler Multiplexer hoher Schaltgeschwindigkeit |
-
2000
- 2000-08-30 DE DE2000142620 patent/DE10042620B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
DE69326529T2 (de) * | 1992-11-23 | 2000-05-04 | Brooktree Corp | Erweiterbarer, digitaler Multiplexer hoher Schaltgeschwindigkeit |
US5995424A (en) * | 1997-07-16 | 1999-11-30 | Tanisys Technology, Inc. | Synchronous memory test system |
Also Published As
Publication number | Publication date |
---|---|
DE10042620A1 (de) | 2002-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3130714C2 (de) | ||
DE60005156T2 (de) | Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird | |
DE3709032C2 (de) | ||
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE10330593B4 (de) | Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen | |
DE2335785B2 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
EP1088239B1 (de) | Einrichtung zur vermessung und analyse von elektrischen signalen eines integrierten schaltungsbausteins | |
DE102006041817A1 (de) | Verfahren und Anordnung zum Testen eines Halbleiterbauelements mit gestapelten Einzelchips | |
DE102006051591B3 (de) | Verfahren zum Testen eines Speicherchips | |
DE60106300T2 (de) | Eingangs-/ausgangs-durchgangstestmodus-schaltung | |
DE19808664C2 (de) | Integrierte Schaltung und Verfahren zu ihrer Prüfung | |
DE19937820C2 (de) | Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben | |
DE10042620B4 (de) | Anordnung zum Testen eines Speichermoduls | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
EP0898283A2 (de) | Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes | |
DE10143455B4 (de) | Verfahren und Vorrichtung zum Testen von zu testenden Schaltungseinheiten mit erhöhter Datenkompression für Burn-in | |
DE102004014242B4 (de) | Integrierter Baustein mit mehreren voneinander getrennten Substraten | |
DE102005007580B4 (de) | Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens | |
DE102004059505A1 (de) | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln | |
DE102006010944A1 (de) | Integrierter Baustein zum vereinfachten parallelen Testen, Testboard zum Testen von mehreren integrierten Bausteinen sowie Testsystem und Testereinheit | |
DE10152086B4 (de) | Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung | |
DE2025864C2 (de) | Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen und Vorrichtung zur Durchführung des Verfahrens | |
DE3241175A1 (de) | Pruefsystem fuer das pruefen von prozessoren enthaltenden steuerwerksbaugruppen und/oder von periphere ergaenzungen solcher steuerwerksbaugruppen bildenden speicherbaugruppen | |
DE10112560A1 (de) | Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen | |
DE10119869B4 (de) | Schaltungsanordnung und Verfahren zum selektiven Übertragen von Informationen zu Chips auf einem Wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8325 | Change of the main classification |
Ipc: G11C 29/00 AFI20000830BHDE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |