DE102004014242B4 - Integrierter Baustein mit mehreren voneinander getrennten Substraten - Google Patents

Integrierter Baustein mit mehreren voneinander getrennten Substraten Download PDF

Info

Publication number
DE102004014242B4
DE102004014242B4 DE102004014242.4A DE102004014242A DE102004014242B4 DE 102004014242 B4 DE102004014242 B4 DE 102004014242B4 DE 102004014242 A DE102004014242 A DE 102004014242A DE 102004014242 B4 DE102004014242 B4 DE 102004014242B4
Authority
DE
Germany
Prior art keywords
output
error
error signal
output terminal
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004014242.4A
Other languages
English (en)
Other versions
DE102004014242A1 (de
Inventor
Gerd Frankowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004014242.4A priority Critical patent/DE102004014242B4/de
Priority to US11/090,831 priority patent/US7228473B2/en
Publication of DE102004014242A1 publication Critical patent/DE102004014242A1/de
Application granted granted Critical
Publication of DE102004014242B4 publication Critical patent/DE102004014242B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31723Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • G11C2029/2602Concurrent test

Abstract

Baustein (1) mit einer auf voneinander getrennten Substraten angeordneten ersten und zweiten integrierten Schaltung (2), mit einem ersten und einem zweiten Ausgangsanschluss (4), an denen die erste und die zweite integrierte Schaltung (2) in paralleler Weise angeschlossen sind, und mit einem voneinander getrennten ersten und zweiten Auswahlanschluss (6), der mit der ersten beziehungsweise der zweiten integrierten Schaltung (2) verbunden ist, wobei in jeder der integrierten Schaltungen (2) eine Testschaltung vorgesehen ist, um abhängig von einem bei einem Testvorgang aufgetretenen Fehler ein Fehlersignal zu generieren, wobei in jeder der integrierten Schaltungen (2) eine Ausgabeschaltung vorgesehen ist, um den ersten Ausgangsanschluss oder den zweiten Ausgangsanschluss abhängig von einem an dem jeweiligen Auswahlanschluss anliegenden Auswahlsignal zum Ausgeben eines den Fehler anzeigenden Zustands auszuwählen, wobei die Ausgabeschaltung abhängig von dem jeweiligen Fehlersignal den ausgewählten Ausgangsanschluss (4) hochohmig schaltet, wenn das Fehlersignal keinen Fehler anzeigt, und wobei die Ausgabeschaltung den ausgewählten Ausgangsanschluss auf einen vorbestimmten Zustand setzt, wenn das Fehlersignal einen Fehler anzeigt, dadurch gekennzeichnet, dass mindestens eine der Ausgabeschaltungen einen Multiplexer (12) aufweist, um das Fehlersignal an den ersten oder zweiten Ausgangsanschluss zu leiten.

Description

  • Die Erfindung betrifft einen integrierten Baustein mit einer auf voneinander getrennten Substraten angeordneten ersten und zweiten integrierten Schaltung. Die Erfindung betrifft weiterhin ein Verfahren zum Ansteuern eines ersten und eines zweiten Ausgangsanschlusses eines solchen integrierten Bausteins.
  • Um leistungsfähige Bausteine zur Verfügung zu stellen, können in ein Gehäuse mehr als ein Substrat mit einer integrierten Schaltung eingesetzt werden und über gemeinsame oder voneinander getrennte Bonddrähte und dergleichen mit externen Anschlüssen des Bausteins verbunden werden. Üblicherweise werden die Substrate mit den integrierten Schaltungen gestapelt und in einen solchen Baustein eingesetzt. Dabei werden die Anschlüsse der einzelnen integrierten Schaltungen entsprechend ihrer Funktion miteinander und mit einem externen Anschluss verbunden.
  • Um die einzelnen integrierten Schaltungen getrennt ansteuern zu können, werden einige der Anschlüsse nicht miteinander verbunden und direkt an einzelne voneinander getrennte Ausgangsanschlüsse geführt. Der Zusammenbau der einzelnen integrierten Schaltungen und der Einbau in den fertigen Baustein erfolgt nach dem Wafertest und nach einer eventuellen Reparatur der Schaltungen. Nach dem Zusammenbau muss jedoch die Funktion des Bausteins nochmals getestet werden.
  • Bislang werden solche Bausteine mit mehreren einzelnen integrierten Schaltungen auf die gleiche Weise wie ein Baustein mit nur einer integrierten Schaltung getestet. Das heißt, bei Speicherschaltungen werden zum Beispiel zwei 256 Megabit-Schaltungen wie ein 512 Megabit-Baustein behandelt und getestet. Die erforderliche Testzeit entspricht somit etwa der Testzeit einer 512 Megabit Speicherschaltung.
  • Die EP 0 733 910 B1 offenbart einen gattungsgemäßen Baustein und ein gattungsgemäßes Verfahren. Aus der WO 02/075926 A2 ist weiter ein Bauelement bekannt, das auf voneinander getrennten Substraten angeordnete erste und zweite integrierte Schaltungen und eine Ausgabeschaltung, die abhängig von einem Signal einen Auswahlanschluss auswählt, aufweist.
  • Es ist Aufgabe der vorliegenden Erfindung, einen integrierten Baustein mit mehreren auf voneinander getrennten Substraten angeordneten integrierten Schaltungen vorzusehen, der auf schnellere Weise getestet werden kann. Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein Verfahren zum Ansteuern von Ausgangsanschlüssen eines integrierten Bausteins zur Verfügung zu stellen, wodurch das Testen des integrierten Bausteins beschleunigt wird.
  • Diese Aufgabe wird durch den Baustein nach Anspruch 1 sowie das Verfahren nach Anspruch 5 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein integrierter Baustein mit einer auf voneinander getrennten Substraten angeordneten ersten und zweiten integrierten Schaltung vorgesehen. Der integrierte Baustein weist einen ersten und einen zweiten Ausgangsanschluss auf, an dem die erste und die zweite integrierte Schaltung in paralleler Weise angeschlossen sind. Weiterhin sind ein erster und ein zweiter Auswahlanschluss vorgesehen, die voneinander getrennt sind, und die mit der ersten bzw. mit der zweiten integrierten Schaltung verbunden sind. In jeder der integrierten Schaltungen ist eine Testschaltung vorgesehen, um abhängig von einem bei einem Testvorgang aufgetretenen Fehler ein Fehlersignal zu generieren. In jeder der integrierten Schaltungen ist eine Ausgabeschaltung vorgesehen, um den ersten Ausgangsanschluss oder den zweiten Ausgangsanschluss abhängig von einem an dem Auswahlanschluss anliegenden Auswahlsignal zum Ausgeben eines den Fehler anzeigenden Zustands auszuwählen.
  • Auf diese Weise kann ein integrierter Baustein mit mehreren integrierten Schaltungen geschaffen werden, der so getestet werden kann, dass durch die Testschaltung ein interner Testvorgang in den integrierten Schaltungen des Bausteins parallel abläuft und wobei das jeweilige Fehlersignal auf zwei verschiedenen Ausgangsanschlüssen des integrierten Bausteins als ein den Fehler anzeigendes Signal ausgegeben wird. Eine angeschlossene Testereinrichtung steuert jede der integrierten Schaltungen gleichzeitig an und initiiert den Testvorgang. An dem ersten und dem zweiten Auswahlanschluss liegen unterschiedliche Signale an, so dass eine der integrierten Schaltungen das Fehler anzeigende Signal auf dem ersten Ausgangsanschluss und die zweite integrierte Schaltung das Fehler anzeigende Signal auf dem zweiten Ausgangsanschluss oder umgekehrt ausgibt. Somit kann die Testereinrichtung durch Auslesen der beiden Ausgangsanschlüsse feststellen, ob und in welcher der integrierten Schaltungen des getesteten Bausteins ein Fehler aufgetreten ist.
  • Die Ausgabeschaltung schaltet abhängig von dem jeweiligen Fehlersignal den ausgewählten Ausgangsanschluss hochohmig, wenn das Fehlersignal keinen Fehler anzeigt und setzt den ausgewählten Ausgangsanschluss auf einen vorbestimmten Zustand, wenn das Fehlersignal einen Fehler anzeigt. Auf diese Weise kann der jeweilige Ausgangsanschluss mit weiteren Ausgangsanschlüssen derselben oder anderen integrierten Bausteinen verbunden werden, um ein Verodern der an den so verbundenen Ausgangsanschlüssen anliegenden Signale zu erreichen.
  • Der erste und der zweite Ausgangsanschluss sind miteinander und über eine Testerleitung mit einer Testeinrichtung, die den Testvorgang überwacht, verbunden. In diesem Fall wird lediglich getestet, ob der integrierte Baustein einen Fehler aufweist oder nicht, wobei es keine Rolle spielt, in welcher der integrierten Schaltungen in dem integrierten Baustein der Fehler aufgetreten ist. Dies ist sinnvoll, wenn der integrierte Baustein mit einem vorhandenen Fehler nicht repariert werden kann, da er bereits eingehäust ist und für eine spätere Anwendung nicht mehr geeignet ist. Mindestens eine der Ausgabeschaltungen weist dabei einen Multiplexer auf, um das Fehlersignal an den ersten oder zweiten Ausgangsanschluss zu leiten.
  • Vorzugsweise weist jede der Ausgabebeschaltungen einen jeweiligen Ausgangstreiber für den jeweiligen ersten und den zweiten Ausgangsanschluss auf, wobei der Ausgangstreiber des jeweiligen Ausgangsanschlusses so gestaltet ist, um bei einem Auswählen durch das Auswahlsignal den ausgewählten Ausgangsanschluss abhängig von dem Fehlersignal hochohmig oder auf den vorbestimmten Zustand zu schalten.
  • Gemäß einer weiteren Ausführungsform kann die jeweilige Ausgabeschaltung so gestaltet sein, um den jeweils nicht ausgewählten Ausgangsanschluss hochohmig zu schalten.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Ansteuern eines ersten und eines zweiten Ausgangsanschlusses eines integrierten Bausteins mit einer auf voneinander getrennten Substraten angeordneten ersten und zweiten integrierten Schaltung vorgesehen. Die erste und die zweite integrierte Schaltung sind in paralleler Weise an die Ausgangsanschlüsse angeschlossen. Ein erster und zweiter Auswahlanschluss sind als individuelle Anschlüsse zum Auswählen der ersten und der zweiten integrierten Schaltung vorgesehen, wobei die Auswahlanschlüsse voneinander getrennt sind. In jeder der integrierten Schaltungen wird abhängig von einem bei einem Testvorgang aufgetretenen Fehler ein Fehlersignal generiert. In jeder der integrierten Schaltungen wird der erste Ausgangsanschluss oder der zweite Ausgangsanschluss abhängig von einem an dem jeweiligen Auswahlanschluss anliegenden Auswahlsignal zum Ausgeben eines den Fehler anzeigenden Zustandes ausgewählt.
  • Mit Hilfe eines solchen Verfahrens zum Ansteuern der Ausgangsanschlüsse eines integrierten Bausteins lässt sich ein Testverfahren für einen integrierten Baustein mit mehreren integrierten Schaltungen realisieren, das bezüglich der üblicherweise durchgeführten Testverfahren schneller durchgeführt werden kann, da die integrierten Schaltungen des Bausteins parallel zueinander getestet werden und die jeweiligen Fehler an verschiedenen Ausgangsanschlüssen des Bausteins ausgegeben werden.
  • Der ausgewählte Ausgangsanschluss wird hochohmig geschaltet, wenn das Fehlersignal keinen Fehler anzeigt oder auf einen vorbestimmten Zustand gesetzt, wenn das Fehlersignal einen Fehler anzeigt.
  • Bevorzugte Ausführungsformen der Erfindung werden im folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen: 1a, 1b schematische Darstellungen eines integrierten Baustein mit mehreren integrierten Schaltungen;
  • 2 eine schematische Darstellung einer der integrierten Schaltungen in dem Baustein;
  • 3 eine Darstellung des Bausteins mit zwei integrierten Schaltungen gemäß 2, die zum Testen an eine Testereinrichtung angeschlossen sind; und
  • 4 eine schematische Darstellung eines erfindungsgemäßen Bausteins mit zwei integrierten Schaltungen, die zum Testen an eine Testereinrichtung angeschlossen sind.
  • In 1a ist schematisch ein Baustein 1 mit zwei darin angeordneten integrierten Schaltungen 2 dargestellt. Der Baustein 1 weist ein Gehäuse 3 auf, in dem die integrierten Schaltungen 2 nebeneinander, übereinander gestapelt oder in sonstiger Weise zueinander angeordnet sind. Der Baustein 1 weist Ausgangsanschlüsse 4 auf, mit denen der Baustein von extern kontaktiert werden kann.
  • Insbesondere werden solche Bausteine als Speicherbausteine vorgesehen, die mehrere integrierte Speicherschaltungen enthalten, um die in dem Baustein bereitgestellte Speichermenge zu vergrößern, so dass sie ein Vielfaches der in einer integrierten Schaltung üblicherweise vorhandenen Speichergröße umfasst. Die in dem Baustein 1 vorhandenen integrierten Schaltungen sind vorzugsweise identisch und deren Kontaktanschlüsse 5 sind mit den Ausgangsanschlüssen 4 im wesentlichen so verbunden, dass jeder der Ausgangsanschlüsse 4 gleichzeitig mit den jeweiligen Kontaktanschlüssen der integrierten Schaltungen gleicher Funktion verbunden ist.
  • Um die integrierten Schaltungen 2 im Normalbetrieb getrennt ansteuern zu können, sind am Baustein 1 Auswahlanschlüsse 6 vorgesehen, wobei die Anzahl der Auswahlanschlüsse 6 im wesentlichen der Anzahl der in dem Baustein 1 vorhandenen integrierten Schaltungen entspricht. So kann beispielsweise eine der integrierten Schaltungen ausgewählt werden, indem an dem jeweiligen Auswahleingang, der mit der auszuwählenden integrierten Schaltung 2 verbunden ist, ein High-Signal angelegt wird, während auf allen übrigen Auswahlanschlüssen 6 ein Low-Signal angelegt wird. Der Auswahlanschluss 6 für jede der integrierten Schaltungen ist mit einem Auswahleingang 7 der integrierten Schaltung 2 verbunden und kann beispielsweise an einem Chip-Select-Eingang der integrierten Schaltung 2 oder an einem Adresseingang der integrierten Schaltung 2 angeschlossen sein.
  • Insbesondere, wenn die integrierten Schaltungen Speicherschaltungen umfassen, ist es möglich, den Auswahlanschluss mit einem Adresseingang der jeweiligen integrierten Schaltung zu verbinden.
  • In 1b ist ein Querschnitt einer Stapelanordnung der integrierten Schaltungen 2 in dem erfindungsgemäßen Baustein 1 dargestellt. Man erkennt, dass die Kontaktierungsanschlüsse 5, die bezüglich ihrer Funktion einander entsprechen, miteinander verbunden und mit einem der Ausgangsanschlüsse 4 verbunden sind. Bei baugleichen integrierten Schaltungen liegen die Kontaktanschlüsse 5 an der gleichen Position auf der integrierten Schaltung 2, so dass je nach Anordnung der Kontaktanschlüsse 5 auch eine Verbindung zwischen den sich entsprechenden Kontaktierungsanschlüssen 5 mit Hilfe der Flip-Chip-Technik erreicht werden kann.
  • In 2 ist als Ausschnitt ein Teil einer der integrierten Schaltungen 2 dargestellt, deren Kontaktanschlüsse 5 und dessen Auswahleingang 7 mit den entsprechenden Ausgangsanschlüssen 4 bzw. dem Auswahlanschluss 6 des Bausteins 1 in Verbindung steht. Die Kontaktanschlüsse 5 können zum Empfangen von Adresssignalen, Steuersignalen und Datensignalen vorgesehen sein. Zwei der Kontaktanschlüsse DQ0, DQ1 werden ausgewählt, um bei einem Testvorgang anzuzeigen, ob ein Fehler bei dem Testvorgang aufgetreten ist. Üblicherweise sind die ausgewählten Kontaktanschlüsse 5 Daten-Ein-/Ausgänge zum Empfangen bzw. zum Ausgeben von Datensignalen. Die beiden Kontaktanschlüsse 5 werden also abhängig davon, ob sich die integrierte Schaltung 2 in einem Testmodus oder in einem Normalmodus befindet, entweder zum regulären Einlesen oder Ausgeben von Daten oder zum Ausgeben von Fehlerdaten verwendet.
  • Das Schalten der Ein-/Ausgängen wird durch eine Testschaltung 10 gesteuert. Die Testschaltung 10 ist mit einer funktionellen Schaltung der integrierten Schaltung (nicht gezeigt) verbunden und steuert große Teile des Testvorgangs automatisch und generiert je nachdem, ob ein Fehler aufgetreten ist, ein Fehlersignal, das einen Fehler anzeigt oder nicht. Das Fehlersignal wird über die Fehlersignalleitung 11 einem Multiplexer 12 zugeführt, der das Fehlersignal über einen jeweiligen Ausgangstreiber 13 entweder an den ersten Kontaktanschluss DQ0 oder an den zweiten Kontaktierungsanschluss DQ1 leitet. Die Ausgangstreiber 13 sind so steuerbar, dass bei einem Normalbetrieb die aus der Schaltung herauszutreibenden Daten verstärkt und die einzulesenden Daten empfangen werden. Dazu sind die Ausgangstreiber 13 mit der Testschaltung 10 verbunden, so dass ein Testmodesignal TM dem Ausgangstreiber 13 bereitgestellt wird, das angibt, ob sich die integrierte Schaltung in dem Normalmodus oder in einem Testmodus befindet.
  • An dem Auswahleingang 7 der integrierten Schaltung liegt das Auswahlsignal an, das dem Baustein an dem jeweiligen Auswahlanschluss 5 zur Verfügung gestellt wird. Das Auswahlsignal wird dem Multiplexer 12 zur Verfügung gestellt, der abhängig von dem Pegel des Auswahlsignals das Fehlersignal auf der Fehlersignalleitung 11 entweder an den ersten Kontaktanschluss DQ0 oder an den zweiten Kontaktanschluss DQ1 weiterleitet. Das Auswahlsignal wird ebenfalls an die Ausgangstreiber 13 weitergeleitet. Die Ausgangstreiber 13 sind so geschaltet, dass derjenige des ersten und des zweiten Kontaktanschlüsse DQ0, DQ1, der nicht durch den Multiplexer 12 angesprochen wird, so deaktiviert wird, dass er hochohmig geschaltet wird. Derjenige der Kontaktanschlüsse, an den das Fehlersignal weitergeleitet wird, wird abhängig von dem Fehlersignal entweder hochohmig geschaltet, wenn das Fehlersignal anzeigt, dass kein Fehler aufgetreten ist, oder auf einen bestimmten Zustand gesetzt, z. B. einen High-Pegel, wenn das Fehlersignal angibt, dass ein Fehler aufgetreten ist.
  • In 3 ist ein erfindungsgemäßer Baustein dargestellt, der zwei integrierte Schaltungen 2 enthält. Die Auswahleingänge 7 der integrierten Schaltungen 2 sind mit den jeweiligen als SLCTA, SLCTB bezeichneten Auswahlanschlüssen 6 des Bausteins 1 verbunden. Beim Testen des Bausteins 1 werden die Auswahlsignale an den Auswahlanschlüssen 6 von einer Testereinrichtung 15 zur Verfügung gestellt. Die Testereinrichtung 15 ist weiterhin über Testerkanäle mit den Ausgangsanschlüssen 5 insbesondere mit den ersten und zweiten Ausgangsanschlüssen DQ0, DQ1, die zum Anzeigen eines aufgetretenen Fehlers benutzt werden, über Testerkanäle 16 verbunden.
  • Beim Testen des Bausteins legt die Testereinrichtung 15 beispielsweise einen Low-Pegel an den ersten Auswahlanschluss SLCTA und einen High-Pegel an den zweiten Auswahlanschluss SLCTB an. Desweiteren übermittelt die Testereinrichtung 15 an die integrierten Schaltungen Adressdaten, Steuerdaten und/oder Testdaten, um den Testvorgang in den integrierten Schaltungen durchzuführen. Die integrierten Schaltungen führen den Testvorgang unabhängig von dem an dem Auswahleingang 7 anliegenden Auswahlsignal in beiden integrierten Schaltungen 2 parallel durch. Nach Beenden des jeweiligen Testvorgangs steht auf der Fehlersignalleitung 11 jeder integrierten Schaltung 2 ein Fehlerdatum zur Verfügung, das anzeigt, ob ein Fehler in der jeweiligen integrierten Schaltung aufgetreten ist oder nicht. Das entsprechende Fehlerdatum zeigt beispielsweise mit einem High-Pegel an, dass ein Fehler aufgetreten ist und mit einem Low-Pegel, dass kein Fehler aufgetreten ist.
  • Die Fehlerdaten werden über die Multiplexer 12 an den ersten oder an den zweiten Kontaktanschluss DQ0, DQ1 der jeweiligen integrierten Schaltung 2 ausgegeben. Der Multiplexer 12 ist mit dem Auswahlsignal verbunden, so dass mit Hilfe des Auswahlsignals ausgewählt wird, an welchem der Kontaktanschlüsse DQ0, DQ1 das jeweilige Fehlersignal geleitet wird.
  • Die Fehlersignale werden von den Ausgangstreibern 13 für den jeweiligen Kontaktanschluss empfangen, wobei im Testmodus abhängig von dem Zustand des Fehlersignals der Zustand des jeweils dem Kontaktanschluss zugeordneten Ausgangstreibers 13 eingestellt wird. Zeigt das Fehlersignal an, dass kein Fehler aufgetreten ist, wird der ausgewählte Kontaktanschluss hochohmig geschaltet, zeigt das Fehlersignal an, dass ein Fehler aufgetreten ist, so wird der ausgewählte Kontaktanschluss DQ0, DQ1 auf einen bestimmten Zustand gesetzt, z. B. einen High-Pegel. Durch die Verbindung des ersten und des zweiten Kontaktanschlusses über den Testerkanal an die Testereinrichtung 15, können die Zustände des jeweiligen Kontaktanschlusses DQ0, DQ1 ausgelesen werden, so dass überprüft werden kann, ob ein Fehler in der ersten oder in der zweiten integrierten Schaltung aufgetreten ist.
  • Prinzipiell ist es nicht notwendig, den Kontaktanschluss hochohmig zu schalten, da es auch möglich ist, die Tatsache, dass kein Fehler aufgetreten ist, über einen weiteren logischen Zustand an der Testereinrichtung zu kommunizieren.
  • In 4 ist jedoch eine Ausführungsform dargestellt, bei der die ersten und zweiten Datenausgänge beider integrierter Schaltungen 2 miteinander verbunden sind und über einen einzigen Testerkanal an die Testereinrichtung 15 verbunden sind. Dies ist möglich, da es beim Testen des fertigen Bausteins ausreichend sein kann, das Auftreten eines Fehlers zu detektieren, wobei nicht notwendig ist, die Art des Fehlers bzw. den Ort, wo der Fehler aufgetreten ist, zu ermitteln. Bei der in 4 dargestellten Ausführungsform ist es sinnvoll, den jeweils nicht durch den Multiplexer 12 ausgewählten Kontaktanschluss ebenfalls hochohmig zu schalten. Tritt nun kein Fehler in beiden der integrierten Schaltungen 2 auf, so sind alle ersten und zweiten Kontaktanschlüsse DQ0, DQ1 hochohmig und es liegt auf dem Testerkanal kein Signal an. Die Testereinrichtung interpretiert dies derart, dass kein Fehler aufgetreten ist.
  • Wird nun in einer der integrierten Schaltungen ein Fehler erkannt, so wird der ausgewählte Kontaktanschluss DQ0, DQ1 auf den bestimmten Zustand eingestellt, z. B. auf ein bestimmtes Potential gezogen. Dieses Potential zeigt der Testereinrichtung 15, dass ein Fehler innerhalb des Bausteins aufgetreten ist. Dadurch, dass die übrigen Datenausgänge jeweils hochohmig geschaltet sind, wird das den Fehler anzeigende Signal nicht verfälscht oder in anderer Weise beeinflusst.
  • Das Vorsehen einer solcher Ausgabeschaltung in den integrierten Schaltungen für einen Baustein, der mehrere integrierte Schaltungen auf verschiedenen Substraten vereint, ist insbesondere bei baugleichen Schaltungen, insbesondere bei baugleichen Speicherschaltungen sinnvoll. Dadurch, dass beim Testvorgang von der externen Testereinrichtung der Ausgang, über den der Fehler angezeigt wird, vorgegeben wird, kann der Aufwand bei der Herstellung eines solchen Bausteins reduziert werden, da identische integrierte Schaltungen verwendet werden können. Dadurch wird die Logistik in der Produktion erheblich vereinfacht.
  • Der erfindungsgemäße Baustein bzw. das beschriebene Verfahren ist nicht darauf beschränkt, dass sich lediglich zwei integrierte Schaltungen in dem Baustein befinden. Es können auch mehr als zwei integrierte Schaltungen in dem Baustein vorgesehen werden und parallel getestet werden.
  • Bezugszeichenliste
  • 1
    Baustein
    2
    Integrierte Schaltung
    3
    Gehäuse
    4
    Ausgangsanschlüsse
    5
    Kontaktanschlüsse
    6
    Auswahlanschluss
    7
    Auswahleingang
    10
    Testschaltung
    11
    Fehlersignalleitung
    12
    Multiplexer
    13
    Ausgangstreiber
    15
    Testereinrichtung
    16
    Testerkanäle

Claims (6)

  1. Baustein (1) mit einer auf voneinander getrennten Substraten angeordneten ersten und zweiten integrierten Schaltung (2), mit einem ersten und einem zweiten Ausgangsanschluss (4), an denen die erste und die zweite integrierte Schaltung (2) in paralleler Weise angeschlossen sind, und mit einem voneinander getrennten ersten und zweiten Auswahlanschluss (6), der mit der ersten beziehungsweise der zweiten integrierten Schaltung (2) verbunden ist, wobei in jeder der integrierten Schaltungen (2) eine Testschaltung vorgesehen ist, um abhängig von einem bei einem Testvorgang aufgetretenen Fehler ein Fehlersignal zu generieren, wobei in jeder der integrierten Schaltungen (2) eine Ausgabeschaltung vorgesehen ist, um den ersten Ausgangsanschluss oder den zweiten Ausgangsanschluss abhängig von einem an dem jeweiligen Auswahlanschluss anliegenden Auswahlsignal zum Ausgeben eines den Fehler anzeigenden Zustands auszuwählen, wobei die Ausgabeschaltung abhängig von dem jeweiligen Fehlersignal den ausgewählten Ausgangsanschluss (4) hochohmig schaltet, wenn das Fehlersignal keinen Fehler anzeigt, und wobei die Ausgabeschaltung den ausgewählten Ausgangsanschluss auf einen vorbestimmten Zustand setzt, wenn das Fehlersignal einen Fehler anzeigt, dadurch gekennzeichnet, dass mindestens eine der Ausgabeschaltungen einen Multiplexer (12) aufweist, um das Fehlersignal an den ersten oder zweiten Ausgangsanschluss zu leiten.
  2. Baustein (1) nach Anspruch 1, dadurch gekennzeichnet, dass jede der Ausgabeschaltungen einen jeweiligen Ausgangstreiber (13) für den ersten und den zweiten Ausgangsanschluss (4) aufweist, wobei der Ausgangstreiber (13) des jeweiligen Ausgangsanschlusses so gestaltet ist, um bei einem Auswählen durch das Auswahlsignal den ausgewählten Ausgangsanschluss (4) abhängig von dem Fehlersignal hochohmig oder auf den vorbestimmten Zustand zu schalten.
  3. Baustein (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ausgabeschaltung so gestaltet ist, um den jeweils nicht ausgewählten Ausgangsanschluss (4) hochohmig zu schalten.
  4. Baustein (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die integrierten Schaltungen (2) in den Bausteinen gestapelt angeordnet sind.
  5. Verfahren zum Ansteuern eines ersten und eines zweiten Ausgangsanschlusses (4) eines integrierten Bausteins (1) mit einer auf voneinander getrennten Substraten angeordneten ersten und zweiten integrierten Schaltung (2), wobei die erste und die zweite integrierte Schaltung (2) in paralleler Weise an die Ausgangsanschlüsse (4) angeschlossen sind, und wobei ein erster und zweiter Auswahlanschluss (6) zum Auswählen der ersten und der zweiten integrierten Schaltung (2) vorgesehen sind, wobei die Auswahlanschlüsse (7) voneinander getrennt sind, wobei in jeder der integrierten Schaltungen (2) abhängig von einem bei einem Testvorgang aufgetretenen Fehler ein Fehlersignal generiert wird, wobei in jeder der integrierten Schaltungen der erste Ausgangsanschluss (4) oder der zweite Ausgangsanschluss (4) abhängig von einem an dem jeweiligen Auswahlanschluss (6) anliegenden Auswahlsignal zum Ausgeben eines den Fehler anzeigenden Zustandes ausgewählt wird, und wobei der ausgewählte Ausgangsanschluss (4) hochohmig geschaltet wird, wenn das Fehlersignal keinen Fehler anzeigt, und auf einen vorbestimmten Zustand gesetzt wird, wenn das Fehlersignal einen Fehler anzeigt, dadurch gekennzeichnet, dass mindestens eine der Ausgabeschaltungen einen Multiplexer (12) aufweist, wobei der Multiplexer (12) das Fehlersignal an den ersten oder zweiten Ausgangsanschluss leitet.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der jeweils nicht ausgewählte Ausgangsanschluss hochohmig geschaltet wird.
DE102004014242.4A 2004-03-24 2004-03-24 Integrierter Baustein mit mehreren voneinander getrennten Substraten Expired - Fee Related DE102004014242B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004014242.4A DE102004014242B4 (de) 2004-03-24 2004-03-24 Integrierter Baustein mit mehreren voneinander getrennten Substraten
US11/090,831 US7228473B2 (en) 2004-03-24 2005-03-24 Integrated module having a plurality of separate substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014242.4A DE102004014242B4 (de) 2004-03-24 2004-03-24 Integrierter Baustein mit mehreren voneinander getrennten Substraten

Publications (2)

Publication Number Publication Date
DE102004014242A1 DE102004014242A1 (de) 2005-10-20
DE102004014242B4 true DE102004014242B4 (de) 2014-05-28

Family

ID=35033865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014242.4A Expired - Fee Related DE102004014242B4 (de) 2004-03-24 2004-03-24 Integrierter Baustein mit mehreren voneinander getrennten Substraten

Country Status (2)

Country Link
US (1) US7228473B2 (de)
DE (1) DE102004014242B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0733910B1 (de) * 1995-03-16 1996-12-11 Siemens Aktiengesellschaft Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen
WO2002075926A2 (en) * 2001-03-15 2002-09-26 Micron Technology, Inc. Antifuse reroute of dies

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220917A (en) * 1978-07-31 1980-09-02 International Business Machines Corporation Test circuitry for module interconnection network
US4504784A (en) * 1981-07-02 1985-03-12 International Business Machines Corporation Method of electrically testing a packaging structure having N interconnected integrated circuit chips
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4509008A (en) * 1982-04-20 1985-04-02 International Business Machines Corporation Method of concurrently testing each of a plurality of interconnected integrated circuit chips
NL8801362A (nl) * 1988-05-27 1989-12-18 Philips Nv Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules.
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
US5471481A (en) * 1992-05-18 1995-11-28 Sony Corporation Testing method for electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0733910B1 (de) * 1995-03-16 1996-12-11 Siemens Aktiengesellschaft Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen
WO2002075926A2 (en) * 2001-03-15 2002-09-26 Micron Technology, Inc. Antifuse reroute of dies

Also Published As

Publication number Publication date
DE102004014242A1 (de) 2005-10-20
US7228473B2 (en) 2007-06-05
US20050235180A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
DE4243910C2 (de) Aufgeteiltes Boundary-Scan-Testen zum Vermindern des durch Testen hervorgerufenen Schadens
DE10330593B4 (de) Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
DE4226070C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes
DE102005005101A1 (de) Testsystem zum Testen von integrierten Schaltungen sowie ein Verfahren zum Konfigurieren eines Testsystems
DE10306620B4 (de) Integrierte Testschaltung in einer integrierten Schaltung
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE10052211A1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE19808664C2 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
EP0186040A1 (de) Integrierter Halbleiterspeicher
EP0214508B1 (de) Integrierter Halbleiterspeicher
DE10238583A1 (de) Halbleiterspeichervorrichtung
DE102004014242B4 (de) Integrierter Baustein mit mehreren voneinander getrennten Substraten
DE10135966A1 (de) Verfahren zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
DE10123758B4 (de) Multi-Chip-Modul mit mehreren integrierten Halbleiterschaltungen
DE10350356B3 (de) Integrierte Schaltung, Testsystem und Verfahren zum Auslesen eines Fehlerdatums aus der integrierten Schaltung
EP0898283A2 (de) Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes
EP1076832B1 (de) Integrierte schaltung mit scan-register-kette
DE10154614C1 (de) Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung
DE10203570B4 (de) Verfahren zur Überprüfung elektrischer Verbindungen zwischen einem Speichermodul und einem Halbleiterspeicherbaustein
DE102004059505B4 (de) Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln
DE10131386A1 (de) Verfahren zur Überprüfung einer leitenden Verbindung zwischen Kontaktstellen
DE10042620B4 (de) Anordnung zum Testen eines Speichermoduls
DE102005007580B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens
DE10143455B4 (de) Verfahren und Vorrichtung zum Testen von zu testenden Schaltungseinheiten mit erhöhter Datenkompression für Burn-in
DE10338677B3 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150303

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee