CN1366614A - 带测试接口的集成电路 - Google Patents
带测试接口的集成电路 Download PDFInfo
- Publication number
- CN1366614A CN1366614A CN01800932A CN01800932A CN1366614A CN 1366614 A CN1366614 A CN 1366614A CN 01800932 A CN01800932 A CN 01800932A CN 01800932 A CN01800932 A CN 01800932A CN 1366614 A CN1366614 A CN 1366614A
- Authority
- CN
- China
- Prior art keywords
- circuit
- integrated circuit
- test
- current
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及带测试接口的集成电路,该测试接口用于测试集成电路中的电源焊点与功能块电源之间的传导连接。电流测试电路具有与沿该传导连接的第一和第二点耦合的测试输入,用于将跨在测试输入上的电压与一个阈值进行比较。该电流测试电路包括一个阈值改变电路,当该阈值改变电路处于激活状态时,它根据跨在输入上的电压来改变阈值。上述测试分为二步进行,当在测试输入上施加第一电压时,激活阈值改变电路并且在测试输入处将第二电压与已改变的阈值进行比较。当集成电路被设置成对所述传导连接进行分流时,第一和第二电压中的一个是跨在传导连接上的电压降,第一和第二电压中的另一个是参考电压。在一个实施方案中,集成电路有一个分路,该电路引发与功能块电流并联的通过被测传导连接的电流。
Description
本发明涉及带测试接口的集成电路以及包含该类集成电路的电路中的电源连接的测试方法。
为确保集成电路在各种条件下正常工作,人们希望能够对IC的电源连接进行故障测试。原则上,处于完全故障状态的电源连接可以通过探测不到应从电源连接接收功率的功能块响应的方式来得知。但是这种方法不能探测所有可能的故障。例如,如果集成电路对相同的电源电压有多于一个的电源连接,在一个连接处发生的故障就可能被掩盖,这是因为电源电流可以通过其它连接到达功能块。这可能使功能块虽然在某些情况下不能完全胜任地运行,但是在某些情况下却可以作出响应,例如当它突然必须消耗增加的电源电流。
作为一种替代方法,可以监测沿电源连接的电压降。但是采用这种测试集成电路中故障电源连接的方法是困难的,因为除了寄生电压降外没有任何其它电压降能沿电源连接存在。美国专利5894224和5963038描述了采用线圈对沿电源连接电流进行测试的技术,但是这种技术只适用于结合了没有太多寄生效应的线圈的集成电路。
美国专利5068604公开了一种测试集成电路的电源连接的功能的方法,该集成电路对相同的电压有多个电源连接。该测试方法对集成电路中不同节点电压之间的内电压差进行测量,这些节点应与有相同电源电压的不同的电源连接相连接。其想法是:如果电源连接中的一个没有连接好,那么电流将流入这些节点间的集成电路中。在这些节点之间的连接中可能存在较高的电阻,在节点间产生一个可测量的电压降。
不幸的是,对该电压降的解释并不总是直接的。例如,如果对相同的电源电压分别有三个或者三个以上的连接并且连接至各自节点,当第二个节点与其电源断开并且第三个节点也断开时,电流可以在第一和第二节点之间流动。为解决这一故障,需要采用另外的测量方法。
尤其,本发明的目的是提供一种集成电路的电源连接的测试方法,其中的测试可能会更加直接。
根据本发明的集成电路带有一个电流测试电路,该电流测试电路配备了用于在进行电流测试电路的测试输出电压与阈值的比较之前,将电流测试电路阈值改变到运行范围内的阈值改变电路。对该阈值改变电路的触发是对测试命令响应的不可分割的一部分,该命令最好通过常规的扫描链测试接口(如此处采用的,“扫描测试”既包括内边界扫描测试)(为了进行电路板级测试)又包括集成电路的电路内扫描测试)被接收。所以,作为执行测试命令的一部分对该阈值进行动态地调节。这使得采用高灵敏度电流测试成为可能。
在一个实施方案中,根据本发明的集成电路通过施加预设的输出电压给电流测试电路来进行所述的改变并且对该阈值进行改变使得电流测试电路将其阈值设置在输入电压预设的差的水平。在优选的实施方案中,预设的输入电压为零。通过这种方式可以容易地控制想要的阈值。最好,对阈值的调节分成几个步骤来进行,首先当预设的参考电压在测试输入端存在时将阈值设置在等于输入电压的水平,然后将阈值变化某一预设的量。
这样的一个电流测试电路可以用于测试由功能块中的输出缓冲器切换引起的“电涌”电流的大小。输出缓冲器与含有相对大的电容负载的终端相连接,如集成电路的外输出管脚。这种负载的充电会引起暂时电涌电流,由此会导致电源的脉动效应。通过利用沿着电源连接的电流以进行阈值改变或者在接通输出缓冲器后改变为了与阈值进行比较预设的时间间隔,可以判断该电流是否会导致接地脉动效应。最好,集成电路中包含一个计时器以便控制流经输出缓冲器的电流的接通与使用之间的时间。
当然,电流测试电路也可用于其它测试,如测试电源连接是否实际上在传导电流。最好,为了适应不同类型的测试,将阈值改变电路布置成对电流测试电路的阈值补偿一个不同于跨在测试电路输入上电压的一个可选择的预设的量。
在根据本发明的另一个电路实施方案中,布置了与功能电路并联的分路以确保有足够的电流供探测之用。最好,分路(shunt circuit)是一个被接通的电流源以确保精密电流。该分路在测试期间可以对流经被测连接的电源电流的增长进行精确控制,以确保足够大的电压降。单词“分路”的含义被理解为任何与其它电路并联以进行分流的电路。单词分路不应当仅仅被理解为短路,它在被分路分流的电路上产生可观的电压降。
在另一个实施方案中,电路有若干电源焊点和若干分路,每一个分路对应电源焊点中的一个特定的电源焊点。电源焊点通过电源导体与集成电路连接,该电源导体也与分路相连接。当执行测试来自电源焊点中的测试电流的测试命令时,所有的分路被激活以确保来自其它电源焊点的电流不能干扰正在进行的测试。但是,这会造成集成电路中大量的功率耗散。在一个实施方案中,只有激活的分路才是对应一个或多个近邻电源焊点的分路,这些分路被连接到与受测电源焊点电连接距离最接近的电源导体上。保持分路“further on”不导通。在一个实施方案中,在用于对应其它激活的分路的电源焊点的电流探测电路为了进行测试而被激活同时这些电流测试电路在进行自检。
根据本发明的电路和方法的这些和其它优势方面将通过下面的附图进行更加详细的说明。
图1示出了一个带测试接口的电路
图2示出了一个电流探测电路
图3示出了另一个带测试接口的电路
图1展示的电路带有第一和第二电源连接10,11、功能块12、电源线电阻13、用作电流测试电路的电流探测电路14、分路15、控制电路16、和扫描链电路17。电源连接10、11与功能块相连接。示出的电流探测电路14连接在第一电源连接10和功能块12之间的连接的两点间。该二点间的连接电阻13作为集总电阻示出。实际上,这是连接二点本身的寄生电阻,其阻值很小例如在10毫欧姆的量级(例如电源连接10与功能块12之间整个连接的电阻是100毫欧姆)。二点之间的连接长度可能小于实施连接的导体轨的宽度。分路15与功能块12以并联方式连接,以降低从第一电流源连接10流经电阻13的电流。控制电路16控制连接到电流探测电路14和分路15的输出。扫描链电路17有一个与控制电路16相连的输出和一个与电流探测电路14相连的输入。
在运行过程中,图1的电路能以正常模式和测试模式工作。当以正常模式工作时,功能块12利用由电源连接10、11提供的功率执行该电路的某些电路功能。当以测试模式工作时,从扫描链电路17对该电路进行控制。当工作在测试模式时,该电路检验在第一电源连接10与功能块12之间连接的正确运行。基本上,这涉及接通分路15,如果该连接完整无损,使得有足够的电流(例如200毫安,在电阻13上引起2毫伏量级的电压降)从第一电源连接10经过电阻13流到分路15上。这受到来自扫描链电路17的控制。控制模式被加载到扫描链电路17中,它引发控制电路16命令分路15开始导通电流。随后,电流探测电路14将电阻13上的电压降与阈值进行比较。该比较结果被采样并加载到扫描链电路17中。
在进行电压降与阈值的比较之前,控制电路16对电流探测电路14发出信号将其阈值变化到运行范围内。该运行范围由具有以下特性的阈值组成,即处于分别对应正常电源连接和故障电源连接的二个可能的电压降之间。可以采用多种方法将阈值变化到运行范围内,例如将阈值设定与在控制电路16使分路15导通之前出现的电压降的值相等并且随后将电路设定成一个状态,其中将阈值变化一个预设的相对于由所述相等化所获得的值的偏移值。另一种变化阈值的方法是通过临时将电流探测电路14的二个输入连接到一个公共节点(而不是到电阻13的二个端点),将该阈值设定成与电流探测电路14在此情况下在其输入上测得的电压降相等并且随后切换至一个状态,其中的阈值变化相对于由相等化获得的值一个预设的量。
在一个不同的实施方案中,当垮在电阻13上的电压降反映被测电流时,将探测电路的阈值变化到等于该电压降的阈值。此后,将阈值变化相对于由该方法获得的值的预设的量。通过提供标准电流或者通过将输入切换到提供标准电压降(例如零)的电路输入上来对探测电路14的输入施加标准电压降。电流探测电路14将该标准电压降与已经变化的阈值进行比较,该比较结果被传送给扫描链电路17。
最好在阈值变化到运行范围内之后,控制电路16命令电流探测电路14在预设的时间间隔内对电流探测结果进行采样。计时器18可用来控制时间间隔。所以,对该结果进行采样与扫描链电路17对该输出采样时的时间无关(但是当然在允许的时间点之前)。该采样操作限制了可能会在阈值变化之后发生的阈值漂移的影响。
电流探测电路14可以用来在接通功能块12的输出缓冲器(未示出)之后,在预设的时间间隔内估计电流电涌大小。输出缓冲器例如连接到外输出管脚或者集成电路中的总线上。如果需要估计电流电涌的大小,控制电路16也与缓冲器输出耦合,例如在阈值变化之后直接接通缓冲器输出,使得计时器18控制接通输出缓冲器和测试结果采样之间的时间。另外一种方式,控制电路16发出信号使输出缓冲器接通,该信号触发计时器,它按顺序触发采样。当然,可以采用电涌期间的电压降来进行阈值的变化,随后将该阈值与参考电压进行比较。
图2示出了一个带有电压探测电路和开关电路的电流探测电路。图2的输入电路有输入20a、20b,用于进行跨电阻13的连接。该电流探测电路包括第一级22、阈值反馈电路24、阈值补偿电路25、比较器26、触发器27和自检电路28。
第一级包括开关电路220和电路220与第二电源连接之间的二个支路(221,223)和(222,224)。该开关电路220包括第一、第二、第三、第四PMOS开关晶体管2201、2202、2203和2204和反相器2206。第一和第二PMOS开关晶体管2201、2202的沟道将第一支路221、223与输入20a、b中的第一和第二输入之间分别连接起来。第三和第四PMOS开关晶体管2203、2204的沟道都将第二支路222、224与输入20b中的第二个输入之间连接。开关电路220的开关控制输入通过反相器2206连接到第一和第三PMOS开关晶体管2201、2203的栅上以及连接到第二和第四PMOS开关晶体管2202、2203的栅上。
第一支路从其连接处至开关电路220按顺序包括第一POMS晶体管221的主电流沟道、第一电流源223、和第二电流源连接,该连接与受测电源相反(不同)。第二支路从其连接处至开关电路220按顺序包括输入20b中的第二输入、第二PMOS晶体管222的主电流沟道和第二电流源224、第二电源连接。开关220还与输入20b中的第二输入耦合并且被布置成将输入20a、b中的第一输入或者将20a、b中的第二输入与第一PMOS晶体管221的主电流沟道相连接。第一PMOS晶体管221的栅与其主电流沟道和第一电流源223之间的节点耦合,以及与第二PMOS晶体管222的栅耦合。第二PMOS晶体管222的主电流沟道与第二电流源224之间的节点形成了第一级22的输出。
阈值反馈电路24包括可控电流源240、电容器242和调节开关244。可控电流源240在第一级220输出和第二电源连接11之间耦合。可控电流源240的控制输入通过调节开关244与第一级220的输出耦合并且通过电容器242与第二电源连接11耦合。
阈值补偿电路25包括另一个可控电流源250和数字电流控制电路252。该另一个可控电流源250在第一级22的输出与第二电源连接11之间耦合。自检电路28包括第三PMOS晶体管280的主电流沟道和自检开关282的串联连接;该串联连接连接在第一级22的输出与电流探测电路的第二输入20b之间。
第一级22的输出与比较器26的输入相连,它又依次有一个与触发电器27的数据输入相耦合的输出。触发器27的数据输出形成电流探测电路的输出。控制电路16(未在图2中示出)的控制连接(未示出)与开关220、自检开关282、调节开关244、数字阈值控制开关252和触发器27相连接。
运行过程如下。在正常测试模式下,开关220通过第一PMOS开关晶体管2201的沟道将第一PMOS晶体管221的主电流沟道连接至第一输入20a。第二PMOS开关晶体管2202的沟道被设成不导通状态。在PMOS晶体管221,222的栅上的电压自行调节使得第一PMOS晶体管221分出与第一电流源223相同的电流。第二PMOS晶体管222的栅电源电压与第一PMOS晶体管221的栅电源电压相差的量为跨在输入20a,b上的电压降的大小。所以流经第二PMOS晶体管222的电流依赖于来自第一电流源223的电流和输入20a,b之间的任何电压降。
比较器26根据来自第二PMOS晶体管222的电流是否大于或者小于由第二电流源224、可调电流源240和另一个可调电流源250提供的电流来输出一个高位逻辑或者低位逻辑。触发器27根据来自控制电路16的信号对比较器26输出进行采样。
在没有可调电流源240的情况下,必须对晶体管221、222和电流源223、224进行调整以使当跨在输入20a,b上没有电压降时流经第二PMOS晶体管222的电流精确地等于来自电流源224的电流。但是,由于例如过程变化和漂移等因素引起参数发散的影响,不可能使工作精度达到足够高。该问题可以通过可调电流源240来加以解决。
在控制电路16向触发器27发出对比较器26的输出进行采样的信号之前,控制电路16向该电路发出信号以将其阈值变化到一个运行范围内。控制电路16将阈值补偿电路25的值设成最小值。控制电路16控制开关220使得第一PMOS晶体管221的主电流沟道通过第二PMOS开关晶体管2202的沟道与第二输出20b相连接。控制电路16将第一PMOS开关晶体管2201设成不导通,将开关244设成导通。其结果导致可控电流源240的控制输入上的电压被调到使得来自第二PMOS晶体管222的电流等于由第二电流源224、可调电流源240和另一个可调电流源提供的电流。控制电路16立即将电流调节开关244设成不导通,使得可控电流源的电压仍然固定不变。随后,控制电路16选择一个不同于阈值补偿电路的电流,给出一个阈值的补偿。补偿的变化确定零电压降与跨在输入20a,b上的电压降之间的差,跨在输入20a,b上的电压降引起比较器26启动。
在自检模式下,控制电路16通过使自检测开关282导通引发电流探测电路进行自检。它模拟了由于电压降原因所导致的来自第二PMOS晶体管222的电流。如果比较器26对这样的电流进行了正确的响应,可以得出电路工作正常的结论。正常情况下,控制电路16保持自检开关282不导通,使得只有当足够的电流流经第一电源连接10与功能块12的连接时才能探测到足够的电压降。
最好,控制电路16被布置成能将另一个可控电流源生成不同的电流水平。所以,电流探测电路的阈值可以变化到一个可选择的水平,在不同的情况下探测不同的电流大小,以进行不同的测试。例如,对由流经分路的电流引起的稳态电压降的测试,可以将阈值设成第一水平。对测量当功能电路中若干输出缓冲器被接通时的电流电涌的大小,可以将阈值设成第二,不同的水平。
由于如接地脉动等问题的电流电涌会损害集成电路运行的可靠性。为确保集成电路的正常运行,有必要对集成电路进行测试以便确定该电流电涌是否过大。已经看到由于这些问题本身的瞬时性,很难对电路进行测试。为实现这样的测试,在自检模式下,首先将探测电路的阈值变化至一个在关闭的功能块12中的输出缓冲器(未示出)所对应的稳态电流的水平。随后,将该阈值变化一个预设的量并且打开一个或者更多的输出缓冲(最好所有或者一半的输出缓冲器),以便模拟在正常使用功能块时可能会发生的切换。在开通输出缓冲器后一段预设的时间,对探测电路的输出进行采样,以便确定在对输出缓冲器开通进行时的电流电涌对集成电路的可靠运行是否不过大。当然,对关闭输出缓冲器引发的电流突降也可进行相似的测试。虽然这种测试可以采用图2所示的电路,显然为了达到该目的也可采用带有可调阈值的其它类型的探测电路。
最好,控制电路16在接收到执行该种测试的命令之后,利用计时器18对开通或关闭输出缓冲器与对探测电路14的电流探测结果采样之间的时间间隔进行控制。在一个实施方案中,计时器18可以从扫描链电路17编程,使得可以由来自扫描链电路的命令控制时间间隔。另一种方法,通过利用之间的时间间隔对控制电路16发不同的命令来进行计时控制。但是,当输出缓冲器接通与探测器采样之间的时间间隔必须非常短时,上述方法可能会发生困难。
可以采用扫描链电路17对被激活的和进行测试方式(不测试、自检、真测试)选择的分路15的选择进行控制并且,如果有必要,由可控电流源25引入阈值改变。为了进行上述操作,将二进制的0和1的串移入扫描链电路17以及用来对控制电路16进行控制并且通过控制电路16对分路15和电流探测电路14进行控制。在这种情况下,该控制电路将生成至少是针对运行的电流探测电路14的脉冲信号以便引起这些电流探测电路将它们的阈值改变至该运行范围内,并且随后对探测结果进行采样。该结果被加载到扫描链电路17中以及将其从该电路中移出以备检查之用。
图3展示出另一种带测试接口的电路。该电路带有若干第一电源终端30a-e、第二电源终端31、若干功能块32a-e、若干电流探测电路34a-e、若干分路35a-e、控制电路36和扫描链电路37。第一电源终端32a-e中的每一个带有其自己的与电源导体38的连接39a-e。电源导体被展示成为电源环,电源导体38的末端被连接在一起(A)。电流探测电路中的每一个在二点处分别与电源终端32a-e与电源导体之间的的连接39a-e中的一个连接。各功能块32a-c以并联方式分别与电源导体38和第二电源终端31之间的分路中的一个连接。控制电路36带有与不同电流探测电路34a-e和分路35a-e相连的连接(未示出)。电流探测电路34a-e带有与扫描链电路耦合的输出。
尽管为了清楚起见只示出了一个与第二电源终端31相连的连接,应当明白,也可以为第二电源终端最好采用多电源终端。对连接这些终端的连接的测试可以采用与测试连接第一电源终端30a-e的连接的相似的方式进行。
每一个电流探测电路34a-d与图2所示的电流探测电路相似并且可以独立于其它电流探测电路对其进行控制和读出。原则上,电流探测电路34a-d可以以不同的组合被激活。在一种组合中,同时使用所有的电流探测电路34a-d和所有的分路35a-e。它们的阈值被同时改变并且随后探测到流经连接的电流与此同时分路处于激活状态。被采样的探测结果通过扫描链电路37读出。但是,这要求分出大量并联电流,这会导致功率问题。
在另一组合中,在某一时刻对连接39a-e中的一个或一些进行测试。例如,为测试一个39a-e连接,可以激活与最接近沿着电源导体38的连接相连的分路35a-e。这可以随后对其它的39a-e连接进行重复。这防止由所有分路35a-e同时耗散功率导致的过量功率消耗的问题。但是在某些情况下,这会导致不能获得正确的测试结果。例如,如果是其它的39a-e连接而不是被测试的连接向被激活的分路35a-e供应过多电流,即使供应的电流正常流过被测试的39a-e连接,沿着被测试的连接39a-e的电压降变为低于该阈值。
在另一个优选组合中,当对流经连接39a-e中的一个连接的电流进行测试时,35a-e分路中的至少三个被激活。被激活分路35a-e中的第一个是与被测试连接39a-e的电连接最接近的35a-e分路(最接近连接:分路35a-e与沿着电源导体38的39a-e连接的分隔电阻为最小)。另外的被激活的35a-e分路至少是第二和第三35a-e分路分别最接近沿着电源导体38的方向的第一35a-e分路的二边之一。这确保了当供应电流正常流经该连接时,沿着被测试的39a-e连接的电压降足够大,因为该电流供应还被分流到近邻的35a-e分路。还可以激活另一个接近被测试的39a-e连接的35a-c分路(但是少于全部),使得不存在这样的关闭的35a-e分路,它与被测试连接之间的电距离比起任何激活的35a-e分路来说都要近。因为不是所有的35a-e分路一起被激活,所以避免了过量功率耗散问题。因为关闭的35a-e分路与被测试连接的距离(指:电距离)相对较远,所以激活这些关闭的35a-e分路造成对从被测试的9a-e连接分出的电流的影响相对小。
最好,当39a-e连接被测试时,用于与另外激活的分路35a-e最接近的分路39a-e的连接的测试电路进行自检。所以,该自检在接近正常条件下进行不需要另外的测试时间。
可以采用扫描链电路37对被激活的35a-e分路进行选择和测试(不测试、自检或真测试)进行控制并且,如果需要,由另外一个可控电流源25引入阈值改变。为了进行上述操作,将二进制的0和1的串移入到扫描链电路37中并用该串对控制电路36进行控制以及通过控制电路36对分路35a-e和电流探测电路34a-e进行控制。在这种情况下,控制电路将产生用于至少激活的电流探测电路的脉冲信号使得这些电流探测电路将它们的阈值移进该运行范围中,并且随后对探测结果进行采样。最好,还产生用于那些根据扫描链电路37中的串应当被激活的分路35a-e的脉冲信号。在该实施方案中,测试仪必须保证在一个特定的电流探测电路34a-e被激活时,激活适当的分路35a-e。
在第一其它实施方案中,控制电路36被布置成根据来自扫描链电路的指示将要被读取的电流探测电路35a-e的信息来选择将要被激活的分路35a-e。利用关于分路35a-e和电流探测电路34a-e与电源导体38之间连接的信息,最接近的分路35a-e及其最近邻的35a-e是直接的并且这可以用来对控制电路36编程。
在另一个实施方案中,控制电路36被布置成在其它电流探测电路对来自扫描链电路37的单一命令作出响应之后激活电流探测电路34a-e的一个。在这种情况下,在准备采用每一个具体电流探测电路34a-e时,控制电路36发送脉冲信号给一个具体的电流探测电路34a-e以使该电路将其阈值移入到一个运行范围内并且随后进行电流探测和对探测结果进行采样。控制电路36发送相应的信号给最接近该具体的电流探测电路34a-e的分路35a-e和那些分路35a-e的最近邻以使它们在探测流经相关连接39a-e期间进行电流传导。在该实施方案中,该被采样的来自各个探测电路34a-e结果被并行地加载到扫描链电路37中并且被串行地移出以便检验。可选择地还可进行自检并且与电流探测结果组合以避免在现实中出现探测电路34a-e发生故障时电流作为正确信号被探测。这可以通过除了正常测试结果移出外还移出采样的自检结果,或者通过将自检结果与正常测试结果进行逻辑组合来实施。
Claims (15)
1.带测试接口的集成电路,该集成电路包括
-电源焊点;
-带电源输入的功能块;
-电源焊点与电源输入之间的传导连接
-带测试输入的电流测试电路,该测试输入与沿着传导连接的第一和第二点相耦合,用于将跨在测试输入上的电压与阈值进行比较,该电流测试电路包括用于在其处于激活状态时,根据跨在测试输入上的电压来将阈值改变到一个改变值的阈值改变电路;
-其中的测试接口与阈值改变电路和电流测试电路相连接,并且该测试接口提供用于执行的测试命令,该执行至少包括以下步骤:当在测试输入上施加第一电压时激活阈值改变电路并且将在测试输入上的第二电压与被改变阈值进行比较,第一和第二电压中的一个是当该集成电路被设置成对沿着所述连接方向的电流进行分流时连接之间的电压降,第一和第二电压中的另一个是参考电压。
2.根据权利要求1的集成电路,包括用于对该集成电路进行切换的开关、阈值改变道路,当该阈值改变电路处于激活状态时,将该阈值改变到一个等于测试输入间的电压的电平上,并且随后在进行所述的比较时改变一个预设的量。
3.根据权利要求2的集成电路,将测试接口布置成选择该预设的量。
4.根据权利要求1的集成电路,包括一个用于生成所述改变和所述比较步骤的相对时间的计时器。
5.根据权利要求1的集成电路,包括一个开关网络,用于当施加该参考电压时,将测试输入连接到一个公共节点。
6.根据权利要求5的集成电路,该开关网络包括第一、第二、第三和第四晶体管,该测试输入中的第一个通过第一和第二晶体管的主电流沟道分别与第一点和该公共节点相耦合,该测试输入中的第二个通过第三和第四晶体管的主电流沟道分别与第二点和公共节点相耦合,当该测试输入与该公共节点连接时第二和第四晶体管的控制电极被激活,当对该测试输入施加该电压降时第一和第三晶体管的控制电极被激活。
7.根据权利要求6的集成电路,该电流测试电路包括
-节点;
-第一、第二和第三电流源电路,每一个电路带有一个与该节点相耦合的电流输出,该第一电流源电路具有一个与该电源连接相耦合的电流控制输入;
-比较器包括一个与该节点耦合的输入和一个与该集成电路测试结果输出耦合的输出;
-在该节点和该第二电流源输入之间的控制开关;
-控制电路,它被布置成使该开关导通由此改变所述的阈值,在进行所述的比较期间使该开关不导通并且在使得该开关不导通之后和测定探测结果之前引起第三电流源电路改变供应到该节点的电流,由此将阈值补偿了一个预设的从进行改变时所达到的电平的量。
8.根据权利要求1的集成电路,包括一个用于输入测试命令和读取测试结果的扫描链电路,该扫描链电路与阈值改变电路和电流测试电路耦合以响应对电源电流进行测量的命令,该电流测试电路相继激活或者闲置该阈值改变电路并且对该电流测试电路的探测结果进行采样,该集成电路包括一个用于控制至少所述的自动地闲置的控制时间的计时电路,不需要另一个来自扫描链电路的命令。
9.根据权利要求1的集成电路,该测试接口被布置成在进行所述的比较或改变之前的一个预设的时间间隔去激活该功能块的输出缓冲器的输出,无论比较还是改变都涉及在所述测试输入上施加所述的电压降,为了在该测试输入上施加该电压降以便启动对沿着所述连接的电流进行分流。
10.根据权利要求1的集成电路,包括一个可切换的分路,与功能块并联的分路的主电流路径以便通过与功能块并联的传导连接对来自电源焊点的电流进行分流,测试接口被布置成为在集成电路正常运行时来维持该分路处于不导通状态并且该测试接口至少当集成电路被设置成对沿着所述连接的电流进行分流以便在该测试输入上施加该电压降时将分路切换成导通状态。
11.根据权利要求10的集成电路,包括一个电源导体,该电源焊点是针对一个相同的电源电压的一组电源焊点中的一个,各个电源焊点通过各自的可测试的传导连接与该电源导体相耦合,该分路是一组分路中的一个,每一个分路被连接至与传导连接中的各自的传导连接的电连接最接近的电源导体,该测试接口被布置成对该传导连接中的每一个进行测试,该测试通过将连接到与被测试传导连接的电连接最接近的电源导体的分路设为导通来进行,至少当集成电路被设置成为对沿着被测试传导连接方向的电流进行分流时,该测试接口被布置成在所述的时间保持至少该组分路中的一个电路为不导通,该组分路与被测试传导连接的电连接比与电源导体的电连接最接近的分路的电连接要远。
12.根据权利要求11的集成电路,该测试接口被布置成为在所述的时间将至少二个都与被测传导连接的电连接比任何其它的传导连接的电连接更接近的分路设为导通,并且在所述的时间将该组分路中的剩余的电路设置成不导通。
13.根据权利要求12的集成电路,包括另外一个与该传导连接中的不包括被测试的传导连接中的一个传导连接相连接的电流测试电路,连接至电源导体的传导连接中的一个传导连接与至少二个分路中的一个的电连接比与其它任何的分路的电连接更接近,另外的电流测试电路是可以进行自检的,当至少二个该分路被设为导通时该测试接口被布置成去引发另外的电流测试电路的自检。
14.集成电路的测试方法,其中该集成电路包括电源焊点,功能块和位于电源焊点与功能块之间的传导连接;该集成电路包括电流测试电路,该电路带有与该传导连接耦合的测试输入,该传导连接用于将一个阈值与沿着所述传导连接的电压降进行比较,该电压降由从电源焊点到该功能块的电源电流引起,该方法至少包括以下步骤:根据在测试输入上所施加的第一电压来改变该阈值以及将在测试输入的第二电压与被改变的阈值进行比较,第一和第二电压中的一个是当集成电路被设置成对沿着所述连接的电流进行分流时的跨在该连接上的电压降,第一和第二电压中的另一个是参考电压。
15.根据权利要求14的方法,其中所述的电压降由在所述的改变或者比较之前的一个预设的时间间隔对输出缓冲器进行切换来引起,无论改变还是比较中的哪个都涉及对测试输入施加所述的电压降。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00200619.5 | 2000-02-23 | ||
EP00200619 | 2000-02-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1366614A true CN1366614A (zh) | 2002-08-28 |
Family
ID=8171065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN01800932A Pending CN1366614A (zh) | 2000-02-23 | 2001-02-09 | 带测试接口的集成电路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6664798B2 (zh) |
EP (1) | EP1175624B1 (zh) |
JP (1) | JP2003524190A (zh) |
KR (1) | KR20020008158A (zh) |
CN (1) | CN1366614A (zh) |
AT (1) | ATE336007T1 (zh) |
DE (1) | DE60122066T2 (zh) |
TW (1) | TW480564B (zh) |
WO (1) | WO2001063310A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107340466A (zh) * | 2016-04-28 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 模拟信号检测系统和模拟信号检测方法 |
CN109642925A (zh) * | 2016-08-30 | 2019-04-16 | 高通股份有限公司 | 用于使用经校准的模数转换器的原位模拟信号诊断和纠错的设备和方法 |
CN110244174A (zh) * | 2019-06-26 | 2019-09-17 | 上海闻泰信息技术有限公司 | 数据接口的测试电路 |
CN111426869A (zh) * | 2020-04-24 | 2020-07-17 | 西安紫光国芯半导体有限公司 | 集成电路电流探测装置以及方法 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569849B2 (en) * | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
US6765403B2 (en) | 2001-02-22 | 2004-07-20 | Koninklijke Philips Electronics N.V. | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time |
GB2376081B (en) * | 2001-03-14 | 2004-12-08 | Micron Technology Inc | Measurement of the integrity of a power supply |
KR100860214B1 (ko) * | 2001-05-23 | 2008-09-24 | 엔엑스피 비 브이 | 집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법 |
US7137052B2 (en) * | 2001-07-19 | 2006-11-14 | Verigy Ipco | Methods and apparatus for minimizing current surges during integrated circuit testing |
US6580054B1 (en) * | 2002-06-10 | 2003-06-17 | New Wave Research | Scribing sapphire substrates with a solid state UV laser |
US7428675B2 (en) * | 2003-02-20 | 2008-09-23 | International Business Machines Corporation | Testing using independently controllable voltage islands |
CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
US7123039B2 (en) * | 2004-08-13 | 2006-10-17 | Jason Gonzalez | Testing input/output voltages in integrated circuits |
US7505739B2 (en) * | 2004-11-12 | 2009-03-17 | Atheros Technology Ltd. | Automatic mode setting and power ramp compensator for system power on conditions |
CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
DE102005025782B4 (de) | 2005-06-04 | 2007-02-22 | Diehl Ako Stiftung & Co. Kg | Berührungsempfindlicher Tastschalter |
JP5397219B2 (ja) | 2006-04-19 | 2014-01-22 | イグニス・イノベーション・インコーポレイテッド | アクティブマトリックス表示装置用の安定な駆動スキーム |
DE102006025031A1 (de) * | 2006-05-26 | 2007-11-29 | Micronas Gmbh | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung |
JP4974665B2 (ja) * | 2006-12-19 | 2012-07-11 | キヤノン株式会社 | 電子装置 |
US7724014B2 (en) * | 2008-02-15 | 2010-05-25 | Texas Instruments Incorporated | On-chip servo loop integrated circuit system test circuitry and method |
JP2010067882A (ja) * | 2008-09-12 | 2010-03-25 | Mitsumi Electric Co Ltd | 半導体集積回路 |
US8304263B2 (en) * | 2009-08-31 | 2012-11-06 | Texas Instruments Incorporated | Test circuit allowing precision analysis of delta performance degradation between two logic chains |
US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
CN103688302B (zh) | 2011-05-17 | 2016-06-29 | 伊格尼斯创新公司 | 用于显示系统的使用动态功率控制的系统和方法 |
US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
US8704529B2 (en) * | 2011-10-04 | 2014-04-22 | Nanya Technology Corporation | Circuit test interface and test method thereof |
US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
US9588171B2 (en) | 2012-05-16 | 2017-03-07 | Infineon Technologies Ag | System and method for testing an integrated circuit |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9054525B2 (en) * | 2013-03-13 | 2015-06-09 | Google Technology Holdings LLC | Methods and apparatus for dynamically adjusting an over-current protection threshold |
CN105247462A (zh) | 2013-03-15 | 2016-01-13 | 伊格尼斯创新公司 | Amoled显示器的触摸分辨率的动态调整 |
US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
KR101768035B1 (ko) | 2015-11-09 | 2017-08-31 | 경북대학교 산학협력단 | 링 오실레이터 쌍을 이용한 노화감지장치 |
DE102017222059A1 (de) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixelschaltungen zur Minderung von Hysterese |
US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
US11681795B2 (en) * | 2018-09-28 | 2023-06-20 | Amida Technology Solutions, Inc. | Method, system and apparatus for security assurance, protection, monitoring and analysis of integrated circuits and electronic systems in relation to hardware trojans |
CN113687218A (zh) * | 2021-08-31 | 2021-11-23 | 上海威固信息技术股份有限公司 | 一种集成电路电源和地引脚连通性的测试方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8801835A (nl) * | 1988-07-20 | 1990-02-16 | Philips Nv | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
EP0720023B1 (en) * | 1994-12-30 | 2003-05-07 | STMicroelectronics S.r.l. | Test method for power integrated devices |
US5894224A (en) | 1996-06-06 | 1999-04-13 | U.S. Philips Corporation | Method of testing a connection which includes a conductor in an integrated circuit |
US5963038A (en) | 1996-06-06 | 1999-10-05 | U.S. Philips Corporation | Method of testing a connection which includes a conductor in an integrated circuit |
FR2769131B1 (fr) * | 1997-09-29 | 1999-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif |
-
2001
- 2001-02-09 CN CN01800932A patent/CN1366614A/zh active Pending
- 2001-02-09 DE DE60122066T patent/DE60122066T2/de not_active Expired - Fee Related
- 2001-02-09 AT AT01903745T patent/ATE336007T1/de not_active IP Right Cessation
- 2001-02-09 EP EP01903745A patent/EP1175624B1/en not_active Expired - Lifetime
- 2001-02-09 KR KR1020017013442A patent/KR20020008158A/ko not_active Application Discontinuation
- 2001-02-09 JP JP2001562222A patent/JP2003524190A/ja active Pending
- 2001-02-09 WO PCT/EP2001/001508 patent/WO2001063310A1/en active IP Right Grant
- 2001-02-14 TW TW090103250A patent/TW480564B/zh not_active IP Right Cessation
- 2001-02-22 US US09/790,419 patent/US6664798B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107340466A (zh) * | 2016-04-28 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 模拟信号检测系统和模拟信号检测方法 |
CN107340466B (zh) * | 2016-04-28 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 模拟信号检测系统和模拟信号检测方法 |
CN109642925A (zh) * | 2016-08-30 | 2019-04-16 | 高通股份有限公司 | 用于使用经校准的模数转换器的原位模拟信号诊断和纠错的设备和方法 |
CN110244174A (zh) * | 2019-06-26 | 2019-09-17 | 上海闻泰信息技术有限公司 | 数据接口的测试电路 |
CN111426869A (zh) * | 2020-04-24 | 2020-07-17 | 西安紫光国芯半导体有限公司 | 集成电路电流探测装置以及方法 |
CN111426869B (zh) * | 2020-04-24 | 2023-08-22 | 西安紫光国芯半导体有限公司 | 集成电路电流探测装置以及方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2001063310A1 (en) | 2001-08-30 |
DE60122066T2 (de) | 2007-03-01 |
KR20020008158A (ko) | 2002-01-29 |
JP2003524190A (ja) | 2003-08-12 |
DE60122066D1 (de) | 2006-09-21 |
TW480564B (en) | 2002-03-21 |
US20010015653A1 (en) | 2001-08-23 |
EP1175624A1 (en) | 2002-01-30 |
EP1175624B1 (en) | 2006-08-09 |
ATE336007T1 (de) | 2006-09-15 |
US6664798B2 (en) | 2003-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1366614A (zh) | 带测试接口的集成电路 | |
CN100552467C (zh) | 进行晶片水平的非箝位感性切换试验的结构和方法 | |
US9465086B2 (en) | On-chip test technique for low drop-out regulators | |
KR100221907B1 (ko) | 전기부하의 기능적 감시를 위한 장치 및 방법 | |
EP0811850B1 (en) | High resolution supply current test system | |
US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
US5754041A (en) | Device for measuring voltage/current characteristics with means to prevent output transients during changes in settings | |
CN101084445A (zh) | 用于测试半导体器件的方法和系统 | |
KR940701546A (ko) | 배터리를 충전하고 테스트하는 방법 및 장치 | |
US7859284B2 (en) | Semiconductor device and semiconductor device module | |
US20010054910A1 (en) | On-chip substrate regulator test mode | |
CN107345996A (zh) | 场效应管测试电路及测试方法 | |
KR19990067608A (ko) | 가변전압 컴포넌트 검사장치 | |
KR19990036645A (ko) | 하나 이상의 검사 중인 디바이스에 대한 각각의 접점을검사하는 방법 및 장치와 접점 검사 회로 | |
CN102566644A (zh) | 阻抗调整装置 | |
US7679390B2 (en) | Test apparatus and pin electronics card | |
US5519335A (en) | Electronic tester for testing Iddq in an integrated circuit chip | |
CN210222174U (zh) | 运载火箭火工品通路测试电路 | |
CN113900003A (zh) | 芯片引脚的断线检测装置及检测方法 | |
US7154260B2 (en) | Precision measurement unit having voltage and/or current clamp power down upon setting reversal | |
CN211741497U (zh) | 一种电压电流源测试电路 | |
CN116413633A (zh) | 负载开路检测电路及检测方法 | |
SU1525938A1 (ru) | Устройство дл контрол коммутационых систем | |
SU932588A1 (ru) | Способ регулировани фазового детектора на диодных оптронах | |
JP2002189053A (ja) | Iddq測定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |