JP2003524190A - テスト・インターフェースを備えた集積回路 - Google Patents

テスト・インターフェースを備えた集積回路

Info

Publication number
JP2003524190A
JP2003524190A JP2001562222A JP2001562222A JP2003524190A JP 2003524190 A JP2003524190 A JP 2003524190A JP 2001562222 A JP2001562222 A JP 2001562222A JP 2001562222 A JP2001562222 A JP 2001562222A JP 2003524190 A JP2003524190 A JP 2003524190A
Authority
JP
Japan
Prior art keywords
circuit
test
current
integrated circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001562222A
Other languages
English (en)
Inventor
フランシスカス、ジー．エム．デ、ジョング
ロジャー、エフ．シャッタート
ヨハネス、デ、ワイルド
ジェリット、ダブリュ．デン、ベーステン
バーナーダス、エム．ジェイ．クプ
アルバータス、ジェイ．ピー．エム．バン、ユーデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003524190A publication Critical patent/JP2003524190A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 供給パッドと機能ブロックへの供給間導通接続線をテストするテスト・インターフェースを備えた集積回路を提供する。 【解決手段】 電流テスト回路は導通接続線上の第１、第２の点に接続されたテスト入力を有し、テスト入力間電圧と閾値を比較する。電流テスト回路は閾値シフト回路を備え、これが活性化しているとテスト入力間電圧に応じた値に閾値をシフトする。テストは２ステップで行われる。テスト入力に第１の電圧が与えられると閾値シフト回路を活性化し、テスト入力の第２の電圧を閾値と比較する。集積回路が導通接続線 より電流を引き出すよう設定されていると第１、第２の電圧の一方は導通接続線間電圧降下であり、他方は基準電圧となる。一実施形態において、集積回路はシャント回路を供え、機能ブロックの電流と平行してテスト中の導通接続線に電流を誘発する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、テスト・インターフェースを備えた集積回路並びにそのような集
積回路を含む回路の電源供給接続をテストする方法に関する。
【０００２】
【従来の技術】
すべての状況において集積回路が正しく動作するかを確認するにはＩＣの電源
供給接続をテストするのが望ましい。原理的には、電源供給接続から電源電圧を
受けるべき機能ブロックからの反応が無いことにより電源供給接続の相補的な誤
動作が検出できる。しかしこのテストではすべての考えられる誤動作は検出でき
ない。例えば、同じ電源電圧を出力する電源供給接続が二つ以上ある場合、ある
電源供給接続の誤動作が確認できない場合がある。これは、他の電源供給接続か
ら供給電流が機能ブロックに流れるからである。これにより、ある状況、例えば
急に大電流を消費しなければいけないような場合では正しく動作しないにも関わ
らず、別の状況では機能ブロックが反応してしまうことがある。
【０００３】 上記の方法とは別に電源供給接続の電圧降下をモニタしてもよい。しかしこの
ような集積回路の電源供給接続の誤動作テストは困難である。なぜならば、電源
供給接続では寄生電圧降下以外の電圧降下は許容されないからである。米国特許
番号５、８９４、２２４並びに５，９６３、０３８には電源供給接続の電流を検
出するコイルが開示されている。しかしこれは大きな寄生効果がないコイルを組
み込むことができる集積回路でのみでしか有効ではない。
【０００４】 米国特許番号５、０６８、６０４には同じ電源電圧の複数の電源供給接続を備
えた集積回路における電源供給接続の機能テストについて記載されている。これ
は同じ電源電圧の複数の電源供給接続に接続されるべき異なるノード間電圧にお
ける集積回路内部電圧差を測定するものである。複数電源供給接続の一つが正し
く接続されていない場合、これらノード間において集積回路に電流が流れるとい
う考えによるものである。高抵抗が許容されるノード間では測定可能な電圧降下
が生じる。
【０００５】
【発明が解決しようとする課題】
しかし、常にそのような電圧降下が測定可能というわけではない。例えば、同
じ電源電圧に対して三つ以上の電源供給接続が複数ノードに接続されていた場合
、第２のノードが電源供給接続から外れていた場合、並びに第３のノードが電源
供給接続から外れていた場合に、電流は第１、第２ノードに流れることになる。
このような不完全なテストを避けるためにさらなる方法が必要となる。
【０００６】 この発明は、誤認のないテストが可能な集積回路並びに集積回路に接続された
電源供給接続をテストする方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
この発明に係る集積回路は電流テスト回路と、この回路のテスト入力間電圧と
この回路の閾値を比較する前に、この閾値を動作範囲にシフトする閾値シフト回
路を備える。閾値シフト回路はテスト・コマンドに応答する内部部分にトリガさ
れる。このテスト・コマンドは好ましくは従来のスキャンチェイン・テスト・イ
ンターフェースに入力するとよい。（ここで、スキャン・テストは内部周辺スキ
ャン・テスト（回路ボードレベルのテスト）と集積回路の内部回路のスキャン・
テストの両方を含む。）。従って、閾値はテスト・コマンドの実行の一部として
ダイナミックに調整される。これにより、精度の高い電流検出が可能となる。
【０００８】 この発明に係る集積回路の一実施形態では、所定の入力電圧を電流テスト回路
に与え、この入力電圧と所定の差を有するレベルまで電流テスト回路の閾値をシ
フトする。一実施形態では所定入力電圧は零である。このようにして、所望の閾
値を簡単に制御することができる。好ましくは、閾値は数ステップにて調整され
る。テスト入力に所定の基準電圧が与えられた場合、まず、閾値を入力電圧に等
しいレベルにする。次に閾値を所定量シフトする。
【０００９】 このような電流テスト回路は機能ブロックの出力バッファのスイッチングによ
り生ずるサージ電流量の測定に用いられる。集積回路の外部出力ピンのような比
較的大きな容量負荷を構成する端子に出力バッファが接続される。このような負
荷をチャージすると一時的にサージ電流が流れて電源電圧が変化する原因となる
。電源供給接続の電流を閾値シフト又は出力バッファのスイッチング後所定時間
後の閾値比較に用いることにより、この電流が接地電位変化の原因となっている
かを判断することができる。集積回路には出力バッファ電流のスイッチングとそ
の使用時間を制御するタイマを備えるとよい。
【００１０】 電流テスト回路はさらに、電源供給接続が実際に電流を流すか等のテストに用
いてもよい。各種テストに対応できるよう、閾値がシフトした場合に電流テスト
回路の入力間電圧から選択的に所定量だけ電流テスト回路の閾値をオフセットす
るように閾値シフト回路を構成してもよい。
【００１１】 この発明に係る集積回路の他の実施形態では、十分な検出電流量が得られるよ
うに 機能回路に並列にシャント回路を設ける。シャント回路としては精度高い
電流が得られるようスイッチングされる電流源が好ましい。シャント回路により
、十分大きい電圧降下が得られるように、テストの間、供給電流の増加が精度よ
く制御される。ここで、シャント回路は他の回路に並列に電流を引き出すいかな
る回路を含む。なお、シャント回路は、この回路によりシャントされる回路にお
いて所望の電圧降下を生じさせる短絡回路に限定されるものではない。
【００１２】 さらなる実施形態では、集積回路は複数の供給パッドとこれら供給パッドに対
応する複数のシャント回路を備える。供給パッドは電源供給線により集積回路内
において接続され、それらに集積回路も接続される。供給パッドの一つからの電
流に対しテスト・コマンドが実行されると、すべてのシャント回路が活性化して
他の供給パッドからの電流がテストを妨害しないようにする。しかし、これは集
積回路での過大な電力消費を引き起こすこととなる。一実施形態では、活性化さ
れるシャント回路は一つないしそれ以上の近隣供給パッド用シャント回路であり
、テスト中の供給パッドに最も近い電源供給線に接続される。シャント回路にお
いて”further on”は非導通に維持されることを意味する。ある実施形態では、
他の活性化されたシャント回路に対応する供給パッド用電流検出回路が活性化し
て自己テストを行う。
【００１３】
【発明の実施の形態】
図１に示す回路は、第１、第２の電源供給線１０，１１と、機能ブロック１２
と、供給線抵抗１３と、電流テスト回路として動作する電流検出回路１４と、シ
ャント回路１５と、制御回路１６と、スキャンチェイン回路１７とを備える。供
給線１０，１１は機能ブロックに接続されている。電流検出回路１４は第１、第
２の電源供給線１０と機能ブロック１２間の接続線と２点で接続されている。２
点間の抵抗１３は代表的にはランプ抵抗である。実際にはこの抵抗は２点間自身
の寄生抵抗であり、それは非常に小さく、例えば１０ミリオーム程度である（供
給線１０と機能ブロック１２間全体の抵抗は例えば１００ミリオームである）。
２点間の供給線長さは接続を構成する導通トラック幅より小さい。シャント回路
１５は機能ブロック１２と並列に接続されて抵抗１３を介して第１の供給線１０
からの電流をシンクする。制御回路１６は電流検出回路１４とシャント回路１５
に繋がる制御出力を有する。スキャンチェイン回路１７は制御回路１６に繋がる
出力と電流検出回路１４に繋がる入力を有する。
【００１４】 図１に示す回路は通常モードとテストモードで動作する。通常モードでは、第
１、第２の電源供給線１０，１１からの電源供給により機能ブロック１２がこの
回路のある回路機能として動作する。テストモードでは、この回路はスキャンチ
ェイン回路１７により制御される。テストモードにおいて回路は、第１の電源供
給線１０と機能ブロック１２間の接続での動作が正しいかをチェックする。これ
は基本的にはシャント回路１５のスイッチングを含む。従って、接続が正しけれ
ば、第１の電源供給線１０から抵抗１３を介してシャント回路１５へ相当な電流
（例えば約２００ｍＡでこれは抵抗１３で２ミリボルト程度の電圧降下を引き起
こす）が流れる。これはスキャンチェイン回路１７により制御される。スキャン
チェイン回路１７には制御パターンが用意され、これにより制御回路１６がシャ
ント回路１５を制御して電流を流す。次に、電流検出回路１４により抵抗１３で
の電圧降下が閾値と比較される。この比較結果はサンプリングされてスキャンチ
ェイン回路１７に記憶される。
【００１５】 電圧降下と閾値との比較の前に、制御回路１６から電流検出回路１４に信号が
送られて閾値が動作範囲にシフトされる。動作範囲は二つの考えられる電圧降下
の間の範囲であり、これらは通常電源供給接続と不良電源供給接続とに各々対応
する。動作範囲へのシフトはいろんな方法で行われる。例えば、制御回路１６に
よりシャント回路１５が導通する前に生じる電圧降下に閾値を等しくさせ、この
等しくなった閾値に対応して所定量閾値をオフセットしてシフトさせるように回
路をセットする。または、一時的に電流検出回路１４の両入力を（抵抗１３の両
端２点以外の）共通ノードに接続して、両入力において電流検出回路１４が検知
できる電圧降下に閾値を等しくさせ、この等しくなった閾値に対応して所定量閾
値をオフセットしてシフトさせるような状態にスイッチングしてもよい。
【００１６】 他の実施形態では、抵抗１３の電圧降下がテスト電流に影響を与えた場合に検
出回路の閾値を電圧降下に等しい値とする。その後、このようにして得られた閾
値に対応して所定量閾値をオフセットしてシフトさせる。標準電流を供給するか
又は標準的電圧降下（例えば零）を供給する回路への入力をスイッチングして標
準的な電圧降下を検出回路１４の入力に与える。電流検出回路１４により、この
標準的電圧降下とシフトされた閾値が比較され、その結果がスキャンチェイン回
路１７に与えられる。
【００１７】 好ましくは、制御回路１６により電流検出回路１４を制御して、閾値を動作範
囲にシフト後、所定時間間隔で電流検出結果をサンプリングする。この所定時間
間隔はタイマ１８により制御してもよい。従って、スキャンチェイン回路１７が
出力をサンプリングした時とは異なる時点で電流検出結果がサンプリングされる
（勿論この時点前でもよい）。閾値がシフトされた後に起こりうる閾値ドリフト
効果がこのサンプリングにより抑制される。
【００１８】 電流検出回路１４は、機能ブロック１２の出力バッファ（図示しない）のスイ
ッチング後の所定時間間隔サージ電流の大きさを算定するのに用いてもよい。出
力バッファは例えば集積回路の外部出力ピン又はバスラインに接続される。サー
ジ電流の大きさが所望の大きさの場合、閾値シフト直後に出力バッファをスイッ
チするよう制御回路１６が出力バッファに接続される。これにより、出力バッフ
ァのスイッチングとテスト結果のサンプリング間の時間がタイマ１８により制御
される。または、制御回路１６からの信号により出力バッファをスイッチ・オン
し、この信号によりタイマをトリガし、そしてサンプリングをトリガしてもよい
。勿論、サージの間の電圧降下を用いて閾値をシフトし、このシフトした閾値を
基準電圧と比較してもよい。
【００１９】 図２に電圧検出回路とスイッチング回路を備えた電流検出回路を示す。図２の
入力回路は抵抗１３間を接続する入力２０ａ、２０ｂを有する。電流検出回路は
第１ステージ２２と、閾値フィードバック回路２４と、閾値オフセット回路２５
と、比較器２６と、フリップ・フロップ２７と、自己テスト回路２８を備える。
【００２０】 第１ステージ２２はスイッチ回路２２０と、このスイッチ回路２２０と第２の
電源供給線との間に接続される二つのブランチ２２１、２２３並びに２２２、２
２４を備える。スイッチ回路２２０は第１、第２、第３、第４のＰＭＯＳスイッ
チング・トランジスタ２２０１，２２０２、２２０３、２２０４とインバータ２
２０６を備える。第１ＰＭＯＳスイッチング・トランジスタ２２０１のチャネル
が第１のブランチ２２１、２２３と第１の入力２０ａとの間に接続される。第２
ＰＭＯＳスイッチング・トランジスタ２２０２のチャネルが第１のブランチ２２
１、２２３と第２の入力２０ｂとの間に接続される。第３、第４ＰＭＯＳスイッ
チング・トランジスタ２２０３，２２０４のチャネルが共に第２のブランチ２２
２、２２４と第２入力２０ｂとの間に接続される。スイッチ回路２２０のスイッ
チ制御入力がインバータ２２０６を介して第１、第３ＰＭＯＳスイッチング・ト
ランジスタ２２０１，２２０３のゲートに接続され、そして第２、第４ＰＭＯＳ
スイッチング・トランジスタ２２０２，２２０３のゲートに接続される。
【００２１】 第１ブランチはその接続点からスイッチ回路２２０に渡って直列に第１のＰＭ
ＯＳトランジスタ２２１の主電流チャネルと、第１の電流源２２３と、テストさ
れる電源供給線とは反する（異なる）第２の電源供給線を備える。第２ブランチ
はその接続点からスイッチ回路２２０に渡って直列に第２入力２０ｂと、第２の
ＰＭＯＳトランジスタ２２２の主電流チャネルと、第２の電源供給線である第２
の電流源２２４とを備える。スイッチ回路２２０はさらに第２入力２０ｂに接続
され、そして第１、第２２の入力２０ａ、２０ｂのいずれかを第１ＰＭＯＳトラ
ンジスタ２２１の主電流チャネルに接続するようになっている。第１ＰＭＯＳト
ランジスタ２２１のゲートは第１電流源２２３の主電流チャネル間のノードに接
続され、そして第２ＰＭＯＳトランジスタ２２２のゲートに接続される。第２Ｐ
ＭＯＳトランジスタ２２２の主電流チャネルと第２電流源２２４間のノードが第
１ステージ２２の出力となる。
【００２２】 閾値フィードバック回路２４は制御可能な電流源２４０と、キャパシタ２４２
と、調整スイッチ２４４を備える。電流源２４０は第１ステージ２２０の出力と
第２電源供給線１１とに接続される。電流源２４０の制御入力が調整スイッチ２
４４を介して第１ステージ２２０の出力に接続され、さらにキャパシタ２４２を
介して第２電源供給線１１に接続される。
【００２３】 閾値オフセット回路２５はさらなる制御可能な電流源２５０とデジタル電流制
御回路２５２を備える。電流源２５０は第１ステージ２２の出力と第２電源供給
線１１との間に接続される。自己テスト回路２８は直列接続された第３のＰＭＯ
Ｓトランジスタ２８０の主電流チャネルと自己テストスイッチ２８２を備える。
この直列接続は第１ステージ２２の出力と電流検出回路の第２入力２０ｂとの間
に接続される。
【００２４】 第１ステージ２２の出力は比較器２６の入力に接続され、この出力がフリップ
・フロップ２７のデータ入力に接続される。フリップ・フロップ２７の出力が電
流検出回路の出力となる。制御回路１６（図２には示していない）の制御供給線
（図示しない）がスイッチ回路２２０と、自己テストスイッチ２８２と、調整ス
イッチ２４４と、デジタル閾値制御回路２５２と、フリップ・フロップ２７に接
続される。
【００２５】 動作は次の通りである。通常動作では、テストモード・スイッチ２２０により
第１ＰＭＯＳトランジスタ２２１の主電流チャネルが、第１ＰＭＯＳスイッチン
グ・トランジスタ２２０１のチャネルを介して、第１入力２０ａに接続され、第
２ＰＭＯＳスイッチング・トランジスタ２２０２のチャネルが非導通となる。第
１ＰＭＯＳトランジスタ２２１が第１電流源２２３と同じ電流を引き出すように
ＰＭＯＳトランジスタ２２１，２２２が自己のゲート電圧を調整する。第２ＰＭ
ＯＳトランジスタ２２２のゲート電圧は入力２０ａ、２０ｂ間の電圧降下分だけ
第１ＰＭＯＳトランジスタ２２１のゲート電圧と異なる。従って、第２ＰＭＯＳ
トランジスタ２２２の電流は第１電流源２２３からの電流と入力２０ａ、２０ｂ
間のいかなる電圧降下にも依存する。
【００２６】 第２ＰＭＯＳトランジスタ２２２からの電流が、第２電流源２２４、調整可能
な電流源２４０、そしてさらなる調整可能な電流源２５０より大きいか小さいか
により比較器２６が論理ｌｏｗ又は論理ｈｉｇｈを出力する。比較器２６の出力
は、制御回路１６からの信号によりフリップ・フロップ２７にサンプリングされ
る。
【００２７】 電流源２４０が無い場合で、入力２０ａ、２０ｂ間に電圧降下が無い時には、
第２ＰＭＯＳトランジスタ２２２の電流が第２電流源２２４からの電流と確実に
等しくなるよう、トランジスタ２２１，２２２と電流源２２３、２２４の寸法が
決められる。しかし、処理変化、温度ドリフト等の要因によるパラメータ拡散に
より精度の高い回路を構成するのは不可能である。この問題は調整可能電流源２
４０により解決される。
【００２８】 制御回路１６によりフリップ・フロップ２７を制御して比較器２６の出力をサ
ンプリングする前に、制御回路１６はこの回路の閾値が動作範囲に入るよう調整
する。制御回路１６は閾値オフセット回路２５を最小値にセットする。制御回路
１６はさらにスイッチ２２０を制御して、第２ＰＭＯＳスイッチング・トランジ
スタ２２０２のチャネルを介して、第１ＰＭＯＳトランジスタ２２１の主電流チ
ャネルを第２入力２０ｂに接続させる。制御回路１６により、第１ＰＭＯＳスイ
ッチング・トランジスタ２２０１が非道通となり、調整スイッチ２４４が道通と
なる。その結果、第２ＰＭＯＳトランジスタ２２２からの電流が第２電流源２２
４、電流源２４０そして電流源２５０により供給される電流と等しくなるように
電流源２４０の制御入力電圧が調整される。その上で、制御回路１６により、電
流調整スイッチ２２４が非道通となり、制御可能電流源の制御電圧が固定される
。次に、制御回路１６は閾値オフセット回路から異なる電流を選び、閾値にオフ
セットを与える。オフセット変化により電圧降下０と入力２０ａ、２０ｂ間の差
が決まり比較器２６をトリップさせる。
【００２９】 自己テスト・モードでは、制御回路１６により、自己テスト・スイッチ２８２
を導通させて電流検出回路において自己テストを行う。これにより、電圧降下が
生じて第２ＰＭＯＳトランジスタ２２２から電流を出力させる。そのような電流
に比較器２６が正しく応答するとこの回路は正しく動作する。通常、制御回路１
６により、自己テスト・スイッチ２８２は非導通であり、第１電源供給線１０と
機能ブロック１２の間の接続に十分な電流が流れたときのみ十分な電圧降下が検
出される。
【００３０】 制御回路１６はさらなる制御可能な電流源を異なる電流レベルに設定できるよ
うにしてもよい。これにより、電流検出回路の閾値を選択可能なレベルにシフト
して、各種テストにおいて異なる条件で電流量を検出することができる。例えば
、シャント回路電流による定常状態での電圧降下をテストする第１のレベルに閾
値を設定してもよい。機能回路において多くの出力バッファがスイッチ・オンし
た場合のサージ電流量を測定するには閾値は第２の異なるレベルに設定してもよ
い。
【００３１】 サージ電流により接地電位変化に起因する集積回路動作の不安定さが解消され
る。集積回路動作を安定させるにはサージ電流が大きすぎないかをみることが望
ましい。ところが、回路を構成するトランジスタの特性よりこれらの問題におい
て回路をテストするのは困難である。このようなテストを実現するには、最初に
、スイッチ・オフした機能ブロック１２の出力バッファ（図示しない）の定常状
態での電流に相当するレベルに検出回路の閾値を設定する。次に、閾値を所定量
シフトし、出力バッファを一つ以上（好ましくはすべて又は半分以上）スイッチ
・オンさせて、機能ブロック１２の通常使用状態で起こりうるスイッチイングを
シミュレートする。出力バッファがスイッチ・オンしてから所定時間後、検出回
路の出力をサンプリングして、出力バッファのスイッチ・オンに応じたサージ電
流が集積回路の安定動作に対して大きすぎるかを判定する。勿論、出力バッファ
のスイッチ・オフに起因する突然の電流低下に対して同様なテストを行ってもよ
い。図２の回路によりこの種のテストを行えることができるが、この目的のため
に調整可能な閾値を有する他のタイプの検出回路を用いることができることは明
らかである。
【００３２】 この種のテストを行うためのコマンドを受信後、出力バッファのスイッチ・オ
ン/オフと検出回路１４の電流検出結果のサンプリングの間の時間間隔制御を制
御回路１６はタイマ１８を用いて行うとよい。一実施形態では、タイマ１８をス
キャンチェイン回路によりプログラムしてスキャンチェイン回路からのコマンド
により時間間隔を制御できる。または、時間間隔におけるタイミングを異なるコ
マンドを制御回路１６に与えて制御してもよい。しかし、これは出力バッファの
スイッチ・オンと検出回路の電流検出結果サンプリングの間の時間間隔が非常に
短いと難しい。
【００３３】 スキャンチェイン回路１７は、活性されるシャント回路１５の選択を制御し、
テストを選択し（テストなし、自己テスト、実テスト）、さらに必要であれば、
さらなる制御可能な電流源２５による閾値シフトを制御してもよい。これにより
、バイナリ０、１の列がスキャンチェイン回路１７にシフトされて、制御回路１
６を制御し、そして制御回路１６を介してシャント回路と電流検出回路１４を制
御する。この場合、制御回路は少なくとも活性化した電流検出回路１４にパルス
信号を与えて、これら電流検出回路の閾値を動作範囲にシフトし、そして検出結
果をサンプリングする。この結果はスキャンチェイン回路１７にロードされ、回
路テストにおいてシフトされる。
【００３４】 図３にテスト・インターフェースを備えたさらなる回路を示す。この回路は多
くの第１の電源供給端子３０ａ乃至３０ｅと、第２の電源供給端子３１と、多く
の機能ブロック３２ａ乃至３２ｅと、多くの電流検出回路３４ａ乃至３４ｅと、
多くのシャント回路３５ａ乃至３５ｅと、制御回路３６と、スキャンチェイン回
路３７とを備える。電源供給端子３０ａ乃至３０ｅの各々は接続線３９ａ乃至３
９ｅにより電源供給線３８に繋がっている。図では電源供給線３８は電源供給リ
ングとして示されている。電源供給線３８の末端は互いに接続されている（Ａ）
。電流検出回路３４ａ乃至３４ｅの各々は電源供給端子３０ａ乃至３０ｅと電源
供給線との間の接続線３９ａ乃至３９ｅの各々と２点間で接続されている。機能
ブロック３２ａ乃至３２ｅの各々は電源供給線３８と第２の電源供給端子３１と
の間のシャント回路３５ａ乃至３５ｅの各々と接続されている。制御回路３６は
電流検出回路３４ａ乃至３４ｅとシャント回路３５ａ乃至３５ｅへの接続線（図
示しない）を備える。電流検出３４ａ乃至３４ｅはスキャンチェイン回路に繋が
る出力を備える。
【００３５】 第２の電源供給端子３１に対しては一つの接続線しか図示していないが、この
第２の電源供給端子に対しては好ましくは多くの電源供給端子が用いられること
は明らかである。これらの端子に対する接続線は、第１の電源供給端子３０ａ乃
至３０ｅへの接続線のテストと同様な方法でテストされる。
【００３６】 電流検出回路３４ａ乃至３４ｄの各々は図２の電流検出回路と同様であり、制
御可能であり、他の電流検出回路とは独立に電流検出できる。原理的には、電流
検出回路３４ａ乃至３４ｄは様々な組み合わせで活性化される。一つの組み合わ
せでは、電流検出回路３４ａ乃至３４ｄとシャント回路３５ａ乃至３５ｅのすべ
てが同時に用いられる。これらの閾値は平行にシフトし、そしてシャント回路が
活性中に接続線の電流が検出される。サンプリングされた検出結果はスキャンチ
ェイン回路３７を介して読み込まれ。しかし多大なシャント電流が回路に引き込
まれて電力損出が問題となる。
【００３７】 他の組み合わせとしては、一つ乃至数個の接続線３９ａ乃至３９ｅが同時にテ
ストされる。例えば、接続線３９ａ乃至３９ｅの一つをテストするには、電源供
給線３８に沿う接続線の最も近くに接続されるシャント回路３５ａ乃至３５ｅの
一つを活性化させる。これを他の接続線３９ａ乃至３９ｅについても繰り返す。
これにより、すべてのシャント回路３５ａ乃至３５ｅによる同時電力消費による
過度な電力消費が防止できる。しかしある状況下ではこれは正しいテスト結果を
生まないことがある。例えば、テスト中の接続線以外の接続線３９ａ乃至３９ｅ
から多大な電流が活性化しているシャント回路３５ａ乃至３５ｅの一つに流れた
場合、供給電流が正常にテスト中の接続線３９ａ乃至３９ｅに流れても、テスト
中の接続線３９ａ乃至３９ｅでの電圧降下が閾値より低くなる。
【００３８】 好ましい変形例としては、接続線３９ａ乃至３９ｅの一つに流れる電流をテス
トする場合にはシャント回路３５ａ乃至３５ｅのうちの少なくとも三つの回路を
活性化させる。活性化したシャント回路３５ａ乃至３５ｅの最初の一つはテスト
中の接続線３９ａ乃至３９ｅに電気的に最も近いシャント回路である（最も近い
接続線：電源供給線３８の最小抵抗によりテスト中の接続線３９ａ乃至３９ｅか
ら分離される接続線）。さらなる活性化シャント回路３５ａ乃至３５ｅは、電源
供給線３８のいずれかの端の第１の接続線に最も近くの、少なくとも第２、第３
のシャント回路３５ａ乃至３５ｅである。これにより、テスト中の接続線３９ａ
乃至３９ｅに正常な電流が流れた場合に十分な電圧降下がテスト中の接続線に生
じる。なぜならば、この供給電流が近傍のシャント回路３５ａ乃至３５ｅにも引
き込まれるからである。テスト中の接続線３９ａ乃至３９ｃ（すべてより少ない
）に近いさらなるシャント回路３５ａ乃至３５ｃも活性化されてもよく、従って
、非活性化シャント回路３５ａ乃至３５ｅが他の活性化シャント回路３５ａ乃至
３５ｅのいずれよりもテスト中の接続線に電気的に近くなる。すべてのシャント
回路３５ａ乃至３５ｅが共に活性化するということがないので過度な電力消費が
防止できる。なぜならば、非活性化シャント回路３５ａ乃至３５ｅは比較的テス
ト中の接続線から（電気的に）遠いので、これら非活性化シャント回路３５ａ乃
至３５ｅの活性化がテスト中の接続線３９ａ乃至３９ｅから引き出される電流に
与える影響が比較的少ないからである。
【００３９】 好ましくは、接続線３９ａ乃至３９ｅがテストされると、さらなる活性化シャ
ント回路３５ａ乃至３５ｅに最も近い接続線３９ａ乃至３９ｅ用のテスト回路が
同時に自己テストを行う。この自己テストはさらなるテスト時間を必要とせずに
ほぼ通常の状態で行われる。
【００４０】 スキャンチェイン回路３７は、活性されるシャント回路３５ａ乃至３５ｅの選
択を制御し、テストを選択し（テストなし、自己テスト、実テスト）、さらに必
要であれば、さらなる制御可能な電流源２５による閾値シフトを制御してもよい
。これにより、バイナリ０、１の列がスキャンチェイン回路３７にシフトされて
、制御回路３６を制御し、そして制御回路３６を介してシャント回路３５ａ乃至
３５ｅと電流検出回路３４ａ乃至３４ｅを制御する。この場合、制御回路は少な
くとも活性化した電流検出回路３４ａ乃至３４ｅにパルス信号を与えて、これら
電流検出回路の閾値を動作範囲にシフトし、そして検出結果をサンプリングする
。好ましくは、スキャンチェイン回路３７の０，１列に応じて活性すべきシャン
ト回路３５ａ乃至３５ｅに対してパルス信号が与えられる。これらの実施形態に
おいて、ある電流検出回路３４ａ乃至３４ｅが活性化するときに、テスタにより
適切なシャント回路３５ａ乃至３５ｅが活性化される。
【００４１】 さらなる第１の実施形態では、検出すべき電流検出回路３４ａ乃至３４ｅを示
すスキャンチェイン回路からの情報に応じて活性化すべきシャント回路３５ａ乃
至３５ｅを選択するように制御回路３６が構成される。シャント回路３５ａ乃至
３５ｅと電流検出回路３４ａ乃至３４ｅの電源供給線３８への接続に関する情報
を用いることにより、どれが最も近いシャント回路３５ａ乃至３５ｅであり、そ
れの近傍シャント回路３５ａ乃至３５ｅであるかが直接的に分かり、これにより
制御回路３６をプログラムできる。
【００４２】 さらなる実施形態では、スキャンチェイン回路３７からの一つのコマンドに応
じて電流検出回路３４ａ乃至３４ｅを一つずつ活性化するよう制御回路３６が構
成される。この場合、特にある電流検出回路３４ａ乃至３４ｅを用いるとき、制
御回路３６からこの電流検出回路にパルスが与えられてその回路の閾値を動作範
囲にシフトし、電流を検出し、そして検出結果をサンプリングする。この特にあ
る電流検出回路３４ａ乃至３４ｅに最も近いシャント回路３５ａ乃至３５ｅとこ
れらシャント回路の最も近傍のシャント回路に制御回路３６から信号が送られて
、対応する接続線３９ａ乃至３９ｅの電流を検出する間、これら回路に電流を流
す。この実施形態において、各検出回路３４ａ乃至３４ｅからのサンプリング結
果が並列にスキャンチェイン回路３７にロードされ、そして直列にシフトされて
テストされる。なお、自己テストを実行して電流検出結果と組み合わせて、実際
に電流検出回路３４ａ乃至３４ｅが不良のときに電流が正しいように流れること
を防止してもよい。これは、通常のテスト結果に加えて自己テスト結果をサンプ
リングしてシフトするか、又は通常のテスト結果と自己テスト結果を論理的に組
み合わせて行う。
【図面の簡単な説明】
【図１】 テスト・インターフェースを備えた回路を示す図である。
【図２】 電流検出回路を示す図である。
【図３】 テスト・インターフェースを備えたさらなる回路を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランシスカス、ジー．エム．デ、ジョン グ オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 ロジャー、エフ．シャッタート オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 ヨハネス、デ、ワイルド オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 ジェリット、ダブリュ．デン、ベーステン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 バーナーダス、エム．ジェイ．クプ オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 アルバータス、ジェイ．ピー．エム．バ ン、ユーデン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 2G132 AA15 AC03 AD01 AG00 AK14 AK29 AL04 5F038 DT04 DT06 DT09 DT10 DT15 EZ20

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 テスト・インターフェースを備えた集積回路であって、 供給パッドと、 供給入力を有する機能ブロックと、 前記供給パッドと前記供給入力との間の接続線と、 前記接続線上の第１と第２の点に接続されたテスト入力を有し、前記テスト入
    力間電圧と閾値を比較する電流検出回路であって、該電流検出回路は閾値シフト
    回路を有し、該閾値シフト回路が活性化しているときに前記閾値を前記テスト入
    力間電圧に応じた値にシフトさせる電流検出回路を備え、 前記テスト・インターフェースが前記閾値シフト回路と前記電流検出回路とに
    接続されてテスト・コマンドにより、少なくとも、前記テスト入力間に第１の電
    圧が与えられたときに前記閾値シフト回路を活性化させ、そして前記テスト入力
    における第２の電圧を前記シフトした閾値と比較し、前記第１、第２の電圧の一
    方は、前記集積回路が前記接続線の電流を引き出すよう設定されたときの前記接
    続線間電圧降下であり、前記第１、第２の電圧の他方は基準電圧であることを特
    徴とする集積回路。
  2. 【請求項２】 前記集積回路をスイッチングするスイッチをさらに備え、活性化状態で、前記
    閾値シフト回路が前記閾値を前記テスト入力間電圧に等しいレベルにシフトし、
    そして少なくとも前記比較の間、所定量前記閾値をシフトすることを特徴とする
    請求項１記載の集積回路。
  3. 【請求項３】 前記テスト・インターフェースが前記所定量を選択することを特徴とする請求
    項２記載の集積回路。
  4. 【請求項４】 前記シフトと比較の相対的なタイミングを発生するタイマをさらに備えたこと
    を特徴とする請求項１記載の集積回路。
  5. 【請求項５】 前記基準電圧が与えられたときに前記テスト入力と共通ノードを接続するスイ
    ッチ・ネットワークをさらに備えたことを特徴とする請求項１記載の集積回路。
  6. 【請求項６】 前記スイッチ・ネットワークは第１、第２、第３そして第４のトランジスタを
    有し、前記テスト入力のいずれか一方が前記第１、第２のトランジスタの主電流
    チャネルを介して前記第１の点と前記共通ノードに接続され、前記第３、第４の
    トランジスタの主電流チャネルを介して前記テスト入力の他方が前記第２の点と
    前記共通ノードに接続され、前記テスト入力が前記共通ノードに接続されたとき
    に前記第２、第４のトランジスタの制御電極が活性化され、前記テスト入力に前
    記電圧降下が与えられたときに前記第１、第３のトランジスタの制御電極が活性
    化されることを特徴とする請求項５記載の集積回路。
  7. 【請求項７】 前記電流検出回路は、 ノードと、 各々が前記ノードに接続される電流出力を有する、前記電源供給線に接続され
    た電流制御入力を有する第１電流検出回路と, 第２、第３の電流検出回路と、 前記ノードに接続された入力と前記集積回路のテスト結果出力に接続された出
    力とを有する比較器と、 前記ノードと前記第２電流源入力との間に接続されたスイッチと、 前記スイッチを導通させて前記閾値をシフトして、前記比較の間前記スイッチ
    を非導通として、前記スイッチ非導通後そして検出結果判定前に前記第３の電流
    原回路により前記ノードに流れる電流を変化させ、前記シフトの間、達したある
    レベルから前記閾値を所定量オフセットさせる制御回路とを備えたことを特徴と
    する請求項６記載の集積回路。
  8. 【請求項８】 テスト・コマンドを入力し、テスト結果を読み込むスキャンチェインをさらに
    備え、該スキャンチェインは前記閾値シフト回路と前記電流テスト回路に接続さ
    れ、供給電流をテストするコマンドに応答して順次前記閾値シフト回路を活性化
    、非活性化し、前記電流テスト回路の検出結果をサンプリングし、前記集積回路
    はさらに前記スキャンチェインからのさらなるコマンドの必要なしに、自動的に
    少なくとも前記非活性化のタイミングを制御するタイマ回路を備えたことを特徴
    とする請求項１記載の集積回路。
  9. 【請求項９】 前記比較又は前記シフトの前に所定時間間隔前記機能ブロックの出力バッファ
    を活性化するように前記テスト・インターフェースを構成し、前記比較又は前記
    シフトのいずれにおいても前記電圧降下を前記テスト入力に与え、前記接続線上
    の電流を引き出して前記電圧降下を前記テスト入力に与えることを特徴とする請
    求項１記載の集積回路。
  10. 【請求項１０】 切り替え可能なシャント回路をさらに備え、該シャント回路の主電流経路が前
    記機能ブロックに並列に接続されて、前記機能ブロックに並列な導通接続を介し
    て前記供給パッドから電流を引き出し、前記テスト・インターフェースは、前記
    集積回路の通常動作の間前記シャント回路を非導通状態に維持し、少なくとも、
    前記テスト入力に前記電圧降下を与えるために前記接続線から電流を引き出すよ
    う前記集積回路を設定したときに前記シャント回路を導通状態にスイッチする構
    成されることを特徴とする請求項１記載の集積回路。
  11. 【請求項１１】 電源供給線をさらに備え、前記供給パッドは同じ電源電圧のための複数の供給
    パッドの一つであり、各供給パッドはテスト可能な導通線を介して前記電源供給
    線に接続され、前記シャント回路は複数のシャント回路の一つであり、各シャン
    ト回路は導通線の一つに電気的に最も近い電源供給線に接続され、少なくともテ
    スト中の導通接続線から電流を引き出すよう前記集積回路を設定するある時点で
    、テスト中の導通接続線に電気的に最も近い前記電源供給線に接続されたシャン
    ト回路を導通させて各導通接続線をテストするよう前記テスト・インターフェー
    スは構成され、前記電気的に最も近いシャント回路よりも前記テスト中の導通接
    続線から電気的に遠い電源供給線に接続される少なくとも前記シャント回路の一
    つが前記時点で非活性化を維持するよう前記テスト・インターフェースは構成さ
    れることを特徴とする請求項１０記載の集積回路。
  12. 【請求項１２】 他のいずれの導通接続線よりもテスト中の導通接続線に電気的に近い少なくと
    も二つのシャント回路のサブセットを前記時点で導通させ、そして前記サブセッ
    トの他のシャント回路を前記時点で非導通とするよう前記テスト・インターフェ
    ースは構成されることを特徴とする請求項１１記載の集積回路。
  13. 【請求項１３】 前記テスト中の導通接続線ではない前記導通接続線の一つに接続されたさらな
    る電流検出回路を備え、該一つの導通接続線は、その他のシャント回路よりも電
    気的に近い前記少なくとも二つのシャント回路の一つに接続され、前記さらなる
    電流検出回路は自己テストが可能で、前記少なくとも二つのシャント回路が導通
    時に前記さらなる電流検出回路に自己テストを行わせるよう前記テスト・インタ
    ーフェースは構成されることを特徴とする請求項１２記載の集積回路。
  14. 【請求項１４】 供給パッドと、機能ブロックと、前記供給パッドと前記機能ブロックとの間の
    接続線と、前記接続線に接続されたテスト入力を有し、閾値と前記供給パッドか
    ら前記機能ブロックとへの電流による前記接続線上の電圧降下を比較する電流検
    出回路とを備えた集積回路のテスト方法であって、少なくとも 前記閾値を前記テスト入力間に与えられた第１の電圧に応じた値にシフトさせ
    、 前記テスト入力における第２の電圧を前記シフトした閾値と比較し、前記第１
    、第２の電圧の一方は、前記集積回路が前記接続線の電流を引き出すよう設定さ
    れたときの前記接続線間電圧降下であり、前記第１、第２の電圧の他方は基準電
    圧であることを特徴とする集積回路のテスト方法。
  15. 【請求項１５】 前記シフト又は前記比較の前に所定時間間隔出力バッファを活性化するように
    前記電圧降下を与え、前記シフト又は前記比較いずれにおいても前記電圧降下を
    前記テスト入力に与えることを特徴とする請求項１４記載の集積回路のテスト方
    法。
JP2001562222A 2000-02-23 2001-02-09 テスト・インターフェースを備えた集積回路 Pending JP2003524190A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200619.5 2000-02-23
EP00200619 2000-02-23
PCT/EP2001/001508 WO2001063310A1 (en) 2000-02-23 2001-02-09 Integrated circuit with test interface

Publications (1)

Publication Number Publication Date
JP2003524190A true JP2003524190A (ja) 2003-08-12

Family

ID=8171065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001562222A Pending JP2003524190A (ja) 2000-02-23 2001-02-09 テスト・インターフェースを備えた集積回路

Country Status (9)

Country Link
US (1) US6664798B2 (ja)
EP (1) EP1175624B1 (ja)
JP (1) JP2003524190A (ja)
KR (1) KR20020008158A (ja)
CN (1) CN1366614A (ja)
AT (1) ATE336007T1 (ja)
DE (1) DE60122066T2 (ja)
TW (1) TW480564B (ja)
WO (1) WO2001063310A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067882A (ja) * 2008-09-12 2010-03-25 Mitsumi Electric Co Ltd 半導体集積回路
CN113687218A (zh) * 2021-08-31 2021-11-23 上海威固信息技术股份有限公司 一种集成电路电源和地引脚连通性的测试方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US6765403B2 (en) 2001-02-22 2004-07-20 Koninklijke Philips Electronics N.V. Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
GB2376081B (en) * 2001-03-14 2004-12-08 Micron Technology Inc Measurement of the integrity of a power supply
ATE339695T1 (de) * 2001-05-23 2006-10-15 Koninkl Philips Electronics Nv Testschaltung
US7137052B2 (en) * 2001-07-19 2006-11-14 Verigy Ipco Methods and apparatus for minimizing current surges during integrated circuit testing
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
AU2003213195A1 (en) * 2003-02-20 2004-09-17 International Business Machines Coporation Testing using independently controllable voltage islands
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7123039B2 (en) * 2004-08-13 2006-10-17 Jason Gonzalez Testing input/output voltages in integrated circuits
ATE426948T1 (de) * 2004-11-12 2009-04-15 Atheros Technology Ltd Zwei-bit-a-/d-wandler mit versatzlíschung, verbesserter gleichtaktunterdruckung und schwellensensitivitat
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
DE102005025782B4 (de) * 2005-06-04 2007-02-22 Diehl Ako Stiftung & Co. Kg Berührungsempfindlicher Tastschalter
WO2007118332A1 (en) 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
DE102006025031A1 (de) * 2006-05-26 2007-11-29 Micronas Gmbh Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
JP4974665B2 (ja) * 2006-12-19 2012-07-11 キヤノン株式会社 電子装置
US7724014B2 (en) * 2008-02-15 2010-05-25 Texas Instruments Incorporated On-chip servo loop integrated circuit system test circuitry and method
US8304263B2 (en) 2009-08-31 2012-11-06 Texas Instruments Incorporated Test circuit allowing precision analysis of delta performance degradation between two logic chains
US8283967B2 (en) 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
WO2012156942A1 (en) 2011-05-17 2012-11-22 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US8704529B2 (en) * 2011-10-04 2014-04-22 Nanya Technology Corporation Circuit test interface and test method thereof
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9588171B2 (en) 2012-05-16 2017-03-07 Infineon Technologies Ag System and method for testing an integrated circuit
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9054525B2 (en) * 2013-03-13 2015-06-09 Google Technology Holdings LLC Methods and apparatus for dynamically adjusting an over-current protection threshold
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
KR101768035B1 (ko) 2015-11-09 2017-08-31 경북대학교 산학협력단 링 오실레이터 쌍을 이용한 노화감지장치
CN107340466B (zh) * 2016-04-28 2019-11-01 中芯国际集成电路制造(上海)有限公司 模拟信号检测系统和模拟信号检测方法
US9729163B1 (en) * 2016-08-30 2017-08-08 Qualcomm Incorporated Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
US11681795B2 (en) * 2018-09-28 2023-06-20 Amida Technology Solutions, Inc. Method, system and apparatus for security assurance, protection, monitoring and analysis of integrated circuits and electronic systems in relation to hardware trojans
CN110244174B (zh) * 2019-06-26 2023-03-21 上海闻泰信息技术有限公司 数据接口的测试电路
CN111426869B (zh) * 2020-04-24 2023-08-22 西安紫光国芯半导体有限公司 集成电路电流探测装置以及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8801835A (nl) 1988-07-20 1990-02-16 Philips Nv Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel.
EP0720023B1 (en) * 1994-12-30 2003-05-07 STMicroelectronics S.r.l. Test method for power integrated devices
US5894224A (en) 1996-06-06 1999-04-13 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
US5963038A (en) 1996-06-06 1999-10-05 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
FR2769131B1 (fr) * 1997-09-29 1999-12-24 St Microelectronics Sa Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067882A (ja) * 2008-09-12 2010-03-25 Mitsumi Electric Co Ltd 半導体集積回路
CN113687218A (zh) * 2021-08-31 2021-11-23 上海威固信息技术股份有限公司 一种集成电路电源和地引脚连通性的测试方法

Also Published As

Publication number Publication date
EP1175624A1 (en) 2002-01-30
KR20020008158A (ko) 2002-01-29
DE60122066D1 (de) 2006-09-21
CN1366614A (zh) 2002-08-28
DE60122066T2 (de) 2007-03-01
EP1175624B1 (en) 2006-08-09
WO2001063310A1 (en) 2001-08-30
ATE336007T1 (de) 2006-09-15
TW480564B (en) 2002-03-21
US20010015653A1 (en) 2001-08-23
US6664798B2 (en) 2003-12-16

Similar Documents

Publication Publication Date Title
JP2003524190A (ja) テスト・インターフェースを備えた集積回路
US9465086B2 (en) On-chip test technique for low drop-out regulators
US5617035A (en) Method for testing integrated devices
US6940271B2 (en) Pin electronics interface circuit
US7831223B2 (en) Automatic adjustment circuit for amplitude of differential signal
US6118293A (en) High resolution (quiescent) supply current system (IDD monitor)
US6016566A (en) Comparator for semiconductor testing device
US4180203A (en) Programmable test point selector circuit
US6608498B2 (en) Method for characterizing an active track and latch sense-amp (comparator) in a one time programmable (OTP) salicided poly fuse array
CN101084445A (zh) 用于测试半导体器件的方法和系统
KR19990067608A (ko) 가변전압 컴포넌트 검사장치
US6232764B1 (en) Accessory with internal adjustments controlled by host
US5999008A (en) Integrated circuit tester with compensation for leakage current
US5532618A (en) Stress mode circuit for an integrated circuit with on-chip voltage down converter
US20050093561A1 (en) Semiconductor integrated circuit testing device and method
US8248838B2 (en) Semiconductor device
US7057397B1 (en) Output impedance measurement techniques
KR20000010609A (ko) 디지털논리회로의 논리 및 누설전류시험 실행장치
US20070022346A1 (en) Test apparatus and test method
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
KR102610069B1 (ko) 파워 보상 평가 장치 및 파워 보상 평가 시스템
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same
KR100668250B1 (ko) 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법
JPS63135879A (ja) 電源回路
JPH0738586B2 (ja) テスト回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070427