TW480564B - Integrated circuit with test interface - Google Patents
Integrated circuit with test interface Download PDFInfo
- Publication number
- TW480564B TW480564B TW090103250A TW90103250A TW480564B TW 480564 B TW480564 B TW 480564B TW 090103250 A TW090103250 A TW 090103250A TW 90103250 A TW90103250 A TW 90103250A TW 480564 B TW480564 B TW 480564B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- circuit
- current
- integrated circuit
- value
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
4S0564 五、發明說明(1) 本發明的領域係為具有測試介面一 方法可供用以測試該上述之積體電:積體電路以及一項 之電源連接。 斤含有的一個電路中
為了確保積體電路在所有的情況 A 吾人希望能測試積體電路以便發扩 恥正吊刼作,因而 任何缺失。在理論上,完全故^二二電源連接方面是否有 從該電源連接端接收電源之功r 2电源連接係可藉由應當 檢測出來。然而,上述的測試方缺乏正確的反應動作而 現的缺失狀況。舉例來說,如i亚不能涵蓋所有可能出 連接係具有相同的電源電壓,2垓積體電路中有多個電源 缺失將可能會被矇蔽,因為二=現在一組連接部位處的 源連接端而通往該功能塊。在某、,流係能夠經由另一組電、 能會讓該功能塊做出回應,佶2狀況之下,此種現象可 能適當地操作,例如其匕在特定的情況下根本 流時。 轉瞬間消耗一增大的供電電 替代的方式為監視出現在該+、 針對一積體電路中電源連接的ς源連接端的壓降,但上述 的,因為在該電源連接端只耸失之測試作業是很困難 1 8 94,224、5, 96 3, 0 38號美國袁出現寄生壓降。依據 係使用線圈檢測出現在該電利案所說明的一項技術, 僅能運用在其所採用的線圈::接端的電流,但是此方法 積體電路技術中。 不會引發很多寄生效應的 5, 0 68, 604號美國專利案揭 電源連接的功能,若复中之夕 項用以測試積體電路之 、 夕、'且的電源連接係具有相同的 480564 五、發明說明(2) 電源電壓。該項測試方法係利用一 該積體電路中不同電壓之節點進行 值,若該節點係必須連接至具有相 源連接端。其概念在於因為電流將 些節點之間流通,以防其中之一的 ^接之狀況。在上述之節點間的連 ^的電阻值,以便能在該上述之節 例,幸地,該上述之壓降並非每次 从,對於連接至各個節點之連接 韋上係具有相同的電源電壓,則電 竦*和第二節點之間流通’當該第 了,的連接狀態並且當時該第三節 碑决此項缺點,因而需要執行一 韙=赘明之一目的在提供一種積體 兒格中之電源連接的方法,其中 Μ氧方法。 電t聲明之積體電路係具有一電流 〜@ ’以便在進行比較出現在該電 戍屬^ ^值之前,可先將該電流測試 聲.於一操作範圍内的數值。該臨 的方足以回應一項測試指令的積分 棒 > 式為沒由—傳統式的掃描鍵測 句领試π包含内部邊界掃描測試( 項測量作業,其係針對 測量其内部電壓之差異 同電源電壓之不同的電 會在該積體電路中的這 兒源連接發生未能正確 接部位中係容許出現較 點間產生可測量的壓 都能明確地解譯出來。 部位,如果其中有三組 流即有可能會在其中之 二節點係已經切斷和電 點也是未連接的話。為 項額外的測量作業。 電路和一項用以測試積 係可執行一種比較明確 測試電路和臨界值移位 <測試電路的電壓值和 私路的臨界值進行變 ;值'移位電路係會被觸矣 二二,該測試指令較佳 面(於此係用做,” 針對電路板之標準測試
第8頁 480564 五、發明說明(3) 作業)以及針對該積體電路之 此,該臨界值係能被動態調久。,的掃描測試) 指令的-部分。如此-來即、=7供用以執行該項 法。 把知用較敏感性的電流檢 在本發明之一實施例中,該籍獅少 積體告路係藉由施加〜 的輸入電壓到該電流測試電路夕士 ^ 叙匕+ W 岭之方式而順利執行該項 動作並使侍該臨界值之變換結果得以讓該電流測試電 的臨界值因而能設定在一位準’該位準係和該輸入的 值之間係存有一預設的差異值。在一項較佳實施例中 設的輸入電壓值係為零。如此—來,即可輕易地控制 的臨界值。較佳的方式為,該臨界值係能分成數項步 調節’首先將它提升至一能和該輸入電壓值相等的位 值’當一預設參考電壓值出現在該測試輸入端時,然 將該臨界值變換移位成一預設數值。 上述之電流測試電路係可用以測試,由於切換該功 中的輸出緩衝器而產生之Π激湧Π電流量。輸出缓衝器 接之端子係由相當大的容性負載,例如該積體電路之 的輸出管腳,所構成的。若對上述之負載充電的話, 產生一暫時性的激湧電流,其係可能會導致電源反沖 應。若藉由出現在該電源連接端的電流係可利用它來 臨界值或在啟動該輸出緩衝器後某一預定的時間間隔 可利用它來比較該臨界值,上述之方法皆玎用以判辦 流是否會導致接地反沖效應。較佳的方式為,該積體 係能包含一計時器以便透過該輸出緩衝器和它的使用 因 預定 變辏 略中 電饜 垓預 所需 驟來' 準 後再 能塊 戶斤連 外部 即會 變換 中係 此電 電絡 方式
第9頁 480564 _ ^_ 五、發明說明(4) — --- 來控制該電流的變換時間。 當然,該電流測試電:也可用來執行其他的測試作孝, 例如用以測試電源連接是否能實際傳導電 提 :同類型的,方法,因而較佳的方式為,該臨界二 :路係被安^成能從通過該電流測試t路 :選出不同ΐ值之預定量以便補償該電流測試電路= 值,當該臨界值被變換的時候。 电降工l界 在本發明之電路的另—實施例中,— 可和功能電路互相並聯,以便確保有足夠 测。該並聯電路最好是—電流;:里::檢 電流量。於進行測試時,該並聯電精確的 結部位而能精確地控制電源電流的增加測的連 得夠大的壓降值。所謂"並聯電路"的字義=確保能獲 路,若其係被安排成能夠抑制和它並聯=复曰^何—種電 J,:並聯電路的字義不應解釋成僅限於_短::路中的電 ㈢導致和该並聯電路互相並聯之電 兒路,即是 在另-實施例中,該電路係具有數個電以的壓降。 並聯電路,每組皆搭配特定的電源焊接區1、:接區和數組 係藉由一電源導體來連接積體電路,並且f ^源焊接區 到該上述之並聯電路。當下達給一測試兩能藉此而連接 已經在該電源焊接區執行的話,則所二二之娜試指令係 都會被啟動以便確保該項測試作業不會森亚~電路即可能 區的干擾。然而,此舉會導致在該 -他電源焊接 觀的功率消耗。在一實施例t,唯路中產生相當可
第10頁 啟動的並聯電路位於 480564 五、發明說明(5) 該包源焊接區附近之其一 連接的電源、導體最接近於該受聯電㉟,而其所 將進一步地維持在"非導♦ 〜电源焊接區。並聯電路 源焊接區的電流檢測電路:合對】:在-實施例中,該電 ::組已啟動的並聯電路,;它;行自我測試之 啟動的話。 為了執伃此項測試而 本發明所揭示之電路和方法 藉由參考下列的圖式說明而 的:益等,將 圖1揭示一具有測試介面的電/广地現明,其中·· 圖2揭示一電流檢測電路; 圖3揭示具有測試介面之另一電路。 圖1所示係一電路,其具有一 5 一釦士 1 0、1 1、一功能塊1 2、一電、为绩干和苐一电源連接部位 1 A n 原線電阻1 3、一雷产於:目,丨命政 14且可作為電流測試電路、一 屯瓜檢測私路 U及-掃描鏈電路17等。該電源^^15、—控制電路 該劝处A 4,原連接部位1 〇、11係連接到 第—:^ :依圖所=該電流檢測電路1 4係連接至介於該 位詈:ί接部位該功能塊12之間的-連接部位之二 =點處。依圖所不,在該連結部位之這二個位置點間所 =現的電阻13係為一集總電阻器。在實例中,介於該連接 #位處之二位置點間的電阻本身即是一寄生電阻,係為很 1的數值,例如1 0宅I姆(例如在電源連接部位1 〇和功能 塊12間之連結部位的總電阻值則是有1〇〇毫歐姆)。在該連 、、' σ卩位上介於該二個位置點間的長度係可小於可用以配置 該連結部位之導軌的寬度。並聯電路1 5係並聯連接該功能
480564 五、發明說明(6) "&制泰路ΐ : :13吸收該第一電源連接部位1 °的電流。 控iΐ路i5/ί輸出端可供連接到電流檢測電路14和 路I"及-輸入端::1 接7到:流 二桑;Γ模?,路時’係能選擇標準和測試的操作模 i。、η所供應的電源來執行該電路的某些電路::匕立 試模式中,該電路係由掃描鏈電 此在測 式中,該電路係可檢查設在測試模 功能㈣之間的連接部位是否丄以接=1。和該 項作業係必須啟動並聯電路i 5,如一在、 土本上,此 流(例如2 0 0 in A,導致在電阻1 3上 Λ即有一巨大的電 經由電阻器13而從該第一電源連產生二2毫伏特的壓降) 1 5,如果該連接部位是完整的与。卩位1 0流通到並聯電路 電路17來控制。一控制模式載^ L此項作業係經由掃描鏈 控制電路16命令並聯電路15開始鏈電路17中,並促使 測電路1 4將電阻器1 3上所出現^ =電流。接著,電流檢 幸父’比較的結果即取樣並載入於卩牛和一臨界值互相比 在開始比較壓降值與臨界值之2描鏈電路1 7中。 給電流檢測電路1 4以便將其臨界^ ’控制電路1 6發送訊號 内。用以構成臨界值之操作範圍切換至—操作的範圍 忐的壓降之間,其可分別對應至〜特性為其係介於二個可 一故障的電源連接部位。有許多正常的電源連接部位和 換至操作範圍内,例如將該臨不同的方式可供用以切 ,值加以均衡成一壓降值, 480564 五、發明說明(7) 其係趁該控制電路16尚未使得該並聯電路15 態之前產生,接著進行設定該電路的狀態,其:導電的狀 轉換移位成一預定的補償值,即從該上述之^ 垓臨界值 獲得的數值。或可選擇地,將該電流檢測電路/動作時所 入端暫時連接到一公用節點(不同於通過電阻的兩個輸 二個位置點)以便設定臨界值,並將該臨界值^ 面的 降值,在此狀態下該電流檢測電路丨 =、一壓 端,接著並可切換成另一狀態,其中該的輪入 成一預定的數值,即是均衡時所獲得的數值值係會被變換 在另一不同的實施例中,該檢測 當通過電阻器u的壓降能反應測試時的轉換, 壓降值相同的臨界值。然後,該二盼成為一和該 值,此即是利用此方法所獲得。界值轉 施加至檢測電路14的輸入端,無論 ^丰的壓降係 或藉由將該輸入端切換至一能 2 ,、標準電流 如零)。電流檢測電路14係合士 & 払準壓降的電路(例 的的臨界值並將結果饋入/較此標準壓降與轉換移位 較佳的方式為當該==巧7。 後,該控制電路1 6可八八已渥被轉換至操作的範圍 間間隔内之電流檢測= ί檢測電路14針對一預定的時 移位之後進入的臨界值。進订取樣。在一個被裡面的的在 間隔。因此,當掃插鏈二可利用一計時器18來控制此時間 在一允許的時間點)的時I 1 7進行取樣輸出端(當然必須 即可被及時取樣。此項、侯 則遠單獨時間點的檢測結果 、樣作業係能限制臨界值的漂移效 480564 五、發明說明(8) -—- 應其可在違臨界值轉換移位之後發生。 ^ 〇玄電机、檢測電路14係可在啟動該功能塊12中的輸出缓衝 器(圖^中&並未顯示)之後用來評估確定在一預定的時間間隔 f 一電流激渴的大小。輸出緩衝器例如連接到外部的輸出 官腳或到積體電路中之匯流排線端。如果需要評估該電流 激勇$大小’則在轉換臨界值之後,則該控制電路1 6也必 須搞合至輸出緩衝器端’例如直接地啟動該輸出緩衝器, 如此一來計時器1 8即可順利控制該輸出缓衝器的啟動時間 以及f測試結果的取樣時間。或可選擇地,該控制電路1 6 係可藉由傳送訊號的方式來啟動輸出緩衝器,此訊號係會 觸發一計時器,進而即會觸發取樣作業。當然,在激湧期· 間’壓降也能用來轉換該臨界值,而該臨界值隨後即會與 一基準電壓值相互比較。 圖2中所示係一電流檢測電路,其具有一電壓檢測電路 和一交換電路。圖2中的輸入電路具有輸入端2〇a、20b, 可用以連通電阻器1 3。該電流檢測電路包含一第一階段 2 2、一臨界值反饋電路2 4、一臨界值補償電路2 5、一比較 器26、一正反器27及一自我測試電路28。 該第一階段包括交換電路22 0及二支路(221,223 )及 ( 222,224),其分別連接在該交換電路220和該第二電源 連結部位之間。交換電路2 2 0係包含第一、第二、第三及 第四PMOS開關電晶體22 0 1、2202、2203、2204及反相器 220 6。該第一和第二PMOS開關電晶體220 1、2202的通道係 分別連接至介於該第一支路221、223和該輸入端20a、b中
第14頁 480564
第15頁 480564 五、發明說明(10) =4而耦合到該第一階段22〇 #輸 15 242而•合到該第二電源連接部位u。I了透過電容 數二ΐΚί電路25包含一另一可控制電流源以。及-合至:=電路252 ’該另一組的可控制電流源2二 之間的d ^白階段22的輸出端和的第二電源連接部位11 280的m。自我測試電路28係包括一第三M0S電晶體 聯部位係連接在該第一㈣22,上我式開關282 ;此串 入咖的輸出端之間第的區f。22和遠電流檢測電路的第二輸 而二的2 ”出端係連接到比較器26的-輸入端, 料輸入端:該輕合到正反器27的-資 電路的_ + ^ '貝料輸入端即構成該電流檢測 控制電路16(圖2中未示)所具有的控制連 …係可連接到交換電路22°、自我測試開關 等。° P歼存4、數位臨界值控制電路252及正反器27 —p= 22。在正常的測試中,開關220可透過該第 2?1P、 日日體2201的通道而連接該第一PMOS電晶體 -曰通道和該第厂輸入端2〇a。而該第二㈣⑽開關 二Γ 、通逼即會變成非導電的狀態。在PM0S電晶體 22之閘的電壓即會自動調整,如此—來則該第一 PM0S :曰:體221即能將電流抑制成和第一電流源223相同大 ΡΜης Ϊ Γ置。該第二?刪電晶體222的閘源電壓和該第一 PM0S电日日祖221的開源電壓之間的差異值即是相當於通過
第16頁 480564 五、發明說明(11) 該輸入端20a、b之壓降的數值。因此,通過該第二PM0S電 晶體222的電流量需視從該第一電流源223傳送的電流量以 及出現在輸入端2 〇 a、b間的任何壓降而定。 比較器26所輪出之一邏輯低或高即必須視從該第二pM〇s 電晶體2 2 2端所流通過來的電流量究竟是大於或小於由第 二電流源2 2 4,可調節電流源2 4 〇以及另一組可調節電流源 2 5 0等所供應的電流量而定。該比較器2 6的輸出即會被接 收到由控制電路1 6所傳送之訊號的正反器2 7取樣。 若是缺乏可調節電流源240時,則上述那些電晶體221、 2 2 2和電流源2 2 3、2 2 4即應該加以規格化,如此一來則通 過違第一 P Μ 0 S電晶體2 2 2的電流量才能正好和從該第二電 流源2 2 4所供應的電流量相等,當該輸入端2 〇 a、b並沒有 壓降出現時。然而,若是因為採用不同的製程和溫度等因 素的影響因而導致參數擴延的話,將不可能具有如此高的 準確度。此項問題係能利用可調節式的電流源24〇而獲得 解決。 當控制電路1 6尚未傳送訊號給正反器2 7並命令它對比較 器2 6的輸出進行取樣時,控制電路丨6能傳送訊號給該電 路’並命令其將臨界值調整至一操作的範圍内。該控制電 路16可將臨界值補償電路25設定為一最小的數值。控制電 路1 6控制交換電路22 0,所以該第一PM〇s電晶體221的主電 流通這即能透過該第二PMOS開關電晶體22〇2的通道而連接 到该第二輸入端2 0 b。控制電路1 6係可讓該第一 pM〇s開關 電晶體2 2 0 1變成非導電的狀態,並使得可調節開關2 4 4變
480564 五、發明說明(12) -- 成導私的狀悲。結果,在可控制電流源24〇之控制輸入端 的電壓將會被加以調節,如此一來從該第二pM〇s電晶體 2 2 2所w通過來的電流量大小即會相等於由第二電流源 2 24,可调即電流源240和另一組可調節電流源25〇等所供 應的電流罝。於是該控制電路丨6即會讓電流調節開關 支成非導電的狀態,如此—來該可控制電流源的控制電壓 即S維持於固定狀態。接著,該控制電路丨6即能從臨界值 補“電路中選擇一不同的電流,以便進行補償該臨界值。 該補领的隻化3:必須為零以外的數值。而其中所出現的壓 降和通過輸入端2 〇 a、b的一壓降將導致該比較器2 6斷開。 在▲自我測試模式中,該控制電路丨6藉由讓自我測試開關 2^8 2變成導電的狀態而導致該電流檢測電路能執行自我測 ί ,項測試可以模擬由於壓降的緣故因而使得電流即會 攸β亥第一PM0S電晶體22 2端流通出來。如果比較器26能適 $回應上述之電流的話,即可做出適當的電路功能。通 常’、,控制電路1 6係能讓自我測試開關28 2保持在非導電 的狀態’如此一來僅需藉由檢測是否有足夠的電流通過位 在該第一電源連接部位1 〇和該功能塊1 2之間的區域,即可 順利檢測出相當充分的壓降。 义較方式為,將控制電路1 6安排成可將另一可控制電 μ源5又疋成不同的電流位準。因此,該電流檢測電路的臨 2值即可被變換到一可選擇的位準值,為了執行不同的測 4作業’係能在不同的環境下進行檢測不同的電流量。例 如該臨界值可設定至第一位準值,以藉著讓電流通過該並
第18頁
480564 五、發明說明(13) 聯電路而測試 電流激湧的大 電路時,此時 電流激湧將 此係由於類似 能正確的運作 流激湧是否太 要進行測試電 了解上述之測 列電路的臨界 電流狀態,當 來)時。隨後 啟動一組或更 的輸出緩衝器 用狀態下可能 〜預定的時間 便進行判斷當 不夠大因而導 輪出緩衝器的 此種類型的測 行,但吾人應 亦能達到此目 較佳的方式 動或關閉輪出
第19頁 其壓降是否處於一穩定的狀態中。為了測試 小’當有許多的輸出緩衝器係被切換到功能 即能將該臨界值設定至一第二不同位準值二 峻完成頗具可靠性之積體電路的運作事項, 於接地反沖的問題所致。為了確保積體電路 ’因而必須測試積體電路以便判斷其中的電 大。由於它們的易變特性,因而吾人皆知= 路上的這些問題是頗為困難的。為了能清楚 試作業,因而在一測試模式中,首先 值變換成一位準值,其係可回應之一穩^的 關閉功能塊1 2中的輸出緩衝器(並未顯示出· ,該臨界值即被轉換成一預定的數值,同時 多組的輸出緩衝器(最好是全部或一半數量 ),如此一來即可模擬該功能塊丨2在正常使 會發生之轉換情況。在啟動輸出緩衝器後之 中,即可對該檢測電路的輸出進行取樣,以 啟動輸出緩衝器時其所回應之電流激湧是否 致積體電路無法可靠地運作。當$,若關閉 話,一類似的測試可提供突降的電流。儘管 試作業係能利用如圖2中所示的電路來執 λ月白17疋具有可調節臨界值的檢測電路 的。 為,,該控制電路16使用一計時器18來控制啟 綾衝器以及在檢測電路1 4接收執行此項測試 480564 五、發明說明(14) 項 的指令後進行取樣電流檢測的結果等之時間間隔。在一 實施例中該計時器1 8係藉由掃描鏈電路丨7而達2可程式 化,所以該時間間隔即可利用掃描鏈電路的指令量加以控 =。另-選擇方式為,日寺間的控制亦可藉由施以不同的指 制電路16即可控制其中一時間間隔。然而,當啟 :=出,器和檢測器輸出的取樣之間間隔很短 的w1,此方式將是很困難的。 路心:並路17亦可用來控制及選擇所欲激勵的並聯電 . “ σ、擇測試的方式(不測試,自我測試戋實際測 试)和,如果必要的爷叮—山兑 曰衩劂口式次貝U及1 引導該臨界值的韓拖^可措由另—組可控制電流源2 5來 字串即會切換至掃栌絲=。如此一來,則二進位的零和一 電路1 6並且藉著該:去电路1 7之内’並可用以控制該控制 該電流檢測‘路二工二電路16而分別控制該並聯電路15和 能激勵該電流檢測泰^情況下’該控制電路會產生至少 電路來將其臨界值η:::號並促使這些電流檢測 樣其檢測的結果。、知作的乾圍内,並在隨後進行取 自電路移出加以檢驗";結果會被载入掃描鏈電路1 7中並可 圖3中所示為1右 、 許多第-電源端子30:測試:面之另-電路。&電路具有 塊32a —e、許多電汸e、一第一電源端子31、許多功 35a〜e、一控制電^ =測電路34a-e、許多並聯電路 b :30a-e係以自己的連掃描鏈電路37。該每一電源端 圖中所示的電源導體3 °卩一位j9a:e來連接一電源導體38。 糸一電源環,該電源導體的末端係
第20頁 480564 五、發明說明(15) 連接在一起的。該每一電流檢測電路34a — e係分別連接到 二位置點’其各自相對於介於一電源端子3 〇 a — e和電源導 體之間的其中之連結部位3 9 a - e。每一功能塊3 2 a _ c係以 並聯的方式各自連接介於該電源導體38和該第二電源端子 3 1之間的其中之一並聯電路3 5 a - e。該控制電路3 6係具有 連結部位(圖中未示),可分別連接不同的電流檢測電路 34a-e和該並聯電路35a-e。該電流檢測電路34a —e係具有 輸出端可供辂合到掃描鏈電路。 雖然圖中所示的僅有一處連接部位連接到該第二電源端 子3 1,為了澄清起見,吾人必須了解較佳的方式為多組的 電源端子也能當做第一電源端子,針對這些端子之連接部 位的測試作業係能採用類似於對該第一電源端子3〇 a — e之 連接部位的測試方法。 該每一電流檢測電路3 4 a - d係類似於如圖2中所示之電流 檢測電路,其可透過其他電流檢測電路來單獨控制及讀 取。在理論上,該電流檢測電路3 4 a - d係能透過不同組合 方式來加以激勵。在其中之一的組合中,所有的電流檢測 電路34a-d和所有的並聯電路35a-e係能同時使用。其臨界 值皆可並行變換移位,隨後在啟動該並聯電路時進行檢測 通過該連接部位的電流。該取樣的檢測結果將可透過掃描 鏈電路3 7來讀取,然而,此舉是需要對電路抑制許多的分 路電流,係有可能會導致電源發生問題。 在一替代組合中’一次可測試一或一些連接部位 3 9 a - e。舉例來說,測試其中一組連接部位3 9 a - e時,可以
第21頁 五、發明說明(16) =連接至最靠近於該電源導體38的連接部位 二35a-e。此方法係可以重複執行於其他的連接部位 39a-e。此舉將可避免由於同時驅動 聯 ΠΠ能會導致測試結果不正確。例如,如果並非受測 連接部位39a—e供應太多的電流給啟動中的並聯電 則該受測的連接部位39a—e所出現的壓降將會低 :·管通過該受測的連接部位39"的電源電流- 在一較佳的替代方案中,該並聯電路35a_e中至少二 啟動,當電流通過其令一者之受測的連接部位39a_e^。 啟動中之第一者的並聯電路35a—e即是在導電性上是最 近於該文測的連接部位39a-e之並聯電路35a-e(最靠近的 連接部位:藉著在該電源導體38上所出現之最少的電阻量 而能從該受測的連接部位39a — e中加以分隔出來的連接部 額外的啟動並聯電路35a —e至少是一第二和第三的並 %電路3 5a-e,其係分別最靠近於該電源導體38之第一側 或任一侧的連接部位。此舉係可確保在該受測的連接部位 3 9a-e能獲得足夠的壓降,當電源電流係正常地通過此連 接。卩位8^,因為此電源電流也會溢流至鄰近的並聯電路 35a-e。靠近於該受測的連接部位39a —c之另一組的並聯電 路35a-c(並非全部)也能被啟動,因此不啟動的並聯電路 3ja-e即不會比任何一組正在啟動的並聯電路35a —e更加導 電性地靠近於該受測的連接部位。過度耗電的問題即可藉
第22頁 480564 五'發明說明(17) ~~ ; - 此而避免,因為所有的並聯電路35a-e並不會同時啟動。 f f那些不啟動的並聯電路35a-e係相對遠離該受測的連 =導電性地)而激勵這些不啟動的並聯電路3 e ^流從該受测的連接部位39a_e溢流出去 相十 當小的效應。 、力趣相 ▲車:佳!!方式為’ ·受測之連接部位39a-e的電路俜能悬 行自我測試之啟動的並聯電路― 之自我測試即能接近於正常 ,、中斤執仃 測試時間。的狀況並且不需要花費額外的 掃描鏈電路37可用來控制及潠 、, . 35a —e和測試方式(不測試,自我戈二:聯電路 如果必要的話,即利用另一可際;“)並且, 界值的變換移位。如此一來,^ 一]的私〜源25來引導該臨 切換至該掃描鏈電路37之内,並σ進位的零和一予串即會 及藉著該控制電路36而分別控制Ζ用以控制該控制電路36 流檢測電路34a — e。在此情況下=亚聯電路35a-e和該電 訊號,至少能啟動該電流檢測電制電路產生一脈衝 流檢測電路能將它們的臨界值織 以便促使這些電 而取樣該檢測的結果。較佳的^ ]忒刼作的範圍内,並進 照該掃描鏈電路37中字串的指示式為,該脈衝訊號也能依 要的並聯電路35a-e。在此實施例而產生’以便啟動那些必 啟動適當的並聯電路35a_e,當 ’測試者必須確保能 34a-e係已經被啟動時。 田一特定的電流檢測電路 恥564 友、發明說明(18) 樓;:第一的其他實施例中,該控制電路36俜安排成能選 ===聯電路35a—e ’依據其從該掃描鏈電路中所 =至巧關該電流檢測電路34a_e方面之指示訊息。利 34a /,;VP7 ^ ^ ^ ^ 1 ^35a'e ^ ^ ^ ^ ^ 千::Λ也連接到該電源導體38端,它係直… 罪近它的並聯電路35…及最親近之鄰接的並 =路35a-e而且此舉將可程式化該控制電路36。 自ίϊ:Γ的實施例中,該控制電路36係安排成能回應來 檢測泰踗十 的扣々而相繼地啟動那些電流 =二:路34"。在此情況之下,當每一特別的電 兔路3 4 a - e使用時,該和告丨丨帝敗q β作 、 流檢ρ心 傳送脈衝給該特別的電, =作的祀圍内並且隨後即進行檢測電流和取樣:至 :二,電路36係傳送相對應的訊號給最靠近於::結 =檢測電路34a_e之該並聯電路35a_e#及最親^特別 電路35a-e以便讓它們能在期間得以順::, 电k通過該相關的連接部位39a_e。在此實施例也引導 同檢測電路3 4 a - e择;^ & 士琴々士田 ’從不 ♦牧以士 之取樣結果係並行地載入謗拇妗 :中,亚能連續地切換出來以便進行檢驗。或可田鏈 ,该自我測試亦能結合該電流檢測結果,而共同選擇 避免當該電流檢測電路34"實際上發生故障時仍曰執行以 :確地檢測到電流訊號。此舉方法係可藉由將正二可以 :=夕卜的該項自我測試之取樣結果切換出來,或曰?試 、輯式地結合自我測試結果和正常的測試結果等^ =错由 式而川貝
第24頁 480564 五、發明說明(19) 利完成。
Iliill 第25頁 480564 圖式簡單說明 第26頁
Claims (1)
- 六、申請專利範圍 • 種具有測試介面之積體電路,該積體電路係勺 〜一電源焊接區; ’、匕括: 〜一具有電源輸入端之功能塊; 之間電氣連接,係介於該電源焊接區和該電源輸入端 連接之一第電流測試電路Λ有測試輸入端以轉合至該電氣 -臨界值互作比較,該電流測試電路=輸=電壓值與 路’其可視通過該測試輸入端之電壓 二界值移位電 成-移位的數值,當該臨界值移:界值變換 -其中該消"式介面係分別連接該二、動狀怨時;. 電流測試電路,且該測試介面可m值移位電路和該 令,該測試作業包括的至少步驟為,=執:-項測試指 該測試輸人端時即啟動該臨界值電壓施加至 輸入端的-第二電壓值和該移位1 ,接著將該測試 第一和第二電壓其中一者即目°,值互作比較,而該 降’若該積體電路俜嗖定, 在該連接部位處的壓 時’而該第-和第i電工;制該連接部位處的電流 2·如申請專利範圍第丨項之 #者則為一基準電壓。 用以啟閉該積體電路,該臨貫肢电路,其包括一開關, 臨界值直接變換成大小能和Έ、移位電路在啟動時可將該 等的數值,且接著至少能在=過该測試輪入端之電壓值相 的數值。 比較期間中即會變成一預定 480564 六、申請專利範圍 置以進行選擇該預定數值。 4. 如申請專利範圍第1項之積體電路,係包括一計時器 以供在該移位及比較的步驟中產生一相對的時間。 5. 如申請專利範圍第1項之積體電路,係包括一交換網 路,當施以基準電壓時,可將該測試輸入連接至一公用節 點。 6. 如申請專利範圍第5項之積體電路,該交換網路係包 括一第一、第二、第三及第四電晶體,一第一測試輸入端 係藉由該第一和該第二電晶體的一主電流通道而分別耦合 到該第一位置點和該公用節點端,及一第二測試輸入端係 可藉由該第一、第三及第四電晶體的一主電流通道而分別 耦合到該第二位置點和該公用節點端,當該測試輸入連接 到公用節點時該第二和該第四電晶體的控制電極即被激 勵,而當壓降施加至該測試輸入端時該第一和該第三電晶 體的控制電極即受激勳。 7. 如申請專利範圍第6項之積體電路,該電流測試電路 係包括: -一節點; -一第一、第二及第三供電電路,係各具有一電流輸 出端可供耦合到該節點,而該第一供電電路具一電流控制 輸入端可供耦合到該電源連接端; --比較器,具有一輸出端可供耦合到該節點,以及 一輸入端可供耦合到該積體電路的一測試結果輸出端; --開關,係搞合至介於該節點和該第二電源輸入之第28頁 480564 六、申請專利範圍 一控制輸入端之間 ——控制電路 臨界值變 導電狀態 態之後以 節點的電 定的數值 8 ·如申 鏈,可供 _合至該 指令而進 位電路, 而該積體 取進一步 少該關閉 換移位時 ,並可導 及進行判 流量,若 以補償至 請專利範 用以輸入 臨界值移 行測試該 並能針對 電路包括 指令即可 動作。 的位置處; 係配^置成可切換為導電狀態,一旦該 玆=I在該运行比較期間即可切換成非 以第二供電電路可在切換成非導電狀 f —檢測結果之前,即可變更供給至該 進订移位期間該臨界值則能藉由一預 一位準時。 项 圍第1項之+ 測試指令並體電路,係包括, 位電路和兮:ΐ測試結〶,該掃描鏈係 電源電流:測試電路…應—項 兩冷進而啟動及關閉該臨界值移 」=机/貝丨5式電路的檢測結果進行取樣, :::電㉟’以便不需要從該掃 進仃控制時間,進而能自主性地完^ y·如曱請專利範圍第1項之 内,可順利啟動該功能塊的輪::::-段預之時間間隔 加至該測試的輸入端,即能2 =衝器,一旦將該壓降施 以將該壓降順利地施加至 二制該連接部位的電流, 1 〇.如申請專利範圍第丨項之積鈿。 的並聯電路,而該並聯電路二體电路,係包括—可切換 功能塊,以便透過和該功.、,主電流通路可並聯連接該 電源焊接區來抑制電流, 亚聯的該電氣連接而能從該 μ ’則試介面係配置成在該積體 . --——=之= ♦可將該並聯電路維持☆—非導電纪 積體電路係設定成^ =路切換至一導電的狀態,至少當髮 降;;利地施加至連接的電流,以便將該遷 導體如具V?以 ί別透過-可測試以;;=:組的電源焊接區皆; 、中—並聯電路可各 、 ^ σ至碡電源導體端,索 最靠近於該電氣連接1連接到該電源導體,若其導電性3 並聯電路,若1所遠技而該測試介面係酉己置成能藉由讓寄 3的電氣連接電性地最靠近於-电氣連接,至少在宜 电、〜、方式來進行測試該名 制出現在該受測3:?::當該積體電路係設定成可抑 該時間即會維持非導電心時當=試:面】 所連接的電源導體係導電 ;f:至少有= 7Γ如接:不是在導電性上最靠近的並:4Γ 至少-並;換成導電的狀態,當其中 接而非任何置他的中導*《加罪近於該受測的電氣連 時間則切換成非導1亚且其餘的並聯電路組在該 13.如申請專利範圍第12項之積體電路, 的其中另二電:二接電@,可和正在測試的電氣連接之外 …連接互相連接,而該其中—電氣連接可連480564 六、申請專利範圍 接到該電源導體,若其導電性係比其餘的並聯電路更加靠 近於該二並聯電路其中之一者,而另一電流測試電路係可 自我測試,該測試介面係配置成可針對其他的電流進行測 試,當至少二並聯電路係切換成導電的狀態時。 1 4. 一種用以測試積體電路之方法,其中該積體電路係 包括一電源焊接區、一功能塊及一電氣連接介於該電源焊 接區和該功能塊之間;該積體電路包含一電流測試電路, 具有測試輸入端可供耦合到該電氣連接,以便當從電源焊 接區傳輸電源電流至該功能塊時即可進行比較一臨界值和 出現在該電氣連接端的一壓降值,該方法包括至少的步驟 為可視施加至該測試輸入端之第一電壓值的大小來變換該 臨界值,且進行比較出現在該測試輸入端之第二電壓值和 該移位的臨界值,而當該積體電路係設定成可抑制該連接 部位處的電流時,則該第一和第二電壓其中之一者即為一 壓降,而該第一和第二電壓其中另一者則是一基準電壓。 1 5.如申請專利範圍第1 4項之方法,其中在進行變換和 比較之前,一旦將該壓降施加到該測試輸入端時,該壓降 係在感應下而能在一預定的時間間隔中進行啟動一輸出缓 衝器。第31頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00200619 | 2000-02-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW480564B true TW480564B (en) | 2002-03-21 |
Family
ID=8171065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090103250A TW480564B (en) | 2000-02-23 | 2001-02-14 | Integrated circuit with test interface |
Country Status (9)
Country | Link |
---|---|
US (1) | US6664798B2 (zh) |
EP (1) | EP1175624B1 (zh) |
JP (1) | JP2003524190A (zh) |
KR (1) | KR20020008158A (zh) |
CN (1) | CN1366614A (zh) |
AT (1) | ATE336007T1 (zh) |
DE (1) | DE60122066T2 (zh) |
TW (1) | TW480564B (zh) |
WO (1) | WO2001063310A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428675B2 (en) | 2003-02-20 | 2008-09-23 | International Business Machines Corporation | Testing using independently controllable voltage islands |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569849B2 (en) * | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
US6765403B2 (en) | 2001-02-22 | 2004-07-20 | Koninklijke Philips Electronics N.V. | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time |
GB2376081B (en) * | 2001-03-14 | 2004-12-08 | Micron Technology Inc | Measurement of the integrity of a power supply |
ATE339695T1 (de) * | 2001-05-23 | 2006-10-15 | Koninkl Philips Electronics Nv | Testschaltung |
US7137052B2 (en) * | 2001-07-19 | 2006-11-14 | Verigy Ipco | Methods and apparatus for minimizing current surges during integrated circuit testing |
US6580054B1 (en) * | 2002-06-10 | 2003-06-17 | New Wave Research | Scribing sapphire substrates with a solid state UV laser |
CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
US7123039B2 (en) * | 2004-08-13 | 2006-10-17 | Jason Gonzalez | Testing input/output voltages in integrated circuits |
DE602005013565D1 (de) * | 2004-11-12 | 2009-05-07 | Atheros Technology Ltd | Zwei-bit-a-/d-wandler mit versatzlöschung, verbesserter gleichtaktunterdrückung und schwellensensitivität |
CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
DE102005025782B4 (de) | 2005-06-04 | 2007-02-22 | Diehl Ako Stiftung & Co. Kg | Berührungsempfindlicher Tastschalter |
EP2008264B1 (en) | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
DE102006025031A1 (de) * | 2006-05-26 | 2007-11-29 | Micronas Gmbh | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung |
JP4974665B2 (ja) * | 2006-12-19 | 2012-07-11 | キヤノン株式会社 | 電子装置 |
US7724014B2 (en) * | 2008-02-15 | 2010-05-25 | Texas Instruments Incorporated | On-chip servo loop integrated circuit system test circuitry and method |
JP2010067882A (ja) * | 2008-09-12 | 2010-03-25 | Mitsumi Electric Co Ltd | 半導体集積回路 |
US8304263B2 (en) | 2009-08-31 | 2012-11-06 | Texas Instruments Incorporated | Test circuit allowing precision analysis of delta performance degradation between two logic chains |
US8283967B2 (en) | 2009-11-12 | 2012-10-09 | Ignis Innovation Inc. | Stable current source for system integration to display substrate |
US9134825B2 (en) | 2011-05-17 | 2015-09-15 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
US8704529B2 (en) * | 2011-10-04 | 2014-04-22 | Nanya Technology Corporation | Circuit test interface and test method thereof |
US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
US9588171B2 (en) | 2012-05-16 | 2017-03-07 | Infineon Technologies Ag | System and method for testing an integrated circuit |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9054525B2 (en) * | 2013-03-13 | 2015-06-09 | Google Technology Holdings LLC | Methods and apparatus for dynamically adjusting an over-current protection threshold |
WO2014140992A1 (en) | 2013-03-15 | 2014-09-18 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an amoled display |
US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
KR101768035B1 (ko) | 2015-11-09 | 2017-08-31 | 경북대학교 산학협력단 | 링 오실레이터 쌍을 이용한 노화감지장치 |
CN107340466B (zh) * | 2016-04-28 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 模拟信号检测系统和模拟信号检测方法 |
US9729163B1 (en) * | 2016-08-30 | 2017-08-08 | Qualcomm Incorporated | Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter |
US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
US11681795B2 (en) * | 2018-09-28 | 2023-06-20 | Amida Technology Solutions, Inc. | Method, system and apparatus for security assurance, protection, monitoring and analysis of integrated circuits and electronic systems in relation to hardware trojans |
CN110244174B (zh) * | 2019-06-26 | 2023-03-21 | 上海闻泰信息技术有限公司 | 数据接口的测试电路 |
CN111426869B (zh) * | 2020-04-24 | 2023-08-22 | 西安紫光国芯半导体有限公司 | 集成电路电流探测装置以及方法 |
CN113687218A (zh) * | 2021-08-31 | 2021-11-23 | 上海威固信息技术股份有限公司 | 一种集成电路电源和地引脚连通性的测试方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8801835A (nl) | 1988-07-20 | 1990-02-16 | Philips Nv | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
EP0720023B1 (en) * | 1994-12-30 | 2003-05-07 | STMicroelectronics S.r.l. | Test method for power integrated devices |
US5963038A (en) | 1996-06-06 | 1999-10-05 | U.S. Philips Corporation | Method of testing a connection which includes a conductor in an integrated circuit |
US5894224A (en) | 1996-06-06 | 1999-04-13 | U.S. Philips Corporation | Method of testing a connection which includes a conductor in an integrated circuit |
FR2769131B1 (fr) * | 1997-09-29 | 1999-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif |
-
2001
- 2001-02-09 DE DE60122066T patent/DE60122066T2/de not_active Expired - Fee Related
- 2001-02-09 WO PCT/EP2001/001508 patent/WO2001063310A1/en active IP Right Grant
- 2001-02-09 AT AT01903745T patent/ATE336007T1/de not_active IP Right Cessation
- 2001-02-09 EP EP01903745A patent/EP1175624B1/en not_active Expired - Lifetime
- 2001-02-09 JP JP2001562222A patent/JP2003524190A/ja active Pending
- 2001-02-09 CN CN01800932A patent/CN1366614A/zh active Pending
- 2001-02-09 KR KR1020017013442A patent/KR20020008158A/ko not_active Application Discontinuation
- 2001-02-14 TW TW090103250A patent/TW480564B/zh not_active IP Right Cessation
- 2001-02-22 US US09/790,419 patent/US6664798B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428675B2 (en) | 2003-02-20 | 2008-09-23 | International Business Machines Corporation | Testing using independently controllable voltage islands |
Also Published As
Publication number | Publication date |
---|---|
KR20020008158A (ko) | 2002-01-29 |
CN1366614A (zh) | 2002-08-28 |
WO2001063310A1 (en) | 2001-08-30 |
US6664798B2 (en) | 2003-12-16 |
DE60122066T2 (de) | 2007-03-01 |
JP2003524190A (ja) | 2003-08-12 |
EP1175624A1 (en) | 2002-01-30 |
EP1175624B1 (en) | 2006-08-09 |
ATE336007T1 (de) | 2006-09-15 |
DE60122066D1 (de) | 2006-09-21 |
US20010015653A1 (en) | 2001-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW480564B (en) | Integrated circuit with test interface | |
US9465086B2 (en) | On-chip test technique for low drop-out regulators | |
US7078927B2 (en) | Semiconductor device characteristics measurement apparatus and connection apparatus | |
US9366744B2 (en) | Instrument transformer test equipment and method | |
US9285417B2 (en) | Low-voltage IC test for defect screening | |
KR101939665B1 (ko) | 변압기 시험 장치, 및 변압기 시험 방법 | |
CN105305387B (zh) | 监视和切换负载电路的装置和方法 | |
KR101034446B1 (ko) | 통합형 전자 부품 테스트 장치 | |
CN105305388B (zh) | 用于监视和切换负载电路的装置和方法 | |
US5610530A (en) | Analog interconnect testing | |
US5825193A (en) | Semiconductor integrated circuit device | |
CN109521254A (zh) | 电流检测电路及具有该电流检测电路的电源装置 | |
CN101825651A (zh) | 探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法 | |
CN108226794A (zh) | 二次电池监视装置及故障诊断方法 | |
RU2686447C1 (ru) | Коммутационное устройство, испытательное устройство и способ эксплуатации коммутационного устройства для измерительного устройства для трансформатора | |
CN100356568C (zh) | 可用微弱电流检测断路的半导体装置以及电子装置 | |
US10884067B2 (en) | Modification of test measurement signals for protective devices for electric power networks | |
US20200067503A1 (en) | Electronic Circuit | |
US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
CN114911664B (zh) | 一种多路电源切换soc测试方法及系统 | |
Robertazzi et al. | New tools and methodology for advanced parametric and defect structure test | |
KR100455731B1 (ko) | 웨이퍼번-인테스트장치 | |
KR20220107427A (ko) | 파워 보상 평가 장치 및 파워 보상 평가 시스템 | |
CN107228983A (zh) | 一种直升机备用油箱电压损耗测量试验器 | |
JPH04118672U (ja) | 抵抗測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |