KR20020008158A - 테스트 인터페이스를 가지는 집적 회로 및 집적 회로테스트 방법 - Google Patents

테스트 인터페이스를 가지는 집적 회로 및 집적 회로테스트 방법 Download PDF

Info

Publication number
KR20020008158A
KR20020008158A KR1020017013442A KR20017013442A KR20020008158A KR 20020008158 A KR20020008158 A KR 20020008158A KR 1020017013442 A KR1020017013442 A KR 1020017013442A KR 20017013442 A KR20017013442 A KR 20017013442A KR 20020008158 A KR20020008158 A KR 20020008158A
Authority
KR
South Korea
Prior art keywords
test
circuit
current
threshold
voltage
Prior art date
Application number
KR1020017013442A
Other languages
English (en)
Inventor
드종프란시스쿠스지엠
슈터트로저에프
드윌드요하네스
덴비스텐게리트더블유
컵베르나르두스엠제이
반우덴알베르투스제이피엠
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20020008158A publication Critical patent/KR20020008158A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 공급 패드와 집적 회로내의 기능 블록의 공급사이의 도전성 접속을 테스트하는 테스트 인터페이스를 가지는 집적 회로에 관한 것이다. 전류 테스트 회로는 테스트 입력들 양단의 전압 강하를 임계치와 비교하기 위하여 도전성 접속을 따른 제 1 및 제 2 지점에 결합되는 테스트 입력들을 가진다. 전류 테스트 회로는 임계치 쉬프팅 회로가 활성 상태인 경우에 테스트 입력들 양단의 전압에 따라 임계치를 쉬프트된 값으로 쉬프트하는 임계치 쉬프팅 회로를 포함한다. 테스트는, 제 1 전압이 테스트 입력들 양단에 인가되는 경우에 임계치 쉬프팅 회로를 활성 상태로 만드는 단계와 테스트 입력에서의 제 2 전압을 쉬프트된 임계치와 비교하는 단계의 두 단계로 수행된다. 제 1 및 제 2 전압 중 하나는 집적 회로가 상기 접속을 따라 전류를 인입하도록 세팅되는 경우에 접속 양단의 전압 강하이며, 제 1 및 제 2 전압 중 다른 하나는 기준 전압이다. 실시예에서, 집적 회로는 테스트 중에 기능 블록을 흐르는 전류와는 병렬로 도전성 접속을 흐르는 전류를 유발하도록 션트 회로를 가진다.

Description

테스트 인터페이스를 가지는 집적 회로 및 집적 회로 테스트 방법{INTEGRATED CIRCUIT WITH TEST INTERFACE}
집적 회로가 모든 조건에서 적절히 작동할 것을 보장하기 위하여, 전력 공급 접속내의 결함에 대하여 IC를 테스트하는 것이 바람직하다. 원칙적으로, 완전히 오동작하는 전력 공급 접속은 전력 공급 접속으로부터 수신하여야 하는 기능 블록으로부터의 응답의 부족(a lack of response from functional blocks)에 의해서 검출될 수 있다. 그러나, 이러한 테스트는 모든 가능한 결함을 커버(cover)하지는 않는다. 예를 들면, 집적 회로가 동일한 공급 전압에 대하여 하나 이상의 전력 공급 접속을 가지는 경우에는, 공급 전류가 다른 공급 접속으로부터 기능 블록으로 흐를 수 있기 때문에 하나의 접속에서의 결함은 마스크(mask)될 것이다. 이것은, 예를 들면 갑자기 증가된 공급 전류를 소비하여야 하는 경우와 같은 어떤 상황에서적절히 동작할 수는 없지만, 기능 블록이 어떤 환경에서 응답하는 것을 가능하게 할 것이다.
대안으로서, 전력 공급 접속에서의 전압 강하를 모니터링(monitoring)할 수도 있다. 그러나, 기생 전압 강하 이외의 다른 전압 강하는 전력 공급 접속에서는 허용될 수 없기 때문에 이러한 집적 회로내의 결함이 있는 공급 접속의 테스트는 어렵다. 미국 특허 번호 5,894,224 및 5,963,038은 전력 공급 접속을 따른 전류를 검출하는 데에 코일을 이용하는 기술을 기술하지만, 이것은 단지 많은 기생 효과(parasitic effects)없이 코일의 합체(incorporation of coils)를 가능하게 하는 집적 회로 기술에서만 효과가 있다.
미국 특허 번호 5,068,604는 동일한 전력 공급 전압에 대하여 다수의 공급 접속을 가지는 집적 회로의 전력 공급 접속의 기능을 테스트하는 방법을 개시한다. 이 테스트는 집적 회로 내에서 동일한 공급 전압에 대하여 상이한 전력 공급 접속에 접속되어야 하는 상이한 노드(node)의 전압들간의 내부 전압 차이의 측정을 이용한다. 이는 전력 공급 접속이 올바르게 접속되지 않은 경우에 집적 회로 내에서 이들 노드들간에 전류가 흐를 것이라는 개념에 근거한다. 이러한 노드들간의 접속에 있어서, 보다 높은 저항이 허용될 수 있으며, 이는 노드들간에 측정가능한 전압 강하를 야기한다.
불행히도, 이러한 전압 강하를 해석하는 것이 항상 용이한 것은 아니다. 예를 들면, 각각의 노드에 접속된 동일한 전력 공급 전압에 대하여 세 개 이상의 접속이 존재하는 경우에는, 제 2의 노드가 전력 공급 접속으로부터 접속이 끊어지는때와 제 3의 노드가 접속이 끊어지는 때 모두, 전류는 노드들 중 제 1 및 제 2의 노드 사이를 흐를 것이다. 이러한 결함을 해결하기 위하여, 추가적인 측정이 요구될 수 있다.
발명의 개요
무엇보다도, 본 발명의 목적은 보다 용이한 테스트가 가능한, 집적 회로에의 전력 공급 접속을 테스트하는 집적 회로 및 방법을 제공하는 것이다.
본 발명에 따른 집적 회로는 임계치(threshold)를 가지는 전류 테스트 회로의 테스트 입력 양단의 전압을 비교하기 전에 전류 테스트 회로의 임계치를 동작 범위 내로 쉬프트(shift)하는 임계치 쉬프팅 회로(a threshold shifting circuit)를 가지는 전류 테스트 회로를 가진다. 임계치 쉬프팅 회로는 테스트 커맨드(a test command)에 대한 응답의 총체적인 부분으로서 트리거(trigger)되는데, 테스트 커맨드는 바람직하게 통상적인 스캔 체인 테스트 인터페이스(a conventional scan chain test interface)를 경유하여 수신된다(여기서 사용된 바와 같이, "스캔 테스트"는 (회로 보드 레벨에서의 테스트(at circuit board level testing)를 목적으로 하는)내부 경계 스캔 테스트 및 집적 회로 내부의 회로의 스캔 테스트 모두를 포함함). 따라서, 임계치는 테스트 커맨드의 실행의 일부로서 동적으로 조절된다. 이것은 매우 민감한 전류 검출을 이용하는 것을 가능하게 한다.
실시예에서, 본 발명에 따른 집적 회로는 전류 테스트 회로가 입력 전압으로부터의 미리 결정된 차(difference)에서의 레벨에서 자신의 임계치 세트를 가지도록 미리 결정된 입력 전압을 전류 테스트 회로에 인가하고 임계치를 쉬프트함으로써 상기 쉬프트를 수행한다. 바람직한 실시예에서, 미리 결정된 입력 전압은 0이다. 이러한 방식으로, 원하는 임계치가 용이하게 제어될 수 있다. 바람직하게, 임계치는 몇몇 단계에서 조절되는데, 먼저 임계치는 미리 결정된 기준 전압이 테스트 입력에 존재하는 경우에 입력 전압과 동일한 레벨에 가져오게 되며, 그런 다음 미리 결정된 양만큼 임계치를 쉬프트한다.
이러한 전류 테스트 회로는 기능 블록내의 출력 버퍼들을 스위칭 온(switching on)함으로써 야기되는 "서지(surge)" 전류의 양을 테스트하는 데에 이용될 수 있다. 출력 버퍼들은 집적 회로의 외부 출력 핀들(external output pins)과 같은 비교적 큰 용량성 부하를 구성하는 단자들에 접속된다. 이러한 부하를 충전하는 것은 일시적인 서지 전류를 야기하는데, 이러한 서지 전류는 전력 공급 바운스 효과(power supply bounce effects)를 초래할 수 있다. 임계치를 쉬프트하거나, 그렇지 않으면 출력 버퍼를 스위칭 온(switching on)한 후의 미리 결정된 시간 간격의 임계치와의 비교를 위하여, 전력 공급 접속을 흐르는 전류를 이용함으로써 이러한 전류가 접지 바운스 효과(ground bounce effects)를 초래할 것인지 여부를 판단하는 것이 가능하다. 바람직하게, 집적회로는 출력 버퍼를 흐르는 전류의 스위칭 온과 그 이용 사이의 시간 간격을 제어하기 위하여 타이머를 포함한다.
물론 전류 테스트 회로는 전력 공급 접속이 실제로 전류를 도전하는지 여부와 같은 다른 테스트를 수행하는 데에도 이용될 수 있다. 바람직하게, 상이한 종류의 테스트를 수용하기 위하여, 임계치 쉬프팅 회로는 임계치가 쉬프트되는 경우에 전류 테스트 회로의 입력 양단의 전압으로부터 상이한 선택가능한 미리 결정된 양에 의해서 전류 테스트 회로의 임계치를 오프셋(offset)하도록 배열된다.
본 발명에 따른 회로의 다른 실시예에서는 검출을 위한 충분한 전류를 보장하기 위하여 션트 회로(a shunt circuit)가 기능 회로와 병렬로 배열된다. 바람직하게, 션트 회로는 정확한 전류를 보장하기 위하여 스위칭 온되는 전류 소스이다. 션트 회로는 충분히 큰 전압 강하를 보장하기 위하여 테스트동안에 테스트중인 접속을 흐르는 공급 전류에 있어서의 정확하게 제어되는 증가를 가능하게 한다. "션트 회로(shunt circuit)"라는 용어는 다른 회로와는 병렬로 전류를 통과시키도록 배열된 회로를 의미하는 것으로 이해된다. 션트 회로라는 용어는 션트 회로에 의해서 션트된 회로에서의 상당한 전압 강하를 야기하는 단락 회로(a short circuit)로 한정되는 것으로 이해되어서는 안된다.
부가적인 실시예에서, 회로는 몇몇 공급 패드(supply pad) 및 몇몇 션트 회로(shunt circuit)를 가지는데, 이 션트 회로는 각기 공급 패드 중 특정한 하나를 위한 것이다. 공급 패드는 전력 공급 도전체에 의해서 집적 회로에 접속되는데, 여기에는 션트 회로가 또한 접속된다. 공급 패드 중 하나로부터 전류를 테스트하는 테스트 커맨드가 실행되는 경우에는, 모든 션트 회로는 다른 공급 패드들로부터의 전류가 테스트를 방해하지 않을 것을 보장하도록 활성화될 수 있다. 그러나, 이것은 집적 회로내의 상당한 전력 낭비를 초래한다. 바람직한 실시예에서는 활성화된 션트 회로(들)만이 하나이상의 이웃하는 전력 공급 패드들을 위한 션트 회로인데, 이는 테스트중인 공급 패드에 가장 근접한 전력 공급 도전체에 접속된다. 션트 회로 "퍼더 온(further on)"은 비도전성 상태를 유지한다. 실시예에서, 다른 활성 션트 회로들에 해당하는 공급 패드들을 위한 전류 검출 회로는 이 테스트를 위하여 활성 상태인 동안에 자기 테스트된다.
본 발명에 따른 본 회로 및 방법의 이들 및 다른 바람직한 측면은 아래의 도면을 이용하여 보다 상세히 설명될 것이다.
본 발명의 분야는 테스트 인터페이스(test interface)를 가지는 집적 회로 및 이러한 집적 회로를 포함하는 회로내의 전력 공급 접속을 테스트하는 방법에 관한 것이다.
도 1은 테스트 인터페이스를 가지는 회로,
도 2는 전류 검출 회로,
도 3은 테스트 인터페이스를 가지는 다른 회로.
도 1은 제 1 및 제 2 공급 접속(10,11), 기능 블록(12), 공급 라인 저항(13), 전류 테스트 회로로 기능하는 전류 검출 회로(14), 션트 회로(15), 제어 회로(16) 및 스캔 체인 회로(17)를 가지는 회로를 도시한다. 전력 공급 접속(10,11)은 기능 블록에 접속된다. 전류 검출 회로(14)는 두 개의 지점에서 제 1 전력 공급 접속(10)과 기능 블록(12) 사이의 접속으로 접속되는 것으로 도시된다. 이들 두 지점 사이에서, 접속 저항(13)은 집중 저항(lumped resistor)으로 기호적으로 나타난다. 실제로, 이것은 두 개의 지점 사이의 접속 자체의 기생 저항인데, 이는, 예를 들면 10 밀리옴(milli-Ohm)의 치수와 같이(예를 들면, 공급 접속(10)과 기능 블록(12) 사이의 전체 접속은 예컨데 100 밀리옴의 저항을 가짐) 매우 작다. 두 지점 사이의 접속의 길이는 접속을 수행하는 도전체 트랙의 폭보다 작을 수 있다. 션트 회로(15)는 기능 블록(12)에 병렬로 접속되어 제 1 공급 접속(10)으로부터 저항(13)을 통하여 전류를 싱크(sink)한다. 제어 회로(16)는 전류 검출 회로(14) 및 션트 회로(15)에 접속된 제어 출력을 가진다. 스캔 체인 회로(17)는 제어 회로(16)에 접속된 출력 및 전류 검출 회로(14)에 접속된 입력을 가진다.
동작시에, 도 1의 회로는 정규 모드 및 테스트 모드에서 동작할 수 있다. 정규 모드에서, 기능 블록(12)은 전력 공급 접속(10,11)으로부터 공급되는 전력을 이용하여 회로의 몇몇 회로 기능을 수행한다. 테스트 모드에서, 회로는 스캔 체인 회로(17)로부터 제어된다. 테스트 모드에서, 회로는 제 1 전력 공급 접속(10)과 기능 블록(12) 사이의 접속의 올바른 동작을 검사한다. 근본적으로, 이것은 션트 회로(15)의 스위칭 온을 포함하여, 접속이 제대로 되어 있는 경우에는 실질적인 전류(예를 들면 200mA인데 이것은 치수의 저항(13)에서 2 밀리볼트의 전압 강하를 야기함)가 제 1 전력 공급 접속(10)으로부터 저항(13)을 거쳐서 션트 회로(15)로 흐를 것이다. 이것은 스캔 체인 회로(17)로부터 제어된다. 제어 패턴은 스캔 체인 회로(17)에 로딩(loading)되는데, 이 제어 패턴은 제어 회로(16)가 션트 회로에 전류의 도전을 개시하도록 커맨드를 내리도록 만든다. 뒤이어, 전류 검출 회로는 저항(13)에서의 전압 강하를 임계치와 비교한다. 이러한 비교의 결과는 샘플링되어스캔 체인 회로(17)에 로딩된다.
전압 강하를 임계치와 비교하기에 앞서, 제어 회로(16)는 전류 검출 회로에 자신의 임계치를 동작 범위 내로 쉬프트하도록 신호(14)를 보낸다. 동작 범위는 각기 정규 전력 공급 접속 및 결함이 있는 전력 공급 접속에 해당하는 두 개의 가능한 전압 강하 사이에 존재하는 특성을 가지는 임계치들로 구성된다. 동작 범위로의 쉬프트는 다양한 방법으로 수행될 수 있는데, 예를 들면 임계치를 제어 회로(16)가 션트 회로(15)를 도전성으로 만들기 전에 발생하는 전압 강하 값과 동일하게(equalizing)하고, 뒤이어 회로를 임계치가 상기 동일화에 의해서 얻어진 값과 연관된 미리 결정된 오프셋에 의해서 쉬프트되는 상태에 세팅함으로써 수행될 수 있다. 이와 달리, 임계치는 전류 검출 회로(14)의 입력을 (저항(13) 양단의 반대 측 상의 두 개의 지점보다는)공통 노드에 접속하고, 이 경우에 임계치를 전류 검출 회로(14)가 입력에서 감지하는 전압 강하와 동일하게 하며, 뒤이어 임계치가 동일화에 의해서 얻어진 값과 연관된 미리 결정된 양에 의해서 쉬프트되는 상태에 스위칭함으로써 세팅될 수 있다.
다른 실시예에서, 저항(13) 양단의 전압 강하가 테스트중인 전류를 반영하는 경우에 검출 회로의 임계치는 이 전압 강하와 동일한 임계치로 쉬프트된다. 이후에, 임계치는 이러한 방식으로 얻어진 임계치와 연관된 미리 결정된 양만큼 쉬프트된다. 표준 전압 강하는 표준 전류를 제공하거나, 그렇지 않으면 입력을 표준 전압 강하(예를 들면, 0)를 제공하는 회로에 스위칭함으로써 검출 회로(14)의 입력에 인가된다. 전류 검출 회로(14)는 이러한 표준 전압 강하를 쉬프트된 임계치와 비교하여 그 결과가 스캔 체인 회로(17)로 보내어진다.
바람직하게, 제어 회로(16)는 임계치를 동작 범위 내로 쉬프트한 후에 전류 검출 회로(14)에 미리 결정된 시간 간격내의 전류 검출의 결과를 샘플링하도록 커맨드를 보낸다. 타이머(18)는 이러한 시간 간격을 제어하는 데에 이용될 수 있다. 따라서, 결과는 스캔 체인 회로(17)가 출력을 샘플링하는 시점과 관계없이(하지만, 물론 이 시점이 허여되기 전에) 샘플링된다. 이러한 샘플링은 임계치를 쉬프트한 후에 발생할 수 있는 임계치 드리프트의 효과를 제한한다.
전류 검출 회로(14)는 기능 블록(12)내의 출력 버퍼(도시되지 않음)를 스위칭 온 한 후에 미리 결정된 시간 간격의 전류 서지(a current surge)의 크기를 평가하는 데에 이용될 수 있다. 출력 버퍼는, 예를 들면 외부 출력 핀 또는 집적 회로내의 버스 라인에 접속된다. 전류 서지의 크기의 평가를 원한다면, 예를 들면 임계치가 쉬프트된 직후에 출력 버퍼를 스위치 온 하기 위하여 제어 회로는 출력 버퍼에도 접속되어, 타이머(18)가 출력 버퍼의 스위칭 온과 테스트 결과의 샘플링 사이의 시간을 제어한다. 이와 달리, 제어 회로(16)는 출력 버퍼에 스위치 온 하도록 신호를 보내는데, 이 신호는 타이머를 트리거하며, 차례로 샘플링을 트리거한다. 물론, 서지(surge) 동안의 전압 강하는 임계치를 쉬프트하는 데에도 이용될 수 있는데, 뒤이어 이 임계치는 기준 전압과 비교된다.
도 2는 전압 검출 회로 및 스위치 회로를 가지는 전류 검출 회로를 도시한다. 도 2의 입력 회로는 저항(13) 양단에의 접속을 위하여 입력(20a,20b)을 가진다. 전류 검출 회로는 제 1 스테이지(a first stage)(22), 임계치 피드백회로(24), 임계치 오프셋 회로(25), 비교기(26), 플립플롭(27) 및 자기 테스트 회로(28)를 포함한다.
제 1 스테이지는 스위치 회로(220), 스위치 회로(220)와 제 2 전력 공급 접속 사이에 접속된 두 개의 브랜치(221,223 및 222,224)를 포함한다. 스위치 회로(220)는 제 1, 제 2 , 제 3 및 제 4 PMOS 스위치 트랜지스터(2201,2202,2203,2204) 및 인버터(2206)를 포함한다. 제 1 및 제 2 PMOS 스위치 트랜지스터(2201,2202)는 제 1 브랜치(221,223)와 제 1 및 제 2 입력(20a,20b)중 하나의 입력 사이에 각기 접속된다. 제 3 및 제 4 PMOS 스위치 트랜지스터(2203,2204)의 채널은 모두 제 2 브랜치(222,224)와 제 2 입력(20b)사이에 접속된다. 스위치 회로(220)의 스위치 제어 입력은 인버터(2206)를 경유하여 제 1 및 제 3 PMOS 스위치 트랜지스터(2201,2203)의 게이트에 접속되며, 제 2 및 제 4 PMOS 스위치 트랜지스터(2202,2204)의 게이트에 접속된다.
제 1 브랜치는 접속에서 스위치 회로(220)까지 제 1 PMOS 트랜지스터(221)의 주 전류 채널(a main current channel), 제 1 전류 소스(223) 및 테스트중인 전력 공급의 반대편인 (상이한)제 2 전력 공급 접속을 직렬로 포함한다. 제 2 브랜치는 접속에서 스위치 회로(220)까지 제 2 입력(20b), PMOS 트랜지스터(222)의 주 전류 채널 및 제 2 전력 공급 접속의 제 2 전류 소스(224)를 직렬로 포함한다. 스위치(220)는 제 2 입력(20b)에도 결합되며, 제 1 입력(20a)과 제 2 입력(20b) 중 하나를 제 1 PMOS 트랜지스터(221)의 주 전류 채널에 접속되도록 배열된다. 제 1 PMOS 트랜지스터(221)의 게이트는 자신의 주 전류 채널과 제 1 전류 소스(223) 사이의 노드 및 제 2 PMOS 트랜지스터(222)의 게이트에 결합된다. 제 2 PMOS 트랜지스터(222)의 주 전류 채널 노드와 제 2 전류 소스(224)는 제 1 스테이지의 출력을 형성한다.
임계치 피드백 회로(24)는 제어가능한 전류 소스(240), 캐패시터(242) 및 조절 스위치(adjustment switch)(224)를 포함한다. 제어가능한 전류 소스(240)는 제 1 스테이지(220)의 출력과 제 2 전력 공급 접속(11) 사이에 결합된다. 제어가능한 전류 소스(240)의 제어 입력은 조절 스위치(244)를 경유하여 제 1 스테이지(220)의 출력에 결합되며, 캐패시터(242)를 경유하여 제 2 전력 공급 접속(11)에 결합된다.
임계치 오프셋 회로(25)는 추가적인 제어 가능한 전류 소스(250) 및 디지털 전류 제어 회로(252)를 포함한다. 추가적인 제어가능한 전류 소스(250)는 제 1 스테이지의 출력과 제 2 전력 공급 접속(11) 사이에 결합된다. 자기 테스트 회로(28)는 제 3 PMOS 트랜지스터(280) 및 자기 테스트 스위치(282)의 주 전류 채널의 직렬 접속을 포함하는데, 이러한 직렬 접속은 제 1 스테이지(22)와 전류 검출 회로의 제 2 입력(20b) 사이에 접속된다.
제 1 스테이지의 출력은 비교기(26)의 입력에 접속되는데, 이는 차례로 플립플롭(27)의 데이터 입력에 결합된 출력을 가진다. 플립플롭(27)의 데이터 출력은 전류 검출 회로의 출력을 형성한다. 제어 회로(16)(도 2에는 도시되지 않음)는 스위치(220), 자기 테스트 스위치(282), 조절 스위치(244), 디지털 임계치 제어 회로(252) 및 플립플롭(27)에 접속된 제어 접속(도시되지 않음)을 가진다.
그 동작은 다음과 같다. 정규 테스트 모드에서, 스위치(220)는 제 1 PMOS트랜지스터(221)의 주 전류 채널을 제 1 PMOS 스위치 트랜지스터(2201)의 채널을 경유하여 제 1 입력(20a)에 접속한다. 제 2 PMOS 스위치 트랜지스터(2202)의 채널은 비도전성으로 된다. PMOS 트랜지스터의 게이트(221,222)에서의 전압은 자신을 제 1 PMOS 트랜지스터(221)가 제 1 전류 소스(223)와 동일한 전류를 인입(draw)하도록 조절한다. 제 2 PMOS 트랜지스터(222)의 게이트 소스 전압은 제 1 PMOS 트랜지스터(221)의 전압과는 입력(20a,20b) 양단의 전압 강하의 양만큼 상이하다. 따라서, 제 2 PMOS 트랜지스터(222)를 흐르는 전류는 제 1 전류 소스(223)로부터의 전류 및 입력(20a,20b) 사이의 전압 강하에 따라 변화할 것이다.
비교기(26)는 제 2 PMOS 트랜지스터(222)로부터의 이러한 전류가 제 2 전류 소스(224), 조절가능한 전류 소스(240) 및 추가적인 조절가능한 전류 소스(250)에 의해서 공급되는 전류보다 큰지 또는 작은지 여부에 따라 로직 로우(low) 또는 하이(high) 값을 출력할 것이다. 비교기(26)의 출력은 제어 회로(16)로부터의 신호에 의해 플립플롭(27)에 의해서 샘플링된다.
조절가능한 전류 소스(240)의 부재시에는, 입력(20,20b) 양단에 전압 강하가 없는 경우에는 트랜지스터(221,222) 및 전류 소스(223,224)는 제 2 PMOS 트랜지스터(222)를 흐르는 전류가 제 2 전류 소스(224)로부터의 전류와 정확히 동일하도록 치수를 가져야 한다. 그러나, 프로세스 변화 및 온도 드리프트(temperature drift)와 같은 인자에 의해서 야기되는 파라미터 확산(parameter spread)에 기인하여, 충분한 정확도를 가지고 이처럼 수행하는 것은 가능하지 않을 것이다. 이러한 문제는 조절가능한 전류 소스(240)에 의해서 해결된다.
제어 회로(16)가 플립플롭(27)에 비교기(26)의 출력을 샘플링하도록 신호를 보내기 전에, 제어 회로(16)는 임계치를 동작 범위 내로 조절하도록 회로에 신호를 보낸다. 제어 회로(16)는 임계치 오프셋 회로(25)를 최소값에 세팅한다. 제어 회로(16)는 스위치(220)를 제어하여 제 1 PMOS 트랜지스터(221)의 주 전류 채널이 제 2 PMOS 스위치 트랜지스터(2202)의 채널을 경유하여 제 2 입력(20b)에 접속되도록 한다. 제어 회로(16)는 제 1 PMOS 스위치 트랜지스터(2201)를 비도전 상태로 만들고, 조절 스위치(244)를 도전 상태로 만든다. 결과적으로, 제어가능한 전류 소스(240)의 제어 입력에서의 전압은 제 2 PMOS 트랜지스터(222)로부터의 전류가 제 2 전류 소스(224), 조절가능한 전류 소스(240) 및 추가적인 조절가능한 전류 소스(250)에 의해서 공급되는 전류와 동일하도록 조절될 것이다. 그 후에, 제어 회로(16)는 전류 조절 스위치(224)를 비도전성으로 만들어 제어가능한 전류 소스의 제어 전압이 고정된 상태로 유지되도록 한다. 뒤이어, 제어 회로(16)는 임계치 오프셋 회로로부터 상이한 전류를 선택하여 오프셋에 임계치를 공급한다. 오프셋의 변화는 비교기(26)가 트립(trip)하도록 야기할 0 전압 강하와 입력(20a,20b) 양단의 전압 강하 사이의 차이를 결정한다.
자기 테스트 모드에서, 제어 회로(16)는 자기 테스트 스위치(282)를 도전 상태로 만들어서 전류 검출 회로의 자기 테스트를 야기한다. 이것은 전압 강하에 기인하는 제 2 PMOS 트랜지스터(222)로부터의 전류를 시뮬레이션(simulation)한다. 비교기(26)가 이러한 전류에 올바르게 응답하는 경우에는, 회로가 올바르게 기능한다는 결론이 얻어진다. 통상적으로, 제어 회로(16)는 자기 테스트 스위치(282)를비도전 상태로 유지하여 충분한 전류가 제 1 전력 공급 접속(10)과 기능 블록(12) 사이의 접속을 흐르는 경우에만 충분한 전압 강하가 검출되도록 한다.
바람직하게, 제어 회로(16)는 추가적인 제어가능한 전류 소스를 상이한 전류 레벨로 세팅할 수 있도록 배열된다. 따라서, 전류 검출 회로의 임계치는 선택가능한 레벨로 쉬프트될 수 있어서 상이한 테스트를 수행하며, 상이한 환경에서 상이한 양의 전류를 검출한다. 예를 들면, 임계치는 션트 회로를 흐르는 전류에 기인하는 정상 상태 전압 강하를 테스트하기 위하여 제 1 레벨에 세팅될 수 있다. 많은 출력 버퍼들이 기능 회로 내에서 스위칭 온 되는 경우에 전류 서지의 크기를 테스트하기 위하여, 임계치는 제 2의 상이한 레벨에 세팅될 수 있다.
전류 서지는 접지 바운스와 같은 문제점에 기인한 집적 회로 동작의 신뢰성과 타협할 수 있다. 집적 회로의 올바른 동작을 보장하기 위하여, 전류 서지가 너무 크지는 않은지 여부를 결정하기 위해 집적 회로를 테스트하는 것이 바람직하다. 이들 문제점들의 과도 특성(transient nature)에 기인하여, 이러한 문제점들에 대하여 회로를 테스트하는 것은 어렵다. 이러한 테스트를 구현하기 위하여, 테스트 모드에서, 검출 회로의 임계치는 먼저 기능 블록(12)내에 출력 버퍼들(도시되지 않음)이 스위치 오프되는 정상 상태 전류에 해당하는 레벨로 쉬프트된다. 이어서, 임계치는 미리 결정된 양만큼 쉬프트되며, 하나 이상의 출력 버퍼(바람직하게 모든 또는 출력 버퍼들의 반)가 스위칭 온 되어, 기능 블록(12)의 정규 사용동안에 발생할 수 있는 스위칭을 시뮬레이션한다. 출력 버퍼들을 스위칭 온 한 후에 미리 결정된 시간에, 검출 회로의 출력은 샘플링되어 출력 버퍼들의 스위칭 온에 응답하는전류 서지가 집적 회로의 신뢰할 만한 동작에 대해 너무 크지는 않은지 여부를 판정한다. 물론, 출력 버퍼의 스위칭 오프에 기인한 전류의 급격한 감소에 대하여 유사한 테스트가 제공될 수 있다. 비록 이러한 타입의 테스트는 도 2의 회로를 가지고도 수행될 수 있지만, 조절가능한 임계치를 가지는 다른 타입의 검출 회로 또한 이러한 목적에 이용될 수 있음은 명백할 것이다.
바람직하게, 제어 회로(16)는 테스트를 수행하라는 커맨드를 수신한 후에 출력 버퍼의 스위칭 온 또는 오프와 검출 회로(14)에 의한 전류 검출의 결과의 샘플링 사이의 시간 간격을 제어하는 데에 타이머를 이용한다. 실시예에서, 타이머(18)는 스캔 체인 회로(17)로부터 프로그램가능하여 시간 간격은 스캔 체인 회로로부터의 커맨드를 가지고 제어될 수 있다. 이와 달리, 타이밍은 상이한 커맨드들을 그 사이에 시간 간격을 가지고 제어 회로(16)에 인가함으로써 제어될 수 있다. 그러나, 이것은 출력 버퍼의 스위칭 온과 검출기 출력의 샘플링 사이의 매우 짧은 시간 간격이 요구되는 경우에는 어려울 것이다.
스캔 체인 회로(17)는 활성화된 션트 회로(15)의 선택을 제어하고 테스트들(테스트하지 않거나, 자기 테스트 또는 실제 테스트)을 선택하는 데에 이용될 수 있으며, 필요한 경우에는 추가적인 제어가능 전류 소스(25)에 의해서 도입되는 임계치 쉬프트를 선택하는 데에 이용될 수 있다. 이렇게 하기 위해서는, 이진 0과 1의 스트링이 션트 회로(15) 및 전류 검출 회로(14)를 통하여 스캔 체인 회로(17)내로 쉬프트되며, 제어 회로(16)를 제어하는 데에 이용된다. 이 경우에, 이들 전류 검출 회로들이 자신의 임계치를 동작 범위 내로 쉬프트하고 뒤이어 검출의 결과를 샘플링하도록 하기 위하여 제어 회로는 적어도 활성 전류 검출 회로(14)를 위한 펄스 신호를 생성할 것이다. 이 결과는 스캔 체인 회로(17) 내로 로딩되고, 검사를 위하여 회로로부터 쉬프트된다.
도 3은 테스트 인터페이스를 가지는 부가적인 회로를 도시한다. 이 회로는 많은 제 1 전력 공급 단자(30a-30e), 제 2 전력 공급 단자(31), 많은 기능 블록(32a-32e), 많은 전류 검출 회로(34a-34e), 많은 션트 회로(35a-35e), 제어 회로(36) 및 스캔 체인 회로(37)를 가진다. 각각의 전력 공급 단자(30a-30e)는 전력 공급 도전체(38)로의 자신의 접속(39a-39e)을 가진다. 전력 공급 도전체(38)는 전력 공급 링(a power supply ring)으로 나타나 있는데, 전력 공급 도전체(38)의 단부는 함께 접속되어 있다(A). 각각의 전류 검출 회로(34a-34e)는 두 지점에서 공급 단자(30a-30e)와 전력 공급 도전체 사이의 접속(39a-39e) 중 개별적인 하나에 접속된다. 각각의 기능 블록(32a-32c)은 전력 공급 도전체(38)와 제 2 전력 공급 단자(31) 사이의 션트 회로(35a-35e) 중 개별적인 하나에 병렬로 접속된다. 제어 회로(36)는 다양한 전류 검출 회로(34a-34e) 및 션트 회로(35a-35e)로의 접속(도시되지 않음)을 가진다. 전류 검출 회로(34a-34e)는 스캔 체인 회로에 결합된 출력을 가진다.
명료하게 하기 위하여 제 2 전력 공급 단자(31)로의 접속 중 단지 하나의 접속만이 도시되었지만, 바람직하게 다수의 전력 공급 단자 또한 제 2 전력 공급 단자에 이용됨을 이해할 것이다. 이들 단자들로의 접속은 제 1 전력 공급 단자(30a-30e)로의 접속의 테스트와 유사한 방식으로 테스트될 수 있다.
각각의 전류 검출 회로(34a-34d)는 도 2에 도시된 전류 검출 회로와 유사하며, 다른 전류 검출 회로와는 독립적으로 제어되고 판독될 수 있다. 원칙적으로, 전류 검출 회로(34a-34d)는 다양한 조합으로 활성화될 수 있다. 한 조합에서, 모든 전류 검출 회로(34a-34d) 및 모든 션트 회로(35a-35e)는 동시에 이용된다. 이들의 임계치는 병렬적으로 쉬프트되며, 뒤이어 접속을 흐르는 전류는 션트 회로가 활성 상태인 동안에 검출된다. 샘플링된 검출 결과는 스캔 체인 회로(37)를 경유하여 판독된다. 그러나, 이것은 회로가 많은 션트 전류를 인입(draw)할 것을 요구하는데, 이는 전력 문제를 야기할 수 있다.
다른 조합에서, 접속(39a-39e) 중 하나 또는 몇몇 접속이 한 번에 테스트된다. 예를 들면, 하나의 접속(39a-39e)을 테스트하기 위하여, 전력 공급 도전체(38)를 따라 이 접속에 가장 근접하여 접속된 하나의 션트 회로(35a-35e)를 테스트하여야 할 것이다. 이것은 뒤이어 다른 접속(39a-39e)에 대해서도 반복될 수 있다. 이것은 모든 션트 회로(35a-35e)에 의해 동시에 일어나는 전력 소모에 기인한 과도한 전력 소비를 가지는 문제점을 방지한다. 그러나, 어떤 환경에서는, 이것은 올바른 테스트 결과를 초래하지 않을 수 있다. 예를 들면, 테스트중인 접속이 아닌 다른 접속(39a-39e)이 너무 많은 전류를 하나의 활성 션트 회로(35a-35e)에 공급하는 경우에는, 테스트중인 접속(39a-39e)을 따르는 전압 강하는 공급 전류가 테스트중인 접속(39a-39e)을 정규적으로 흐르는 경우에도 임계치보다 작아진다.
바람직한 다른 실시예에서, 접속(39a-39e)중 하나를 흐르는 전류가 테스트되는 경우에 션트 회로(35a-35e)중 적어도 3개가 활성화된다. 활성 션트 회로(35a-35e)중 제 1의 활성 션트 회로는 테스트중인 접속(39a-39e)에 전기적으로 가장 근접한 것이다(가장 근접한 접속 : 전력 공급 도전체(38)를 따르는 가장 작은 저항에 의해 테스트중인 접속(39a-39e)으로부터 분리된 접속). 추가적인 활성 션트 회로(35a-35e)는 각기 적어도 제 1 의 활성 션트 회로에 전력 공급 도전체(38)를 따른 양 측상에 가장 근접한 제 2의 활성 션트 회로(35a-35e)이다. 이것은 이러한 공급 전류 또한 근접하는 션트 회로(35a-35e)로 드레이닝(draining)하기 때문에, 공급 전류가 이 접속을 정규적으로 흐르는 경유에 테스트중인 접속(39a-39e)을 따른 충분한 전압 강하를 보장한다. 테스트중인(전체보다는 작음) 접속(39a-39c)에 근접한 추가적인 션트 회로(35a-35c) 또한 활성화되어, 어떠한 비활성 션트 회로(35a-35e)도 어떠한 활성 션트 회로(35a-35e)보다도 테스트중인 접속에 전기적으로 근접하지 않을 수 있다. 모든 션트 회로(35a-35e)가 함께 활성화되지 않기 때문에 과잉 전력 소비를 가지는 문제점은 방지된다. (전기적으로 말하자면)비활성 션트 회로(35a-35e)는 테스트중인 접속으로부터 상대적으로 멀리 떨어져 있기 때문에, 이들 비활성 션트들의 활성화는 테스트중인 접속(39a-39e)으로부터 드레이닝(draining)된 전류에 비교적 적은 영향을 미칠 것이다.
바람직하게, 추가적인 활성 션트 회로(35a-35e)에 가장 근접한 접속(39a-39e)을 위한 테스트 회로는 테스트중인 접속(39a-39e)이 테스트되는 때에 자기 테스트된다. 따라서, 자기 테스트는 추가적인 테스트 시간을 요구하지 않고 거의 정규의 조건에서 수행된다.
스캔 체인 회로(37)는 활성화되는 션트 회로(35a-35e)의 선택 및 테스트들(테스트를 하지 않거나, 자기 테스트 또는 실제 테스트), 그리고 필요한 경우에는 추가적인 제어가능한 전류 소스(25)에 의해서 도입되는 임계치 쉬프트를 제어하는 데에 이용될 수 있다. 이렇게 하기 위해서, 이진 0 및 1의 스트링(string)이 스캔 체인 회로(37)내로 쉬프트되며, 제어 회로(36) 및 제어 회로(36)를 통하여 션트 회로(35a-35e) 및 전류 검출 회로(34a-34e)를 제어하는 데에 이용된다. 이 경우에, 제어 회로는 적어도 활성 전류 검출 회로(34a-34e)가 이들 전류 검출 회로들이 자신의 임계치들을 동작 범위 내로 쉬프트하고 뒤이어 검출의 결과를 샘플링하도록 펄스 신호를 생성할 것이다. 바람직하게, 스캔 체인 회로(37)내의 스트링에 따라 활성화되어야 할 이들 션트 회로(35a-35e)를 위한 펄스 신호 또한 생성된다. 이 실시예에서, 테스터(tester)는 특정 전류 검출 회로(34a-34e)가 활성화되는 경우에 적절한 션트 회로(35a-35e)가 활성화되는 것을 보장하여야 한다.
제 1의 다른 실시예에서, 제어 회로(36)는 판독될 전류 검출 회로(34a-34e)를 나타내는 스캔 체인 회로로부터의 정보에 따라 활성화될 션트 회로(35a-35e)를 선택하도록 제어된다. 전력 공급 도전체로의 션트 회로(35a-35e) 및 전류 검출 회로(34a-34e)의 접속에 관한 정보를 이용하면, 어느 것이 가장 근접한 션트 회로(35a-35e)이며, 어느 것이 이것에 가장 이웃하는 션트 회로(35a-35e)인지가 명확해지며, 이것은 제어 회로(36)를 프로그램하는 데에 이용될 수 있다.
다른 실시예에서, 제어 회로(36)는 전류 검출 회로(34a-34e)를 스캔 체인 회로(37)로부터의 단일의 커맨드에 응답하여 차례로 활성화하도록 배열된다. 이 경우에, 각각의 특정 전류 검출 회로(34a-34e)가 이용되는 경우에, 제어 회로(36)는 이 특정 전류 검출 회로(34a-34e)에 펄스를 보내어 임계치를 동작 범위 내로 쉬프트하며, 뒤이어 전류를 검출하고 검출의 결과를 샘플링하도록 한다. 제어 회로(36)는 해당하는 신호를 이 특정 전류 검출 회로(34a-34e)에 가장 근접한 션트 회로(35a-35e) 및 이들 션트 회로(35a-35e)에 가장 이웃하는 것에 보내어 이들이 연관된 접속(39a-39e)을 통하여 전류를 도전하도록 한다. 이 실시예에서, 다양한 검출 회로들(34a-34e)로부터의 샘플링된 결과들은 스캔 체인 회로(37)내에 병렬적으로 로딩되고, 검사를 위하여 직렬적으로 쉬프트된다. 선택 사항으로써, 자기 테스트 또한 실행되며, 전류 검출의 결과와 결합되어, 실제로 전류 검출 회로(34a-34e)가 오동작하는 경우에 전류가 올바르게 검출된 것으로 신호를 보내는 것을 방지한다. 이것은 정규의 테스트 결과에 덧붙여 샘플링된 자기 테스트 결과들을 쉬프트하거나, 그렇지 않으면 자기 테스트 결과들과 정규의 테스트 결과들을 지역적으로 결합함으로써 수행된다.

Claims (15)

  1. 테스트 인터페이스(a test interface)를 가지며,
    공급 패드(a supply pad)와,
    공급 입력을 가지는 기능 블록과,
    상기 공급 패드와 상기 공급 입력 사이의 도전성 접속과,
    상기 도전성 접속을 따르는 제 1 및 제 2 지점에 결합되는 테스트 입력들(test inputs)을 가지는 전류 테스트 회로(a current test circuit)- 상기 테스트 입력들 양단의 전압을 임계치와 비교하기 위하여 상기 전류 테스트 회로는 임계치 쉬프팅 회로(a threshold shifting circuit)가 활성 상태인 경우에 상기 테스트 입력들 양단의 전압에 따라 상기 임계치를 쉬프트된 값에 쉬프트하는 상기 임계치 쉬프팅 회로를 포함함-를 포함하되,
    상기 테스트 인터페이스는 상기 임계치 쉬프팅 회로 및 상기 전류 테스트 회로에 접속되며, 상기 테스트 인터페이스는 테스트 커맨드의 실행(execution of a test command)- 상기 실행은 제 1 전압이 테스트 입력들 양단에 인가되는 경우에 적어도 상기 임계치 쉬프팅 회로를 활성 상태로 만들며, 상기 테스트 입력에서의 제 2 전압을 상기 쉬프트된 임계치와 비교하는 단계들을 포함하며, 집적 회로가 상기 접속을 따른 전류를 인입하는(draw) 경우에 상기 제 1 및 상기 제 2 전압 중 하나는 상기 접속 양단의 전압 강하이며, 상기 제 1 및 상기 제 2 전압 중 다른 하나는 기준 전압임 -을 제공하는 집적 회로.
  2. 제 1 항에 있어서,
    상기 집적 회로를 스위칭하는 스위치를 포함하며, 상기 임계치 쉬프팅 회로는 활성 상태인 경우에 상기 임계치를 상기 테스트 입력들 양단의 상기 전압과 동일한 레벨로 쉬프트하고, 적어도 상기 비교 단계동안에 뒤이어 미리 결정된 양만큼 쉬프트하는 집적 회로.
  3. 제 2 항에 있어서,
    상기 테스트 인터페이스는 상기 미리 결정된 양을 선택하도록 배열되는 집적 회로.
  4. 제 1 항에 있어서,
    상기 쉬프트 및 비교 단계의 연관 타이밍(a relative timing)을 생성하는 타이머(a timer)를 포함하는 집적 회로.
  5. 제 1 항에 있어서,
    상기 기준 전압이 인가되는 경우에 상기 테스트 입력을 공통 노드(a commonnode)에 접속하는 스위치 네트워크(a switch network)를 포함하는 집적 회로.
  6. 제 5 항에 있어서,
    상기 스위칭 네트워크는 제 1, 제 2, 제 3 및 제 4 트랜지스터를 포함하되, 상기 테스트 입력들 중 제 1의 테스트 입력은 상기 제 1 및 상기 제 2 트랜지스터의 주 전류 채널(a main current channel)을 경유하여 상기 제 1 지점 및 상기 공통 노드에 각기 결합되고, 상기 테스트 입력들 중 제 2의 테스트 입력은 상기 제 3 및 상기 제 4의 트랜지스터의 주 전류 채널을 경유하여 상기 제 2 지점 및 상기 공통 노드에 각기 결합되며, 상기 테스트 입력들이 상기 공통 노드에 접속되는 경우에 상기 제 2 및 상기 제 4 트랜지스터의 제어 전극들은 활성 상태가 되고, 상기 전압 강하가 상기 테스트 입력에 인가되는 경우에 상기 제 1 및 상기 제 3 트랜지스터의 제어 전극들은 활성 상태가 되는 집적 회로.
  7. 제 6 항에 있어서,
    상기 전류 테스트 회로는
    노드(a node)와,
    상기 노드에 결합되는 각기 전류 출력을 가지는 제 1, 제 2 및 제 3 전류 공급 회로- 상기 제 1 전류 공급 회로는 상기 전력 공급 접속에 결합되는 전류 제어입력을 가짐 -와,
    상기 노드에 결합되는 입력 및 상기 집적 회로의 테스트 결과 출력에 결합되는 출력을 가지는 비교기와,
    상기 노드와 상기 제 2 전류 공급 입력의 제어 입력에 결합되는 스위치와,
    상기 스위치를 도전 상태로 만들고, 이것으로 인하여 상기 임계치가 쉬프트되며, 상기 비교 단계동안에 상기 스위치를 비도전성 상태로 만들고, 상기 스위치를 비도전 상태로 만든 후에, 그리고 검출 결과를 판정하기 전에 상기 제 3 전류 공급 회로가 상기 노드에 공급되는 전류를 변경하도록 하며, 이것으로 인하여 상기 임계치가 미리 결정된 양만큼 쉬프트동안 도달된 레벨로부터 오프셋(offset)되도록 배열되는 제어 회로를 포함하는 집적 회로.
  8. 제 1 항에 있어서,
    테스트 커맨드를 입력하고 테스트 결과들을 판독하는 스캔 체인(a scan chain)을 포함하되, 상기 스캔 체인은 임계치 쉬프팅 회로 및 상기 전류 테스트 회로에 결합되어, 공급 전류를 연속하여 테스트하라는 커맨드에 응답하여 상기 임계치 쉬프팅 회로를 활성화 및 비활성화하며, 상기 전류 테스트 회로의 검출의 결과를 샘플링하고, 상기 집적 회로는 상기 스캔 체인으로부터 추가적인 커맨드를 요구하지 않고 적어도 상기 비활성화 단계의 타이밍을 자율적으로 제어하는 타이밍 회로를 포함하는 집적 회로.
  9. 제 1 항에 있어서,
    상기 테스트 인터페이스는 상기 전압 강하는 상기 테스트 입력들에 인가하기 위하여 상기 접속을 따른 전류를 인입(drawing)하기는 것을 개시하도록 상기 전압 강하를 상기 테스트 입력들에 인가하는 단계를 포함하는 상기 비교 및 쉬프트 단계보다 미리 결정된 시간 간격 전에 상기 기능 블록의 출력 버퍼를 활성화하도록 배열되는 집적 회로.
  10. 제 1 항에 있어서,
    스위치가능한 션트 회로(a switchable shunt circuit)를 포함하되, 상기 션트 회로의 주 전류 경로는 상기 공급 패드로부터 상기 기능 블록과는 병렬인 상기 도전성 접속을 경유하여 전류를 인입(draw)하기 위하여 상기 기능 블록과 병렬로 접속되며, 상기 테스트 인터페이스는 상기 집적 회로의 정규 동작동안에 상기 션트 회로를 비도전성 상태로 유지하고, 상기 전압 강하를 상기 테스트 입력들에 인가하기 위하여 상기 집적 회로가 적어도 상기 접속을 따른 전류를 인입(draw)하도록 세팅되는 경우에는 상기 션트 회로를 도전성 상태로 스위칭하도록 배열되는 집적 회로.
  11. 제 10 항에 있어서,
    전력 공급 도전체를 포함하되, 상기 공급 패드는 동일한 전력 공급 전압을 위한 공급 패드들의 세트중 하나이며, 이들 각각은 각각의 테스트가능한 도전성 접속을 경유하여 상기 전력 공급 도전체에 결합되고, 상기 션트 회로는 션트 회로들의 세트중 하나이며, 이들 각각은 도전성 접속들 중 각각의 도전성 접속에 전기적으로 가장 근접한 상기 전력 공급 도전체에 접속되고, 상기 테스트 인터페이스는 테스트중인 도전성 접속에 전기적으로 가장 근접한 상기 전력 공급 도전체에 접속되는 상기 션트 회로를 도전하도록 만들어서 각각의 도전성 접속을 테스트하며, 적어도 집적 회로가 테스트중인 상기 도전성 접속을 따른 전류를 인입하고, 상기 테스트 인터페이스는 상기 시간에 상기 전력 공급 도전체에 테스트중인 상기 도전성 접속과는 상기 전기적으로 가장 근접한 션트 회로보다는 더 떨어져서 접속되는 션트 회로들의 세트 중 적어도 하나를 비도전성을 유지하도록 배열되는 집적 회로.
  12. 제 11 항에 있어서,
    상기 테스트 인터페이스는 상기 도전성 접속들 중 하나가 아닌 모두 테스트 중인 상기 도전성 접속에 전기적으로 근접하는 적어도 두 개의 션트 회로들의 서브세트(a subset) 상기 시간에 도전성으로 만들도록 배열되는 집적 회로.
  13. 제 12 항에 있어서,
    테스트중인 상기 도전성 접속이 아닌 도전성 접속들 중 하나에 접속되는 추가적인 전류 테스트 회로를 포함하되, 상기 도전성 접속들 중 하나는 션트 회로들 중 남은 션트 회로가 아닌 적어도 두 개의 션트 회로들 중 하나에 전기적으로 근접한 상기 전력 공급 도전체에 접속되며, 상기 추가적인 전류 테스트 회로는 자기 테스트가능하며, 상기 적어도 두 개의 션트 회로들이 도전성으로 되는 경우에 상기 테스트 인터페이스는 상기 추가적인 전류 테스트의 자기 테스트를 야기하도록 배열되는 집적 회로.
  14. 공급 패드, 기능 블록 및 상기 공급 패드와 상기 기능 블록 사이의 도전성 접속을 포함하는 집적 회로- 상기 집적 회로는 임계치를 상기 공급 패드로부터 상기 기능 블록으로의 공급 전류에 기인한 상기 도전성 접속을 따른 전압 강하와 비교하기 위하여 상기 도전성 접속에 결합되는 테스트 입력들을 가지는 전류 테스트 회로를 포함함-를 테스트하는 방법에 있어서,
    상기 방법은 테스트 입력들 양단에 인가되는 제 1 전압에 따라 적어도 상기 임계치를 쉬프트하는 단계와 상기 테스트 입력에서의 제 2 전압을 상기 쉬프트된 임계치와 비교하는 단계를 포함하되, 상기 접속을 따른 전류가 인입되도록 세팅되는 경우에 상기 제 1 및 상기 제 2 전압 중 하나는 상기 접속 양단의 전압 강하이고, 상기 제 1 및 상기 제 2 전압 중 다른 하나는 기준 전압인 집적 회로 테스트 방법.
  15. 제 14 항에 있어서,
    상기 전압 강하는 출력 버퍼(an output buffer)를 상기 전압 강하는 상기 테스트 입력들에 인가하는 단계를 포함하는 상기 쉬프트 또는 상기 비교 단계보다 미리 결정된 시간 간격 전에 스위칭 온(switching on)함으로써 유도되는 집적 회로 테스트 방법.
KR1020017013442A 2000-02-23 2001-02-09 테스트 인터페이스를 가지는 집적 회로 및 집적 회로테스트 방법 KR20020008158A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200619 2000-02-23
EP00200619.5 2000-02-23
PCT/EP2001/001508 WO2001063310A1 (en) 2000-02-23 2001-02-09 Integrated circuit with test interface

Publications (1)

Publication Number Publication Date
KR20020008158A true KR20020008158A (ko) 2002-01-29

Family

ID=8171065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017013442A KR20020008158A (ko) 2000-02-23 2001-02-09 테스트 인터페이스를 가지는 집적 회로 및 집적 회로테스트 방법

Country Status (9)

Country Link
US (1) US6664798B2 (ko)
EP (1) EP1175624B1 (ko)
JP (1) JP2003524190A (ko)
KR (1) KR20020008158A (ko)
CN (1) CN1366614A (ko)
AT (1) ATE336007T1 (ko)
DE (1) DE60122066T2 (ko)
TW (1) TW480564B (ko)
WO (1) WO2001063310A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101500075B1 (ko) * 2012-05-16 2015-03-06 인피니언 테크놀로지스 아게 집적 회로를 테스트하기 위한 시스템 및 방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US6765403B2 (en) 2001-02-22 2004-07-20 Koninklijke Philips Electronics N.V. Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
GB2376081B (en) * 2001-03-14 2004-12-08 Micron Technology Inc Measurement of the integrity of a power supply
KR100860214B1 (ko) * 2001-05-23 2008-09-24 엔엑스피 비 브이 집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법
US7137052B2 (en) * 2001-07-19 2006-11-14 Verigy Ipco Methods and apparatus for minimizing current surges during integrated circuit testing
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US7428675B2 (en) 2003-02-20 2008-09-23 International Business Machines Corporation Testing using independently controllable voltage islands
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7123039B2 (en) * 2004-08-13 2006-10-17 Jason Gonzalez Testing input/output voltages in integrated circuits
EP1815265A2 (en) 2004-11-12 2007-08-08 U-NAV Microelectronics Corporation Automatic mode setting and power ramp compensator for system power on conditions
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
DE102005025782B4 (de) 2005-06-04 2007-02-22 Diehl Ako Stiftung & Co. Kg Berührungsempfindlicher Tastschalter
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
DE102006025031A1 (de) * 2006-05-26 2007-11-29 Micronas Gmbh Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
JP4974665B2 (ja) * 2006-12-19 2012-07-11 キヤノン株式会社 電子装置
US7724014B2 (en) * 2008-02-15 2010-05-25 Texas Instruments Incorporated On-chip servo loop integrated circuit system test circuitry and method
JP2010067882A (ja) * 2008-09-12 2010-03-25 Mitsumi Electric Co Ltd 半導体集積回路
US8304263B2 (en) * 2009-08-31 2012-11-06 Texas Instruments Incorporated Test circuit allowing precision analysis of delta performance degradation between two logic chains
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
CN109272933A (zh) 2011-05-17 2019-01-25 伊格尼斯创新公司 操作显示器的方法
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8704529B2 (en) * 2011-10-04 2014-04-22 Nanya Technology Corporation Circuit test interface and test method thereof
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9054525B2 (en) * 2013-03-13 2015-06-09 Google Technology Holdings LLC Methods and apparatus for dynamically adjusting an over-current protection threshold
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
KR101768035B1 (ko) 2015-11-09 2017-08-31 경북대학교 산학협력단 링 오실레이터 쌍을 이용한 노화감지장치
CN107340466B (zh) * 2016-04-28 2019-11-01 中芯国际集成电路制造(上海)有限公司 模拟信号检测系统和模拟信号检测方法
US9729163B1 (en) * 2016-08-30 2017-08-08 Qualcomm Incorporated Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
US11681795B2 (en) * 2018-09-28 2023-06-20 Amida Technology Solutions, Inc. Method, system and apparatus for security assurance, protection, monitoring and analysis of integrated circuits and electronic systems in relation to hardware trojans
CN110244174B (zh) * 2019-06-26 2023-03-21 上海闻泰信息技术有限公司 数据接口的测试电路
CN111426869B (zh) * 2020-04-24 2023-08-22 西安紫光国芯半导体有限公司 集成电路电流探测装置以及方法
CN113687218A (zh) * 2021-08-31 2021-11-23 上海威固信息技术股份有限公司 一种集成电路电源和地引脚连通性的测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8801835A (nl) 1988-07-20 1990-02-16 Philips Nv Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel.
EP0720023B1 (en) * 1994-12-30 2003-05-07 STMicroelectronics S.r.l. Test method for power integrated devices
US5894224A (en) 1996-06-06 1999-04-13 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
US5963038A (en) 1996-06-06 1999-10-05 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
FR2769131B1 (fr) * 1997-09-29 1999-12-24 St Microelectronics Sa Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101500075B1 (ko) * 2012-05-16 2015-03-06 인피니언 테크놀로지스 아게 집적 회로를 테스트하기 위한 시스템 및 방법
US9588171B2 (en) 2012-05-16 2017-03-07 Infineon Technologies Ag System and method for testing an integrated circuit
US10288669B2 (en) 2012-05-16 2019-05-14 Infineon Technologies Ag System and method for testing an integrated circuit

Also Published As

Publication number Publication date
TW480564B (en) 2002-03-21
EP1175624A1 (en) 2002-01-30
JP2003524190A (ja) 2003-08-12
DE60122066T2 (de) 2007-03-01
DE60122066D1 (de) 2006-09-21
US20010015653A1 (en) 2001-08-23
US6664798B2 (en) 2003-12-16
CN1366614A (zh) 2002-08-28
EP1175624B1 (en) 2006-08-09
WO2001063310A1 (en) 2001-08-30
ATE336007T1 (de) 2006-09-15

Similar Documents

Publication Publication Date Title
KR20020008158A (ko) 테스트 인터페이스를 가지는 집적 회로 및 집적 회로테스트 방법
US5917331A (en) Integrated circuit test method and structure
US5617035A (en) Method for testing integrated devices
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
US4180203A (en) Programmable test point selector circuit
KR100561557B1 (ko) 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법
KR19990067608A (ko) 가변전압 컴포넌트 검사장치
JP2000206176A (ja) バ―イン装置
US7317324B2 (en) Semiconductor integrated circuit testing device and method
US5825193A (en) Semiconductor integrated circuit device
US6031386A (en) Apparatus and method for defect testing of integrated circuits
US4841240A (en) Method and apparatus for verifying the continuity between a circuit board and a test fixture
KR100485462B1 (ko) 집적회로검사방법
US4837502A (en) Computer-aided, logic pulsing probe for locating faulty circuits on a printed circuit card
US6262580B1 (en) Method and testing system for measuring contact resistance for pin of integrated circuit
US6611146B2 (en) Stress testing for semiconductor devices
US4002974A (en) Method and apparatus for testing circuits
JPH03203250A (ja) 集積回路用モニター装置及びモニター方法
KR100308078B1 (ko) 집적회로
EP0145194A1 (en) Automatic test equipment
JP2001091562A (ja) 回路基板検査装置
Kruseman et al. Detection of Resistive Shorts in Deep Sub-micron Technologies.
KR102610069B1 (ko) 파워 보상 평가 장치 및 파워 보상 평가 시스템
US20020180414A1 (en) Tester and testing method for differential data drivers
CN117991067A (zh) 一种用于htrb和htgb循环老化测试电路及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application