CN109642925A - 用于使用经校准的模数转换器的原位模拟信号诊断和纠错的设备和方法 - Google Patents

用于使用经校准的模数转换器的原位模拟信号诊断和纠错的设备和方法 Download PDF

Info

Publication number
CN109642925A
CN109642925A CN201780052615.0A CN201780052615A CN109642925A CN 109642925 A CN109642925 A CN 109642925A CN 201780052615 A CN201780052615 A CN 201780052615A CN 109642925 A CN109642925 A CN 109642925A
Authority
CN
China
Prior art keywords
signal
core
chip
analog
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780052615.0A
Other languages
English (en)
Other versions
CN109642925B (zh
Inventor
宋德强
孔晓华
B·班迪达
高卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109642925A publication Critical patent/CN109642925A/zh
Application granted granted Critical
Publication of CN109642925B publication Critical patent/CN109642925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集成电路(IC)芯片包括用于监视由IC芯片内一个或多个混合信号核芯所生成的模拟信号集合、将模拟信号转换为数字信号、在片上存储器中存储数字信号、以及一旦请求提供数字信号至测试设备的片上模拟信号监视电路。模拟信号监视电路包括用于生成精确电压和/或电流的片上参考生成器，用于将所选择参考信号路由至模拟是数字转换器(ADC)用于校准目的以及用于将所选择模拟信号从混合信号核芯的一个路由至ADC用于数字化目的的开关网络。IC芯片进一步包括用于存储数字化模拟信号以后续由测试设备访问用于分析的片上存储器。IC芯片包括用于输出数字化模拟信号的数字模拟测试点(ATP)。

Description

用于使用经校准的模数转换器的原位模拟信号诊断和纠错的 设备和方法
相关申请的交叉引用
本申请要求享有2016年8月30日在美国专利和商标局提交的非临时申请NO.15/251,861的优先权和权益，在此通过整体阐述而引用的方式出于所有可应用目的而将其全部内容并入本文。
技术领域
本公开的一些方面总体涉及集成电路(IC)的诊断和纠错，并且特别地涉及用于使用经校准的模数转换器原位或片上模拟信号诊断和纠错的设备和方法。
背景技术
集成电路(IC)芯片或管芯有时包括模拟或混合(模拟和数字)信号核芯的集合。例如，该IC芯片可以包括通用串行总线(USB)物理接口(USB PHY)核芯，个人部件互联特快(PCIe)物理接口(PCIe PHY)核芯，以及通用闪存(UFS)物理接口(UFS PHY)核芯。这些核芯中的每个核芯可以生成为了测试、纠错、优化、电路健壮性、运算验证、和/或其他目的而需要被监视的一个或多个模拟信号的集合。
发明内容
以下展示了一个或多个实施例的简化概要以便于提供这些实施例的基础理解。该概要并非所有设想的实施例的广泛概述，并且有意设计为既未识别所有实施例的关键或重要要素也未描绘任意或所有实施例的范围。其单纯目的在于以简化形式展示一个或多个实施例的一些概念作为稍后所展示的更详细说明书的前导。
本公开的方面涉及一种包括集成电路(IC)的设备。IC包括被配置为生成一个或多个模拟信号的第一集合的第一核芯；被配置为生成一个或多个参考信号的集合的参考生成器；被配置为基于一个或多个模拟信号的第一集合中的所选择模拟信号而生成数字信号的模数转换器(ADC)；以及被配置为选择性将一个或多个参考信号的集合的所选择一个路由至ADC以用于校准ADC、以及将一个或多个模拟信号的第一集合的所选择一个选择性地路由至ADC用以生成数字信号的开关网络。
本公开的另一方面涉及一种监视模拟信号的方法。方法包括在集成电路(IC)芯片的第一核芯内生成模拟信号；在IC芯片的第二核芯内生成参考信号；以及基于模拟信号和参考信号在IC芯片内生成数字信号。
本公开的另一方面涉及一种设备，包括用于在集成电路(IC)芯片的第一核芯内生成模拟信号的装置，用于在IC芯片的第二核芯内生成参考信号的装置，以及用于基于模拟信号和参考信号在IC芯片内生成数字信号的装置。
为了完成前述和相关方面，一个或多个实施例包括下文全面描述并特别地在权利要求书中指出的特征。以下说明书和附图详细阐述了一个或多个实施例的某些示意性方面。然而，这些方面指示了其中可以利用各个实施例原理的各种方式的少数几个，并且说明书实施例有意设计为包括所有这些方面和它们的等价形式。
附图说明
图1示出了描绘了根据本公开一个方面的示例性测试系统的图。
图2A示出了根据本公开的另一方面的包括片上模拟信号监视信号的示例性IC的框图。
图2B示出了根据本公开另一方面的另一示例性IC的框图。
图2C示出了根据本公开另一方面的又一示例性IC的框图。
图3示出了根据本公开另一方面的另一示例性片上模拟信号监视电路的示意图。
图4示出了根据本公开另一方面的监视模拟信号的示例性方法的流程图。
具体实施方式
以下结合附图阐述的详细说明书有意设计作为各种配置的说明并且并非意在仅展示其中可以实践在此所述概念的配置。详细说明书为了提供各个概念的全面理解的目的而包括具体细节。然而，对于本领域技术人员明显的是，可以不使用这些具体细节而实践这些概念。在一些情形中，以框图形式示出广泛已知的结构和部件以便于避免模糊这些概念。
许多集成电路(IC)芯片(也已知为“IC管芯”)包括模拟或混合(数字和模拟)信号核芯，每个核芯被配置为生成一个或多个模拟信号的集合。该模拟信号可以包括直流(DC)信号，以及低频模拟信号。通常在原型设计阶段，需要监视这些模拟信号以诊断对应的核芯，以测试设计的功能，以及为了设计优化和健壮性目的。以下描述该IC的示例。
图1示出了描绘了根据本公开的一个方面的示例性测试系统100的图。测试系统100包括作为待测装置(DUT)的IC 110，其具有位于IC封装120内的IC芯片130。在该示例中，IC芯片130包括模拟或混合信号核芯132、134和136的集合。例如，核芯中的一个核芯可以是通用串行总线(USB)物理接口(USB PHY)，核芯中的另一个可以是个人部件互联特快(PCIe)物理接口(PCIe PHY)，以及核芯中的又一个可以是通用闪存(UFS)物理接口(UFS PHY)。
模拟或混合信号核芯132、134和136中的每个核芯被配置为生成一个或多个模拟信号的集合(例如，DC，低频信号，偏置条件，电流，以及电压)。可以选择性地输出每个核芯132、134和136的模拟信号的一个或多个以用于测试、纠错、优化、和/或其他目的。例如，模拟或混合信号核芯132可以经由开关SW1选择性地输出一个或多个模拟信号的集合(共同称作VA1)至IC芯片130的焊料凸块142。类似地，模拟或混合信号核芯134可以经由开关SW2选择性地输出一个或多个模拟信号的另一个集合(共同地称作VA2)至IC芯片130的焊料凸块144。以及，模拟或混合信号核芯136可以经由开关SW3选择性地输出一个或多个模拟信号的集合至IC芯片130的焊料凸块146。
IC封装120可以包括分别经由封装互连152、154和156而耦合至模拟或混合信号核芯132、134和136的焊料凸块142、144和146的球栅阵列(BGA)焊球122、124和126的集合。分别经由互连152、154和156将模拟信号VA1、VA2和VA3的集合路由至BGA焊球122、124和126以用于测试、诊断、纠错、优化和/或其他目的。因此，BGA焊球122、124和126用作用于IC 110的模拟测试点(ATP)。
测试仪器170可以经由通用输入/输出(GPIO)接口160(例如连接器和电缆)而电耦合至每个BGA焊球122、124和126，以将模拟信号VA1、VA2和VA3的集合选择性提供至测试仪器。在IC 110的原型设计期间，由测试仪器170分析来自核芯132、134和136的模拟信号VA1、VA2和VA3的集合，以确保信号对准并且导致IC 110的健壮性能。在最终的商业产品中，可以由测试仪器170分析模拟信号VA1、VA2和VA3的集合以在现场对IC 110故障检修。
IC 110存在若干缺点。首先，在制造IC过程中，可以为了机密和/或所有权原因而不希望客户经由BGA焊球122、124和126访问模拟信号VA1、VA2和VA3的集合。进一步，在IC封装面积方面为了测试目的实施互连152、154和156以及BGA焊球122、124和126以输出模拟信号VA1、VA2和VA3的集合存在成本。减少或甚至消除为了测试目的的封装互连和BGA焊球的数目可以允许更好地利用IC封装面积。
简言之，本公开的一个方面在于创建一种片上方案以监视来自一个或多个模拟或混合信号核芯的模拟信号。通过创建片上方案，可以减少或甚至消除用于模拟信号测试目的的BGA焊球以及封装互连的数目，这促进了IC芯片和封装尺寸的减小，和/或允许面积用于其他目的。
在另一方面，片上模拟信号监视方案将来自模拟或混合信号核芯的模拟信号转换为数字信号以存储在IC芯片上的存储器核芯中。就此而言，片上模拟信号监视方案促进了现场测试核芯。例如运行了诊断软件的测试仪器可以连接至IC芯片内的测试接口电路，以出于测试、监视、诊断、纠错、优化和/或其他目的而访问模拟信号的已存储数据。
以下参照各个示例性实施方式更详细描述片上模拟信号监视方案。
图2A示出了根据本公开的另一方面的包括片上模拟信号监视电路的示例性IC200的图。特别地，IC 200包括位于IC封装210内的IC芯片220。IC芯片220可以包括一个或多个模拟或混合信号核芯232-1至232-L，其中L是一个或多个的整数。作为示例，核芯232-1至232-L可以是UFS PHY、PCIe PHY、以及USB PHY核芯。
核芯232-1至232L中的每个核芯被配置为生成希望为了配置、优化、健壮性、诊断、纠错、测试和/或其他目的而监视的模拟信号的集合。例如，模拟或混合信号核芯232-1可以生成模拟信号VA11至VA1M，其中M是一个或多个的整数。类似地，模拟或混合信号核芯232-L可以生成模拟信号VAL1至VALN，其中N是一或更多的整数。
模拟或混合信号核芯232-1至232-L包括用于选择性地输出待监视的模拟信号或电压的开关。例如，核芯232-1包括开关SW11至SW1M的集合，该集合用于将模拟信号或电压VA11至VA1M中的一个模拟信号或电压选择性地输出至IC芯片220的焊料凸块234-1。类似地，核芯232-L包括开关SWL1至SWLM的集合，该集合用于将模拟信号或电压VAL1至VALN中的一个模拟信号或电压选择性地输出至IC芯片220的焊料凸块234-L。
焊料凸块234-1至234-L可以电耦合至模拟总线236，其至少一部分可以实施作为IC封装210的互连。模拟总线236可以电耦合至IC封装210的BGA焊球的集合中的至少一个焊球238。测试设备可以为了测试以及如在此所述的其他相关目的而耦合至至少一个BGA焊球238。因此，至少一个BGA焊球238可以用作模拟ATP。
IC芯片220进一步包括片上模拟信号监视电路240。为了减小复杂性并节省IC芯片的面积，片上模拟信号监视电路240可以实施在已经存在的核芯中，诸如在参考发生核芯中。参考发生核芯可以是生成精确的参考电压和/或电流的核芯。
因此，片上模拟信号监视电路240包括被配置为生成一个或多个参考信号的集合的参考生成器242。例如，参考生成器242可以生成参考电压VBG(例如带隙电压)、第一参考电流(例如反比于电阻器电流IP)以及第二参考电流(例如恒定电流IE)。如图所示，参考生成器242可以经由IC芯片220内的阻抗校准的电路径而提供参考信号VBG,IP,和IE中的一个或多个参考信号至模拟或混合信号核芯232-1至232-L中的一个或多个核芯。核芯232-1至232-L均使用参考信号VBG,IP,和IE中的任意一个或多个参考信号以执行其设计的操作。
片上模拟信号监视电路240也包括开关网络244和模数转换器(ADC)246。开关网络244继而包括开关SW01至SW06。开关SW01至SW03的子集分别耦合在参考生成器242的输出端(用于生成VBG,IP,和IE)和开关SW04之间。开关SW05耦合在开关SW04和ADC 246的输入端之间。开关SW06耦合在开关SW04和IC芯片220的焊料凸块235之间。焊料凸块235接着耦合至模拟总线236和BGA焊球238。
IC芯片220进一步包括耦合至测试接口电路270的控制器260和存储器核芯250。存储器核芯250被配置为存储由ADC 246生成的数字化模拟电压VD以后续由测试设备经由测试接口电路270、至少一个焊料凸块272和至少一个焊球274而外部访问。控制器260可以被配置为生成开关控制信号SW_CNTL以用于控制在此所述的各个开关，诸如开关SW01至SW06、SW11至SW1M、SWL1至SWLN的状态。就此而言，控制器260可以从测试设备接收外部测试配置信号，例如，经由至少一个BGA焊球274，至少一个焊料凸块272，以及测试接口电路270，用于设置用于监视模拟信号的所希望测试环境。
在操作中，可以使用参考信号VBG、IP、和IE中的所选参考信号来校准ADC 246。例如，如果ADC 246是电压模式ADC，则可以使用带隙电压参考信号VBG来校准ADC。备选地，也可以通过包括用于将电流参考信号转换为电压的至少一个电阻器而使用电流参考信号IP和IE中的任意一个电流参考信号来校准电压模式ADC，被转换的电压用于校准ADC 246。如果ADC246是电流模式ADC，则可以使用电流参考信号IP和IE中的任意一个电流参考信号来直接校准ADC。
就此而言，控制器280可以接收用于使用所选择的参考来校准ADC 246的测试配置信号。作为响应，控制器260生成开关控制信号SW_CNTL以配置开关网络244的开关，以用于使用参考信号中的所选参考信号来校准ADC 246。例如，如果将要使用参考信号VBG校准ADC246，则控制器260生成开关控制信号SW_CNTL以闭合开关SW01、SW04和SW05，并且断开开关SW02、SW03和SW06。在该配置中，经由开关SW01、SW04和SW05提供参考信号VBG至ADC 246。断开其他开关SW02、SW03和SW06以防止所选择参考信号VBG的泄漏和干扰。
类似地，如果要使用参考信号IP校准ADC 246，则控制器260生成开关控制信号SW_CNTL以闭合开关SW02、SW04和SW05，并断开开关SW01、SW03和SW06。在该配置中，经由开关SW02、SW04和SW05提供参考信号IP至ADC 246。断开其他开关SW01、SW03和SW06以防止所选择参考信号IP的泄漏和干扰。
以类似方式，如果要使用参考信号IE校准ADC 246，则控制器260生成开关控制信号SW_CNTL以闭合开关SW03、SW04和SW05，并且断开开关SW01、SW02和SW06。在该配置中，经由开关SW03、SW04和SW05提供参考信号IP至ADC 246。断开其他开关SW01、SW02和SW06以防止所选择参考信号IP的泄漏和干扰。
也可以使用外部参考信号来校准ADC 246。可以经由BGA焊球238提供外部参考信号至ADC 246。就此而言，控制器260生成开关控制信号SW_CNTL以配置开关网络244的开关，以用于使用外部参考信号来校准ADC 246。例如，控制器260生成开关控制信号SW_CNTL以闭合开关SW05和SW06，并断开开关SW01至SW04。额外地，在该配置中，控制器260可以生成开关控制信号以断开模拟或混合信号核芯232-1至232-L中的所有开关SW11至SW1M至SWL1至SWLN以便不干扰外部参考信号。因此，经由BGA焊球238、模拟总线236、焊料凸块235、以及开关SW06和SW05施加外部参考信号至ADC 246。类似地，断开开关SW01至SW04以便内部参考信号VBG,IP,和IE不干扰施加至ADC 246的外部参考信号。
为了数字化来自模拟或混合信号核芯232-1至232-L中的一个核芯的所选模拟信号，控制器260基于经由测试接口电路270接收的测试配置命令而配置开关，以路由模拟电压中的所选电压至ADC 246用于数字化。就此而言，控制器260生成开关控制信号SW_CNTL以闭合与待数字化的模拟电压相对应的开关SW11至SWLN中的开关，并且断开剩余的开关SW11至SWLM。额外地，根据该测试配置，控制器260生成开关控制信号SW_CNTL以闭合开关SW05和SW06，从而经由开关SW11至SWLN、开关SW06和开关SW05中的所选开关而路由至ADC 246。进一步，根据该配置，控制器260生成开关控制信号SW_CNTL以断开至少开关SW04以及可选地开关SW01至SW03，因此内部参考信号VBG,IP,和IE并不干扰施加至ADC 246的所选择模拟电压。
ADC 246随后将所选择的模拟信号转换为数字信号VD，以用于存储在存储器250中。过程可以重复以用于根据期望根据由控制器260经由测试接口电路270接收的测试配置命令而数字化其他模拟信号VA11至VALN。存储器核芯250可以随后接收读出命令以将一个或多个数字化的模拟电压VD经由测试接口电路270输出至外部(例如基于软件的)诊断或测试设备。
基于接收到的测试配置命令，控制器260也可以使得模拟电压VA11至VALN中的所选模拟电压路由至模拟ATP 238，以用于由外部测试设备执行模拟信号的直接监视。就此而言，控制器260基于经由测试接口电路270接收的测试配置命令，生成开关控制信号SW_CNTL以闭合开关SW11至SWLN中与所选择模拟电压相对应的开关，并断开开关SW11至SWLN中剩余开关。额外地，根据该测试配置，控制器260生成开关控制信号SW_CNTL以断开开关SW06，从而开关网络244并不影响将所选择的模拟信号路由至模拟ATP 238。
因此，片上模拟信号监视电路240促进了来自模拟或混合信号核芯的模拟信号的监视和数字化，以及数字化信号的随后存储。为了测试和/或诊断目的，现场或研发工程师可以将基于软件的测试设备经由至少一个凸块和至少一个BGA焊球274连接至测试接口电路270，并从存储器核芯250读出所有期望的数字化模拟电压。测试设备可以随后分析数据以帮助工程师纠错和/或优化IC 200。备选地，或者除此之外，如果希望纠错和/或优化IC200，则现场或研发工程师可以将测试设备连接至模拟ATP 238以直接地监视模拟信号。
图2B示出了根据本公开另一方面的另一示例性IC 202的框图。IC 202是IC 200的变形并包括如由相同参考数字所指示的许多类似元件。如前所述，因为可以由外部测试设备经由测试接口电路270监视所有数字化模拟信号，因此可以无需模拟ATP 238。相应地，IC202可以可选地被配置为消除模拟ATP 238。这促进制造更小的IC封装210或者促进将之前旨在设计用于ATP 238的面积用于其他目的。
图2C示出了根据本公开另一方面的又一示例性IC 204的框图。IC 204是IC 202的变形且包括如由相同参考数字所指示的许多类似元件。如前所述，因为可以无需模拟ATP238，因此模拟总线236无需实施作为封装互连。因此，IC 204可以可选地被配置为实施在IC芯片220内的模拟总线236。此外，这可以进一步促使IC封装210更小或者促使之前有意设计用于模拟总线互联236的面积用于其他目的。
图3示出了根据本公开另一方面的另一示例性片上模拟信号监视电路300的示意图。监视电路300可以是之前所述的监视电路240的示例性实施方式。监视电路300包括具有传输门PG1至PG7的开关网络310以及ADC 320。控制信号Sel<1>至Sel<7>分别设置传输门PG1至PG7的状态(导通或关断)。控制信号Sel<1>至Sel<7>可以由控制器260生成作为开关控制信号SW_CNTL。
在该示例中，存在三个(3)可用的参考信号VBG、IE和IP。带隙参考信号VBG被施加至传输门PG1的输入端。控制信号Sel<1>及其互补信号被施加至传输门PG1的栅极和互补栅极。恒定电流参考信号IE被施加至传输门PG2的输入端。控制信号Sel<2>及其互补信号被施加至传输门PG2的栅极和互补栅极。此外，反比电阻器电流IP施加至传输门PG3的输入端。控制信号Sel<3>及其互补信号施加至传输门PG3的栅极和互补栅极。
传输门PG1和PG2包括耦合至传输门PG4的输入端的输出端。控制信号Sel<4>及其互补信号被施加至传输门PG4的栅极和互补栅极。传输门PG3和PG4包括耦合至传输门PG5和PG6的输入端的输出端。控制信号Sel<5>及其互补信号被施加至传输门PG5的栅极和互补栅极。控制信号Sel<6>及其互补信号被施加至传输门PG6的栅极和互补栅极。
传输门PG5包括耦合至ADC 320的输入端的输出端。传输门PG6包括耦合至模拟信号总线340以及传输门PG7的输入端的输出端。控制信号Sel<7>及其互补信号被施加至传输门PG7的栅极和互补栅极。传输门PG7包括耦合至ADC 320的输入端的输出端。
待监视的模拟信号VA的源320(例如模拟或混合信号核芯)耦合至模拟信号总线340。此外，可选地，BGA焊球350可以耦合至模拟信号总线340。如以下更详细所述，ADC 320被配置为数字化模拟电压VA以生成数字化信号VD。
在操作中，为了将所选择的内部参考信号(例如VBG、IE或IP)发送至ADC 320用于校准目的，控制信号Sel<5>被设置为逻辑高以导通传输门PG5，并且控制信号Sel<6>和Sel<7>被设置逻辑低以关断传输门PG6和PG7。进一步，对应于所选择参考信号(VBG、IE和IP中的所选项)的控制信号(Sel<1>至Sel<3>中的所选信号)被设置逻辑高以导通对应的传输门(传输门PG1、PG2和PG3中的所选传输门)。进一步，对应于未选择参考信号(VBG,IE,和IP的未选择两个)的控制信号(Sel<1>至Sel<3>的未选择两个)被设置逻辑低以关断对应的传输门(传输门PG1、PG2和PG3的未选择两个)。如果所选择参考信号中的一个参考信号是VBG或IE，则控制信号Sel<4>被设置逻辑高以导通传输门PG4。否则，控制信号Sel<4>可以被设置逻辑低以关断传输门PG4，如果选择的参考信号是IP。
因此，经由所选择传输门(传输门PG1、PG2和PG3的所选择一个)、传输门PG4(如果所选择的参考信号是VBG或IE)以及传输门PG5将所选的参考信号路由至ADC 320。关断传输门PG6和PG7以防止所选择的参考信号泄漏出至模拟总线340并防止驻留在模拟总线中任何信号或噪声影响将所选择参考信号路由至ADC 320。
为了将模拟信号VA发送至ADC 320以用于数字化，控制信号Sel<7>被设置逻辑高以导通传输门PG7，并且剩余的控制信号Sel<1>至Sel<6>可以被设置逻辑低以分别关断传输门PG1至PG6。因此，经由传输门PG7将模拟信号VA路由至ADC 320，并且关断其他传输门PG1至PG7以防止当将其路由至ADC 320时模拟信号VA的泄漏和干扰。
为了将所选择的参考(VBG、IE和IP中的所选项)发送至BGA焊球350，对应于所选择参考信号的控制信号(SEL<1>至SEL<3>中的所选信号)被设置逻辑高，以导通对应的传输门(传输门PG1、PG2和PG3的所选择一个)。如果所选择的参考信号之一是VBG或IE，则控制信号Sel<4>被设置逻辑高，以导通传输门PG4。否则，控制信号Sel<4>可以被设置逻辑低，以关断传输门PG4，如果所选择的参考信号是IP。控制信号Sel<6>被设置逻辑高，以导通传输门PG6。控制信号Sel<5>和Sel<6>可以被设置逻辑低，以关断传输门PG5和PG7。
因此，经由所选择的传输门(传输门PG1、PG2和PG3中的所选传输门)、传输门PG4(如果所选择的参考信号是VBG或IE)以及传输门PG6，将所选择的参考信号发送至BGA焊球350。关断传输门PG5和PG7以防止当将其被路由至BGA焊球350时所选参考信号的泄漏和干扰。
为了从模拟总线340断开监视电路300，控制信号Sel<6>和Sel<7>被设置逻辑低，以关断传输门PG6和PG7。
图4示出了根据本公开另一方面的监视模拟信号的示例性方法400的流程图。方法400包括在IC芯片的第一核芯内生成模拟信号(方框402)。用于生成模拟信号的装置的示例包括在IC芯片220的模拟或混合信号核芯234-1至234-L中的任意一个核芯内的任何电路装置。
方法400进一步包括在IC芯片的第二核芯内生成参考信号(方框404)。用于在IC芯片的第二核芯内生成参考信号的装置的示例包括参考生成器242，其在IC芯片220的参考生成核芯内生成参考信号VBG,IP,和IE中的任意一个参考信号。
方法400也包括基于模拟信号和参考信号在IC芯片内生成数字信号(框406)。用于基于模拟信号和参考信号而在IC芯片内生成数字信号的装置的示例包括模数转换器(ADC)246。
提供本公开的之前说明以使得本领域任何技术人员制造或使用本公开。对于本公开的各种修改对于本领域技术人员是显而易见的，并且在此所限定的一般性原理可以适用于其他变形例而并未脱离本公开的精神或范围。因此，本公开并非意在限定于在此所述的示例，而是符合与在此所公开的原理和创新性特征一致的最宽范围。

Claims (30)

1.一种设备，包括：
集成电路(IC)芯片，包括：
第一核芯，被配置为生成一个或多个模拟信号的第一集合；
参考生成器，被配置为生成一个或多个参考信号的集合；
模数转换器(ADC)，被配置为基于所述一个或多个模拟信号的第一集合中的所选模拟信号生成数字信号；以及
开关网络，被配置为：
选择性地将所述一个或多个参考信号的集合中的所选参考信号路由至所述ADC以用于校准所述ADC；以及
选择性地将所述一个或多个模拟信号的第一集合中的所选模拟信号路由至所述ADC以用于生成所述数字信号。
2.根据权利要求1所述的设备，其中，所述参考生成器、所述开关网络、以及所述ADC被实施在所述IC芯片的第二核芯中。
3.根据权利要求1所述的设备，其中，所述一个或多个参考信号的集合中的至少一个参考信号被施加至所述第一核芯。
4.根据权利要求1所述的设备，其中，所述IC芯片进一步包括被配置为存储所述数字信号的存储器核芯。
5.根据权利要求4所述的设备，进一步包括，耦合至所述ADC和所述存储器核芯的测试接口电路。
6.根据权利要求5所述的设备，其中，所述测试接口电路被实施在所述IC芯片中。
7.根据权利要求5所述的设备，进一步包括IC封装，其中所述IC芯片被封在所述IC封装内。
8.根据权利要求7所述的设备，其中，所述IC封装进一步包括耦合至所述测试接口电路的至少一个球栅阵列(BGA)焊球，其中所述至少一个BGA焊球被配置为耦合至测试设备以用于输出用于分析目的的所述数字信号。
9.根据权利要求1所述的设备，进一步包括控制器，所述控制器被配置为生成控制信号，所述控制信号用于控制所述开关网络以将所述一个或多个参考信号中的所选参考信号路由至所述ADC并且将所述一个或多个模拟信号中的所选模拟信号路由至所述ADC。
10.根据权利要求1所述的设备，其中，所述IC芯片进一步包括第二核芯，所述第二核芯被配置为生成一个或多个模拟信号的第二集合；并且所述设备进一步包括模拟总线，所述模拟总线耦合至所述第一核芯和所述第二核芯并且耦合至所述开关网络，其中所述模拟总线和所述开关网络被配置为将所述一个或多个模拟信号的第一集合或者所述一个或多个模拟信号的第二集合中的所选模拟信号路由至所述ADC。
11.根据权利要求10所述的设备，其中，所述模拟总线被实施在所述IC芯片内。
12.根据权利要求11所述的设备，进一步包括IC封装，其中所述IC芯片被封在所述IC封装内。
13.根据权利要求12所述的设备，其中，所述IC封装进一步包括耦合至所述模拟总线的至少一个球栅阵列(BGA)焊球。
14.根据权利要求13所述的设备，其中，所述至少一个BGA焊球被配置为耦合至测试设备，以用于输出用于分析目的的、来自所述一个或多个模拟信号的第一集合或者所述一个或多个模拟信号的第二集合中的所选模拟信号。
15.根据权利要求13所述的设备，其中，所述至少一个BGA焊球被配置为耦合至外部参考信号的源，其中所述模拟总线和所述开关网络被配置为将所述外部参考信号路由至所述ADC以用于校准所述ADC。
16.根据权利要求12所述的设备，其中，所述模拟总线被实施为所述IC封装的互连。
17.一种方法，包括：
在集成电路(IC)芯片的第一核芯内生成模拟信号；
在所述IC芯片的第二核芯内生成参考信号；以及
基于所述模拟信号和所述参考信号，在所述IC芯片内生成数字信号。
18.根据权利要求17所述方法，其中，生成所述数字信号在所述IC芯片的所述第二核芯内发生。
19.根据权利要求17所述的方法，进一步包括，在所述IC的存储器核芯内存储所述数字信号。
20.根据权利要求19所述的方法，进一步包括将所述数字信号从所述IC的存储器核芯路由至外部测试设备。
21.根据权利要求17所述的方法，进一步包括将所述模拟信号从所述IC的所述第二核芯路由至外部测试设备。
22.根据权利要求17所述的方法，进一步包括：
在所述IC的第三核芯内生成第二模拟信号；
基于所述第二模拟信号以及所述参考信号或另一参考信号，在所述IC芯片内生成第二数字信号；以及
在所述IC内的存储器核芯中存储所述第一数字信号和所述第二数字信号。
23.根据权利要求22所述的方法，进一步包括，将所述第一数字信号和所述第二数字信号从所述IC的存储器核芯路由至外部测试设备。
24.一种设备，包括：
用于在集成电路(IC)芯片的第一核芯内生成模拟信号的装置；
用于在所述IC芯片的第二核芯内生成参考信号的装置；以及
用于基于所述模拟信号和所述参考信号在所述IC芯片内生成数字信号的装置。
25.根据权利要求24所述的设备，其中，所述用于生成数字信号的装置被实施在所述IC芯片的第二核芯内。
26.根据权利要求24所述的设备，进一步包括用于在所述IC内存储所述数字信号的装置。
27.根据权利要求24所述的设备，进一步包括用于将所述数字信号从所述用于存储的装置路由至外部测试设备的装置。
28.根据权利要求17所述的设备，进一步包括用于将所述模拟信号从所述IC的所述第二核芯路由至外部测试设备的装置。
29.根据权利要求24所述的设备，进一步包括：
用于在所述IC的第三核芯内生成第二模拟信号的装置；
用于基于所述第二模拟信号和所述参考信号或另一参考信号在所述IC芯片内生成第二数字信号的装置；以及
用于在所述IC内的存储器核芯中存储所述第一数字信号和所述第二数字信号的装置。
30.根据权利要求29所述的方法，进一步包括，用于将所述第一数字信号和所述第二数字信号从所述IC的存储器核芯路由至外部测试设备的装置。
CN201780052615.0A 2016-08-30 2017-08-09 电子设备和用于监视模拟信号的方法 Active CN109642925B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/251,861 US9729163B1 (en) 2016-08-30 2016-08-30 Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
US15/251,861 2016-08-30
PCT/US2017/046111 WO2018044519A1 (en) 2016-08-30 2017-08-09 Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN109642925A true CN109642925A (zh) 2019-04-16
CN109642925B CN109642925B (zh) 2021-08-31

Family

ID=59411414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780052615.0A Active CN109642925B (zh) 2016-08-30 2017-08-09 电子设备和用于监视模拟信号的方法

Country Status (4)

Country Link
US (1) US9729163B1 (zh)
EP (1) EP3507610A1 (zh)
CN (1) CN109642925B (zh)
WO (1) WO2018044519A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089182B2 (ja) * 2018-11-19 2022-06-22 日本電信電話株式会社 可変基準電圧源

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677581A (en) * 1985-05-30 1987-06-30 Allied Corporation Multichannel, self-calibrating, analog input/output apparatus for generating and measuring DC stimuli
JPH01287483A (ja) * 1988-05-13 1989-11-20 Advantest Corp アナログ−ディジタル混成ｉｃ用試験装置
EP0489394A2 (en) * 1990-12-06 1992-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
CN1366614A (zh) * 2000-02-23 2002-08-28 皇家菲利浦电子有限公司 带测试接口的集成电路
US20030001762A1 (en) * 2001-06-29 2003-01-02 Casper Bryan K. A/D conversion using a variable offset comparator
US20050242836A1 (en) * 2004-04-30 2005-11-03 Xilinx, Inc. System monitor in a programmable logic device
US7046179B1 (en) * 2004-02-13 2006-05-16 National Semiconductor Corporation Apparatus and method for on-chip ADC calibration
CN101088223A (zh) * 2004-12-23 2007-12-12 泰拉丁公司 利用参数测定单元进行转换器测试
CN101102111A (zh) * 2006-07-04 2008-01-09 松下电器产业株式会社 具有a/d转换电路的半导体装置
CN101119116A (zh) * 2006-08-03 2008-02-06 株式会社东芝 集成电路、集成电路自测试方法和包括该集成电路的光盘设备
US20100109675A1 (en) * 2008-10-31 2010-05-06 Wilson Wong Method to digitize analog signals in a system utilizing dynamic analog test multiplexer for diagnostics
CN102062618A (zh) * 2009-10-26 2011-05-18 福禄克公司 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法
CN103424686A (zh) * 2012-05-16 2013-12-04 英飞凌科技股份有限公司 用于测试集成电路的系统和方法
CN103532549A (zh) * 2012-07-05 2014-01-22 瑞萨电子株式会社 半导体器件和故障诊断系统
CN103901336A (zh) * 2014-03-05 2014-07-02 江苏欣锐新能源技术有限公司 一种集成电路芯片内部参考电压的校准方法、装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW356596B (en) * 1996-10-16 1999-04-21 Koninl Philips Electronics Nv Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit
US6408412B1 (en) 1999-09-03 2002-06-18 Advantest Corp. Method and structure for testing embedded analog/mixed-signal cores in system-on-a-chip
TWI233495B (en) 2004-02-11 2005-06-01 Ind Tech Res Inst IC with built-in self-test function and design method thereof
US20070035321A1 (en) * 2005-08-10 2007-02-15 Emanuel Gorodetsky Device and method for testing mixed-signal circuits
US7650248B1 (en) 2006-02-10 2010-01-19 Xilinx, Inc. Integrated circuit for in-system signal monitoring
US8099252B2 (en) 2009-02-11 2012-01-17 Apple Inc. Self-test power management unit
US8981754B1 (en) * 2009-05-10 2015-03-17 Cypress Semiconductor Corporation Programmable reference signal selection
US8659309B2 (en) 2010-01-26 2014-02-25 Scott Lawrence Howe Mixed signal integrated circuit, with built in self test and method
US8884802B2 (en) * 2013-03-15 2014-11-11 Analog Devices Technology System, method and recording medium for analog to digital converter calibration

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677581A (en) * 1985-05-30 1987-06-30 Allied Corporation Multichannel, self-calibrating, analog input/output apparatus for generating and measuring DC stimuli
JPH01287483A (ja) * 1988-05-13 1989-11-20 Advantest Corp アナログ−ディジタル混成ｉｃ用試験装置
EP0489394A2 (en) * 1990-12-06 1992-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
CN1366614A (zh) * 2000-02-23 2002-08-28 皇家菲利浦电子有限公司 带测试接口的集成电路
US20030001762A1 (en) * 2001-06-29 2003-01-02 Casper Bryan K. A/D conversion using a variable offset comparator
US7046179B1 (en) * 2004-02-13 2006-05-16 National Semiconductor Corporation Apparatus and method for on-chip ADC calibration
US20050242836A1 (en) * 2004-04-30 2005-11-03 Xilinx, Inc. System monitor in a programmable logic device
CN101088223A (zh) * 2004-12-23 2007-12-12 泰拉丁公司 利用参数测定单元进行转换器测试
CN101102111A (zh) * 2006-07-04 2008-01-09 松下电器产业株式会社 具有a/d转换电路的半导体装置
CN101119116A (zh) * 2006-08-03 2008-02-06 株式会社东芝 集成电路、集成电路自测试方法和包括该集成电路的光盘设备
US20100109675A1 (en) * 2008-10-31 2010-05-06 Wilson Wong Method to digitize analog signals in a system utilizing dynamic analog test multiplexer for diagnostics
CN102272611A (zh) * 2008-10-31 2011-12-07 阿尔特拉公司 利用动态模拟测试多路复用器对系统中模拟信号数字化以便诊断的方法
CN102062618A (zh) * 2009-10-26 2011-05-18 福禄克公司 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法
CN103424686A (zh) * 2012-05-16 2013-12-04 英飞凌科技股份有限公司 用于测试集成电路的系统和方法
CN103532549A (zh) * 2012-07-05 2014-01-22 瑞萨电子株式会社 半导体器件和故障诊断系统
CN103901336A (zh) * 2014-03-05 2014-07-02 江苏欣锐新能源技术有限公司 一种集成电路芯片内部参考电压的校准方法、装置

Also Published As

Publication number Publication date
US9729163B1 (en) 2017-08-08
CN109642925B (zh) 2021-08-31
WO2018044519A1 (en) 2018-03-08
EP3507610A1 (en) 2019-07-10

Similar Documents

Publication Publication Date Title
JP4056469B2 (ja) Ｆｐｇａ内のシリアライザ／デシリアライザの統合型テスト
CN109901002B (zh) 连接器的引脚连接测试系统及其方法
CN105116317B (zh) 集成电路测试系统与方法
US9852808B2 (en) Memory testing circuit and testing method using same
CN104350472B (zh) 试验系统及服务器
US8788882B2 (en) Customizing code modules of software and programmable hardware for a test instrument
CN104364766B (zh) 测试仪器基于来自测试中系统的信息的定制操作
CN104678240B (zh) 用于在多个电力模式中测试电源的电路
US20140191890A1 (en) Apparatus, systems and methods for for digital testing of adc/dac combination
CN105891754A (zh) 一种用于多核磁共振的多源频谱谱仪控制系统
CN109358993A (zh) 深度神经网络加速器故障的处理方法及装置
CN109642925A (zh) 用于使用经校准的模数转换器的原位模拟信号诊断和纠错的设备和方法
JP2005070040A (ja) 集積回路中の安定化電源を試験するための方法および回路
CN110231559A (zh) 基于flash工艺的fpga芯片参数测试方法及设备
US6499122B1 (en) Adjustable voltage boundary scan adapter for emulation and test
CN103532562B (zh) 用于混合信号接口电路的装置和相关方法
US9945888B2 (en) On-die measurement technique for I/O DC parameters VOL and VOH
US6507183B1 (en) Method and a device for measuring an analog voltage in a non-volatile memory
CN107479411B (zh) 芯片io现场可编程控制的装置及方法
US7376917B1 (en) Client-server semiconductor verification system
Crouch et al. P1687. 1: Accessing Embedded 1687 Instruments using Alternate Device Interfaces other than JTAG
CN115327344A (zh) 应用于ate测试的芯片内部的tc模块和集成芯片
US20140237308A1 (en) Test control using existing ic chip pins
CN112034331B (zh) 一种基于fpga的电路模块测试方法
US11226372B2 (en) Portable chip tester with integrated field programmable gate array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant