JP7089182B2

JP7089182B2 - 可変基準電圧源

Info

Publication number: JP7089182B2
Application number: JP2018216630A
Authority: JP
Inventors: 直志美濃谷; 賢一松永
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2018-11-19
Filing date: 2018-11-19
Publication date: 2022-06-22
Anticipated expiration: 2038-11-19
Also published as: JP2020085533A; WO2020105417A1; US11984903B2; US20220014094A1

Description

本発明は、校正のための測定器を必要としない可変基準電圧源に関する。

既知の電圧を出力する校正用電圧源は、例えば何かを検出するセンサ回路の校正に用いられる。センサ回路の増幅器のオフセットや利得、ＡＤコンバータのオフセットや線形性等の経時変化のため、ディジタル値とセンシング対象の信号の対応関係が変化する。メンテナンス稼働を増やさずに、この変化を抑制するためには、増幅器とＡＤコンバータの校正が必要である、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正では、既知の電圧を増幅器に入力し増幅器やＡＤコンバータの出力との相関関係から校正を行う。

既知の電圧を出力する可変信号源には、例えば、Ｒ－２Ｒラダー回路、抵抗ストリング回路（非特許文献１）、ＰＷＭ回路（非特許文献２）等がある。Ｒ－２Ｒラダー回路は、比較的少ない抵抗素子数で高分解能且つ高精度な可変信号源を構成することができる。抵抗ストリング回路は、低消費電力で単調増加性が高い。ＰＷＭ回路は、ディジタル回路のみで構成されるので性能が安定しているという利点がある。

DACの精度を改善するためのトリミング (1/3) EDN Japan〔平成30年5月22日検索〕、インターネット（URL: http://ednjapn.com/edn/articles/1611/08/news012.html）裏ワザ！ＰＷＭを使って疑似Ｄ/Ａコンバータを実現〔平成30年11月13日検索〕、インターネット（URL: https://service.macnica.co,jp/library/107577）

しかしながら、これらの信号源の精度を高めるためには、信号源の外部に基準となる測定器を用意して調整する必要がある。Ｒ－２Ｒ回路及び抵抗ストリング回路は、外部の測定器を用いて抵抗素子の値を微調整する必要がある。また、ＰＷＭ回路では、出力に表れるリプルノイズを除去するための高次の低域通過フィルタの周波数精度に高い精度が要求されるので、外部の測定器を用いた調整が必要である。

このように従来の信号源を基準として用いるためには、基準信号源の外部に測定器を用意して調整する作業が必須であるという課題がある。

本発明は、この課題に鑑みてなされたものであり、校正のための測定器が不要な可変基準電圧源を提供することを目的とする。

本発明の一態様に係る可変基準電圧源は、外部から設定される設定データに対応した可変基準電圧を生成する可変基準電圧源であって、前記可変基準電圧源内部のオフセットと所定の単位電圧を校正する動作を制御する校正制御部と可変基準電圧を出力する動作を制御する出力制御部を含む制御部と、基準電圧を出力する基準電圧部と、前記校正制御部が制御する場合に前記所定の単位電圧を積算した積算電圧が前記基準電圧と等しくなるまで積算動作を繰り返し、前記出力制御部が制御する場合に前記設定データに対応する可変基準電圧を出力する積算電圧生成部とを備えることを要旨とする。

本発明によれば、外部に校正のための測定器が不要な可変基準電圧源を提供することができる。

本発明の第１実施形態に係る可変基準電圧源の構成例を示す機能ブロック図である。図１に示す積算部の等価回路を示す図である。図１に示す判定器の動作を模式的に示す模式図である。図１に示す判定器による単位電圧と基準電圧の比較を模式的に示す模式図である。図４に示す判定器の動作の他の例を模式的に示す模式図である。図１に示す積算電圧生成部の他の構成例を示す機能ブロック図である。図１に示す積算電圧生成部の他の構成例を示す機能ブロック図である。本発明の第２実施形態に係る可変基準電圧源の構成例を示す機能ブロック図である。図６に示す演算増幅器の等価回路を示す図である。図８に示す判定器の動作を模式的に示す模式図である。図８に示す判定器の他の動作例を模式的に示す模式図である。図８に示す積算電圧生成部の他の構成例を示す機能ブロック図である。

以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。

〔第１実施形態〕
図１は、本発明の第１実施形態に係る可変基準電圧源の機能構成例を示す機能ブロック図である。図１に示す可変基準電圧源１００は、外部から設定される設定データに対応した可変基準電圧を生成し出力１に出力する。可変基準電圧源１００は、基準電圧部１０、制御部２０、及び積算電圧生成部３０を備える。基準電圧部１０は、基準電圧Vrefを出力する。

可変基準電圧源１００の内部の積算電圧生成部３０にはオフセットと所定の単位電圧が含まれドリフトにより経時変化するため、精度を保つには後述すつようにオフセットと単位電圧を校正する必要がある。制御部２０は、積算電圧生成部３０のオフセットと所定の単位電圧の校正値を含む校正データを取得する動作を制御する校正制御部２１と、校正データに基づいて外部から設定される設定データに対応する可変基準電圧を生成する動作を制御する出力制御部２２を備える。

積算電圧生成部３０は、校正制御部２１０が制御する場合に所定の単位電圧を積算した積算電圧が基準電圧Vrefと等しくなるまで積算動作を繰り返し、出力制御部２２が制御する場合に設定データに対応する可変基準電圧を出力する。

積算電圧生成部３０は、単位電圧の大きさを基準電圧Vrefと同じ電圧又は基準電圧Vrefよりも小さい中間電位に変化させる第４スイッチ（以降、SW4）と、単位電圧の極性を決定する第２クロス・バースイッチ３３と、単位電圧を積算した積算電圧を生成する積算部３４と、基準電圧Vrefと積算電圧のどちらが大きいか判定する判定器３２と、判定器３２の一方の入力に基準電圧Vrefを入力し他方の入力に積算電圧を入力する場合と、判定器３２の一方の入力に積算電圧を入力し他方の入力に基準電圧Vrefを入力する場合とで接続を切替える第１クロス・バースイッチ３１とを備える。

積算部３４は、演算増幅器３４０と、単位電圧で充電される第１コンデンサ（以降、C1）と、単位電圧を積算した積算電圧を保持する第２コンデンサ（以降、C2）と、演算増幅器３４０の正の入力の電圧を切替える第１スイッチ（以降、SW1）と、演算増幅器３４０の負に入力にC1の一方の端子を接続する場合に、C1の他方の端子を接地電位に接続させるC2と、C2両端を短絡させる第３スイッチ（以降、SW3）とを備える。

単位電圧を積算する積算動作について説明する。積算は電荷蓄積と電荷転送の動作の繰り返しにより実施される。はじめに１回の積算動作で積算される電荷および電圧を算出する。図２において波線で囲んだ部分は演算増幅器３４０の等価回路である。本等価回路では、演算増幅器３４０の負の入力に接続された寄生容量Cpを考慮している。Cpは、容量C2の演算増幅器３４０の負の入力に接続された電極とグランド間の寄生容量や、配線等を含む演算増幅器３４０の負の入力とグランド間の寄生容量等で構成されることが考えられる。演算増幅器３４０の正の入力や判定器３２の入力、第１クロス・バースイッチ３１にも寄生容量が存在するが、積算動作の電荷保存則の方程式に影響するのがCpのため、本説明ではCpのみを考慮している。

積算動作時には、図１でのSW3は開放となる。また、予め積算部３４のバイアス電圧がＳＷ１によりグランド、V1またはVrefに設定され、積算単位電圧の極性が第２クロス・バースイッチ３３により設定される。以下では積算部３４のバイアス電圧をグランドとし、第２クロス・バースイッチ３３のs21とs24、s22とs23を接続した場合で説明する。

電荷蓄積時では図１のSW2のa2とb2が接続され、電荷転送時ではSW2のa2とc2が接続される。この接続を基に電荷蓄積時と電荷転送時の積算部３４の等価回路を図２に示す。図２の等価回路においては、C1に蓄積される電荷の符号はグランド側をマイナス（－）その反対側をプラス（＋）と仮定している。C2においては演算増幅器３４０の出力に接続された側をプラス（＋）、入力に接続された側をマイナス（－）と仮定している。Cpにおいては演算増幅器３４０の負の入力側をプラス（＋）としている。例えばC2において演算増幅器３４０の出力が正であればC2に蓄積された電荷の符号は正となり、演算増幅器３４０の出力が負であればC2に蓄積された電荷の符号は負となる。

電荷蓄積時には以下の方程式が成立する。

ここで、Q1,0とQ2,0、Qp,0はそれぞれ容量C1、C2、Cpに蓄積される電荷である。Vofopは演算増幅器３４０の入力に存在するオフセット電圧を表す。Vop,0は演算増幅器３４０の出力電圧であり積算動作を実施する前の初期値である。Viは演算増幅器３４０の内部の正負入力間電位差であり出力電圧Vop,0とVop,0=A Viの関係がある（Ａは演算増幅器３４０の利得を表す）。Vop,0=A Viの関係式より式（２）、（３）は以下の式で表される。

電荷転送時において、SW2の抵抗と容量C1、C2、Cpにより生じる過渡現象が十分収束した時では、容量C1、C2、Cpに蓄積されている電荷Q1,1とQ2,1、Qp,1は以下の式で表される。

SW2を電荷転送時の接続とした直後の容量C1、C2、Cpに蓄積されている電荷は式（１）、式（４）、式（５）で表される電荷量であり、電荷転送時の接続とした後十分時間が経過した時にはC1、C2、Cpに蓄積されている電荷は式（６）、式（７）、式（８）で表される電荷量となる。図２（ｂ）の回路の節点B1では電源やグランドに電荷が抜けるパスが無いため電荷保存則が成り立ち以下の式が成立する。

式（９）に、式（１）、式（４）、式（５）、式（６）、式（７）、式（８）を代入するとVop,0とVop,1の関係式が導出でき以下のようになる。

Vop_,0とVop_,1の関係式を以下の等比級数の形式で定義する。

式（１０）と式（１１）の対比により、B1は以下の式で表される。

また、(B1-1)B0=-ηB0は以下の式で表される。

電荷蓄積と電荷転送の動作をk回繰返した時の演算増幅器３４０の出力Vop,kは以下の式で表される。

C1<<(A+1)C2となるように容量C1、C2と演算増幅器３４０の利得Aを設計すれば、η<<1となる。この場合ではマクローリン展開により式（１５）をηの一次の項まで展開すれば以下の式が得られる。

積算動作をはじめて実行する前に図１のRST信号によりSW3を少なくとも１回短絡と開放することによりC2に蓄積されている電荷は0となるため、初期値Vop,0は式（４）より以下の式で表される。

式（１７）を式（１６）に代入することにより以下の式を得る。

式（１８）より演算増幅器３４０の出力は積算回数kに比例しているが、kの比例係数である積算単位電圧は不明なパラメータである演算増幅器３４０のオフセット電圧の影響を受けることが分かる。また、C1やC2も製造バラツキと温度等で設計値からずれるため、積算単位電圧はこの影響も受けて設計値から精度良く予測することは難しい。

上述のように積算単位電圧は設計値から精度良く予測することが難しいため、校正用の信号を出力する前に演算増幅器３４０のオフセットと積算単位電圧の校正が必要である。本可変基準電圧源１００では、この校正を校正状態で実行する。校正においては、判定器３２を用いて演算増幅器３４０の出力がVrefより小さい最大の積算回数を求める。このとき判定器３２にもオフセット電圧がある可能性があるため、判定器３２のオフセット電圧の計測も必要である。

校正状態においては、オフセット極性判定処理部２１０、オフセット計測処理部２１１、中間電位計測処理部２１２、積算単位計測処理部２１３の順に処理を実行して演算増幅器３４０のオフセット電圧と積算単位電圧を校正する。以降、各処理部が実行する処理を、例えばオフセット極性判定処理と称する。

オフセット極性判定処理では、制御部２１から出力する動作制御信号により、SW3を接続状態にして、SW2のa2とb2を接続し、SW1のa1とc1を接続する。また、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続し、判定器３２の正の入力に演算増幅器３４０の出力を接続して負の入力にＶｒｅｆを接続する。

演算増幅器３４０を利得Aとすると、この状態で演算増幅器３４０の出力は{A/(A+1)}(Vref + Vofop)となる。判定器３２のオフセット電圧をVofcとすると、正の入力電圧は等価的に{A/(A+1)}(Vref + Vofop) + Vofcとなる。このため負の入力電圧であるVrefと比較して{A/(A+1)}(Vref + Vofop) + Vofcが小さい場合には判定器３２からは判定信号が出力されない。判定信号が出力されないことを制御部２０で確認した場合では、制御部２０から出力する動作制御信号により第２クロス・バースイッチ３３のs21とs24およびs22とs23を接続する。

オフセット計測処理では、SW3の接続を開放にしてSW4のa4とc4を接続した後、C2への電荷の転送により積算を行う電荷転送ステップと、C1への電荷の蓄積と演算増幅器３４０の出力と基準電圧Vrefの判定器３２での比較を行う電荷蓄積・比較ステップとを、演算増幅器３４０の出力と基準電圧Vrefが等しくなるまで繰返し実施して、演算増幅器３４０と判定器３２のオフセット電圧の和に相当する積算回数を求める。

制御部２０の動作制御信号により、オフセット計測処理の電荷転送ステップでは、SW1のa1とb1を接続した演算増幅器３４０の正の入力をグランドにした状態で、SW2のa2とc2を接続する。オフセット計測処理の電荷蓄積・比較ステップではC1に電荷を蓄積するためにSW2のa2とb2を接続した後、SW1のa1とc1を接続して演算増幅器３４０の正の入力を基準電圧Vrefにして判定器３２の出力を確認する。この後、SW1のa1とb1を接続する。

初回の電荷転送ステップ前の演算増幅器３４０の出力をVop,0とするとC2、Cpに蓄積されている電荷Q2,0、Qp,0は式（４）、式（５）で表される。C1に蓄積されていている電荷は以下の式で表される。

また、電荷転送ステップ後の演算増幅器３４０の出力をVopa,1とすると、C1、C2、Cpに蓄積されている電荷Q1a,1、Q2a,1、Qpa,1は式（６）、式（７）、式（８）において、Vop,1、Q1,1、Q2a1、Qp,1をそれぞれVopa,1、Q1a,1、Q2a,1、Qpa,1に置き換えた式となる。

電荷転送ステップ前後で演算増幅器３４０の負の入力に接続されたC1、C2、Cpに蓄積された電荷は式（９）での説明と同様に保存される。式（１０）の展開とは式（１）と式（１９）が異なるため、Vopa,1とVop,0の関係式は以下のようになる。

電荷蓄積・比較ステップでSW1のa1とc1を接続した時の演算増幅器３４０の出力をVopb,1とすると、Vrefが演算増幅器３４０の基準となっているためC2、Cpに蓄積されている電荷Q2b,1、Qpb,1は以下の式で表される。

電荷蓄積・比較ステップ前後で演算増幅器３４０の負の入力に接続されたC2、Cp2の電荷は保存されるため以下の式が成立する。

式（２４）に式（２２）、式（２３）と式（７）、式（８）のVop,1、Q2,1、Qp,1をVopa,1、Q2a,1、Qpa,1に置き換えた式を代入すると以下の式を得る。

次の2回目の電荷転送ステップ前にSW1のa1とb1を接続した時の演算増幅器３４０の出力をVop,kとすると、グランドが演算増幅器３４０の基準となっているためC2、Cpに蓄積されている電荷Q2,1、Qp,1は以下の式で表される。

SW1の接続を変える前後で演算増幅器３４０の負の入力に接続されたC2の電荷は保存されるため以下の式が成立する。

式（２６）に式（２０）、式（２１）、式（２４）、式（２５）を代入すると以下の式を得る。

式（２９）は式（１０）の第１項の(Vref+Vofop)が(Vref+Vofop-V1)となる個所が異なるため、電荷転送ステップと電荷蓄積・比較ステップをk回繰り返した時の演算増幅器３４０の出力Vop,kは以下の式で表される。

電荷蓄積・比較ステップでの演算増幅器３４０の出力Vopb,kは,式（２５）、式（１８）を用い以下の式となる。

判定器３２においては、電荷蓄積・比較ステップで判定器の正の入力電圧のVopb,kに判定器３２のオフセット電圧Vofcを加算した電圧Vopb,k + Vofcが負の入力電圧Vrefより大きくなった時に判定信号を出力し制御部２０で検知される。

図３に判定器３２の正の入力電圧のVopb,kに判定器のオフセット電圧Vofcを加算した電圧Vopb,k + Vofc、負の入力電圧Vrefと積算回数kの関係を示す。積算回数が増加するとともにVopb,k + Vofcは増加しVrefに近づいていき、はじめて判定信号の出力を検知した回数をko+1とするとkoをオフセット積算回数と定義する。

オフセット積算回数koは以下の方程式が成立する。

式（３２）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δkoは0以上1未満の実数であり、VGδkoがVrefと積算回数koのときの演算増幅器３４０の出力と判定器３２のオフセット電圧との差を表す。

中間電位計測処理では、SW3の接続を一旦短絡した後で開放にしてC2に蓄積されている電荷をリセットし、SW4のa4とc4を接続した状態で電荷転送ステップと電荷蓄積・比較ステップとを繰返し実施して、積算部３４の基準をV1とした時とグランドにした時の判定信号が出力される積算回数を求める。

中間電位計測処理の電荷転送ステップはオフセット計測処理の電荷転送ステップと同じ動作のため詳細な説明を割愛するが、1回目の電荷転送ステップ後の演算増幅器３４０の出力電圧Vopa,1は式（２１）と同じである。

中間電位計測処理の電荷蓄積・比較ステップではC1に電荷を蓄積するためにSW2のa2とb2を接続した後、SW1のa1とd1を接続して積算部３４のバイアス電圧をV1として判定器３２での比較を実行し、SW1のa1とb1を接続して積算部３４のバイアス電圧をグランドとして判定器３２での比較を実行する。積算部３４のバイアス電圧をV1とした時の演算増幅器３４０の出力をVopb,1とすると、C2、Cpに蓄積されている電荷Q2b,1、Cpb,1は以下の式で表される。

演算増幅器３４０の負の入力に接続されたC2、Cpの電荷が保存される条件を使用して、以下のVopa,1とVopb,1の関係式が得られる。

積算部３４のバイアス電圧をグランドとした時の演算増幅器３４０の出力をVop,1とすると、C2、Cpに蓄積されている電荷Q2,1、Qp,1は以下の式で表される。

演算増幅器３４０の負の入力に接続されたC2、Cpの電荷が保存される条件を使用して、以下のVopb,1とVop,1の関係式が得られる。

式（４２）は式（２９）と同じであるため、k回電荷転送ステップと電荷蓄積・比較ステップとを繰返し実施した時の演算増幅器３４０の出力Vop,kは式（３０）と同じになる。積算部３４のバイアス電圧をV1とした時の演算増幅器３４０の出力Vopb,kは以下の式で表される。

積算部３４のバイアス電圧をV1およびグランドにした時に、はじめて判定器３２で判定信号が出力される積算回数をkc1+1およびkc2+1とし、kc1を中間電位積算回数１、kc2を中間電位積算回数２と定義する。

中間電位積算回数１と中間電位積算回数２には以下の方程式が成立する。

δkc1は0以上1未満の実数であり、VGδkc1がVrefと積算部３４のバイアス電圧をV1にして積算回数kc1のときの演算増幅器３４０の出力および判定器３２のオフセット電圧の和との差を表す。また、δkc2は0以上1未満の実数であり、VGδkc2がVrefと積算部３４のバイアス電圧をグランドにして積算回数kc2のときの演算増幅器３４０の出力および判定器３２のオフセット電圧の和との差を表す。

積算単位計測処理では、SW3の接続を一旦短絡した後で開放にしてC2に蓄積されている電荷をリセットし、電荷転送ステップと電荷蓄積・比較ステップとを繰返し実施して、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態で判定信号が出力される積算回数と、第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で判定信号が出力される積算回数とを求める。

積算単位計測処理の電荷転送ステップはオフセット計測処理の電荷転送ステップと同じ動作のため詳細な説明を割愛するが、1回目の電荷転送ステップ後の演算増幅器の出力電圧Vopa,1は式（１０）のVop,1をVopa,1に置き換えた式となる。

積算単位計測処理の電荷蓄積・比較ステップではC1に電荷を蓄積するためにSW2のa2とb2を接続した後、SW1のa1とb1を接続させたままで判定器３２での比較を実行する。この場合では、1回目の電荷蓄積・比較ステップでの演算増幅器３４０の出力をVopb,1とすると、C2、Cpに蓄積されている電荷Q2b,1、Cpb,1は以下の式で表される。

オフセット計測処理の場合の式（２０）での説明と同様に演算増幅器３４０の負の入力に接続されたC2、Cpの電荷が保存される条件を使用して、以下のVopa,1とVopb,1の関係式が得られる。

オフセット計測処理ではSW1はa1とb1が接続されたままであるため次の2回目の電荷転送ステップ前の演算増幅器３４０の出力Vop,1はVopb,1に等しい。式（４８）よりVop,1はVopa,1にも等しいため、Vop,1の漸化式は式（１０）と同じとなる。このため、Vop,kは式（１８）で表され、オフセット計測処理での比較時の演算増幅器３４０の出力Vopb,kは以下の式で表される。

第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では、判定器３２の正の入力には演算増幅器３４０の出力が接続され、負の入力にはVrefが接続される。

第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態での判定器３２の正の入力電圧のVopb,kに判定器３２のオフセット電圧Vofcを加算した電圧Vopb,k + Vofc、負の入力電圧Vrefと積算回数kの関係を図４に示す。積算回数が増加するとともにVopb,k + Vofcは増加しVrefに近づいていき、はじめて判定信号の検知した回数をki+1とするとkiを第１の積算回数と定義する。第１の積算回数ki1は以下の方程式が成立する。

式（５０）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δki1は0以上1未満の実数であり、VGδki1がVrefと積算回数ki1のときの演算増幅器３４０の出力と判定器のオフセット電圧との差を表す。

第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態では、判定器３２の正の入力にはVrefが接続され、負の入力には演算増幅器３４０の出力が接続される。この場合の積算回数が少ない時では判定器３２から判定信号が出力されており、判定器３２の負の入力の演算増幅器３４０の出力が等価的な判定器３２の正の入力のVref+Vofcより大きくなったら判定信号の出力が停止される。電荷転送ステップと電荷蓄積・比較ステップを繰返して、第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で、はじめて判定信号を検知しなくなった回数をki2+1とするとki2を第２の積算回数と定義する。第２の積算回数ki2は以下の方程式が成立する。

式（５１）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δki2は0以上1未満の実数である。

式展開を簡単にするため、Ko=ko+δko、Kc1=kc1+δkc1、Kc2=kc2+δkc2、Ki1=ki1+δki1、Ki2=ki2+δki2とする。式（４５）と式（５０）の差をとると以下の式を得る。

式（３２）と式（５０）の差をとると以下の式を得る。

式（３４）と式（３３）の比をとり式（５３）を代入すると以下の式を得る。

式（４４）と式（５０）の差をとり式（５２）、式（５４）、式（５５）を代入すると以下の式を得る。

式（５０）と式（５１）の差をとり、式（５６）を代入すると以下の式を得る。

通常Vref>Vofopbであるため式（５７）の右辺は正である。

式（５６）と式（５７）においてko、kc1、kc2、ki1、ki2はオフセット計測処理、中間電位計測処理、積算単位計測処理で得られる値であるが、δko、δkc1、δkc2、δki1、δki2は式（３２）、式（４４）、式（４５）、式（５０）、式（５１）の方程式を成立させるために定義した0以上1未満の未知のパラメータである。以下で未知のパラメータδko、δkc1、δkc2、δki1、δki2を除去したVGとVofopbの校正値の決定法について説明する。

式（５６）においてδko、δkc1、δki1について偏微分すると以下の式を得る。

上式では以下の条件から不等号を導出した。

（１）積算単位電圧がVG2での積算回数がKc2で、積算単位電圧がVGでの積算回数がKi1であり、VG>VG2であるためKc2>Ki1
（２）積算の範囲Vref-(Vofopb+Vofc)での積算回数がKc2で、積算の範囲が-(Vofopb+Vofc)での積算回数がKoであるためKc2>Ko
（３）積算の範囲Vref-V1-(Vofopb+Vofc)での積算回数がKc1であるため、Kc2>Kc1
Vofopbはδko、δki1に対しては単調増加であり、δkc1に対しては単調減少である。

式（５６）においてδkc2について偏微分すると以下の式を得る。

式（６１）が負である場合には、Vofopbはδkc2に対して単調減少であるため、Vofopbの範囲は以下の式で表される。

Vofopbの校正値を式（６２）の範囲の中央値である式（６３）で表されるVofopcに設定すれば式（６４）で表されるΔVofopb未満の精度でVofopbの校正値を導出できる。

式（６１）が正である場合には、Vofopbはδkc2に対して単調増加であるため、Vofopbの範囲は以下の式で表される。

Vofopbの校正値を式（６５）の範囲の中央値である式（６６）で表されるVofopcに設定すれば式（６７）で表されるΔVofopb未満の精度でVofopbの校正値を導出できる。

式（６４）において分子は積算回数の３乗に比例し分母は積算回数の４乗に比例するため、積算回数が大きいほうがΔVofopbは小さくなり高精度になる。また、式（６７）において分子は積算回数の１乗に比例し分母は積算回数の２乗に比例するため、積算回数が大きいほうがΔVofopbは小さくなり高精度になる。従ってVofopbの校正値を高精度に導出するためには積算回数を大きくする、すなわち積算単位電圧を小さくすればよい。

上記のように決定すれば、Vofopbの校正値が所定の精度をもって既知のVrefと測定で得られるオフセット積算回数、中間電位積算回数１、中間電位積算回数２、第１の積算回数、第２の積算回数で表される。

式（５７）において、δko、δkc1、δki1、δki2について偏微分すると以下の式を得る。

式（７０）と式（７１）においては式（５７）の右辺が正であることを使用して不等号を導出した。

ＶＧはδkc1に対しては単調増加であり、δko、δki1、δki2に対しては単調減少である。

式（５７）をδkc2について偏微分すると、式（６１）と同様の展開により以下の式を得る。

式（６１）が負である場合と対応をとると、式（７２）の右辺は正となるためVGはδkc2に対して単調増加となり、VGの範囲は以下の式で表される。

VGの校正値を式（７３）の範囲の中央値である式（７４）で表されるVGcに設定すれば式（７５）で表されるΔVG未満の精度でVGの校正値を導出できる。

式（６１）が正である場合と対応をとると、式（７２）の右辺は負となるためVGはδkc2に対して単調減少となり、VGの範囲は以下の式で表される。

VGの校正値を式（７６）の範囲の中央値である式（７７）で表されるVGcに設定すれば式（７８）で表されるΔVG未満の精度でVGの校正値を導出できる。

式（７５）において分子は積算回数の４乗に比例し分母は積算回数の６乗に比例するため、積算回数が大きいほうがΔVＧは小さくなり高精度になる。また、式（７８）において分子は積算回数の２乗に比例し分母は積算回数の４乗に比例するため、積算回数が大きいほうがΔVＧは小さくなり高精度になる。従ってVＧの校正値を高精度に導出するためには積算回数を大きくする、すなわち積算単位電圧を小さくすればよい。

以上により、本実施形態では、校正状態において、センサ回路設置後でもセンサノードの外部に校正用の基準となる測定器が不要で、演算増幅器３４０のオフセット電圧と積算単位電圧の校正値を所定の精度で導出できる。

以上の処理を完了したら、制御部２０は演算増幅器３４０のオフセット電圧と積算単位電圧の校正値を校正データとして外部に出力する。

センサ回路を校正する時では、校正用可変信号源を出力状態にして、積算回数kを含む設定データにより設定された電圧を出力する。出力状態では、設定データを制御部２０で取得後に、SW3を閉じることによりC2に蓄積された電荷を初期化する。次に、SW3を開放にして、電荷転送ステップと電荷蓄積・比較ステップを積算回数k回繰り返し実行する。積算回数分の電荷転送ステップと電荷蓄積・比較ステップが完了したら、制御部２０は完了を表す校正データを出力する。

このとき可変基準電圧源１００から出力される電圧は、校正状態で導出した積算単位電圧VGとVofopbの校正値を用いて式(１８)、式（３３）、式（３５）から導出できるため、既知の電圧と扱える。したがって、可変基準電圧源１００から出力される既知の電圧をセンサ回路の増幅器やＡＤコンバータに入力し、その出力との相関関係から、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正が可能である。

センサ回路設置後でもセンサノードの外部に校正用の基準となる測定器が不要で、本実施形態の可変基準電圧源１００の校正状態によりオフセットと積算単位電圧の校正値を所定の精度で求めることができるため、経時変化によりオフセットや積算単位電圧が変化してもセンサ回路の校正が可能となる。

上述の説明では、オフセット極性判定処理において判定器３２の負の入力電圧であるVrefと比較してVref + Vofop + Vofcが小さい場合で説明したが、Vrefと比較してVref + Vofop + Vofcが大きい場合では判定器３２からは判定信号が出力される。判定信号が出力されたことを制御部２０で確認した場合では、制御部２０から出力する動作制御信号により第２クロス・バースイッチ３３のs21とs23およびs22とs24を接続する。

第２クロス・バースイッチ３３のs21とs23およびs22とs24を接続した状態でオフセット計測処理を実施すると、電荷蓄積・比較ステップでC1に蓄積される電荷Q1,0は以下の式で表される。

このため、Vopa,1とVop,0の関係式は以下のようになる。

Vopb,1、Vop,1、Vopa,1の関係式は変わらないため、Vop,1とVop,0の関係式は以下のようになる。

式（８１）は式（１０）の第１項の(Vref+Vofop)が(-Vref+Vofop+V1)となる個所が異なるため、電荷転送ステップと電荷蓄積・比較ステップをk回繰り返した時の演算増幅器３４０の出力Vop,kは以下の式で表される。

電荷蓄積・比較ステップでの演算増幅器３４０の出力Vopb,kは以下の式となる。

判定器３２においては、電荷蓄積・比較ステップで判定器３２の正の入力電圧のVopb,kに判定器３２のオフセット電圧Vofcを加算した電圧Vopb,k + Vofcが負の入力電圧Vrefより大きくなった時に判定信号を出力し制御部２０で検知される。

図５に判定器３２の正の入力電圧のVopb,kに判定器３２のオフセット電圧Vofcを加算した電圧Vopb,k + Vofc、負の入力電圧Vrefと積算回数kの関係を示す。積算回数が増加するとともにVopb,k + Vofcは減少しVrefに近づいていき、はじめて判定信号の停止を検知した回数をko+1とするとkoをオフセット積算回数と定義する。

オフセット積算回数koは以下の方程式が成立する。

中間電位計測処理、積算単位計測処理は、前述の第２クロス・バースイッチ３３のs21とs24およびs22とs23を接続した場合と同じなため説明を割愛する。

式（８４）と式（５０）の差をとると以下の式を得る。

式（８５）と式（３３）の比をとることにより以下の式を得る。

式（４４）と式（５０）の差をとり式（５２）、式（８６）、式（５５）、式（８７）を代入すると以下の式を得る。

式（５０）と式（５１）の差をとるとことで得られる以下の式に式（８８）を代入すれば、校正状態で得られるKo、Kc1、Kc2、Ki1、Ki2で表記されるVGが得られる。

式（８８）をδko、δkc1、δki1について偏微分すると以下の式を得る。

なお、式（９２）を得る際には以下の式を使用した。

式（９０）、式（９１）、式（９２）より、Vofopbはδki1に対しては単調増加であり、δkc1およびδkoに対しては単調減少である。

式（８９）をδkc2について偏微分すると以下の式を得る。

式（９３）が正の場合では、Vofopbはδkc2に対して単調増加であるため、Vofopbの範囲は以下の式で表される。

Vofopbの校正値を式（９４）の範囲の中央値である式（９５）で表されるVofopcに設定すれば式（９６）で表されるΔVofopb未満の精度でVofopbの校正値を導出できる。

式（９３）が負の場合では、Vofopbはδkc2に対して単調減少であるため、Vofopbの範囲は以下の式で表される。

Vofopbの校正値を式（９７）の範囲の中央値である式（９８）で表されるVofopcに設定すれば式（９９）で表されるΔVofopb未満の精度でVofopbの校正値を導出できる。

式（８９）をδko、δkc1、δki1、δki2について偏微分すると以下の式を得る。

式（１０２）右辺第１項はVref>Vofopbのため負となり、右辺第２項に関しては式（９２）からVofopbのδki1に対する偏微分が負となるため右辺第２項も負となる。従って式（１０２）の不等号が成立する。式（１０３）に関しては、Vref>Vofopbのため負となる
式（８９）をδkc2について偏微分すると、以下の式を得る。

式（９３）が正の場合に対応した式（１０４）が負の時には、VGはδkc2に対して単調減少であるため、VGの範囲は以下の式で表される。

VGの校正値を式（１０５）の範囲の中央値である式（１０６）で表されるVGcに設定すれば式（１０７）で表されるΔVG未満の精度でVGの校正値を導出できる。

式（９３）が負の場合に対応した式（１０４）が正の時には、VGはδkc2に対して単調増加であるため、VGの範囲は以下の式で表される。

VGの校正値を式（１０８）の範囲の中央値である式（１０９）で表されるVGcに設定すれば式（１１０）で表されるΔVG未満の精度でVGの校正値を導出できる。

以上のように、オフセット極性判定処理において判定器３２の負の入力電圧であるVrefと比較して正の入力のVref + Vofop + Vofcが大きい場合であっても、演算増幅器３４０のオフセット電圧と積算単位電圧の校正値を所定の精度で導出できる。

センサ回路を校正する時の動作は、オフセット極性判定処理において判定器３２の負の入力電圧であるVrefと比較して正の入力のVref + Vofop + Vofcが小さい場合と同じであるため説明を割愛する。上述の動作により本実施形態の可変基準電圧源１００から出力される既知の電圧をセンサ回路の増幅器やＡＤコンバータに入力し、その出力との相関関係から、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正が可能である。

〔第１実施形態の第２の構成〕
図６に第１実施形態の積算電圧生成部の第２の構成例を示す。本構成例の積算電圧生成部５０では、積算部５４と、正と負の入力を有し校正状態時に正の入力電圧が負の入力電圧を越えたことを判定して判定信号を出力する判定器３２と、判定器３２のオフセット電圧の測定に使用する第１クロス・バースイッチ３１とで構成される。

SW5、SW2、SW3、SW4、第１クロス・バースイッチ３１は制御部４０から出力される動作制御信号のCHG1、CHG2、RST、PRE、POL１により接続を制御される。

校正状態においては、オフセットキャンセル積算単位計測処理、積算単位計測処理の順に処理を実行して演算増幅器３４０のオフセット電圧と積算単位電圧を校正する。オフセットキャンセル積算単位計測処理は、校正制御部４１のオフセットキャンセル積算単位計測処理部４１０が実行する。また、積算単位計測処理は、同積算単位計測処理部２１３が実行する。

オフセットキャンセル積算単位計測処理は、初期・比較ステップと電荷蓄積ステップと電荷転送ステップとで構成される。

オフセットキャンセル積算単位計測処理のはじめにSW3を接続してC2の電荷をゼロに初期化し、初期・比較ステップのSW2～SW5の接続であるSW5のa1とb1の接続、SW2のa2とb2の接続、SW4のa4とb4の接続、SW3の切断を実施する。オフセットキャンセル積算単位計測処理のはじめの初期化以降SW3は切断を維持する。演算増幅器３４０の負の入力には図２に示すように寄生容量Cpが存在し、演算増幅器３４０の出力をVop,0とするとC2、Cpに蓄積されている電荷Q2,0、Qp,0は式（４）、式（５）で表される。

次に、電荷蓄積ステップでは、SW4のa4とc4を接続した後、SW2のa2とc2を接続する。SW4のa4とc4を接続することによりC2に蓄積された電荷は保存され、演算増幅器３４０はユニティゲインバッファとして動作する。この時の演算増幅器３４０の出力Vopa,1は以下の式で表される。

また、C1には基準電圧VrefとVopa,1の差の電圧が印加される。このステップでのC1、C2、Cpに蓄積されている電荷Q1a,1、Q2a,1、Qpa,1は以下の式で表される。

電荷転送ステップでは、SW4のa4とb4を接続した後、SW5のa1とc1を接続する。このステップでのC1、C2、Cpに蓄積されている電荷Q1b,1、Q2b,1、Qpb,1は以下の式で表される。

電荷転送ステップの前後で演算増幅器３４０の負の入力に接続された容量に蓄積された電荷は保存される。このため、Vopb,1とVop,0の関係式は以下のようになる。

再度、初期・比較ステップに遷移した時では、C2、Cpに蓄積されている電荷Q2,1、Qp,1は式（４）、式（５）においてVop,0、Q2,0、Qp,0をそれぞれVop,1、Q2,1、Qp,1に置き換えた式で表される。初期・比較ステップへの遷移前後で演算増幅器の負の入力に接続された容量に蓄積された電荷は保存される。このため、Vop,1とVopb,1の関係式は以下のようになる。

したがって、Vop,1とVop,0の関係式は以下の式となる。

式（１８）の導出と同様に、式（１１）の形式でVop,1とVop,0の関係式を表すとB1、η、-ηB0は以下の式で表される。

Vop,0は式（１７）と同じである。式（１８）の導出と同様にη<<1として、初期・比較ステップと電荷蓄積ステップと電荷転送ステップをk回繰り返した時の演算増幅器３４０の出力Vop,kは、式（１６）に式（１７）、式（１２２）、式（１２３）を代入して以下の式で表される。

第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では、判定器３２の正の入力には演算増幅器３４０の出力が接続され、負の入力にはVrefが接続される。図４での説明と同様に、積算回数が増加するとともにVopb,k + Vofcは増加しVrefに近づいていき、はじめて判定信号の検知した回数をkr1+1とするとkr1を第１のオフセットキャンセル積算回数と定義する。第１のオフセットキャンセル積算回数kr1は以下の方程式が成立する。

式（１２５）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δkr1は0以上1未満の実数であり、VGrδkr1がVrefと第１のオフセットキャンセル積算回数kr1のときの演算増幅器３４０の出力と判定器のオフセット電圧との差を表す。また、式（１２５）でのVofopbは式（３５）と同じである。

第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態では、判定器３２の正の入力にはVrefが接続され、負の入力には演算増幅器３４０の出力が接続される。電荷転送ステップと電荷蓄積・比較ステップを繰返して、第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で、はじめて判定信号の検知した回数をkr2+1とするとkr2を第２のオフセットキャンセル積算回数と定義する。第２のオフセットキャンセル積算回数kr2は以下の方程式が成立する。

式（１２７）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δkr2は0以上1未満の実数である。

積算単位計測処理では、はじめにSW4のa4とb4を接続するとともに、SW3を接続してC2に蓄積された電荷をリセットする。これ以降、SW4はa4とb4の接続を維持する。この後、電荷転送ステップと電荷蓄積・比較ステップとを繰返し実施して、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態で判定信号が出力される積算回数を求める。

積算単位計測処理の電荷蓄積・比較ステップでは、SW5のa1とb1、SW2のa2とb2を接続し、電荷転送ステップではSW5のa1とc1、SW2のa2とc2を接続する。積算単位計測処理における動作は、第１実施形態での積算単位計測処理と同じであり、電荷転送ステップと電荷蓄積・比較ステップの繰り返し回数kと演算増幅器３４０の出力Vop,kの関係は式（４９）と同じとなる。

図４での説明と同じで積算回数が増加するとともにVopb,k + Vofcは増加しVrefに近づいていき、はじめて判定信号の検知した回数をki+1とするとkiを第１の積算回数と定義する。第１の積算回数ki1は式（５０）が成立する。

式（３３）と式（１２６）より以下の式が成立する。

式展開を簡単にするため、Kr1=kr1+δkr1、Kr2=kr2+δkr2、Ki1=ki1+δki1とする。式（１２５）と式（５０）の差をとり式（１２８）を代入するとVofopbについて以下の式を得る。

式（１２７）と式（１２８）の差をとるとVGrについて以下の式を得る。

VofopbとVGrの校正値は、第１実施形態と同様にVofopbとVGrの範囲の中央値により決定する。

式（１２９）をδkr1、δki1について偏微分すると以下の式を得る。

式（１３１）と式（１３２）よりVofopbはδkr1に対しては単調増加であり、δki1に対しては単調減少である。このためVofopbの範囲は以下の式で表される。

Vofopbの校正値を式（１３３）の範囲の中央値である式（１３４）で表されるVofopcに設定すれば式（１３５）で表されるΔVofopb未満の精度でVofopbの校正値を導出できる。

式（１３０）をδkr1、δkr2、δki1について偏微分すると以下の式を得る。

式（１３６）の不等号についてはVref>Vofopb、と∂Vofopb/∂(δkr1)>0を使用した。式（１３７）の不等号についてはVref>Vofopbを使用した。式（１３８）の不等号については∂Vofopb/∂(δki1)<0を使用した。式（１３６）、式（１３７）、式（１３８）より、δkr1、δkr2についてはVGrは単調減少であり、δki1については単調増加である。このためVGrの範囲は以下の式で表される。

VGrの校正値を式（１３９）の範囲の中央値である式（１４０）で表されるVGrcに設定すれば式（１４１）で表されるΔVGr未満の精度でVGrの校正値を導出できる。

以上のように、第２実施形態の構成例でも演算増幅器３４０のオフセット電圧と積算単位電圧の校正値を所定の精度で導出できる。

センサ回路を校正する時の動作は、本実施形態の可変基準電圧源２００を出力状態にして、積算回数kを含む設定データにより設定された電圧を出力する。出力状態では、設定データを制御部４０で取得後に、SW3を閉じることによりC2に蓄積された電荷を初期化する。次に、SW3を開放にして、オフセットキャンセル積算回数計測処理での初期・比較ステップ、電荷蓄積ステップ、電荷転送ステップを順次積算回数k回繰り返し実行する。積算回数分の電荷転送ステップと電荷蓄積・比較ステップが完了したら、制御部４０は完了を表す校正データを出力する。

このとき可変基準電圧源２００から出力される電圧は、校正状態で導出した積算単位電圧VGrとVofopbの校正値を用いて式(１２４）から導出できるため、既知の電圧と扱える。したがって、校正用可変信号源から出力される既知の電圧をセンサ回路の増幅器やＡＤコンバータに入力し、その出力との相関関係から、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正が可能である。

センサ回路設置後でもセンサノードの外部に校正用の基準となる測定器が不要で、本実施形態の可変基準電圧源２００の校正状態によりオフセットと積算単位電圧の校正値を所定の精度で求めることができるため、経時変化によりオフセットや積算単位電圧が変化してもセンサ回路の校正が可能となる。

〔第１実施形態の第３の構成例〕
図７に第１実施形態の積算電圧生成部の第３の構成例を示す。本実施形態の積算電圧生成部７０では、積算部７４と、正と負の入力を有し校正状態時に正の入力電圧が負の入力電圧を越えたことを判定して判定信号を出力する判定器３２と、判定器３２のオフセット電圧の測定に使用する第１クロス・バースイッチ３１と、積算部７４のバイアス電圧Vbおよび中間電位V1を生成する電圧生成回路７５と、校正状態時に第１クロス・バースイッチ３１を経由して判定器３２に与える基準となる電圧を切替える判定電圧切替部７６とで構成される。

SW2、SW3、SW4、SW6、第１クロス・バースイッチ３１、判定電圧切替部７６は制御部６０から出力される動作制御信号のCHG1、CHG2、RST、PRE、POL１、THDにより接続を制御される。

本構成例は積算部７４をVbでバイアスし積算単位電圧をV1により小さく設定できることが図６の構成例とは異なる。

校正状態においては、オフセットキャンセル積算単位計測処理、積算単位計測処理の順に処理を実行してバイアス電圧、演算増幅器３４０のオフセット電圧と積算単位電圧を校正する。

図７の積算電圧生成部７０の構成例では、オフセットキャンセル積算単位計測処理において、判定電圧切替部７６のst1とst3を接続してV1を判定器３２に入力した場合で第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態とs11とs14およびs12とs13を接続した状態と、判定電圧切替部７６のst1とst3を接続してVrefを判定器３２に入力した場合で第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態とs11とs14およびs12とs13を接続した状態とで判定信号が切替わる積算回数を測定する。

オフセットキャンセル積算単位計測処理における積算の動作は、初期・比較ステップと電荷蓄積ステップと電荷転送ステップとで構成される。

オフセットキャンセル積算単位計測処理のはじめにSW3を接続してC2の電荷をゼロに初期化し、初期・比較ステップのSW2、SW3、SW4、SW6の接続であるSW6のa1とb1の接続、SW2のa2とb2の接続、SW4のa4とb4の接続、SW3の切断を実施する。オフセットキャンセル積算単位計測処理のはじめの初期化以降SW3は切断を維持する。演算増幅器３４０の出力をVop,0とするとC2に蓄積されている電荷Q2,0は式（４）でのVofopをVofop+Vbにした以下の式で表される。

電荷蓄積ステップでは、SW4のa4とc4を接続した後、SW2のa2とc2を接続する。SW4のa4とc4を接続することによりC2に蓄積された電荷は保存され、演算増幅器３４０はユニティゲインバッファとして動作する。この時の演算増幅器３４０の出力Vopa,1は以下の式で表される。

C1には基準電圧VrefとVopa,1の差の電圧が印加される。このステップでのC1、C2、Cpに蓄積されている電荷Q1a,1、Q2a,1、Qpa,1は以下の式で表される。

電荷転送ステップでは、SW4のa4とb4を接続した後、SW6のa1とc1を接続する。SW6のc1がV1に接続されているため、このステップでのC1、C2、Cpに蓄積されている電荷Q1b,1、Q2b,1、Qpb,1は以下の式で表される。

再度、初期・比較ステップに遷移した時の演算増幅器３４０の出力Vop,1は、図６の第２の構成例と同様にVopb,1と同じとなる。このため、Vop,1とVop,0の関係式は以下の式となる。

Vop,0は式（１７）でのVofopをVofop+Vbにした以下の式で表される。

式（１８）の導出と同様にη<<1として、初期・比較ステップと電荷蓄積ステップと電荷転送ステップをk回繰り返した時の演算増幅器３４０の出力Vop,kは、式（１６）に式（１５５）、式（１５３）、式（１５４）を代入して以下の式で表される。

上述では演算増幅器３４０の出力Vop,kの導出のため初期・比較状態の説明を簡略化したが、実際の初期・比較状態では、SW6のa1とb1の接続、SW2のa2とb2の接続、SW4のa4とb4の接続を実施後、V1と演算増幅器３４０の出力の比較のために、判定電圧切替部７６のst1とst3を接続し、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続して、判定器３２の正の入力に演算増幅器３４０の出力を、判定器３２の負の入力にV1を入力する。この後、判定電圧切替部７６は接続を維持して第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続し判定器３２の正の入力にV1を、判定器３２の負の入力に演算増幅器３４０の出力を入力する。上述の中間電位V1と演算増幅器３４０の出力の比較で第１クロス・バースイッチ３１の全ての接続で演算増幅器３４０の出力が大きくなった後は、Vrefと演算増幅器３４０の出力の比較のために、判定電圧切替部７６のst1とst2を接続し、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続して、判定器３２の正の入力に演算増幅器３４０の出力を、判定器３２の負の入力にVrefを入力する。この後、判定電圧切替部７６は接続を維持して第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続し判定器３２の正の入力にVrefを、判定器３２の負の入力に演算増幅器３４０の出力を入力する。

判定電圧切替部７６のst1とst3を接続して第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では、判定器３２の正の入力には演算増幅器３４０の出力が接続され、負の入力にはV1が接続される。積算回数が増加するとともにVopb,k + Vofcは増加しV1に近づいていき、はじめて判定信号の検知した回数をkc+1とするとkcを第１の中間電位積算回数と定義する。第１の中間電位積算回数kc1は以下の方程式が成立する。

式（１５９）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δkc1は0以上1未満の実数であり、VGpδkc1がV1と積算回数kc1のときの演算増幅器３４０の出力と判定器のオフセット電圧との差を表す。

判定電圧切替部７６のst1とst3を接続して第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態では、判定器３２の正の入力にはV1が接続され、負の入力には演算増幅器３４０の出力が接続される。電荷転送ステップと電荷蓄積・比較ステップを繰返して、第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で、はじめて判定信号の検知した回数をkc2+1とするとkc2を第２の中間電位積算回数と定義する。第２の中間電位積算回数kc2は以下の方程式が成立する。

式（１６０）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δkc2は0以上1未満の実数である。

判定電圧切替部７６のst1とst2を接続して第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では、判定器３２の正の入力には演算増幅器３４０の出力が接続され、負の入力にはVrefが接続される。積算回数が増加するとともにVopb,k + Vofcは増加しVrefに近づいていき、はじめて判定信号の検知した回数をkr+1とするとkrを第１のオフセットキャンセル積算回数と定義する。第１のオフセットキャンセル積算回数kr1は以下の方程式が成立する。

式（１６１）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δkr1は0以上1未満の実数であり、VGpδkr1がVrefと積算回数kr1のときの演算増幅器３４０の出力と判定器のオフセット電圧との差を表す。

判定電圧切替部７６のst1とst2を接続して第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態では、判定器３２の正の入力にはVrefが接続され、負の入力には演算増幅器３４０の出力が接続される。電荷転送ステップと電荷蓄積・比較ステップを繰返して、第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で、はじめて判定信号の検知した回数をkr2+1とするとkr2を第２のオフセットキャンセル積算回数と定義する。第２のオフセットキャンセル積算回数kr2は以下の方程式が成立する。

式（１６２）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器３２のオフセット電圧を加算した電圧である。δkr2は0以上1未満の実数である。

積算単位計測処理では、はじめにSW4のa4とb4を接続するとともに、SW3を接続してC2に蓄積された電荷をリセットする。これ以降、SW4はa4とb4の接続を維持する。この後、電荷転送ステップと電荷蓄積・比較ステップとを繰返し実施して、クロス・バースイッチ１のs11とs13およびs12とs14を接続した状態で判定信号が出力される積算回数を求める。

積算単位計測処理の電荷蓄積・比較ステップでは、SW6のa1とb1、SW2のa2とb2を接続し、電荷転送ステップではSW6のa1とc1、SW2のa2とc2を接続する。積算単位計測処理におけるスイッチの動作は、図６の実施形態での積算単位計測処理と同じであるが、演算増幅器３４０の正の入力がVbに接続されていることとSW6のc1がV1と接続されているところが図６の実施形態とは異なる。

はじめの電荷蓄積・比較ステップでの演算増幅器３４０の出力をVop,0とすると、C1、C2、Cpに蓄積されている電荷Q1,0、Q2,0、Qp,0は以下の式で表される。

電荷転送ステップでの演算増幅器３４０の出力をVopa,1とするとC1、C2、Cpに蓄積されている電荷Q1a,1、Q2a,1、Qpa,1は以下の式で表される。

電荷転送ステップの前後で演算増幅器３４０の負の入力に接続されている容量に蓄積されている電荷には電荷保存則が成立するため、Vopa,1とVop,0には以下の関係式が成立する。

再度、電荷蓄積・比較ステップになった時の演算増幅器３４０の出力をVop,1とすると、C2、Cpに蓄積されている電荷Q2,1、Qp,1は式（１６４）、式（１６５）のQ2,0、Qp,0、Vop,0をQ2,1、Qp,1、Vop,1とした式となる。電荷蓄積・比較ステップの前後で電荷保存則が成立するため、Vop,1とVopa,1の関係式は以下の式で表される。

したがって、Vop,1とVop,0の関係式は以下の式で表される。

Vop,0は式（１５５）と同じとなる。式（１８）の導出と同様にη<<1として、初期・比較ステップと電荷蓄積ステップと電荷転送ステップをk回繰り返した時の演算増幅器３４０の出力Vop,kは、式（１６）に式（１５５）、式（１７２）、式（１７３）を代入して以下の式で表される。

第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では、判定器３２の正の入力には演算増幅器３４０の出力が接続され、負の入力にはVrefが接続される。積算回数が増加するとともにVopb,k + Vofcは増加しVrefに近づいていき、はじめて判定信号の検知した回数をki+1とするとkiを第１の積算回数と定義する。第１の積算回数ki1は以下の方程式が成立する。

式展開を簡単にするため、Kc1=kc1+δkc1、Kc2=kc2+δkc2、Kr1=kr1+δkr1、Kr2=kr2+δkr2、Ki1=ki1+δki1、Ki2=ki2+δki2とする。式（１７６）と式（１６１）の差をとり式（１５７）と式（１７５）を代入すると以下の式を得る。

式（１５９）と式（１６０）の差をとると以下の式を得る。

式（１６１）と式（１６２）の差をとると以下の式を得る。

式（１７９）と式（１７８）の差をとると以下の式を得る。

式（１７９）に式（１７７）と式（１８０）を代入するとVGpの式を得る。

式（１７７）に式（１８０）と式（１８１）を代入するとVofbの式を得る。

VofbとVGpの校正値は、第１実施形態や積算・判定・信号出力部の第２の構成例と同様にVofbとVGpの範囲の中央値により決定する。

式（１８１）をδkr1、δkr2、δki1について偏微分すると以下の式を得る。

ここで式（１８３）、式（１８４）、式（１８５）の不等号の導出では以下の条件を使用した。

「Kr1、Kr2とKc1、Kc2の計測では積算単位電圧がVGpで同じであり、Kr1、Kr2の計測のしきい値VrefはKc1、Kc2の計測のしきい値V1よりも大きいためKr1+Kr2 > Kc1+Kc2となる。」
式（１８３）、式（１８４）、式（１８５）よりVGpはδkr1、δkr2に対しては単調減少でありδki1に対しては単調増加である。

式（１８１）をδkc1、δkc2について偏微分すると以下の式を得る。

式（１８２）をδkr1、δki1について偏微分すると以下の式を得る。

式（１８７）、式（１８８）より、Vofbはδkr1に対しては単調増加であり、δki1に対しては単調減少である。

式（１８２）をδkr2、δkc1、δkc2について偏微分すると以下の式を得る。

Vofb>0の時では式（１７７）よりKr1>Ki1であるため、式（１８６）は負となり、VGpはδkc1、δkc2に対して単調減少となり、式（１８９）は正となるためVofbはδkr2に対して単調増加、式（１９０）は負となるためVofbはδkc1、δkc2に対して単調減少となる。

このため、VGpとVofbの範囲は以下のようになる。

VGpcの校正値を式（１９１）の範囲の中央値である式（１９３）で表されるVGpcにすれば式（１９４）で表されるΔVGpの精度でVGpの校正値を導出でき、Vofbの校正値を式（１９２）の中央値である式（１９５）で表されるVofbcに設定すれば式（１９６）で表されるΔVofbの精度でVofbの校正値を導出できる。

Vofb<0の時では式（１７７）よりKr1<Ki1であるため、式（１８６）は正となり、VGpはδkc1、δkc2に対して単調増加となり、式（１８９）は負となるためVofbはδkr2に対して単調減少、式（１９０）は正となるためVofbはδkc1、δkc2に対して単調増加となる。

このため、VGpとVofbの範囲は以下のようになる。

VGpcの校正値を式（１９７）の範囲の中央値である式（１９９）で表されるVGpcにすれば式（２００）で表されるΔVGpの精度でVGpの校正値を導出でき、Vofbの校正値を式（１９８）の中央値である式（２０１）で表されるVofbcに設定すれば式（２０２）で表されるΔVofbの精度でVofbの校正値を導出できる。

VGpとVofbの導出ではkr1>ki1の場合に式（１９３）と式（１９５）を使用し、kr1<ki1の場合に式（１９９）と式（２０１）を使用する。

以上の処理を完了したら、制御部６０は演算増幅器３４０のオフセット電圧と積算単位電圧の校正値を校正データとして出力する。

センサ回路を校正する時の動作は、本実施形態の可変基準電圧源３００を出力状態にして、積算回数kを含む設定データにより設定された電圧を出力する。Vofbより大きい電圧を出力する場合では、出力制御部６２の正のオフセットキャンセル積算処理部６２１により、オフセットキャンセル積算回数計測処理と同じ処理で初期・比較ステップ、電荷蓄積ステップ、電荷転送ステップを繰返し実行する。このとき可変基準電圧源３００から出力される電圧は、校正状態で導出した積算単位電圧VGpとVofbの校正値を用いて式(１５６）から導出できるため、既知の電圧と扱える。したがって、可変基準電圧源３００から出力される既知の電圧をセンサ回路の増幅器やＡＤコンバータに入力し、その出力との相関関係から、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正が可能である。

Vofbより小さい電圧を出力する場合では、出力制御部６２の負のオフセットキャンセル積算処理部６２０により負のオフセットキャンセル積算処理を実行する。負のオフセットキャンセル積算処理は初期・比較ステップ、電荷蓄積ステップ、電荷転送ステップで構成される。はじめにSW3を接続してC2の電荷をゼロに初期化し、初期・比較ステップのSW2、SW3、SW4、SW6の接続であるSW6のa1とc1の接続、SW2のa2とb2の接続、SW4のa4とb4の接続、SW3の切断を実施する。はじめの初期化以降SW3は切断を維持する。演算増幅器３４０の出力をVop,0とするとC2に蓄積されている電荷Q2,0は式（１４２）と同じとなる。

電荷蓄積ステップでは、SW4のa4とc4を接続した後、SW2のa2とc2を接続する。SW4のa4とc4を接続することによりC2に蓄積された電荷は保存され、演算増幅器３４０はユニティゲインバッファとして動作する。この時の演算増幅器３４０の出力Vopa,1は式（１４３）と同じとなる。C1には電圧V1とVopa,1の差の電圧が印加される。このステップでのC1に蓄積されている電荷Q1a,1は以下の式で表される。

C2とCpに蓄積されている電荷Q2a,1、Qpa,1は式（１４５）、式（１４６）となる。

電荷転送ステップでは、SW4のa4とb4を接続した後、SW6のa1とb1を接続する。SW6のb1がVrefに接続されているため、このステップでのC1に蓄積されている電荷Q1b,1は以下の式で表される。

C2とCpに蓄積されている電荷Q2b,1、Qpb,1は式（１４８）、式（１４９）となる。

再度、初期・比較ステップに遷移した時の演算増幅器３４０の出力Vop,1は、図６の第１実施形態の第２の構成例と同様にVopb,1と同じとなる。このため、Vop,1とVop,0の関係式は以下の式となる。

式（２０６）を式（１５１）と比較すると、右辺第１項のV1とVrefの符号が異なるだけのため、初期・比較ステップと電荷蓄積ステップと電荷転送ステップをk回繰り返した時の演算増幅器３４０の出力Vop,kは、以下の式で表される。

式（２０７）でのVGpとVofbの校正値は校正状態で導出されているため、負のオフセットキャンセル積算処理においても積算回数k回繰返した後の演算増幅器３４０の出力電圧は既知の電圧と扱える。したがって、校正用可変信号源から出力される既知の電圧をセンサ回路の増幅器やＡＤコンバータに入力し、その出力との相関関係から、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正が可能である。

〔第２実施形態〕
図８に本発明の第２実施形態に係る可変基準電圧源の構成例を示す。図８に示す可変基準電圧源４００は、基準電圧Vrefを出力する基準電圧部１０と、センサノードからの命令・応答データに基づいて校正状態と出力状態に状態を変化させ校正状態ではオフセットと積算単位電圧とバッファゲインの校正の処理を実行してオフセットと積算単位電圧とバッファゲインの校正値を取得し、出力状態では校正に使用する電圧を設定して出力させる処理を実行する制御部８０と、制御部８０からの動作制御信号に基づいて校正状態ではオフセットおよび積算単位電圧を求めるために容量Coに蓄積された電荷に基づく電圧が基準電圧Vrefと等しくなるまで積算動作を実行し、出力状態ではセンサノードからの命令・応答データに基づいて積算動作を所定の回数実行して出力する積算電圧生成部９０とで構成される。

積算電圧生成部９０は、正と負の入力を有し校正状態時に正の入力電圧が負の入力電圧を越えたことを判定して判定信号を出力する判定器３２と、判定器３２のオフセット電圧の測定に使用する第１クロス・バースイッチ３１と、容量Coと、容量Coに電荷を供給する電流源９１と、容量Coに電荷を供給する際に接続するSW1と、容量Coに蓄積された電荷をリセットするSW2と、出力状態時に設定された電圧を出力する演算増幅器９２と、演算増幅器９２のオフセットの極性を判定する際に使用する第３クロス・バースイッチ９３と、演算増幅器９２のオフセットを判定する際に接続するSW3と、演算増幅器９２のオフセットを校正する時と出力状態とで接続を変化させるSW4と、演算増幅器９２のオフセットを校正する時と積算単位電圧を構成する時とで接続を変化させるSW5とで構成される。

本実施形態での積算動作について説明する。積算は所定の時間単位の整数倍の時間の間で電流源から容量Coに電荷を供給することで実施される。図９（ａ）に第３クロス・バースイッチ９３のs21とs23およびs22とs24を接続した場合の等価回路を示す。本等価回路ではCoの電流源側に接続されている電極をプラス（＋）とし、グランド側をマイナス（－）としている。電流源９１の出力電流をIoとし、所定の時間単位をΔtとすると、Δtのk倍の時間kΔtで電流源９１から供給される電荷はIokΔtとなる。演算増幅器９２の正の入力に存在する寄生容量Cp1を考慮すると、Coの電圧Voは以下の式で表される。

図９（ｂ）に示す第３クロス・バースイッチ９３のs21とs24およびs22とs23を接続した場合では、Coには演算増幅器９２の負の入力側の寄生容量Cp2が接続される。このため、Δtのk倍の時間kΔtで電流源から供給された電荷によって生じるCoの電圧Voは以下の式で表される。

このように電圧Voは所定の時間Δtの整数倍kに比例する。

本実施形態の校正状態では、オフセット極性判定処理、オフセット計測処理、積算単位計測処理、バッファゲイン校正処理の順に処理を実行してオフセット電圧と積算単位電圧とバッファゲインを校正する。

オフセット極性判定処理では、制御・処理部から出力する動作制御信号により、SW5のa6とb6を接続し、SW4のa5とb5を接続し、SW3を接続状態にして、SW1とSW2を切断状態にする。また、第３クロス・バースイッチ９３のs21とs23およびs22とs24を接続する。

演算増幅器９２のオフセット電圧をVofopとすると、演算増幅器９２の正の入力には等価的にVref+Vofopが入力され、負の入力にはVrefが入力される。このためVofop>0の場合では演算増幅器９２の出力の最大値である高出力電圧が出力され、Vofop<0の場合には演算増幅器９２の出力の最小値である低出力電圧が出力される。したがって、Vofop>0の場合では判定信号が高出力電圧となり、Vofop<0の場合では判定信号が低出力電圧となる。制御部８０で判定信号が高出力電圧を検出した場合には第３クロス・バースイッチ９３のs21とs24およびs22とs23を接続し、低出力電圧を検出した場合には第３クロス・バースイッチ９３の接続を変えずにオフセット計測処理に移行する。

オフセット計測処理では、SW5のa6とb6を、SW4のa5とb5を接続する。SW1を切断状態にしてから、SW3を接続状態にした後切断状態にする。この後、演算増幅器９２の出力が変化するまで電荷蓄積ステップと比較ステップを繰返す。以下ではVofop>0の場合すなわち第３クロス・バースイッチ９３のs21とs24およびs22とs23を接続した場合（図９（ｂ）に相当）で説明する。

電荷蓄積ステップでは所定の時間Δtの期間SW1を接続状態にして、その後SW1を切断状態にする。電流源９１からみて容量Coと寄生容量Cp2は並列に接続されているため、所定の時間Δtの期間に電流源から供給れた電荷はCoとCp2に生じる電圧が同じになるように蓄積される。所定の時間Δtの期間SW1を接続状態にする前後のCoとCp2に蓄積された電荷による電圧（以下Coの電圧と記述する）をそれぞれVo,0、Vo,1とすると、所定の時間Δtの期間で電流源から供給された電荷Δt Ioと電荷保存則から以下の式が得られる。

次に、比較ステップでは、制御部８０により演算増幅器９２の出力をモニタする。演算増幅器９２の正の入力は等価的にVref+Vofopであり、Coの電圧である負の入力が大きければ演算増幅器９２の出力は低出力電圧となり、負の入力が小さければ演算増幅器９２の出力は高出力電圧となる。演算増幅器９２の出力が高出力電圧である場合では、電荷蓄積ステップに移行する。

Vofop>0の場合では演算増幅器９２の出力がはじめの出力の高出力電圧から低出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返す。式（２１０）よりCoの電圧は等差級数で表されるため、電荷蓄積ステップと比較ステップをk回繰り返した時のCoの電圧Vo,kは以下の式となる。

オフセット計測処理では、はじめにSW3を接続状態にするため、Vo,0はVrefとなる。図１０に演算増幅器９２の正の入力電圧のVref+Vofopに対する負の入力電圧Vo,kと積算回数kの関係を示す。積算回数が増加するとともにVo,kは増加しVref+Vofopに近づいていく。演算増幅器９２の出力がはじめの出力の高出力電圧から低出力電圧に変化する積算回数をke+1とするとkeをオフセット積算回数と定義する。演算増幅器９２の正と負の入力が同等の時の以下の式が成立する。

式（２１３）においてδkeは0以上1未満の実数であり、VGiδkeがVref+Vofopと積算回数keのときのCoの電圧との差を表す。

Vofop>0の場合での積算単位計測処理では、SW5のa6とb6を、SW4のa5とb5を接続し、SW3を切断状態にする。はじめに第３クロス・バースイッチ９３のs21とs24およびs22とs23を接続した状態で第１の積算回数を計測し、次に第３クロス・バースイッチ９３のs21とs23およびs22とs24を接続した状態で第２の積算回数を計測する。第１の積算回数と第２の積算回数の計測では、電荷蓄積ステップと比較ステップを繰返し実行する。

SW1を切断状態にした後、SW2を接続状態にしてCoに蓄積された電荷をリセットする。この後電荷蓄積ステップにおいて、所定の時間Δtの期間SW1を接続状態にして、その後SW1を切断状態にする。所定の時間Δtの期間SW1を接続状態にする前後のCoの電圧のそれぞれをVo,0、Vo,1とすると、以下の関係式を得る。

比較ステップでは演算増幅器９２の出力を制御・処理部でモニタする。演算増幅器９２の出力がはじめの高出力電圧から低出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返す。k回繰り返した時の演算増幅器９２の出力は式（２１１）と同じである。演算増幅器９２の出力がはじめの出力の高出力電圧から低出力電圧に変化する積算回数をkf1+1とするとkf1を第１の積算回数とする。第１の積算回数には以下の方程式が成立する。

式（２１５）においてδkf1は0以上1未満の実数であり、VGiδkf1がVref+Vofopと積算回数kf1のときのCoの電圧の差を表す。

第１の積算回数が得られたのち、クロス・バースイッチ２のs21とs23およびs22とs24を接続し、SW1を切断状態にした後、SW2を接続状態にしてCoに蓄積された電荷をリセットする。この後、第２の積算単位電圧が得られるまで電荷蓄積ステップと比較ステップを繰返し実行する。この状態でのはじめの演算増幅器９２の出力は低出力電圧となる。

第３クロス・バースイッチ９３のs21とs23およびs22とs24の接続は図９（ａ）の等価回路に相当するため、CoとCp1が並列に接続さている。電荷蓄積ステップにおいて所定の時間Δtの期間SW1を接続状態にして、その後SW1を切断状態にする。所定の時間Δtの期間SW1を接続状態にする前後の電圧Vo,0、Vo,1の関係式は、式（２１０）のCp2をCp1に置き換えた式となる。

比較ステップでは、制御部８０により演算増幅器９２の出力をモニタする。演算増幅器９２の出力がはじめの低出力電圧から高出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返し実行する。k回繰返した時のCoの電圧は、Vo,0がゼロであることから以下の式で表される。

比較ステップにおいて演算増幅器９２の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をkf2+1とするとkf2を第２の積算回数とする。第２の積算回数には以下の方程式が成立する。

式（２１９）においてδkf2は0以上1未満の実数であり、VGjδkf2がVrefとそれぞれ積算回数kf2のときのCoの電圧とVofopの和との差を表す。

バッファゲイン校正処理では、SW5のa6とc6を、SW4のa5とc5を接続し、SW3を切断状態にする。また、クロス・バースイッチ２のs21とs23およびs22とs24を接続する。この場合の演算増幅器９２の等価回路を図１１に示す。演算増幅器９２の利得をＡとすると、演算増幅器９２の出力Vopと演算増幅器９２の正の入力Voとの関係式は以下のようになる。

バッファゲイン校正処理においては、電荷蓄積ステップと比較ステップとを繰返し実施して、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態で判定信号が出力される積算回数と、第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で判定信号が出力される積算回数とを求める。

はじめにSW1を切断状態にした後、SW2を接続状態にしてCoに蓄積されている電荷をリセットする。この後、SW2を切断状態にして電荷蓄積ステップを実行する。

電荷蓄積ステップでは、所定の時間Δtの期間SW1を接続状態にして、その後SW1を切断状態にする。所定の時間Δtの期間SW1を接続状態にする前後のCoの電圧のそれぞれをVo,0、Vo,1とすると、式（２１６）の関係式を得る。これをk回繰り返した時の容量Coの電圧Vo,kは式（２１７）で表される。したがって、演算増幅器９２の出力Vop,kは式（２２０）により以下の式で表される。

比較ステップでは、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態と第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で判定器３２の判定信号を制御部８０でモニタする。

第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では、判定器３２の正の入力には演算増幅器９２の出力が接続され、負の入力にはVrefが接続される。第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態での判定器３２の正の入力電圧のVop,kに判定器３２のオフセット電圧Vofcを加算した電圧Vop,k + Vofcと負の入力電圧Vrefが判定器３２で比較される。はじめてVop,k + VofcがVrefより大きくなり判定信号の検知した回数をkj1+1とするとkj1を第１のゲイン校正積算回数と定義する。第１のゲイン校正積算回数kj1は以下の方程式が成立する。

式（２２３）でδkj1は0以上1未満の実数であり、VGjδkj1がVrefと積算回数kj1のときの演算増幅器９２の出力と判定器３２のオフセット電圧との差を表す。

第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態では、判定器３２の正の入力にはVrefが接続され、負の入力には演算増幅器９２の出力が接続される。電荷蓄積ステップと比較ステップを繰返して、第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で、はじめて判定信号の検知した回数をkj2+1とするとkj2を第２のゲイン校正積算回数と定義する。第２のゲイン校正積算回数kj2は以下の方程式が成立する。

式（２２４）で左辺が判定器３２の負の入力電圧であり、右辺が正の入力電圧に判定器のオフセット電圧を加算した電圧である。δkj2は0以上1未満の実数である。

出力状態では式（２２２）で表される電圧が演算増幅器９２から出力されるため、第１と第２のゲイン校正積算回数の測定まで完了したのち、VGj、Vofop、Aeの校正値を決定する。式展開を簡単にするため、Ke=ke+δke、Kf1=kf1+δkf1、Kf2=kf2+δkf2、Kj1=kj1+δkj1、Kj2=kj2+δkj2とする。式（２１３）より以下の式を得る。

式（２１５）に式（２２５）を代入すると以下の式を得る。

式（２１９）より以下の式を得る。

式（２２３）と式（２２４）の差をとると以下の式を得る。

VGj、Vofop、Aeに含まれる未知の実数δke、δkf1、δkf2、δkj1、δkj2を除去しVGj、Vofop、Aeの校正値を決定する方法を以下で説明する。式（２２６）をδke、δkf1について偏微分すると以下の式を得る。

式（２２９）、式（２３０）より、δkf1についてはVofopは単調減少であり、δkeについては単調増加である。このためVofopの範囲は以下の式で表される。

Vofopの校正値を式（２３１）の範囲の中央値である式（２３２）で表されるVofopcに設定すれば式（２３３）で表されるΔVofop未満の精度でVofopの校正値を導出できる。

式（２２７）をδke、δkf1、δkf2について偏微分すると以下の式を得る。

式（２３４）、式（２３５）、式（２３６）より、δke、δkf2についてはVGjは単調減少であり、δkf1については単調増加である。式（２２７）に式（２２６）を代入すると以下の式になり、VGjの範囲は式（２３７）で表される。

VGjの校正値を式（２３７）の範囲の中央値である式（２３８）で表されるVGjcに設定すれば式（２３９）で表されるΔVGj未満の精度でVGjの校正値を導出できる。

式（２２９）をδke、δkf1、δkf2、δkj1、δkj2について偏微分すると以下の式を得る。

式（２４０）、式（２４１）、式（２４２）、式（２４３）、式（２４４）より、δkf1、δkj1、δkj2についてはAeは単調減少であり、δke、δkf2については単調増加である。式（２２８）に式（２２６）と式（２２７）を代入すると以下の式になり、Aeの範囲は式（２４５）で表される。

Aeの校正値を式（２４５）の範囲の中央値である式（２４６）で表されるAecに設定すれば式（２４７）で表されるΔAe未満の精度でAeの校正値を導出できる。

以上により、本実施形態では、校正状態において、センサ回路設置後でもセンサノードの外部に校正用の基準となる測定器が不要で、演算増幅器９２のオフセット電圧Vofopと積算単位電圧VGj、バッファゲインAeの校正値を所定の精度で導出できる。

以上の処理を完了したら、制御部８０は演算増幅器９２のオフセット電圧Vofop、積算単位電圧VGj、バッファゲインAeの校正値を校正データとして出力する。

上述の説明ではVofop>0の場合で説明したが、Vofop<0でもVGj、Vofopb、Aeの構成は可能である。

オフセット極性判定処理においてVofop<0と判定した場合では、第３クロス・バースイッチ９３のs21とs23およびs22とs24を接続したまま、オフセット計測処理に移行する。

オフセット計測処理では、第３クロス・バースイッチ９３以外のスイッチの接続はVofop>0の場合と同じであるため説明を割愛する。

第３クロス・バースイッチ９３のs21とs23およびs22とs24を接続した状態は図９（ａ）に相当するため、寄生容量はCp1となる。このため、電荷蓄積ステップと比較ステップをk回繰返した時のCoの電圧Vo,kは式（２１１）のCp2をCp1に置換えた以下の式となる。

オフセット計測処理では、はじめにSW3を接続状態にした後切断状態にするためVo,0=Vrefとなる。第３クロス・バースイッチ９３のs21とs23およびs22とs24を接続した状態では演算増幅器９２の正の入力にVo,kが入力され、等価的にVo,k+Vofopと負の入力のVrefが比較される。積算回数が増加するとともにVo,kは増加しVrefに近づいていく。演算増幅器９２の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をke+1とするとkeをオフセット積算回数と定義する。演算増幅器９２の正と負の入力が同等の時の以下の式が成立する。

式（２４９）においてδkeは0以上1未満の実数であり、VGjδkeが積算回数keのときのCoの電圧およびVofopの和とVrefとの差を表す。

Vofop<0の場合での積算単位計測処理では、第３クロス・バースイッチ９３のs21とs23およびs22とs24を接続した状態で電荷蓄積ステップと比較ステップを繰返し実行して第１の積算回数を計測する。SW5、SW4、SW3の接続はVofop>0の場合と同じである。演算増幅器９２の正の入力にCoの電圧が入力され負の入力にVrefが入力されているため、Coの電荷をリセットした時は演算増幅器９２の出力は低出力電圧が出力されている。

SW1とSW2の動作もVofop>0の場合と同じであるため詳細な動作の説明を割愛する。電荷蓄積ステップと電荷比較ステップをk回繰返した時のCoの電圧は式（２１７）となる。演算増幅器９２の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をkf1+1とするとkf1を第１の積算回数とする。第１の積算回数には以下の方程式が成立する。

式（２５０）においてδkf1は0以上1未満の実数であり、VGjδkf1が積算回数kf1のときのCoの電圧およびVofopの和とVrefとの差を表す。

バッファゲイン校正処理の動作はVofop>0の場合と同じであるため説明を割愛する。

出力状態では式（２２２）で表される電圧が演算増幅器９２から出力される。第１と第２のゲイン校正積算回数の測定まで完了したのち、VGj、Vofop、Aeの校正値を決定する。式展開を簡単にするため、Ke=ke+δke、Kf1=kf1+δkf1、Kj1=kj1+δkj1、Kj2=kj2+δkj2とする。式（２５０）と式（２４９）の差をとることにより以下の式を得る。

式（２４９）に式（２５１）を代入すると以下の式を得る。

Aeに関してはVofop>0の場合と同じであり、式（２２８）で表される。以下でVGj、Vofop、Aeの校正値の決定法を説明する。式（２２６）をδke、δkf1について偏微分すると以下の式を得る。

式（２２３）、式（２２４）より、δkeについてはVofopは単調減少であり、δkf1については単調増加である。このためVofopの範囲は以下の式で表される。

Vofopの校正値を式（２５５）の範囲の中央値である式（２５６）で表されるVofopcに設定すれば式（２５７）で表されるΔVofop未満の精度でVofopの校正値を導出できる。

式（２５１）をδke、δkf1について偏微分すると以下の式を得る。

式（２５８）、式（２５９）より、δkf1についてはVGjは単調減少であり、δkeについては単調増加である。このため、VGjの範囲は式（２６０）で表される。

VGjの校正値を式（２６０）の範囲の中央値である式（２６１）で表されるVGjcに設定すれば式（２６２）で表されるΔVGj未満の精度でVGjの校正値を導出できる。

式（２２８）をδkf1について偏微分すると以下の式を得る。

式（２２８）をδkj1、δkj2について偏微分した式は式（２４３）、式（２４４）となる。式（２６３）、式（２４３）、式（２４４）より、δkj1、δkj2についてはAeは単調減少であり、kf1については単調増加である。式（２２８）に式（２５１）と式（２５２）を代入すると以下の式になり、式（２２８）をδkeについて偏微分した式が正の場合ではAeの範囲は式（２６４）で表される。

Aeの校正値を式（２６４）の範囲の中央値である式（２６５）で表されるAecに設定すれば式（２６６）で表されるΔAe未満の精度でAeの校正値を導出できる。

また、式（２２８）をδkeについて偏微分した式が負の場合ではAeの範囲は式（２６７）で表される。

Aeの校正値を式（２６７）の範囲の中央値である式（２６８）で表されるAecに設定すれば式（２６９）で表されるΔAe未満の精度でAeの校正値を導出できる。

以上により、Vofop<0の場合でも、校正状態において、センサ回路設置後でもセンサノードの外部に校正用の基準となる測定器が不要で、演算増幅器９２のオフセット電圧Vofopと積算単位電圧VGj、バッファゲインAeの校正値を所定の精度で導出できる。

センサ回路を校正する時では、可変基準電圧源４００を出力状態にして、積算回数kを含む設定データにより設定された電圧を出力する。出力状態では、設定データを制御部８０で取得後に、SW2を閉じることによりCoに蓄積された電荷を初期化する。次に、SW2を開放にして、蓄積ステップと比較ステップを積算回数k回繰り返し実行する。積算回数分の蓄積ステップと比較ステップが完了したら、制御・処理部は完了を表す校正データを出力する。

このとき可変基準電圧源４００から出力される電圧は、校正状態で導出したVGj、Vofopb、Aeの校正値を用いて式(２２２）から導出できるため、既知の電圧と扱える。したがって、可変基準電圧源４００から出力される既知の電圧をセンサ回路の増幅器やＡＤコンバータに入力し、その出力との相関関係から、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正が可能である。

センサ回路設置後でもセンサノードの外部に校正用の基準となる測定器が不要で、本実施形態の可変基準電圧源４００の校正状態によりオフセットと積算単位電圧の校正値を所定の精度で求めることができるため、経時変化によりオフセットや積算単位電圧が変化してもセンサ回路の校正が可能となる。

上述の第２の実施形態におけるAeの校正値の導出においてはオフセット積算回数ke、第１の積算回数kf1、第２の積算回数kf2を式（２４６）または式（２６５）または式（２６８）に代入していた。この方法のほかに、導出したVGjcとVofopcを式（２２８）のそれぞれVGjとVofopに代入してAeを導出することも可能である。

この場合では、式（２２８）のδkj1とδkj2について偏微分した式（２４３）と式（２４４）より、Aeの範囲は式（２７０）となる。

Aeの校正値を式（２７０）の範囲の中央値である式（２７１）で表されるAecに設定すれば式（２７２）で表されるΔAe未満の精度でAeの校正値を導出できる。

この方法ではVofopの符号に関わらずAeの校正値を導出する式は式（２７１）のみとなり、Aeの導出処理が簡便になる。

〔第２実施形態の第２の構成〕
図１２に本発明にかかる第２実施形態の積算電圧生成部の第２の構成を示す。図１２に示す積算電圧生成部９０では、正と負の入力を有し校正状態時に正の入力電圧が負の入力電圧を越えたことを判定して判定信号を出力する判定器３２と、判定器３２のオフセット電圧の測定に使用する第１クロス・バースイッチ３１と、容量Coと、容量Coに電荷を供給する電流源９１と、容量Coに電荷を供給する際に接続するSW1と、容量Coに蓄積された電荷をリセットするSW2と、判定器３２のオフセットを判定する際に接続するSW3とで構成される。

本実施形態の校正状態では、オフセット極性判定処理、オフセット計測処理、積算単位計測処理の順に処理を実行して判定器３２のオフセット電圧と積算単位電圧を校正する。オフセット極性判定処理は、校正制御部１１１のオフセット極性判定処理部１１１０が実行する。また、オフセット計測処理は、同オフセット計測処理部１１１１が実行する。また、積算単位計測処理は、同積算単位計測処理部２１３が実行する。

オフセット極性判定処理では、制御部１１０から出力する動作制御信号により、SW3を接続状態にして、SW1とSW2を切断状態にする。また、クロス・バースイッチ１のs11とs13およびs12とs14を接続する。

判定器３２のオフセット電圧をVofcとすると、判定器３２の正の入力には等価的にVref+Vofcが入力され、負の入力にはVrefが入力される。このためVofc>0の場合では判定器３２の出力の最大値である高出力電圧が出力され、Vofc<0の場合には判定器３２の出力の最小値である低出力電圧が出力される。したがって、Vofc>0の場合では判定信号が高出力電圧となり、Vofc<0の場合では判定信号が低出力電圧となる。制御部１１０で判定信号が高出力電圧を検出した場合には第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続し、低出力電圧を検出した場合には第１クロス・バースイッチ３１の接続を変えずにオフセット計測処理に移行する。

オフセット計測処理では、SW1を切断状態にしてから、SW3を接続状態にした後切断状態にする。この後、判定器３２の出力が変化するまで電荷蓄積ステップと比較ステップを繰返す。以下ではVofc>0の場合すなわち第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した場合で説明する。

本構成例において判定器３２は図９での演算増幅器９２と同じ回路モデルで表され、判定器３２の場合では図８の演算増幅器９２のVofopをVofcに置換えた等価回路となる。第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した場合では図９（ｂ）と同じようにCoと並列に寄生容量Cp2が接続された等価回路となる。第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した場合では図９（ａ）と同じようにCoと並列に寄生容量Cp1が接続された等価回路となる。

電荷蓄積ステップでは所定の時間Δtの期間SW1を接続状態にして、その後SW1を切断状態にする。電流源９１からみて容量Coと寄生容量Cp2は並列に接続されているため、所定の時間Δtの期間に電流源から供給された電荷はCoとCp2に生じる電圧が同じになるように蓄積される。図８の実施例と同様に所定の時間Δtの期間SW1を接続状態にする前後のCoの電圧をそれぞれVo,0、Vo,1とすると、所定の時間Δtの期間で電流源から供給された電荷Δt Ioと電荷保存則から以下の式が得られる。

次に、比較ステップでは、制御部１１０により判定器３２の出力をモニタする。判定器３２の正の入力は等価的にVref+Vofcであり、Coの電圧である負の入力が大きければ判定器３２の出力は低出力電圧となり、負の入力が小さければ判定器３２の出力は高出力電圧となる。判定器３２の出力が高出力電圧である場合では、電荷蓄積ステップに移行する。

Vofc>0の場合では判定器の出力がはじめの出力の高出力電圧から低出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返す。式（２７３）よりCoの出力は等差級数で表されるため、電荷蓄積ステップと比較ステップをk回繰り返した時のCoの電圧Vo,kは以下の式となる。

オフセット計測処理では、はじめにSW3を接続状態にするため、Vo,0はVrefとなる。積算回数が増加するとともにVo,kは増加しVref+Vofcに近づいていく。判定器３２の出力がはじめの出力の高出力電圧から低出力電圧に変化する積算回数をke+1とするとkeをオフセット積算回数と定義する。判定器３２の正と負の入力が同等の時の以下の式が成立する。

式（２７６）においてδkeは0以上1未満の実数であり、VGiδkeがVref+Vofcと積算回数keのときのCoの電圧の差を表す。

Vofc>0の場合での積算単位計測処理では、SW3を切断状態にする。はじめに第１クロス・バースイッチ３１のs11とs14およびs12とs13を接続した状態で第１の積算回数を計測し、次に第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態で第２の積算回数を計測する。第１の積算回数と第２の積算回数の計測では、電荷蓄積ステップと比較ステップを繰返し実行する。

SW1を切断状態にした後、SW2を接続状態にしてCoに蓄積された電荷をリセットする。Vofc>0の場合での積算単位計測処理の電荷蓄積ステップと比較ステップの動作はオフセット計測処理と同じである。電荷蓄積ステップと比較ステップをk回繰返したCoの電圧Vo,kは、はじめにCoの電荷をリセットしていることから式（２７４）においてVo,0=0とした式で表される。

判定器３２の出力がはじめの出力の高出力電圧から低出力電圧に変化する積算回数をkf1+1とするとkf1を第１の積算回数とする。第１の積算回数には以下の方程式が成立する。

式（２７８）においてδkf1は0以上1未満の実数であり、VGiδkf1がVref+Vofcと積算回数kf1のときのCoの電圧の差を表す。

第１の積算回数が得られたのち、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続し、SW1を切断状態にした後、SW2を接続状態にしてCoに蓄積された電荷をリセットする。この後、第２の積算単位電圧が得られるまで電荷蓄積ステップと比較ステップを繰返し実行する。この状態でのはじめの判定器３２の出力は低出力電圧となる。

電荷蓄積ステップにおいて所定の時間Δtの期間SW1を接続状態にして、その後SW1を切断状態にする。第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した場合での所定の時間Δtの期間SW1を接続状態にする前後の電圧Vo,0、Vo,1の関係式は、式（２７３）のCp2をCp1に置き換えた式となる。

比較ステップでは、制御部１１０により判定器３２の出力をモニタする。判定器３２の出力がはじめの低出力電圧から高出力電圧になるまで、電荷蓄積ステップと比較ステップを繰返し実行する。k回繰返した時のCoの電圧は、Vo,0がゼロであることから以下の式で表される。

比較ステップにおいて判定器３２の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をkf2+1とするとkf2を第２の積算回数とする。第２の積算回数には以下の方程式が成立する。

式（２８２）においてδkf2は0以上1未満の実数であり、VGjδkf2がVrefとそれぞれ積算回数kf2のときのCoの電圧とVofcの和との差を表す。

この後、VGj、Vofcの校正値を決定する。式展開を簡単にするため、Ke=ke+δke、Kf1=kf1+δkf1、Kf2=kf2+δkf2とする。式（２７６）より以下の式を得る。

式（２７８）に式（２８３）を代入すると以下の式を得る。

式（２８２）より以下の式を得る。

VGj、Vofcの校正値の決定法を以下で説明する。式（２１８）をδke、δkf1について偏微分すると以下の式を得る。

式（２８６）、式（２８７）より、δkf1についてはVofcは単調減少であり、δkeについては単調増加である。このためVofcの範囲は以下の式で表される。

Vofc の校正値を式（２８８）の範囲の中央値である式（２８９）で表されるVofccに設定すれば式（２９０）で表されるΔVofc未満の精度でVofcの校正値を導出できる。

式（２８５）をδke、δkf1、δkf2について偏微分すると以下の式を得る。

式（２９１）、式（２９２）、式（２９３）より、δke、δkf2についてはVGjは単調減少であり、δkf1については単調増加である。式（２８５）に式（２８４）を代入すると以下の式になり、VGjの範囲は式（２９４）で表される。

VGjの校正値を式（２２８）の範囲の中央値である式（２９５）で表されるVGjcに設定すれば式（２９６）で表されるΔVGj未満の精度でVGjの校正値を導出できる。

以上のように、判定器３２のオフセットや利得、積算単位電圧を構成する容量等が経時変化で変動しても上述の校正状態で処理によって、判定器３２のオフセットVofc、積算単位電圧VGjの校正値を所定の精度で導出できる。

上述の説明ではVofc>0の場合で説明したが、Vofc<0でもVGj、Vofcの校正は可能である。

オフセット極性判定処理においてVofc<0と判定した場合では、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続したまま、オフセット計測処理に移行する。

オフセット計測処理では、第１クロス・バースイッチ３１以外のスイッチの接続はVofc>0の場合と同じであるため説明を割愛する。

第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では寄生容量はCp1となり、電荷蓄積ステップと比較ステップをk回繰返した時のCoの電圧Vo,kは式（２８０）となる。

オフセット計測処理では、はじめにSW3を接続状態にした後切断状態にするためVo,0=Vrefとなる。第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態では判定器３２の正の入力にVo,kが入力され、等価的にVo,k+Vofopと負の入力のVrefが比較される。積算回数が増加するとともにVo,kは増加しVrefに近づいていく。判定器３２の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をke+1とするとkeをオフセット積算回数と定義する。判定器の正と負の入力が同等の時の以下の式が成立する。

式（２９７）においてδkeは0以上1未満の実数であり、VGjδkeがVrefと積算回数keのときのCoの電圧の差を表す。

Vofc<0の場合での積算単位計測処理では、第１クロス・バースイッチ３１のs11とs13およびs12とs14を接続した状態で電荷蓄積ステップと比較ステップを繰返し実行して第１の積算回数を計測する。SW3の接続はVofc>0の場合と同じである。判定器３２の正の入力にCoの電圧が入力され負の入力にVrefが入力されているため、Coの電荷をリセットした時は判定器３２の出力は低出力電圧が出力されている。

SW1とSW2の動作もVofc>0の場合と同じであるため詳細な説明を割愛する。電荷蓄積ステップと比較ステップをk回繰返した時のCoの電圧Vo,kは式（２８０）となる。判定器３２の出力がはじめの出力の低出力電圧から高出力電圧に変化する積算回数をkf1+1とするとkf1を第１の積算回数とする。第１の積算回数には以下の方程式が成立する。

式（２９８）においてδkf1は0以上1未満の実数であり、VGjδkf1がVrefと積算回数kf1のときの判定器の出力の差を表す。

式展開を簡単にするため、Ke=ke+δke、Kf1=kf1+δkf1、Kj1=kj1+δkj1、Kj2=kj2+δkj2とする。式（２９８）と式（２９７）の差をとることにより以下の式を得る。

式（２９８）に式（２９９）を代入すると以下の式を得る。

式（３００）をδke、δkf1について偏微分すると以下の式を得る。

式（３０１）、式（３０２）より、δkeについてはVofcは単調減少であり、δkf1については単調増加である。このためVofcの範囲は以下の式で表される。

Vofcの校正値を式（３０３）の範囲の中央値である式（３０４）で表されるVofccに設定すれば式（３０５）で表されるΔVofop未満の精度でVofopの校正値を導出できる。

式（２９９）をδke、δkf1について偏微分すると以下の式を得る。

式（３０６）、式（３０７）より、δkf1についてはVGjは単調減少であり、δkeについては単調増加である。このため、VGjの範囲は式（３０８）で表される。

VGjの校正値を式（３０８）の範囲の中央値である式（３０９）で表されるVGjcに設定すれば式（３１０）で表されるΔVGj未満の精度でVGjの校正値を導出できる。

以上により、Vofc<0の場合でも、判定器３２のオフセットや利得、積算単位電圧を構成する容量等が経時変化で変動しても上述の校正状態での処理によって、判定器３２のオフセットVofc、積算単位電圧VGrの校正値を所定の精度で導出できる。

センサ回路を校正する時では、本実施形態に係る可変基準電圧源５００を出力状態にして、積算回数kを含む設定データにより設定された電圧を出力する。出力状態では、設定データを制御部１１０で取得後に、SW2を閉じることによりCoに蓄積された電荷を初期化する。次に、SW2を開放にして、蓄積ステップと比較ステップを積算回数k回繰り返し実行する。積算回数分の蓄積ステップと比較ステップが完了したら、制御部１１０は完了を表す校正データを出力する。

このとき可変基準電圧源５００から出力される電圧は、校正状態で導出したVGj、Vofcの校正値を用いて式(２１４）から導出できるため、既知の電圧と扱える。したがって、可変基準電圧源５００から出力される既知の電圧をセンサ回路の増幅器やＡＤコンバータに入力し、その出力との相関関係から、増幅器のオフセットや利得、ＡＤコンバータのオフセットの校正が可能である。

センサ回路設置後でもセンサノードの外部に校正用の基準となる測定器が不要で、本実施形態に係る可変基準電圧源５００の校正状態によりオフセットと積算単位電圧の校正値を所定の精度で求めることができるため、経時変化によりオフセットや積算単位電圧が変化してもセンサ回路の校正が可能となる。

以上説明した本実施形態に係る可変基準電圧源１００～５００によれば、校正のための測定器が不要な可変基準電圧源を提供することができる。

本実施形態に係る可変基準電圧源１００～５００は、校正のための測定器を必要とせず、遠隔操作で自らを校正することができる。したがって、本発明の可変基準電圧源１００～５００は、遠隔地にある多数のセンサ回路と組み合わせて用いるのに好適である。

つまり、多数のセンサ回路が配置された現場に作業者が出掛けなくても、遠隔操作で各々のセンサ回路が用いる可変の基準電圧を校正することが可能になる。

なお、本発明は、上記の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内で変形が可能である。

１０：基準電圧部
２０，４０，６０，８０，１１０：制御部
２１，４１，６１，８１，１１１：校正制御部
２２，６２：出力制御部
３０，５０，７０，９０，１２０：積算電圧生成部
３１：第１クロス・バースイッチ
３２：判定器
３３：第２クロス・バースイッチ
３４，５４，７４：積算部
９３：第３クロス・バースイッチ
３４０，９２：演算増幅器

Claims

外部から設定される設定データに対応した可変基準電圧を生成する可変基準電圧源であって、
前記可変基準電圧源内部のオフセットと所定の単位電圧を校正する動作を制御する校正制御部と可変基準電圧を出力する動作を制御する出力制御部を含む制御部と、
基準電圧を出力する基準電圧部と、
前記校正制御部が制御する場合に前記所定の単位電圧を積算した積算電圧が前記基準電圧と等しくなるまで積算動作を繰り返し、前記出力制御部が制御する場合に前記設定データに対応する可変基準電圧を出力する積算電圧生成部と
を備えることを特徴とする可変基準電圧源。
前記積算電圧生成部は、
前記単位電圧の大きさを前記基準電圧と同じ電圧又は前記基準電圧よりも小さい中間電位に変化させる第４スイッチと、
前記単位電圧の極性を決定する第２クロス・バースイッチと、
前記単位電圧を積算した積算電圧を生成する積算部と、
前記基準電圧と積算電圧のどちらが大きいか判定する判定器と、
前記判定器の一方の入力に前記基準電圧を入力し他方の入力に積算電圧を入力する場合と、前記判定器の一方の入力に積算電圧を入力し他方の入力に前記基準電圧を入力する場合とで接続を切替える第１クロス・バースイッチと
を備えることを特徴とする請求項１に記載の可変基準電圧源。
前記積算部は、
演算増幅器と、
前記単位電圧で充電される第１コンデンサと、
前記単位電圧を積算した積算電圧を保持する第２コンデンサと、
前記演算増幅器の正の入力の電圧を切替える第１スイッチと、
前記演算増幅器の負の入力に前記第１コンデンサの一方の端子を接続する場合に、前記第１コンデンサの他方の端子を接地電位に接続させる第２スイッチと、
前記第２コンデンサの両端を短絡させる第３スイッチと
を備えることを特徴とする請求項２に記載の可変基準電圧源。
前記校正制御部は、
前記判定器のオフセット電圧の極性を判定するオフセット極性判定処理部と、
前記演算増幅器と前記判定器のオフセット電圧の和に相当する単位電圧の積算回数を求めるオフセット計測処理部と、
前記積算部のバイアス電圧を、前記基準電圧部の基準電圧よりも小さい中間電位に設定した場合に、前記判定器の出力が反転するまでの前記単位電圧の積算回数を求める中間電位計測処理部と、
前記積算部に前記演算増幅器のオフセット電圧を含む単位電圧を積算させたオフセット積算電圧を生成させ、前記判定器に、該オフセット積算電圧と前記基準電圧との比較を行わせて積算回数を取得する積算単位計測処理部と
を備えることを特徴とする請求項３に記載の可変基準電圧源。
前記積算電圧生成部は、
前記単位電圧を積算した積算電圧を生成する積算部と、
前記基準電圧と前記積算電圧のどちらが大きいか判定する判定器と、
前記判定器の一方の入力に前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合と、前記判定器の一方の入力に前記積算電圧を入力し他方の入力に前記基準電圧を入
力する場合とで接続を切替える第１クロス・バースイッチと
を備え、
前記積算部は、
正と負の２種の入力を有する演算増幅器と、
前記単位電圧で充電される第１コンデンサと、
前記単位電圧を積算した積算電圧を保持する第２コンデンサと、
前記第１コンデンサに充電する場合には前記基準電圧と第１コンデンサを接続し、前記第２コンデンサに積算する場合には第１コンデンサと前記演算増幅器の正の入力を接続する第５スイッチと、
前記第１コンデンサの一方の端子を前記演算増幅器の負の入力に接続する場合に、前記演算増幅器をユニティゲインバッファとして動作させる第４スイッチと、
前記第２コンデンサの両端を短絡させる第３スイッチと
を備え、
前記校正制御部は、
前記積算部に前記演算増幅器のオフセット電圧を除去した単位電圧を積算させた積算電圧を生成させ、該積算電圧と前記基準電圧の比較を前記第１クロス・バースイッチの接続を切替えて行わせ、第１のオフセットキャンセル積算回数と第２のオフセットキャンセル積算回数を取得するオフセットキャンセル積算単位計測処理部と、
前記積算部に前記演算増幅器のオフセット電圧を含む単位電圧を積算させたオフセット積算電圧を生成させ、前記判定器に、該オフセット積算電圧と前記基準電圧との比較を行わせて積算回数を取得する積算単位計測処理部と
を備えることを特徴とする請求項１に記載の可変基準電圧源。
前記積算電圧生成部は、
前記単位電圧を積算した積算電圧を生成する積算部と、
前記基準電圧と前記積算電圧のどちらが大きいか判定する判定器と、
前記判定器の一方の入力に前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合と、前記判定器の一方の入力に前記積算電圧を入力し他方の入力に前記基準電圧を入力する場合とで接続を切替える第１クロス・バースイッチと、
前記基準電圧を分圧した２種の中間電位を生成する電圧生成部と、
前記校正制御部が制御する場合に、前記第１クロス・バースイッチを介して前記判定器に与える基準となる電圧を高電位側の前記中間電位又は前記基準電圧に切替える判定電圧切替部と
を備え、
前記積算部は、
演算増幅器と、
前記単位電圧で充電される第１コンデンサと、
前記単位電圧を積算した積算電圧を保持する第２コンデンサと、
前記第１コンデンサに充電する場合に前記基準電圧又は前記高電位側の中間電位の一方と前記第１コンデンサの端子を接続し、前記第２コンデンサに積算する場合には前記基準電圧又は前記高電位側の中間電位の他方と前記第１コンデンサの端子を接続する第６スイッチと、
前記第１コンデンサの一方の端子を前記演算増幅器の負の入力に接続する場合に、前記演算増幅器をユニティゲインバッファとして動作させる第４スイッチと、
前記第２コンデンサの両端を短絡させる第３スイッチと
を備え、
前記校正制御部は、
前記積算部に前記演算増幅器のオフセット電圧を除去した単位電圧を積算させた積算電圧を生成させ、該積算電圧と前記基準電圧の比較を前記第１クロス・バースイッチの接続を切替えて行わせ、第１のオフセットキャンセル積算回数と第２のオフセットキャンセル
積算回数を取得するオフセットキャンセル積算単位計測処理部と、
前記積算部に前記演算増幅器のオフセット電圧を含む単位電圧を積算させたオフセット積算電圧を生成させ、前記判定器に、該オフセット積算電圧と前記基準電圧との比較を行わせて第１の積算回数を取得する積算単位計測処理部と
を備え、
前記出力制御部は、
前記設定データに基づいて低電位側の前記中間電位より高い電圧を出力する際には、前記第１コンデンサに充電する場合に前記基準電圧と前記第１コンデンサの端子を接続して、前記第２コンデンサに積算する場合には前記高電位側の中間電位と前記第１コンデンサの端子を接続する処理を実行する正のオフセットキャンセル積算処理部と、
前記設定データに基づいて低電位側の前記中間電位より低い電圧を出力する際には、前記第１コンデンサに充電する場合に前記高電位側の中間電位と前記第１コンデンサの端子を接続し、前記第２コンデンサに積算する場合には前記基準電圧と前記第１コンデンサの端子を接続する処理を実行する負のオフセットキャンセル積算処理部と
を備えることを特徴とする請求項１に記載の可変基準電圧源。
前記積算電圧生成部は、
前記単位電圧を積算した積算電圧を生成する積算部と、
前記基準電圧と前記積算電圧のどちらが大きいか判定する判定器と、
前記判定器の一方の入力に前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合と、前記判定器の一方の入力に前記積算電圧を入力し他方の入力に前記基準電圧を入力する場合とで接続を切替える第１クロス・バースイッチと、
前記判定器の出力と前記積算部の出力を切替えて前記制御部に出力する第９スイッチと
を備え、
前記積算部は、
演算増幅器と、
電流源と、
前記電流源が繰り返し接続されることで充電される単位コンデンサと、
前記単位コンデンサの両端を接続させる第６スイッチと、
前記電流源と前記単位コンデンサを繰り返し接続する第５スイッチと、
前記第５スイッチと接続される前記単位コンデンサの一方の端子に、前記基準電圧を接続する第７スイッチと、
前記基準電圧と前記積算部の出力を切替えて出力する第８スイッチと、
前記演算増幅器の一方の入力に前記第８スイッチの出力又は前記単位電圧を接続し他方の入力に前記単位電圧又は前記第８スイッチの出力を接続する第３クロス・バースイッチと
を備えることを特徴とする請求項１に記載の可変基準電圧源。
前記積算電圧生成部は、
前記単位電圧を積算した積算電圧を生成する積算部と、
前記基準電圧と前記積算電圧のどちらが大きいか判定する判定器と、
前記判定器の一方の入力に前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合と、前記判定器の一方の入力に前記積算電圧を入力し他方の入力に前記基準電圧を入力する場合とで接続を切替える第１クロス・バースイッチと、
を備え、
前記積算部は、
電流源と、
単位コンデンサの両端を接続させる第６スイッチと、
前記電流源と前記単位コンデンサを繰り返し接続する第５スイッチと、
前記第５スイッチと接続される前記単位コンデンサの一方の端子に、前記基準電圧を接
続する第７スイッチと
を備えることを特徴とする請求項１に記載の可変基準電圧源。