JP2020153963A - 静電容量検出装置 - Google Patents

Abstract

【課題】検出精度を低下することなく、検出に必要な時間をより短縮できる静電容量検出装置を提供する。【解決手段】互いに容量の異なる複数の並列接続のコンデンサを有し、合成容量が変化するコンデンサアレイ１１と、コンデンサアレイ１１に直列接続された検出コンデンサ１２と、スイッチング制御部１８ｂと、合成容量及び検出コンデンサ１２の容量による電源の容量分圧の電位である中間電位を検出する検出部１８ａと、中間電位と参照電位との大小関係が反転する付近の合成容量のうちのいずれかを第１合成容量及び第２合成容量として取得する取得部１８ｃと、合成容量がそれぞれ第１合成容量及び第２合成容量であるときの中間電位である第１中間電位及び第２中間電位に基づいて、コンデンサアレイ１１の推定合成容量を演算する演算部１８ｄと、推定合成容量に基づいて、検出コンデンサ１２の容量を検出容量として導出する導出部１８ｅとを備える。【選択図】図１

Description

本発明は、静電容量検出装置に関するものである。

従来、静電容量検出装置としては、例えば特許文献１に記載されたものが知られている。この静電容量検出装置は、基準容量と、該基準容量に接続される検出容量（被測定容量）と、基準容量を初期化する第１スイッチと、基準容量及び検出容量の間に配置される第２スイッチと、検出容量を初期化する第３スイッチと、制御回路とを備える。制御回路は、第１スイッチの操作による基準容量の初期化後、第２スイッチの操作と第３スイッチの操作とからなるスイッチ操作を複数回行うとともに、基準容量及び検出容量の間の電位である中間電位を取得し、更に中間電位が参照電位を下回るときのスイッチ操作の操作回数に対応する検出回数を導出する。この検出回数を以降、カウント値と呼ぶ。このカウント値は、検出容量の容量に相関しており、カウント値の導出によって検出容量の容量が検出される。

特許第４３５６００３号公報

ところで、特許文献１では、カウント値の導出によって検出容量の容量を検出する。従って、１カウント分の容量が検出分解能となるから検出精度を向上させるためには、スイッチ操作の操作回数を増やす必要がある。例えばスイッチ操作の操作回数は、数万回のオーダーとなる。これにより、静電容量検出に必要な時間が増加する。

一方、静電容量検出に必要な時間が増加すると、静電容量検出に係る電源（第１及び第２の電位源）に重畳する低周波ノイズや電源自体の変動幅の増加の影響が顕著になって、逆に検出精度が低下する可能性もある。つまり、検出精度を向上させるべくスイッチ操作の操作回数を増やすことが、逆に検出精度の低下を招く可能性がある。

本発明の目的は、検出精度を低下することなく、検出に必要な時間をより短縮できる静電容量検出装置を提供することにある。

以下、上記課題を解決するための手段およびその作用効果について記載する。
１．可変容量コンデンサと、静電容量の検出対象を構成する電極と、制御回路と、を備え、前記制御回路は、前記可変容量コンデンサを介して前記電極に電圧印加装置の電圧が印加されているときにおいて、前記可変容量コンデンサと前記電極との接続点の電位である中間電位を参照電位に制御すべく前記可変容量コンデンサの静電容量を操作する操作処理と、前記参照電位に制御した際の前記可変容量コンデンサの静電容量に基づき、前記検出対象の静電容量を検出する検出処理と、を実行する静電容量検出装置である。

上記構成では、中間電位を参照電位に制御することにより、検出対象の静電容量と可変容量コンデンサの静電容量との比を、参照電位に応じた比率に制御することができる。そのため、参照電位に制御する際の操作量としての可変容量コンデンサの静電容量と上記比率とによって、検出対象の静電容量またはそれに近似した値を把握できる。そのため、上記検出処理によれば、検出対象の静電容量を検出できる。しかも、一般に、可変容量コンデンサの静電容量の操作によって中間電位を参照電位に制御する操作処理は、スイッチング操作回数を数万回のオーダーとすることなく可能である。そのため、上記構成では、上述したカウント値の導出によって静電容量を検出する場合と比較して、検出対象の静電容量の検出に必要な時間を短縮できる。

２．前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量に加えて、前記参照電位に制御した際の前記差動増幅回路の出力値に基づき前記検出対象の静電容量を検出する処理である上記１記載の静電容量検出装置である。

中間電位を参照電位に制御する際、可変容量コンデンサの静電容量の変更可能な最小単位に依存して、中間電位と参照電位とにずれが生じうる。そのため、参照電位から定まる可変容量コンデンサの静電容量および検出対象の静電容量の比率と、可変容量コンデンサの静電容量との２つのみに基づき、検出対象の静電容量を検出する場合、検出対象の静電容量の分解能は、可変容量コンデンサの静電容量の変更可能な最小単位に依存することとなる。そこで上記構成では、差動増幅回路の出力値を加味して検出対象の静電容量を検出することにより、参照電位と中間電位とのずれ量に応じて、検出対象の静電容量を、可変容量コンデンサの静電容量と上記比率との２つのみからは把握できない微小なレベルまで特定できる。

３．前記検出処理は、前記中間電位が前記参照電位を挟む一対の値であって且つ前記中間電位と前記参照電位との差がそれぞれ最小となるときの前記可変容量コンデンサの静電容量の２つの値に基づき、前記検出対象の静電容量を検出する処理である上記１または２記載の静電容量検出装置である。

上記構成では、可変容量コンデンサの静電容量の２つの値と、参照電位から把握される可変容量コンデンサの静電容量および検出対象の静電容量の比率とから、検出対象の実際の静電容量を挟む２つの静電容量の値が定まる。換言すれば、検出対象の静電容量は、２つの静電容量の値のうちの小さい方以上であって大きい方以下となる。そのため、上記構成によれば、検出対象の静電容量を絞り込むことができる。

４．前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量と前記参照電位とに応じて把握される前記検出対象の静電容量である上位容量値を、前記差動増幅回路の出力値に基づき補正することによって前記検出対象の静電容量を検出する処理であって且つ、前記差動増幅回路の出力値が同一であっても、前記参照電位に制御した際の前記可変容量コンデンサの静電容量が大きい場合に小さい場合よりも前記出力値に基づく補正量の大きさを大きくする処理である上記２記載の静電容量検出装置である。

中間電位と参照電位との差を極力低減制御した段階における中間電位と参照電位との差の大きさは、そのときの可変容量コンデンサの静電容量に反比例するとみなせる。そのため、中間電位と参照電位との差が同一であっても、可変容量コンデンサの静電容量および参照電位のみから把握できる検出対象の静電容量と検出対象の実際の静電容量との差の大きさは、可変容量コンデンサの静電容量に依存して変動する。すなわち、中間電位と参照電位との差の大きさが同一であっても、可変容量コンデンサの静電容量が大きい場合には小さい場合よりも、可変容量コンデンサの静電容量と参照電位との２つのみから把握できる検出対象の静電容量と検出対象の実際の静電容量との差が大きくなる。そこで、上記構成では、可変容量コンデンサの静電容量が大きい場合に小さい場合よりも補正量の大きさを大きくすることにより、可変容量コンデンサの静電容量の大小に起因した検出対象の静電容量の検出誤差を抑制できる。

５．前記制御回路は、前記検出処理を繰り返し実行し、前記検出処理によって検出される前記検出対象の静電容量が変化する場合、変化した旨の信号を出力する出力処理を実行する上記２〜４のいずれか１つに記載の静電容量検出装置である。

上記構成では、検出対象の静電容量が変化する場合に、その旨を外部に通知することができる。
６．前記可変容量コンデンサを放電させる第１放電経路と、前記第１放電経路を開閉する第１放電用開閉器と、前記電極を放電させる第２放電経路と、前記第２放電経路を開閉する第２放電用開閉器と、を備え、前記制御回路は、前記第１放電用開閉器および前記第２放電用開閉器を閉状態として前記可変容量コンデンサおよび前記電極を放電する放電処理を実行し、前記操作処理を、前記放電処理の後に前記第１放電用開閉器および前記第２放電用開閉器を開状態とし、前記電圧印加装置によって前記可変容量コンデンサを介して前記電極に電圧が印加されているときに実行し、前記検出処理を、前記中間電位を前記参照電位に一旦制御した後に前記可変容量コンデンサの静電容量を固定した状態で繰り返し実行する上記５記載の静電容量検出装置である。

操作処理によって可変容量コンデンサの静電容量を操作する都度、各配線等の寄生容量が変化するおそれがある。そのため、検出処理を実行する都度、それに先立って操作処理を実行する場合には、検出対象の静電容量が実際には変化していないのに、上記寄生容量の変化に起因して検出処理によって検出される静電容量が変化するおそれがある。そこで上記構成では、中間電位を参照電位に制御した後に可変容量コンデンサの静電容量を固定した状態で検出処理を繰り返し実行することにより、可変容量コンデンサの静電容量の操作に起因した寄生容量の変化を、検出対象の静電容量の変化と誤検出することを抑制できる。

７．前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、前記出力処理は、所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期における前記差動増幅回路の出力値の変化量の大きさが規定量より大きい場合、当該静電容量検出装置に異常がある旨の信号を出力する処理を含む上記６記載の静電容量検出装置である。

たとえば電極が接地とある抵抗値で導通状態となっているような場合には、異常リーク電流が発生し、差動増幅回路の出力値の極短いサンプリング周期における変化量の大きさが大きくなる。これに対し、リーク電流がない場合には、差動増幅回路の出力値の極短いサンプリング周期における変化量の大きさは、ノイズの影響程度の極小さい量となる。そこで上記構成では、差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期における前記差動増幅回路の出力値の変化量の大きさが規定量より大きい場合に異常がある旨の信号を出力することにより、外部に異常を通知することができる。

８．前記可変容量コンデンサは、コンデンサとスイッチとの直列接続体が複数並列接続されたものであって、前記スイッチのオン・オフ操作によって静電容量を可変とするものであり、複数の前記直列接続体同士で、該当するコンデンサの静電容量が互いに異なる上記１〜７のいずれか１つに記載の静電容量検出装置である。

本発明は、検出精度を低下することなく、検出に必要な時間をより短縮できる効果がある。

静電容量検出装置の第１の実施形態についてその電気的構成を示す回路図。 同実施形態の静電容量検出装置についてそのコンデンサアレイを示す回路図。 同実施形態の静電容量検出装置について推定合成容量の演算態様を説明するグラフ。 同実施形態の静電容量検出装置について検出容量の導出態様を示すフローチャート。 第２の実施形態について、その電気的構成を示す回路図。 同実施形態にかかる制御回路が実行する処理の手順を示すフローチャート。 同実施形態にかかる上位容量と下位容量との関係を示す図。 同実施形態にかかる検出容量と、検出容量の変化に対する中間電位の変化の比率を示す図。 第３の実施形態にかかる制御回路が実行する処理の手順を示すフローチャート。 異常の有無に応じた中間電位の推移例を示すタイムチャート。

＜第１の実施形態＞
以下、静電容量検出装置の第１の実施形態について説明する。
図１に示すように、静電容量検出装置は、コンデンサアレイ１１と、容量の検出対象である検出コンデンサ１２と、第１スイッチ１３と、第２スイッチ１４と、第３スイッチ１５と、増幅部としての差動増幅回路１６と、ＡＤ変換部としてのＡＤ変換回路１７と、制御回路１８とを備える。

コンデンサアレイ１１は、可変の合成容量Ｃｓを有する。すなわち、図２に示すように、コンデンサアレイ１１は、直列接続のコンデンサ２２及びスイッチ２３を有する容量部２１が複数（例えば８つ）並列接続されることで構成されている。これら複数のコンデンサ２２の容量は、互いに異なるように設定されている。具体的には、容量が最小となるコンデンサ２２の容量をＣ０で表すと、全てのコンデンサ２２の容量Ｃ０，Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７は下式（１）を満たすように設定されている。

Ｃｎ＝Ｃ０×２＾ｎ、ｎ＝０〜７…（１）
また、容量Ｃｎのコンデンサ２２に接続されるスイッチ２３は、制御回路１８により設定されるコンデンサアレイ１１の制御値ｂｎ（ｎ＝０〜７）に応じてオン状態及びオフ状態（電極間に電位差がなく、容量として機能しない状態）が切り替えられる。すなわち、スイッチ２３は、制御値ｂｎが「１」であるときにオン状態となり、制御値ｂｎが「０」であるときにオフ状態となる。

従って、コンデンサアレイ１１の合成容量Ｃｓは、制御値ｂｎ（ｎ＝０〜７）に応じて下式（２）で表される。
Ｃｓ＝ｂ０・Ｃ０＋ｂ１・Ｃ１＋…＋ｂ７・Ｃ７…（２）
つまり、合成容量Ｃｓは、容量Ｃ０を最小単位（ＬＳＢ）に、制御値ｂｎ（「１」又は「０」）に応じて変化する。

なお、コンデンサアレイ１１は、例えば周囲環境が変化したりしても、各コンデンサ２２の容量Ｃ０〜Ｃ７が変動することがないように配置されている。
図１に示すように、検出コンデンサ１２は、それ自体の容量や周囲環境で決定される浮遊容量などを含む容量（以下、検出コンデンサ１２の容量を「検出容量Ｃｘ」と表示することもある）を有する。

コンデンサアレイ１１及び検出コンデンサ１２は、直列接続で電源（Ｖ１）に接続されている。すなわち、コンデンサアレイ１１は、一端が電源としての高側電位Ｖ１に電気的に接続されており、他端が第２スイッチ１４を介して検出コンデンサ１２の一端に電気的に接続されている。そして、検出コンデンサ１２は、他端が電源としての低側電位Ｖ２（＜Ｖ１）に電気的に接続されている。低側電位Ｖ２は、例えばグランドと等電位（＝０）に設定される。

第１スイッチ１３は、コンデンサアレイ１１を初期化する（コンデンサに蓄積された電荷を放電する）。具体的には、第１スイッチ１３は、コンデンサアレイ１１（複数の容量部２１）の両端子間に接続、即ち並列接続されており、オン状態及びオフ状態への切り替わりに伴ってコンデンサアレイ１１の両端子間をそれぞれ接続及び遮断する。より厳密には、例えば複数の容量部２１の全てのスイッチ２３がオン状態にあるとき、第１スイッチ１３は、オン状態への切り替わりに伴って複数の容量部２１の全てのコンデンサ２２の両端子間を接続・初期化する（コンデンサに蓄積された電荷を放電する）。第２スイッチ１４は、コンデンサアレイ１１及び検出コンデンサ１２間に電気的に接続されており、オン状態及びオフ状態への切り替わりに伴ってコンデンサアレイ１１及び検出コンデンサ１２間をそれぞれ接続及び遮断する。第３スイッチ１５は、検出コンデンサ１２を初期化する（コンデンサに蓄積された電荷を放電する）。具体的には、第３スイッチ１５は、検出コンデンサ１２の両端子間に接続、即ち並列接続されており、オン状態及びオフ状態への切り替わりに伴って検出コンデンサ１２の両端子間をそれぞれ接続及び遮断する。

差動増幅回路１６は、その正極入力端子＋にコンデンサアレイ１１及び検出コンデンサ１２の接続点Ｎ１が接続されている。差動増幅回路１６の負極入力端子−には、電源に直列接続された一対の抵抗Ｒの接続点Ｎ２が増幅回路１９を介して接続されている。差動増幅回路１６は、接続点Ｎ１における電位である中間電位Ｖｏｕｔと、一対の抵抗Ｒにより電源を二分した参照電位Ｖｒｅｆ（＝Ｖ１／２）とを入力して、それらの差分電圧ΔＶ（＝Ｖｏｕｔ−Ｖｒｅｆ）を増幅及び出力する。

なお、中間電位Ｖｏｕｔは、コンデンサアレイ１１の合成容量Ｃｓ及び検出コンデンサ１２の検出容量Ｃｘによる電源の容量分圧の電位であって、下式（３）で表される。
Ｖｏｕｔ＝Ｖ１／（１＋Ｃｘ／Ｃｓ）…（３）
つまり、中間電位Ｖｏｕｔは、合成容量Ｃｓに対する検出容量Ｃｘの比（＝Ｃｘ／Ｃｓ）に反比例する。

差分電圧ΔＶは、下式（４）で表される。
ΔＶ＝Ｖｏｕｔ−Ｖｒｅｆ＝Ｖ１／（１＋Ｃｘ／Ｃｓ）−Ｖ１／２…（４）
従って、合成容量Ｃｓが検出容量Ｃｘに一致するとき（Ｃｘ／Ｃｓ＝１）、中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致して差分電圧ΔＶがゼロとなる。

なお、差分電圧ΔＶの極性は、合成容量Ｃｓよりも検出容量Ｃｘの方が大きいときに負となり、合成容量Ｃｓよりも検出容量Ｃｘの方が小さいときに正となる。従って、差動増幅回路１６は、制御値ｂｎ（ｎ＝０〜７）に応じてコンデンサアレイ１１の合成容量Ｃｓを変化させるとき、合成容量Ｃｓ及び検出容量Ｃｘの大小関係を判定する比較器と見なしてもよい。

ＡＤ変換回路１７は、例えば１０ビットの符号付であって、差動増幅回路１６で増幅された差分電圧ΔＶをＡＤ変換して制御回路１８に出力する。なお、式（４）から明らかなように、合成容量Ｃｓ及び検出容量Ｃｘの偏差が小さいとき（Ｃｘ／Ｃｓ≒１）、差分電圧ΔＶはゼロに近似するものの、合成容量Ｃｓ及び検出容量Ｃｘの偏差が大きいときには差分電圧ΔＶは絶対値の大きな正数又は負数になる。

従って、ＡＤ変換回路１７のＡＤ変換の最小単位（ＬＳＢ）が一定である場合、差動増幅回路１６は、差分電圧ΔＶの絶対値に合わせて増幅率を変更可能に構成されていることが好ましい。この場合、差動増幅回路１６は、例えば制御値ｂｎ（ｎ＝０〜７）に応じてコンデンサアレイ１１の合成容量Ｃｓを変化させる場合のように差分電圧ΔＶの絶対値が所定値を超える場合には相対的に小さく設定された増幅率で差分電圧ΔＶを増幅する。一方、差動増幅回路１６は、差分電圧ΔＶの絶対値が所定値を下回る場合には相対的に大きく設定された増幅率で差分電圧ΔＶを増幅する。これらにより、ＡＤ変換回路１７は、差分電圧ΔＶの絶対値に合わせて実質的に変更された最小単位でＡＤ変換可能となる。

あるいは、ＡＤ変換回路１７は、例えば制御値ｂｎ（ｎ＝０〜７）に応じてコンデンサアレイ１１の合成容量Ｃｓを変化させる場合のように差分電圧ΔＶの絶対値が所定値を超える場合にはその旨を表す一定のデジタル値を出力するとともに、差分電圧ΔＶの絶対値が所定値を下回る場合には該差分電圧ΔＶを表すデジタル値を出力するものであってもよい。

あるいは、ＡＤ変換回路１７は、差分電圧ΔＶの絶対値に合わせてＡＤ変換の最小単位（ＬＳＢ）を変更可能なように、複数ユニット又は複数チャネルで構成されていてもよい。この場合、ＡＤ変換回路１７は、例えば制御値ｂｎ（ｎ＝０〜７）に応じてコンデンサアレイ１１の合成容量Ｃｓを変化させる場合のように差分電圧ΔＶの絶対値が所定値を超える場合には相対的に大きく設定された最小単位でＡＤ変換したデジタル値を出力する。一方、ＡＤ変換回路１７は、差分電圧ΔＶの絶対値が所定値を下回る場合には相対的に小さく設定された最小単位でＡＤ変換したデジタル値を出力する。

いずれにしても、ＡＤ変換回路１７は、差分電圧ΔＶの絶対値が所定値を下回るとき、即ち中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに近いときに、合成容量Ｃｓの分解能相当の変化に伴う中間電位Ｖｏｕｔの電圧変動よりも小さな最小単位でＡＤ変換するものであればよい。

制御回路１８は、例えばＭＣＵ（マイコン）を主体に構成されており、合成容量Ｃｓ及び検出容量Ｃｘによる電源の容量分圧の電位である中間電位Ｖｏｕｔを発生させるべく、第１スイッチ１３、第２スイッチ１４及び第３スイッチ１５を駆動制御する。具体的には、制御回路１８は、以下のような処理Ａを行う。

１．第１スイッチ１３及び第３スイッチ１５を共にオン状態、第２スイッチ１４をオフ状態にして、コンデンサアレイ１１及び検出コンデンサ１２の各々の端子間の短絡によって電荷を放電させる。つまり、コンデンサアレイ１１及び検出コンデンサ１２の各々を初期化する。

２．第１スイッチ１３及び第３スイッチ１５を共にオフ状態、第２スイッチ１４をオン状態にして、コンデンサアレイ１１及び検出コンデンサ１２を直列接続する。そして、接続点Ｎ１に中間電位Ｖｏｕｔを発生させる。

３．差動増幅回路１６で増幅され、ＡＤ変換回路１７でＡＤ変換された差分電圧ΔＶ（＝Ｖｏｕｔ−Ｖ１／２）を入力して該差分電圧ΔＶを検出する。
つまり、検出部１８ａとしての制御回路１８は、中間電位Ｖｏｕｔに相関する差分電圧ΔＶを検出する。

また、スイッチング制御部１８ｂとしての制御回路１８は、制御値ｂｎ（ｎ＝０〜７）を設定するとともに、該制御値ｂｎ（ｎ＝０〜７）に応じてコンデンサアレイ１１の複数のコンデンサ２２を選択的にオン状態及びオフ状態に切り替えるべく、複数のスイッチ２３を駆動制御する。このとき、制御値ｂｎ（ｎ＝０〜７）に応じてコンデンサアレイ１１の合成容量Ｃｓが変化することは既述のとおりである。そして、制御回路１８は、制御値ｂｎ（ｎ＝０〜７）に応じてコンデンサアレイ１１の合成容量Ｃｓを変化させるとき、ＡＤ変換回路１７でＡＤ変換された差分電圧ΔＶの極性に基づき決定された制御値ｂｎをその内蔵するメモリに記憶する。

すなわち、制御回路１８は、検出コンデンサ１２の検出容量Ｃｘに近似する合成容量Ｃｓを取得するために、いわゆる二分探索の手法を用いる。具体的には、制御回路１８は、以下のような処理Ｂを行う。

１．コンデンサアレイ１１の制御値ｂｎの最上位ビットである制御値ｂ７を「１」、他の全ての下位ビットである制御値ｂ６〜ｂ０を「０」に設定する。すなわち、設定値を「１０００＿００００」にする。

２．前述の処理Ａに従って差分電圧ΔＶ（＝Ｖｏｕｔ−Ｖ１／２）を入力等する。
３．差分電圧ΔＶの極性に応じて制御値ｂ７を「１」又は「０」に決定する。そして、制御値ｂ７の決定値ａをその内蔵するメモリに記憶する。すなわち、差分電圧ΔＶの極性が負である場合、検出容量Ｃｘよりも合成容量Ｃｓ（＝Ｃ７）の方が小さいことから、制御値ｂ７の決定値ａを「１」にする。一方、差分電圧ΔＶの極性が正である場合、検出容量Ｃｘよりも合成容量Ｃｓ（＝Ｃ７）の方が大きいことから、制御値ｂ７の決定値ａを「０」にする。

４．同様に次のビットである制御値ｂ６を「１」、他の全ての下位ビットである制御値ｂ５〜ｂ０を「０」に設定する。すなわち、設定値を「ａ１００＿００００」にする。
５．前述の処理Ａに従って差分電圧ΔＶ（＝Ｖｏｕｔ−Ｖ１／２）を入力等する。

６．差分電圧ΔＶの極性に応じて当該制御値ｂ６を「１」又は「０」に決定する。そして、当該制御値ｂ６の決定値ｂをその内蔵するメモリに記憶する。
７．４〜６の処理を同様に繰り返して、次のビットである制御値ｂ５〜ｂ０を「１」又は「０」に決定するとともに、それらの決定値ｃ〜ｈをその内蔵するメモリに記憶する。

以上により、制御回路１８は、設定値「ａｂｃｄ＿ｅｆｇｈ」で表される合成容量Ｃｓ（以下、「第１合成容量Ｃｓ１」ともいう）を取得する。
Ｃｓ１＝ａ・Ｃ７＋ｂ・Ｃ６＋…＋ｈ・Ｃ０…（５）
この第１合成容量Ｃｓ１は、検出容量Ｃｘに最も近似する該検出容量Ｃｘよりも小さい合成容量Ｃｓである。同時に、制御回路１８は、第１合成容量Ｃｓ１に最小の容量Ｃ０を加算することで、検出容量Ｃｘに最も近似する該検出容量Ｃｘよりも大きい合成容量Ｃｓ（以下、「第２合成容量Ｃｓ２」ともいう）を取得する。

Ｃｓ２＝Ｃｓ１＋Ｃ０…（６）
つまり、取得部１８ｃとしての制御回路１８は、中間電位Ｖｏｕｔと予め設定された参照電位Ｖｒｅｆ（＝Ｖ１／２）との大小関係が反転する隣り合う二つの合成容量Ｃｓを第１合成容量Ｃｓ１及び第２合成容量Ｃｓ２として取得する。

さらに、検出部１８ａとしての制御回路１８は、制御値ｂ７〜ｂ０を設定値「ａｂｃｄ＿ｅｆｇｈ」に一致させてコンデンサアレイ１１の合成容量Ｃｓを第１合成容量Ｃｓ１に一致させ、前述の処理Ａにならってこのときの中間電位Ｖｏｕｔ（以下、「第１中間電位Ｖｏｕｔ１」ともいう）に相関する差分電圧ΔＶ（以下、「第１差分電圧ΔＶ１」ともいう）を検出する。同様に、検出部１８ａとしての制御回路１８は、制御値ｂ７〜ｂ０を設定値「ａｂｃｄ＿ｅｆｇｈ＋００００＿０００１」に一致させてコンデンサアレイ１１の合成容量Ｃｓを第２合成容量Ｃｓ２に一致させ、前述の処理Ａにならってこのときの中間電位Ｖｏｕｔ（以下、「第２中間電位Ｖｏｕｔ２」ともいう）に相関する差分電圧ΔＶ（以下、「第２差分電圧ΔＶ２」ともいう）を検出する。

そして、演算部１８ｄとしての制御回路１８は、第１差分電圧ΔＶ１及び第２差分電圧ΔＶ２に基づいて、中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致するときのコンデンサアレイ１１の推定合成容量Ｃｓｅを演算する。

すなわち、図３に示すように、第１合成容量Ｃｓ１及び第２合成容量Ｃｓ２の間で合成容量Ｃｓに対して中間電位Ｖｏｕｔが比例関係にあると近似すると、第１合成容量Ｃｓ１及び推定合成容量Ｃｓｅの間の傾きと、推定合成容量Ｃｓｅ及び第２合成容量Ｃｓ２の間の傾きとが一致することで下式（７）が成立する。

ΔＶ１／（Ｃｓｅ−Ｃｓ１）＝ΔＶ２／（Ｃｓ２−Ｃｓｅ）
Ｃｓｅ＝（ΔＶ１・Ｃｓ２＋ΔＶ２・Ｃｓ１）／（ΔＶ１＋ΔＶ２）…（７）
中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致するコンデンサアレイ１１の推定合成容量Ｃｓｅは、既述のように検出コンデンサ１２の容量に一致する。導出部１８ｅとしての制御回路１８は、このときの推定合成容量Ｃｓｅを検出コンデンサ１２の検出容量Ｃｘとして導出する。

なお、式（７）から明らかなように、推定合成容量Ｃｓｅは、差分電圧ΔＶによって演算されるため、中間電位Ｖｏｕｔ自体を検出しなくてもその演算に支障を来すことはない。また、差分電圧ΔＶは、分子及び分母に共に存在することで無次元数として扱われる。従って、差分電圧ΔＶが差動増幅回路１６で任意の増幅率で増幅されていたり、ＡＤ変換回路１７でＡＤ変換されていたりしても、基本的に推定合成容量Ｃｓｅの演算結果は不変である。既述のように、中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに近いときに、差分電圧ΔＶのデジタル値は、合成容量Ｃｓの分解能相当の変化に伴う中間電位Ｖｏｕｔの電圧変動よりも小さな最小単位で表されていることで、合成容量Ｃｓの分解能よりも高精度に検出容量Ｃｘが導出される。

次に、制御回路１８による検出容量Ｃｘの導出態様について総括して説明する。この処理は、例えば定時割り込みにより繰り返し実行される。
図４に示すように、処理がこのルーチンに移行すると、ステップＳ１において制御回路１８は、前述の処理Ａ，Ｂにより、コンデンサアレイ１１の合成容量Ｃｓを変化させつつ、これに伴って変化する中間電位Ｖｏｕｔ、より厳密には差分電圧ΔＶを検出する。

続いて、ステップＳ２において制御回路１８は、中間電位Ｖｏｕｔと参照電位Ｖｒｅｆとの大小関係が反転する付近の合成容量Ｃｓのうちのいずれかを第１合成容量Ｃｓ１及び第２合成容量Ｃｓ２として取得する。

次に、ステップＳ３において制御回路１８は、合成容量Ｃｓがそれぞれ第１合成容量Ｃｓ１及び第２合成容量Ｃｓ２であるときの中間電位Ｖｏｕｔである第１中間電位Ｖｏｕｔ１及び第２中間電位Ｖｏｕｔ２、より厳密には第１差分電圧ΔＶ１及び第２差分電圧ΔＶ２に基づいて、中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致するときのコンデンサアレイ１１の推定合成容量Ｃｓｅを演算する。

そして、ステップＳ４において制御回路１８は、推定合成容量Ｃｓｅに基づいて、検出コンデンサ１２の容量を検出容量Ｃｘとして導出し、処理を終了する。すなわち、制御回路１８は、検出容量Ｃｘを推定合成容量Ｃｓｅと一致させる。

本実施形態の作用及び効果について説明する。
（１）本実施形態では、取得部１８ｃにより、中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致するときのコンデンサアレイ１１の容量に直近の第１合成容量Ｃｓ１及び第２合成容量Ｃｓ２が取得される。そして、演算部１８ｄにより、第１中間電位Ｖｏｕｔ１及び第２中間電位Ｖｏｕｔ２に基づいて、推定合成容量Ｃｓｅが演算される。そして、導出部１８ｅにより、推定合成容量Ｃｓｅ及び検出コンデンサ１２の容量による電源の容量分圧の電位である中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致することに基づいて、検出容量Ｃｘが導出される。

合成容量Ｃｓは、スイッチング制御部１８ｂによる複数のコンデンサ２２の選択的なオン状態及びオフ状態への切り替えによって、即ち二分探索による容量変更及び電位比較によって、第１合成容量Ｃｓ１又は第２合成容量Ｃｓ２へと速やかに収束させることができる。例えば８つのコンデンサ２２の選択的なオン状態及びオフ状態への切り替え回数は、十数回のオーダーとなる。従って、検出コンデンサ１２の容量の検出に必要な時間をより短縮できる。加えて、検出容量Ｃｘは、推定合成容量Ｃｓｅとの電源の容量分圧の電位である中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致するように導出されることで、コンデンサアレイ１１の容量の分解能、即ち容量Ｃ０よりも高精度に検出コンデンサ１２の容量を検出できる。

（２）本実施形態では、検出部１８ａは、中間電位Ｖｏｕｔと参照電位Ｖｒｅｆとの差分電圧ΔＶを検出すればよいため、例えば中間電位Ｖｏｕｔの全範囲に比べて検出に要する範囲をより縮小でき、高価で回路規模の大きい高分解能ＡＤＣも不要となるため、コストを削減できる。また、中間電位Ｖｏｕｔと参照電位Ｖｒｅｆとの差分電圧ΔＶに基づいて推定合成容量Ｃｓｅを演算できるため、その演算負荷をより軽減できる。

（３）本実施形態では、差動増幅回路１６により、中間電位Ｖｏｕｔと参照電位Ｖｒｅｆとの差分電圧ΔＶが増幅されることで、該差分電圧ΔＶが微小であったとしてもこれをより際立たせることができ、ひいてはＳＮ比をより向上できる。特に、差動増幅回路１６の特性が完全差動であれば、同相ノイズをカットできる。また、差分電圧ΔＶの絶対値に合わせて差動増幅回路１６の増幅率を変更すれば、ＡＤ変換の最小単位（ＬＳＢ）が一定のＡＤ変換回路１７であってもその最小単位を実質的に変更できる。従って、簡易な構成のＡＤ変換回路１７を採用でき、ひいてはコストを削減できる。

（４）本実施形態では、ＡＤ変換回路１７により、中間電位Ｖｏｕｔと参照電位Ｖｒｅｆとの差分電圧ΔＶがＡＤ変換されることで、該差分電圧ΔＶをデジタル値で扱うことができ、より円滑な演算処理を実現できる。

（５）本実施形態では、検出コンデンサ１２の容量の検出に必要な時間をより短縮できることで、その分、回路停止時間を長くでき、装置全体としてより低消費電流化できる。あるいは、検出コンデンサ１２の容量の検出に必要な時間をより短縮できることで、電源（高側電位Ｖ１等）に重畳する低周波ノイズや電源自体の変動幅の増加の影響を受けにくくでき、ひいては検出精度をより向上させることができる。

（６）本実施形態では、検出コンデンサ１２の容量の検出に必要な時間をより短縮できることで、例えば一定時間内の検出回数をより増加できる。従って、一定時間内に検出された検出コンデンサ１２の容量を平均するなどのフィルタリング処理を行うことで、検出コンデンサ１２の容量をより高精度に検出できる。

（７）本実施形態では、複数のコンデンサ２２の容量Ｃｎ（ｎ＝０〜７）が２のべき乗の関係になっていることで、二分探索により最短で第１合成容量Ｃｓ１及び第２合成容量Ｃｓ２を取得できる。

＜第２の実施形態＞
以下、第２の実施形態について、第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかる静電容量検出装置３０を示す。なお、図５において、図１に示した部材に対応する部材については、便宜上、同一の符号を付している。
本実施形態にかかる静電容量検出装置３０は、車両に搭載され、車両の所定箇所に人が近接したことを検知する近接検知センサである。具体的には、たとえば車両の後部に人の足が触れたことを検知したり、車両のスライドドア付近を人の手がなぞる動作をした場合にこれを検知するセンサ等である。この近接検知センサによって対象物体である人の所定部位が近接したことが検知されると、車両の開閉部の開閉制御をする電子制御装置（以下、ＥＣＵ）によって、開閉部が自動で開放される。

図５に示すように、静電容量検出装置３０には、バッテリ４０が接続されており、バッテリ４０の電圧がレギュレータ３１によって降圧されて、上記高側電位Ｖ１とされる。また、図５に示すように、接続点Ｎ１には、フィルタ回路３２を介して電極３４が接続されている。電極３４は、静電容量検出装置３０の外部の部材とともに静電容量の検出対象となる仮想のコンデンサである検出コンデンサ１２を構成する。

また、図５に示すように、差動増幅回路１６は、オペアンプ１６ａを備え、オペアンプ１６ａの負極入力端子−は、抵抗体１６ｂおよび増幅回路１９ａを介して接続点Ｎ１に接続されているとともに、抵抗体１６ｃを介して出力端子に接続されている。ここで、増幅回路１９ａは、増幅回路１９と同一仕様のものである。また、オペアンプ１６ａの正極入力端子＋は、抵抗体１６ｄを介して接地されているとともに、抵抗体１６ｅを介して増幅回路１９に接続されている。

本実施形態では、抵抗体１６ｂおよび抵抗体１６ｅが互いに等しい抵抗値Ｒ１を有し、抵抗体１６ｃおよび抵抗体１６ｄが互いに等しい抵抗値Ｒ２を有する。その場合、差動増幅回路１６の出力は、下式（８）となる。

（Ｒ２／Ｒ１）・（Ｖｒｅｆ−Ｖｏｕｔ） …（８）
本実施形態では、（Ｒ２／Ｒ１）が「Ｖａｄｉｎ／（８・Ｃ０・Ｒｒｅｆ）」となるように、抵抗値Ｒ１，Ｒ２を設定している。ここで、ＡＤ変換回路１７の入力電圧範囲Ｖａｄｉｎと、基準感度比Ｒｒｅｆとを用いた。基準感度比Ｒｒｅｆは、合成容量Ｃｓが標準容量値ＣＳｔｙｐであるときに検出容量Ｃｘがわずかに変化した場合の同変化量に対する中間電位Ｖｏｕｔの変化量の比を示す。すなわち、上記の式（３）を検出容量Ｃｘで微分すると以下の式（９）となる。

［−Ｖ１／｛１＋（Ｃｘ／Ｃｓ）＾２｝］・（１／Ｃｓ） …（９）
ここで、合成容量Ｃｓおよび検出容量Ｃｘのそれぞれに標準容量値ＣＳｔｙｐを代入した値が基準感度比Ｒｒｅｆである。この場合、上述の二分探索によって定まった合成容量Ｃｓが標準容量値ＣＳｔｙｐに等しい場合、差動増幅回路１６の出力値がＡＤ変換回路１７の入力電圧範囲Ｖａｄｉｎだけ変化すると、検出容量Ｃｘの変化量は「８・Ｃ０」となる。

なお、本実施形態にかかる制御回路１８は、ＡＳＩＣ（application specific integrated circuit）等の専用のハードウェア回路によって構成されている。ちなみに、本実施形態では、上述のＥＣＵが起動されることによって、バッテリ４０の電圧がレギュレータ３１によって降圧されて制御回路１８等に出力されるものとする。また、制御回路１８は、通信線５０を介して上述のＥＣＵに接続されている。

図６に、制御回路１８が実行する処理の手順を示す。図６に示す処理は、制御回路１８によって所定周期で繰り返し実行される。なお、以下では、先頭に「Ｓ」が付与された数字によって、各処理のステップ番号を表現する。

図６に示す一連の処理において、制御回路１８は、まず、確定フラグＦが「１」であるか否かを判定する（Ｓ１０）。確定フラグＦは、二分探索によって、制御値ｂ０〜ｂ７が定まり、制御値ｂ０〜ｂ７に応じた基準容量制御値ＣＳｃｎｔが確定している場合に「１」となり、そうではない場合に「０」となる。確定フラグＦは、上記ＥＣＵが起動されるのに伴って、静電容量検出装置３０が起動される時点においては、「０」となっている。すなわち、その時点では、基準容量制御値ＣＳｃｎｔは、初期化されている。

制御回路１８は、確定フラグＦが「０」である場合（Ｓ１０：ＮＯ）、二分探索処理を実行し（Ｓ１２）、制御値ｂ０〜ｂ７のそれぞれの決定値ａ〜ｈを確定させることによって、基準容量制御値ＣＳｃｎｔを確定させる（Ｓ１４）。換言すれば、中間電位Ｖｏｕｔを参照電位Ｖｒｅｆにフィードバック制御し、中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに極力近付いた時点における制御値ｂ０〜ｂ７に基づき、基準容量制御値ＣＳｃｎｔを確定させる。基準容量制御値ＣＳｃｎｔは、最上位ビットがａであり、最下位ビットがｈとなっている。

本実施形態における二分探索処理は、基本的には、上述の１〜７の処理と同様であるものの、以下のように、制御値ｂ７〜ｂ０のそれぞれの決定値を求めるに先立って放電処理を実行する。すなわち、まず、制御回路１８は、第１スイッチ１３及び第３スイッチ１５を共にオン状態として且つ第２スイッチ１４をオフ状態にして、コンデンサアレイ１１および電極３４の放電処理を実行した後、第１スイッチ１３及び第３スイッチ１５を共にオフ状態として且つ第２スイッチ１４をオン状態として、コンデンサアレイ１１および電極３４を直列接続する。そして、制御回路１８は、最上位ビットの制御値ｂ７を操作量として、中間電位Ｖｏｕｔを参照電位Ｖｒｅｆにフィードバック制御する。次に、制御回路１８は、放電処理を再度実行した後、コンデンサアレイ１１および電極３４を直列接続した状態で、制御値ｂ６を操作量として、中間電位Ｖｏｕｔを参照電位Ｖｒｅｆにフィードバック制御する。以後、制御値ｂ０を操作量として中間電位Ｖｏｕｔを参照電位Ｖｒｅｆにフィードバック制御するまで、操作量を変更する都度、放電処理および、コンデンサアレイ１１および電極３４を直列接続する処理を繰り返す。

次に制御回路１８は、基準容量制御値ＣＳｃｎｔに容量重み係数ＣＳｃｅｆを乗算することによって、コンデンサアレイ１１の最小の容量Ｃ０を、本実施形態における検出容量Ｃｘの最小単位の２の７乗倍の値に変換する（Ｓ１６）。これは、本実施形態では、ＡＤ変換回路１７の出力が１０ビットであり、差動増幅回路１６のゲインの設定によって、「８・Ｃ０」を１０ビットで表現することに鑑みたものである。すなわち、本実施形態では、図７に示すように、ＡＤ変換回路１７による最小単位である「Ｃ０」の２の７乗分の１をｂ０、その２倍をｂ１等とし、これにより、基準容量制御値ＣＳｃｎｔの最下位ビットは、ｂ７に該当する。したがって、基準容量制御値ＣＳｃｎｔの最下位ビットを、ＡＤ変換回路１７の最小単位の２の７乗倍の値とするために、容量重み係数ＣＳｃｅｆを乗算する。

図６に戻り、制御回路１８は、基準容量制御値ＣＳｃｎｔを標準容量値ＣＳｔｙｐで除算することによって、感度比ＣＳｒａｔｉｏを算出する（Ｓ１８）。そして制御回路１８は、確定フラグＦに「１」を代入する（Ｓ２０）。

一方、制御回路１８は、確定フラグＦが「１」であると判定する場合（Ｓ１０：ＹＥＳ）には、第１スイッチ１３及び第３スイッチ１５を共にオン状態として且つ第２スイッチ１４をオフ状態にして、コンデンサアレイ１１および電極３４の放電処理を実行する（Ｓ２２）。次に制御回路１８は、第１スイッチ１３及び第３スイッチ１５を共にオフ状態として且つ第２スイッチ１４をオン状態として、コンデンサアレイ１１および電極３４を直列接続する（Ｓ２４）。そして制御回路１８は、差動増幅回路１６の出力電圧である差分電圧ΔＶを取得する（Ｓ２６）。次に、制御回路１８は、感度比ＣＳｒａｔｉｏに差分電圧ΔＶを乗算した値を、下位容量値Ｃｘｆに代入する（Ｓ２８）。これは、差分電圧ΔＶを、合成容量Ｃｓが標準容量値ＣＳｔｙｐであるときの値に換算する処理である。すなわち、上記の式（９）からわかるように、検出容量Ｃｘの変化に対する中間電位Ｖｏｕｔの変化量は、検出容量Ｃｘの大きさによって変化する。

図８に、上記の式（９）に基づき、検出容量Ｃｘの変化に対する中間電位Ｖｏｕｔの変化である感度と、検出容量Ｃｘの大きさとの関係を示す。なお、図８に示す関係は、上記の式（９）において合成容量Ｃｓが検出容量Ｃｘに等しいとしたものである。これは、Ｓ１２の処理が完了した時点の状態を反映したものである。すなわち、Ｓ１２の処理が完了した時点においては、合成容量Ｃｓは検出容量Ｃｘに極力近い値となっていることから、それらが互いに等しいとみなした。図８に示されるように、Ｓ１２の処理が完了した時点から検出容量Ｃｘが変化した場合の中間電位Ｖｏｕｔの変化量は、Ｓ１２の処理が完了した時点の検出容量Ｃｘに依存する。これは、Ｓ１２の処理が完了した時点から検出容量Ｃｘが変化した場合の中間電位Ｖｏｕｔの変化量は、Ｓ１２の処理が完了した時点の合成容量Ｃｓに依存するとみなせる。そのため、Ｓ１２の処理が完了した後、検出容量Ｃｘが所定量変化することによる差分電圧ΔＶの変化は、Ｓ１２の処理が完了した時点における合成容量Ｃｓに依存するとみなせる。

そこで本実施形態では、差分電圧ΔＶを、Ｓ１２の処理が完了した時点における合成容量Ｃｓが標準容量値ＣＳｔｙｐであるときにおける値に換算すべく、差分電圧ΔＶに感度比ＣＳｒａｔｉｏを乗算する。

そして、制御回路１８は、上位容量値Ｃｘｃと下位容量値Ｃｘｆとの和を、検出容量Ｃｘ（ｎ）に代入する（Ｓ３０）。ここで、変数「ｎ」は、図６の処理が繰り返し実行される際の今回のサンプリング値であることを示す。

次に、制御回路１８は、今回算出した検出容量Ｃｘ（ｎ）から前回算出した検出容量Ｃｘ（ｎ−１）を減算した値が、所定量ΔＣｔｈ以上であるか否かを判定する（Ｓ３２）。この処理は、人の特定部位が電極３４に近接したか否かを判定する処理である。制御回路１８は、電極３４に特定部位が近接すると検出容量Ｃｘが増加することに鑑み、所定量ΔＣｔｈ以上増加する場合（Ｓ３２：ＹＥＳ）、特定部位が近接すると判定し、接触感知フラグに「１」を代入する（Ｓ３４）。これに対し、制御回路１８は、検出容量Ｃｘの増加量が所定量ΔＣｔｈ未満の場合（Ｓ３２：ＮＯ）、接触感知フラグに「０」を代入する（Ｓ３６）。そして、制御回路１８は、接触感知フラグの値を通信線５０を介してＥＣＵに出力する（Ｓ３８）。

制御回路１８は、Ｓ３８の処理が完了する場合、変数ｎを更新する（Ｓ４０）。
なお、制御回路１８は、Ｓ２０，Ｓ４０の処理が完了する場合には、図６に示した一連の処理を一旦終了する。

このように、本実施形態によれば、差分電圧ΔＶを感度比ＣＳｒａｔｉｏによって補正することにより、合成容量Ｃｓに対する検出容量Ｃｘの差が同一であっても、Ｓ１６の処理が完了した時点の合成容量Ｃｓによって差分電圧ΔＶが異なることを補償することができる。すなわち、上記の式（９）によれば、Ｓ１２の処理が完了した時点の合成容量Ｃｓが大きい場合には、小さい場合よりも、検出容量Ｃｘが変化した際の中間電位Ｖｏｕｔの変化量の大きさ、すなわち絶対値が小さくなる。一方、感度比ＣＳｒａｔｉｏは、合成容量Ｃｓが大きい場合に小さい場合よりも大きくなるパラメータである。したがって、差分電圧ΔＶの大きさが同一であっても、合成容量Ｃｓが大きい場合に小さい場合よりも、下位容量値Ｃｘｆの大きさ、すなわち絶対値が大きい値とされる。したがって、Ｓ１２の処理が完了した時点の合成容量Ｃｓの大きさによって検出容量Ｃｘが変化した際の中間電位Ｖｏｕｔの変化量の大きさが変動することを抑制することができ、ひいては検出容量Ｃｘを高精度に算出することができる。

以上説明した本実施形態によれば、さらに以下の作用効果を奏する。
（８）コンデンサアレイ１１のスイッチ２３を操作する都度、各配線等の寄生容量が変化するおそれがある。そのため、検出容量Ｃｘを更新する都度、それに先立ってＳ１２の処理を実行する場合には、検出対象の静電容量が実際には変化していないのに、上記寄生容量の変化に起因してＳ３０の処理によって算出される検出容量Ｃｘが変化するおそれがある。これに対し、本実施形態では、Ｓ１２の処理が完了すると、基準容量制御値ＣＳｃｎｔを固定した状態で、検出容量Ｃｘの変化を監視することによって、寄生容量の変化を検出対象の静電容量の変化と誤検出することを抑制できる。

（９）２分探索処理において、制御値ｂ０〜ｂ７のそれぞれを、１つずつ操作量とし、その都度、放電処理を再度実行した後、コンデンサアレイ１１および電極３４を直列接続する処理を実行した。これにより、検出コンデンサ１２にリーク電流が生じる場合であっても、上位容量値Ｃｘｃと検出コンデンサ１２の実際の静電容量との差を極力小さくすることができる。

＜第３の実施形態＞
以下、第３の実施形態について、第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図９に、制御回路１８が実行する処理の手順を示す。図９に示す処理は、制御回路１８によって所定周期で繰り返し実行される。なお、図９において、図６に示した処理に対応する処理については、便宜上、同一のステップ番号を付与する。

図９に示す一連の処理において、制御回路１８は、Ｓ２８の処理が完了すると、差分電圧ΔＶａに、Ｓ２６の処理によって取得した差分電圧ΔＶを代入する（Ｓ５０）。そして、制御回路１８は、所定時間Ｔ１が経過するまで待機する（Ｓ５２：ＮＯ）。ここで所定時間Ｔ１は、図９の処理の繰り返しの周期よりも短い時間間隔に設定されている。そして、制御回路１８は、所定時間Ｔ１が経過すると（Ｓ５２：ＹＥＳ）、差分電圧ΔＶを再取得し（Ｓ５４）、これを差分電圧ΔＶｂに代入し（Ｓ５６）、Ｓ３０の処理に移行する。

また、制御回路１８は、Ｓ３４，Ｓ３６の処理の完了後、差分電圧ΔＶａと差分電圧ΔＶｂとの差の絶対値が規定量ΔＶｔｈよりも大きいか否かを判定する（Ｓ５８）。ここで、規定量ΔＶｔｈは、たとえば電極３４が導体等、抵抗値が低い部材によって接地と電気的に導通状態となるなどして、異常なリーク電流が生じ、近接検知センサとしての機能を果たすことができない状況における検出容量Ｃｘの変化速度に応じて設定されている。制御回路１８は、規定量ΔＶｔｈよりも大きいと判定する場合（Ｓ５８：ＹＥＳ）、異常通知フラグに「１」を代入する（Ｓ６０）一方、規定量ΔＶｔｈ以下の場合（Ｓ５８：ＮＯ）、異常感知フラグに「０」を代入する（Ｓ６２）。そして、制御回路１８は、Ｓ６０，Ｓ６２の処理が完了する場合、接触感知フラグと異常通知フラグとのそれぞれの値を、通信線５０を介してＥＣＵに出力する（Ｓ３８ａ）。ここで、ＥＣＵは、異常通知フラグが「１」の場合、接触感知フラグの値を無効とし、異常がある旨を外部に報知する報知処理等を実行する。

制御回路１８は、Ｓ３８ａの処理が完了する場合、Ｓ４０の処理を実行する。なお、制御回路１８は、Ｓ２０，Ｓ４０の処理が完了する場合、図９に示す一連の処理を一旦終了する。

図１０に、二分探索処理の完了時からの中間電位Ｖｏｕｔの推移を示す。詳しくは、実線にて、正常時における中間電位Ｖｏｕｔの推移例を示し、一点鎖線にて、異常時における中間電位Ｖｏｕｔの推移例を示す。図１０に示すように、所定時間Ｔ１の経過時における中間電位Ｖｏｕｔの低下量が、異常時においては大きくなる。そのため、制御回路１８は、Ｓ５８の処理によって、異常時における中間電位Ｖｏｕｔの低下を、差分電圧ΔＶの変化速度の大きさ（絶対値）が大きいことに基づき検知する。そして、その場合に異常がある旨、ＥＣＵに通知することにより、異常がある場合に、ＥＣＵを介して報知することができる。なお、異常時の中間電位Ｖｏｕｔの変化は、低下のこともあれば、上昇のこともあることに鑑み、Ｓ５８の処理では、差分電圧ΔＶの変化速度の大きさを監視している。

ちなみに、図１０には、Ｓ２４の処理の完了時の時刻ｔ１、Ｓ２６の処理の実行時の時刻ｔ２、およびＳ５４の処理の実行時の時刻ｔ３とともに、正常と判定するうちで中間電位Ｖｏｕｔの低下速度が最大となるものを、二点鎖線にて示した。本実施形態では、Ｓ２４の処理の完了時からＳ５４の処理の実行時までの間に正常と判定するうちで中間電位Ｖｏｕｔの低下速度が最大となるものの中間電位Ｖｏｕｔの低下量を、規定量ΔＶｔｈとしている。そのため、Ｓ２６の処理の実行時の時刻ｔ２とＳ２４の処理の完了時の時刻ｔ１との時間差Ｔ０を極力小さく設定している。ただし、時間差Ｔ０を小さくすることに限界がある場合、規定量ΔＶｔｈを、時間差Ｔ０に応じたマージンを設けて設定すればよい。もっとも、リーク電流による異常が生じている場合には、Ｓ２４の処理の完了時に近いほど、中間電位Ｖｏｕｔの低下速度が大きいことから、時間差Ｔ０は極力短いことが望ましい。

＜対応関係＞
上記実施形態における事項と、上記「課題を解決するための手段」の欄に記載した事項との対応関係は、次の通りである。以下では、「課題を解決するための手段」の欄に記載した解決手段の番号毎に、対応関係を示している。

［１，２，８］可変容量コンデンサは、コンデンサアレイ１１に対応する。電圧印加装置は、レギュレータ３１に対応する。操作処理は、図４のＳ１の処理や、図６および図９のＳ１２の処理に対応する。検出処理は、図４のＳ２〜Ｓ４の処理や、図６および図９のＳ２６〜Ｓ３０の処理に対応する。［３］図４の処理に対応する。［４］図６や図９の処理に対応する。［５］出力処理は、図６のＳ３８の処理や、図９のＳ３８ａの処理に対応する。［６］第１放電経路は、コンデンサアレイ１１に並列接続され、第１スイッチ１３を備える経路に対応し、第１放電用開閉器は、第１スイッチ１３に対応する。第２放電経路は、第３スイッチ１５を備える経路に対応し、第２放電用開閉器は、第３スイッチ１５に対応する。［７］「所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期」は、図９の処理の周期に対応し、「所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期」は、所定時間Ｔ１に対応する。

本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・前記実施形態において、コンデンサアレイ１１の複数のコンデンサ２２の容量Ｃｎ（ｎ＝０〜７）は、式（１）に示すような２のべき乗の関係になっていなくてもよい。例えば容量Ｃｎ（ｎ＝０〜７）は、３以上の自然数のべき乗の関係になっていてもよい。

・前記実施形態において、コンデンサアレイ１１のコンデンサ２２は、互いに容量が異なるのであればその個数は任意である。また、複数のコンデンサ２２の容量は、２以上の自然数のべき乗の関係になっていてもよいし、一定の偏差で漸増する関係になっていてもよい。

・前記第１の実施形態において、ＡＤ変換回路１７を省略して検出コンデンサ１２の容量をアナログ処理で検出してもよい。
・前記第１の実施形態において、差動増幅回路１６を省略して差分電圧ΔＶをそのままＡＤ変換回路１７でＡＤ変換してもよい。

・前記第１の実施形態において、差動増幅回路１６に代えて中間電位Ｖｏｕｔを増幅する増幅器を採用してもよい。あるいは、差動増幅回路１６を省略して中間電位ＶｏｕｔをそのままＡＤ変換回路１７でＡＤ変換してもよい。つまり、検出部１８ａとしての制御回路１８は、中間電位Ｖｏｕｔをそのまま検出するものであってもよい。

・前記第１の実施形態において、第１合成容量Ｃｓ１及び第２合成容量Ｃｓ２は、中間電位Ｖｏｕｔと参照電位Ｖｒｅｆとの大小関係が反転する付近の合成容量Ｃｓのうちのいずれかであればよい。

・前記実施形態において、低側電位Ｖ２は、グランドと等電位（＝０）でなくてもよい。この場合、例えば式（４）におけるＶ１を「Ｖ１−Ｖ２」に変更すればよい。
・前記実施形態において、電源の容量分圧の電位の調整目標値である参照電位Ｖｒｅｆは、「Ｖ１／２」に限定されるものではなく、例えば「Ｖ１／３」など任意に変更してもよい。参照電位Ｖｒｅｆを任意に変更しても、合成容量Ｃｓ及び検出コンデンサ１２の容量による電源の容量分圧の電位、即ち中間電位Ｖｏｕｔが参照電位Ｖｒｅｆに一致する推定合成容量Ｃｓｅを演算することで、検出容量Ｃｘを導出可能である。

・前記実施形態において、参照電位Ｖｒｅｆは、抵抗分圧以外にＤＡＣ容量分圧等によって設定してもよい。
・前記第１の実施形態において、容量の検出対象である検出コンデンサ１２は複数であってもよい。なお、複数の検出コンデンサ１２の検出容量Ｃｘを個別に導出する場合、それら以外の回路構成であるコンデンサアレイ１１等と、例えば時分割などで選択的に接続するスイッチを設ければよい。このような複数の検出コンデンサ１２の検出容量Ｃｘの個別な導出は、各検出コンデンサ１２の検出容量Ｃｘの導出に必要な時間が短縮されていることで実現できる。

・図６や図９における二分探索処理（Ｓ１２）において、制御値ｂ７〜ｂ０のそれぞれの決定値を確定させるに先立って、放電処理を都度実行することは必須ではない。換言すれば、上記第１の実施形態における１〜７と同等としてもよい。

・図６や図９の処理では、感度比ＣＳｒａｔｉｏを、基準容量制御値ＣＳｃｎｔを標準容量値ＣＳｔｙｐによって除算した値としたが、これに限らない。たとえば、上位容量値Ｃｘｃを標準容量値ＣＳｔｙｐによって除算した値としてもよい。

・差分電圧ΔＶを、合成容量Ｃｓが標準容量値ＣＳｔｙｐ等の所定値であるときの値に換算する換算処理としては、Ｓ２８の処理に限らない。たとえば、基準容量制御値ＣＳｃｎｔを差分電圧ΔＶに乗算する処理としてもよい。なお、こうした処理を行いつつも検出容量Ｃｘの大きさを第２の実施形態や第３の実施形態と同等とするうえでは、差動増幅回路１６のゲイン「Ｒ２／Ｒ１」を、前記第２の実施形態で例示した値の「１／ＣＳｔｙｐ」とすればよい。

・図５に例示した構成において、検出容量Ｃｘを第１の実施形態において例示した処理によって算出してもよい。その際、所定時間Ｔ１の経過時の差分電圧ΔＶの変化量に基づき異常の有無を判断する処理を加えてもよい。

・図５に例示した構成において、制御回路１８を、ＣＰＵとＲＯＭとを備え、ＲＯＭに記憶されたプログラムをＣＰＵが実行することによって、図６や図９に例示した処理を実現してもよい。

・図５に例示した構成において、フィルタ回路を削除してもよい。
・図５の構成においてレギュレータ３１を備えることは必須ではない。
・Ｓ３２の処理において、今回の検出容量Ｃｘ（ｎ）から前回の検出容量Ｃｘ（ｎ−１）を減算した値が所定量ΔＣｔｈ以上であるか否かを判定する代わりに、今回の検出容量Ｃｘ（ｎ）から前回の検出容量Ｃｘ（ｎ−１）を減算した値の絶対値が所定量ΔＣｔｈ以上であるか否かを判定してもよい。

・図９の処理において、Ｓ５６の処理の後、差分電圧ΔＶｂに基づき、検出容量Ｃｘを再算出し、これからＳ５８の処理において、再算出した検出容量Ｃｘから検出容量Ｃｘ（ｎ）を減算した値の絶対値が規定量ΔＣｔｈ１以上であるか否かを判定してもよい。これによっても、差分電圧ΔＶの変化量の大きさが規定量よりも大きいことに基づき、異常の有無を判定していることとなる。

・前記実施形態において、接続点Ｎ１及び制御回路１８の間に、中間電位Ｖｏｕｔ及び参照電位Ｖｒｅｆを入力してそれらの大小関係を判定するコンパレータを設けてもよい。そして、前述の二分探索の際、差動増幅回路１６等に代えて、コンパレータにより中間電位Ｖｏｕｔ及び参照電位Ｖｒｅｆの大小関係、即ち合成容量Ｃｓ及び検出容量Ｃｘの大小関係を判定させてもよい。この場合であっても、制御回路１８は、コンパレータによる判定結果に基づいて、コンデンサアレイ１１の設定値「ａｂｃｄ＿ｅｆｇｈ」を決定できる。

・差動増幅回路１６に代えて、中間電位Ｖｏｕｔ及び参照電位Ｖｒｅｆの大小を比較するコンパレータを備えてもよい。この場合であっても、コンデンサアレイ１１の設定値「ａｂｃｄ＿ｅｆｇｈ」を決定できることから、コンデンサアレイ１１の合成容量Ｃｓを検出容量Ｃｘに等しいとみなすなどすることにより、検出容量Ｃｘを検出できる。

・中間電位Ｖｏｕｔが参照電位Ｖｒｅｆを挟む２つの値であって且つ中間電位Ｖｏｕｔと参照電位Ｖｒｅｆとの差が最小となるときの合成容量Ｃｓに基づき検出容量Ｃｘを検出する処理としては、第１の実施形態において例示した、差分電圧ΔＶ１，ΔＶ２に基づく線形補間によって検出容量Ｃｘを算出するものに限らない。たとえば、２つの値の中央値を検出容量Ｃｘとみなしてもよい。なお、この処理は、差動増幅回路１６に代えて、中間電位Ｖｏｕｔ及び参照電位Ｖｒｅｆの大小を比較するコンパレータを備えることによっても実現できる。

上記実施形態及び変更例から把握できる技術的思想について記載する。
静電容量検出装置は、互いに容量の異なる複数の並列接続のコンデンサを有し、それら複数のコンデンサのオン状態及びオフ状態が選択的に切り替えられることで合成容量が変化するコンデンサアレイと、前記コンデンサアレイに直列接続された検出コンデンサと、前記複数のコンデンサを選択的にオン状態及びオフ状態に切り替えるスイッチング制御部と、前記合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位である中間電位を検出する検出部と、前記中間電位と予め設定された参照電位との大小関係が反転する付近の前記合成容量のうちのいずれかを第１合成容量及び第２合成容量として取得する取得部と、前記合成容量がそれぞれ前記第１合成容量及び前記第２合成容量であるときの前記中間電位である第１中間電位及び第２中間電位に基づいて、前記中間電位が前記参照電位に一致するときの前記コンデンサアレイの推定合成容量を演算する演算部と、前記推定合成容量に基づいて、前記検出コンデンサの容量を検出容量として導出する導出部とを備える。

この構成によれば、前記取得部により、前記中間電位が前記参照電位に一致するときの前記コンデンサアレイの容量付近の前記第１合成容量及び前記第２合成容量が取得される。そして、前記演算部により、前記第１中間電位及び前記第２中間電位に基づいて、前記推定合成容量が演算される。そして、前記導出部により、前記推定合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位である前記中間電位が前記参照電位に一致することに基づいて、前記検出容量が導出される。

前記合成容量は、前記スイッチング制御部による前記複数のコンデンサの選択的なオン状態及びオフ状態への切り替えによって、前記第１合成容量又は前記第２合成容量へと速やかに収束させることができる。従って、前記検出コンデンサの容量の検出に必要な時間をより短縮できる。加えて、前記検出容量は、前記推定合成容量との電源の容量分圧の電位である前記中間電位が前記参照電位に一致するように導出されることで、前記コンデンサアレイの容量の分解能よりも高精度に前記検出コンデンサの容量を検出できる。

上記静電容量検出装置について、前記検出部は、前記中間電位と前記参照電位との差分電圧を検出することが好ましい。
この構成によれば、前記検出部は、前記中間電位と前記参照電位との差分電圧を検出すればよいため、例えば前記中間電位の全範囲に比べて検出に要する範囲をより縮小できる。

上記静電容量検出装置について、前記中間電位と前記参照電位との前記差分電圧を増幅する増幅部を備えることが好ましい。
この構成によれば、前記増幅部により、前記中間電位と前記参照電位との前記差分電圧が増幅されることで、例えば該差分電圧が微小であったとしてもこれをより際立たせることができる。

上記静電容量検出装置について、前記中間電位と前記参照電位との前記差分電圧をＡＤ変換するＡＤ変換部を備えることが好ましい。
この構成によれば、前記中間電位と前記参照電位との前記差分電圧をデジタル値で扱うことができ、より円滑な演算処理を実現できる。

（イ）上記静電容量検出装置において、
前記複数のコンデンサの容量は、２のべき乗の関係になっている、静電容量検出装置。
この構成によれば、二分探索により最短で前記第１合成容量及び前記第２合成容量を取得できる。

ΔＶ…差分電圧、Ｃ０〜Ｃ７…容量、Ｃｓ…合成容量、Ｃｘ…検出容量、Ｃｓ１…第１合成容量、Ｃｓ２…第２合成容量、Ｃｓｅ…推定合成容量、Ｖｒｅｆ…参照電位、Ｖｏｕｔ…中間電位、Ｖｏｕｔ１…第１中間電位、Ｖｏｕｔ２…第２中間電位、１１…コンデンサアレイ、１２…検出コンデンサ、１３…第１スイッチ、１４…第２スイッチ、１５…第３スイッチ、１６…差動増幅回路（増幅部）、１７…ＡＤ変換回路（ＡＤ変換部）、１８…制御回路、１８ａ…検出部、１８ｂ…スイッチング制御部、１８ｃ…取得部、１８ｄ…演算部、１８ｅ…導出部、２１…容量部、２２…コンデンサ、２３…スイッチ。

Claims (8)

1. 可変容量コンデンサと、
   静電容量の検出対象を構成する電極と、
   制御回路と、を備え、
   前記制御回路は、
   前記可変容量コンデンサを介して前記電極に電圧印加装置の電圧が印加されているときにおいて、前記可変容量コンデンサと前記電極との接続点の電位である中間電位を参照電位に制御すべく前記可変容量コンデンサの静電容量を操作する操作処理と、
   前記参照電位に制御した際の前記可変容量コンデンサの静電容量に基づき、前記検出対象の静電容量を検出する検出処理と、を実行する静電容量検出装置。
2. 前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、
   前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量に加えて、前記参照電位に制御した際の前記差動増幅回路の出力値に基づき前記検出対象の静電容量を検出する処理である請求項１記載の静電容量検出装置。
3. 前記検出処理は、前記中間電位が前記参照電位を挟む一対の値であって且つ前記中間電位と前記参照電位との差がそれぞれ最小となるときの前記可変容量コンデンサの静電容量の２つの値に基づき、前記検出対象の静電容量を検出する処理である請求項１または２記載の静電容量検出装置。
4. 前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量と前記参照電位とに応じて把握される前記検出対象の静電容量である上位容量値を、前記差動増幅回路の出力値に基づき補正することによって前記検出対象の静電容量を検出する処理であって且つ、前記差動増幅回路の出力値が同一であっても、前記参照電位に制御した際の前記可変容量コンデンサの静電容量が大きい場合に小さい場合よりも前記出力値に基づく補正量の大きさを大きくする処理である請求項２記載の静電容量検出装置。
5. 前記制御回路は、
   前記検出処理を繰り返し実行し、
   前記検出処理によって検出される前記検出対象の静電容量が変化する場合、変化した旨の信号を出力する出力処理を実行する請求項２〜４のいずれか１項に記載の静電容量検出装置。
6. 前記可変容量コンデンサを放電させる第１放電経路と、
   前記第１放電経路を開閉する第１放電用開閉器と、
   前記電極を放電させる第２放電経路と、
   前記第２放電経路を開閉する第２放電用開閉器と、を備え、
   前記制御回路は、
   前記第１放電用開閉器および前記第２放電用開閉器を閉状態として前記可変容量コンデンサおよび前記電極を放電する放電処理を実行し、
   前記検出処理を、前記放電処理の後に前記第１放電用開閉器および前記第２放電用開閉器を開状態とし、前記電圧印加装置によって前記可変容量コンデンサを介して前記電極に電圧が印加されているときに実行し、
   前記検出処理を、前記中間電位を前記参照電位に一旦制御した後に前記可変容量コンデンサの静電容量を固定した状態で繰り返し実行する請求項５記載の静電容量検出装置。
7. 前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、
   前記出力処理は、所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期における前記差動増幅回路の出力値の変化量の大きさが規定量より大きい場合、当該静電容量検出装置に異常がある旨の信号を出力する処理を含む請求項６記載の静電容量検出装置。
8. 前記可変容量コンデンサは、コンデンサとスイッチとの直列接続体が複数並列接続されたものであって、前記スイッチのオン・オフ操作によって静電容量を可変とするものであり、
   複数の前記直列接続体同士で、該当するコンデンサの静電容量が互いに異なる請求項１〜７のいずれか１項に記載の静電容量検出装置。