WO2020234995A1 - 自己校正機能付きadコンバータ - Google Patents
自己校正機能付きadコンバータ Download PDFInfo
- Publication number
- WO2020234995A1 WO2020234995A1 PCT/JP2019/020097 JP2019020097W WO2020234995A1 WO 2020234995 A1 WO2020234995 A1 WO 2020234995A1 JP 2019020097 W JP2019020097 W JP 2019020097W WO 2020234995 A1 WO2020234995 A1 WO 2020234995A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- voltage
- unit
- integration
- input
- reference voltage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
校正のための測定器が不要な自己校正機能付きADコンバータを提供する。校正のための測定器を必要としない自己校正機能付きADコンバータであって、自らを校正する動作を制御する校正制御部21と変換対象の入力電圧をデジタル信号に変換する動作を制御する変換制御部22を含む制御部20と、基準電圧を出力する基準電圧部10と、2種以上の単位電圧を積算した積算電圧を生成する積算部35と、入力を2個有し積算電圧と、入力電圧又は基準電圧とを比較する比較器34と、比較器34の一方の入力に積算電圧を入力し他方の入力に入力電圧又は基準電圧を入力する場合と、比較器34の一方の入力に入力電圧又は基準電圧を入力し他方の入力に積算電圧を入力する場合とで接続を切替えるクロス・バースイッチ33とを含む積算変換部30とを備える。
Description
本発明は、校正のための測定器を必要としない自己校正機能付きADコンバータに関する。
ADコンバータは周知のように既知の電圧を出力するDAコンバータと比較器で構成され、DAコンバータの出力値を順次変化させ比較器の出力が低出力電圧から高出力電圧に変化する最小のDAコンバータの出力値を設定した時のデジタル値をADコンバータの変換値として使用する(非特許文献1)。DAコンバータのオフセットや線形性の経時変化による変動がADコンバータの経時変化につながる。
代表的なDAコンバータにはR-2Rラダー回路、抵抗ストリング回路(非特許文献2)、PWM回路(非特許文献3)がある。R-2Rラダー回路では、比較的少ない抵抗素子数で高分解能・高精度な可変信号源を構成可能である。しかし、設定コードに対する出力の精度を高めるためにはMSB側に高い精度の抵抗が必要である。
抵抗ストリング回路は低消費電力で単調増加性が高いが、設定コードに対する出力の線形性が抵抗素子の均一性とレイアウトに依存するため、レイアウト設計と製造の試行錯誤が必要である。
PWM回路では、R-2Rラダー回路や抵抗ストリング回路のように抵抗素子列が不要でデジタル回路のみで製造できるため性能が安定しているという利点はあるが、出力に現れるリプルノイズ除去のための高次の低域通過フィルタに周波数精度の高い設計と製造が必要なる。
R-2Rラダー回路と抵抗ストリング回路に関しては、製造の最終段階での抵抗素子の調整や設定コードと出力の関係の補正により、線形性や精度を向上させることが可能である。しかし、この場合ではR-2Rラダー回路と抵抗ストリング回路の出力を確認しながら調整や補正を行うため、回路の外部に基準となる測定器が必要となる。
また、比較器のオフセット電圧、及びDAコンバータの単位電圧とその線形性は、時間が経過すれば変化する。よって、長期間にわたって変換精度を維持するためには、定期的な校正が不可欠である(非特許文献2)。
A/D変換の概要と仕組み - ミームス(MEMEs)のサポートページ〔平成31年5月16日検索〕、インターネット(URL: http://memes.sakura.ne.jp/memes/?page_id=1120)
DACの精度を改善するためのトリミング (1/3) EDN Japan〔平成31年5月16日検索〕、インターネット(URL: http://ednjapn.com/edn/articles/1611/08/news012.html)
裏ワザ!PWMを使って疑似D/Aコンバータを実現〔平成31年5月16日検索〕、インターネット(https://service.macnica.co.jp/library/107577)
しかしながら、比較器のオフセット電圧、及びDAコンバータの単位電圧の調整には、ADコンバータの外部に基準となる測定器が必要である。例えば遠隔地に配置されたADコンバータを校正するためには、測定器を携えて出かけなければならない。よって、遠隔地にある複数のADコンバータを校正するのは、困難であるという課題がある。
本発明は、この課題に鑑みてなされたものであり、校正のための測定器が不要な自己校正機能付きADコンバータを提供することを目的とする。
本発明の一態様に係る自己校正機能付きADコンバータは、校正のための測定器を必要としない自己校正機能付きADコンバータであって、自らを校正する動作を制御する校正制御部と変換対象の入力電圧をデジタル信号に変換する動作を制御する変換制御部を含む制御部と、基準電圧を出力する基準電圧部と、2種以上の単位電圧を積算した積算電圧を生成する積算部と、入力を2個有し前記積算電圧と、前記入力電圧又は前記基準電圧とを比較する比較器と、前記比較器の一方の入力に前記積算電圧を入力し他方の入力に前記入力電圧又は前記基準電圧を入力する場合と、前記比較器の一方の入力に前記入力電圧又は前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合とで接続を切替えるクロス・バースイッチとを含む積算変換部とを備えることを要旨とする。
本発明によれば、校正のために外部に測定器が不要な自己校正機能付きADコンバータを提供することができる。
以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。
〔第1実施形態〕
図1は本発明の第1実施形態に係る自己校正機能付きADコンバータの構成例を示すブロック図である。図1に示す自己校正機能付きADコンバータ100は、コンデンサCoに順次蓄積した電荷により生じる積算電圧と入力電圧とを比較器34により比較して入力電圧をデジタル値に変換するADコンバータであり、基準電圧部10と、コンデンサCoの積算電圧の変化量の単位である積算単位を少なくとも2種有しており校正状態時においては少なくとも2種の積算単位と比較器34のオフセット電圧を校正し、変換状態においては入力電圧に対応したデジタル値を決定するために入力電圧と積算電圧を比較する積算変換部30と、校正状態では校正制御部21により積算変換部30の積算単位と比較器34のオフセット電圧を校正する処理の制御を実施する校正制御部21と変換状態では入力電圧をデジタル値に変換する処理の制御を実施する変換制御部22とを有する制御部20とで構成される。
図1は本発明の第1実施形態に係る自己校正機能付きADコンバータの構成例を示すブロック図である。図1に示す自己校正機能付きADコンバータ100は、コンデンサCoに順次蓄積した電荷により生じる積算電圧と入力電圧とを比較器34により比較して入力電圧をデジタル値に変換するADコンバータであり、基準電圧部10と、コンデンサCoの積算電圧の変化量の単位である積算単位を少なくとも2種有しており校正状態時においては少なくとも2種の積算単位と比較器34のオフセット電圧を校正し、変換状態においては入力電圧に対応したデジタル値を決定するために入力電圧と積算電圧を比較する積算変換部30と、校正状態では校正制御部21により積算変換部30の積算単位と比較器34のオフセット電圧を校正する処理の制御を実施する校正制御部21と変換状態では入力電圧をデジタル値に変換する処理の制御を実施する変換制御部22とを有する制御部20とで構成される。
校正制御部21は、比較器34のオフセット電圧の極性を判定するとともにオフセット電圧を測定する極性判定オフセット計測処理部210と、2種の積算単位間の相関の関係式を導出する積算単位相関計測処理部211と、積算単位を計測する積算単位計測処理部212とで構成される。
積算変換部30は、入力値を保持するサンプルホールド部31と、正と負の入力を有し校正状態時に正の入力電圧が負の入力電圧を越えたことを判定して判定信号を出力する比較器34と、比較器34で入力電圧または基準電圧および正である比較器34のオフセット電圧の和と積算電圧を比較するように比較器34への入力を切替えるクロス・バースイッチ33と、校正状態ではクロス・バースイッチ33と基準電圧源を接続し、変換状態ではサンプルホールド部31とクロス・バースイッチ33を接続する切替部32と、蓄積した電荷により積算電圧を発生させるコンデンサCoと、コンデンサCoに電荷を蓄積させる正電流源350と、コンデンサCoに蓄積した電荷を除去する負電流源351と、コンデンサCoと正電流源350を接続・切断するSW1と、コンデンサCoと負電流源351を接続・切断するSW2と、コンデンサCoに基準電圧に相当する電荷をプリチャージするSW3と、コンデンサCoに蓄積された電荷をリセットするSW4とで構成される。SW1、SW2、SW4、コンデンサCo、正電流源350と負電流源351で積算部35を構成している。
本実施形態での積算動作について説明する。積算は所定の時間単位の整数倍の時間の間で正電流源350(または負電流源351)からコンデンサCoに電荷を供給(または除去)することで実施される。図2(a)にクロス・バースイッチ33のs11とs13およびs12とs14を接続し正電流源350とコンデンサCoを接続した場合の等価回路モデルを示す。本等価回路ではコンデンサCoの電流源側に接続されている電極をプラス(+)とし、グランド側をマイナス(-)としている。比較器34のオフセット電圧をVofcとしている。正電流源350で積算する時ではSW2からSW4を切断状態にしてSW1を所定の時間Δtのあいだ接続状態にした後SW1を切断状態にすることを繰返す。これをkp回繰返した時の正電流源350から供給される電荷はIp kp Δt となる。比較器34の正の入力側に存在する寄生容量Cp1を考慮すると、積算電圧は以下の式で表される。
負電流で積算する場合では、SW1、SW3、SW4を切断状態にして所定の時間ΔtのあいだSW2を接続状態にした後切断状態にすることを繰返す。クロス・バースイッチ33のs11とs13およびs12とs14を接続し負電流源351とコンデンサCoを接続した時の等価回路を図2(b)に示す。SW2を接続状態にすることをkn回繰返した時では、負電流源351とコンデンサCoを接続する前の電荷(Co+Cp1)Vo,0から負電流源351によってIn knΔt (In>0)の電荷が除去されるため、積算電圧は以下の式で表される。
したがって、正電流源350に接続した時の積算単位Δt Ip/(Co+Cp1)と負電流源351に接続した時の積算単位Δt In/(Co+Cp1)が分かれば、正電流源350に接続した回数kpと負電流源351に接続した回数knから積算電圧は算出できる。本実施形態例ではIp>Inとして、正電流源350への接続時の積算単位を粗調整正積算単位と記述し、負電流源351への接続時を微調整負積算単位と記述する。また、以下の説明では比較器34のオフセット電圧を負(Vofc<0)として説明する。
本実施形態の校正状態では、切替部32のa10とb10を接続した状態で、極性判定オフセット計測処理、積算単位相関処理、積算単位計測処理を実施する。校正状態のそれぞれの処理は、極性判定オフセット計測処理部210、積算単位相関計測処理部211、積算単位計測処理部212によって制御される。
極性判定オフセット計測処理部210での処理フローと積算単位および極性の設定表を図3に示す。極性判定オフセット計測処理が開始されると極性判定ステップS1において、SW1、SW2、SW4を切断状態、SW3を接続状態とし、クロス・バースイッチ33のs11とs13およびs12とs14を接続した状態とs11とs14およびs12とs13を接続した状態とで比較器34から出力される比較信号を取得し、クロス・バースイッチ33の接続状態を低電位電圧が出力される状態にする。以降、クロス・バースイッチ33の接続状態は変化させない。説明上Vofc<0としているため、極性判定ステップS1完了後クロス・バースイッチ33はs11とs13およびs12とs14が接続される。
この後、SW3を切断状態にして、基準電圧を超える積算回数を計測する。極性判定オフセット計測処理においては、図3(b)の積算単位および極性の設定表に記載したように、はじめに積算単位が粗調整で極性が正の粗調整正積算単位で基準電圧を超える積算回数を計測し、次に積算単位が微調整で極性が負の微調整負積算単位で基準電圧を超える積算回数を計測する。
極性判定ステップS1直後の積算単位設定ステップS2では、積算単位および極性の設定表の1番目の積算単位と極性を読んでSW1のみを開閉するように積算部35を制御する。次に積算回数計測処理に遷移し積算単位および極性の設定表の1番目の極性に基づき積算電圧<基準電圧+オフセット電圧となるまで積算を繰返す。図4に積算回数計測ステップS3の処理フローを示す。積算単位の極性が正の時では、積算電圧>基準電圧+オフセット電圧となるまで積算を繰返し、積算単位の極性が負の時では積算電圧<基準電圧+オフセット電圧となるまで積算ステップS10と比較ステップS11を繰返す。積算電圧と基準電圧+オフセット電圧の大小関係の判定は比較器34から出力される比較信号で判定する。比較器34のオフセット電圧Vofc<0の場合、比較器34には基準電圧Vrefおよび比較器34のオフセット電圧の和(Vofc<0のため式上ではVref-Vofc)と積算電圧が入力され、基準電圧とオフセット電圧の和>積算電圧の場合には比較器34から低電位電圧の比較信号が出力される。基準電圧とオフセット電圧の和<積算電圧となると比較信号が高電位電圧となるため図4の比較ステップの処理が可能となる。
積算回数計測ステップS3の後、設定完了確認ステップS4において積算単位および極性の設定表に次の設定の有無を確認し、次の設定がある場合では未完了として積算単位設定ステップS2に遷移する。図3(b)の場合では微調整負積算単位となるように積算部35を設定する。微調整負積算単位での積算回数計測ステップS3が完了した後、設定完了確認ステップS4において積算単位および極性の設定表に次の設定が無いことを確認し記憶ステップS5に遷移する。
極性判定オフセット計測処理ではじめて積算回数計測ステップS3に遷移した時から記憶ステップS5に遷移までの積算電圧と積算回数の関係の例を図5に示す。ko2+1回目の積算ステップS30後の比較ステップS31で基準電圧とオフセット電圧の和>積算電圧となったとすると、ko2を粗調整オフセット積算回数と定義する。また、微調整負積算単位に設定してから積算ステップを開始してからko+1回目で基準電圧とオフセット電圧の和<積算電圧とすると、koを微調整オフセット積算回数と定義する。記憶ステップS5ではko2およびkoを記憶する。
式(1)と式(2)より基準電圧およびオフセット電圧の和と積算電圧には以下の方程式が成立する。
式(4)のVGp2は粗調整正積算単位を表し、式(5)のVGn1は微調整負積算単位を表す。式(3)の右辺のVGn1δkoは基準電圧およびオフセット電圧の和と記憶ステップS5直前の積算電圧の差を表し、δkoは0以上1未満の実数である。
積算単位相関計測処理部211での処理フローと積算単位および極性の設定表を図6に示す。積算単位相関処理が開始されると、プリチャージ処理においてSW1、SW2、SW4を切断状態、SW3を接続状態としてコンデンサCoにVrefに相当する電荷をプリチャージする(プリチャージステップS20)。この後、SW3を切断状態にして、過剰粗調整積算ステップS21に遷移し、極性判定オフセット計測処理で得られたko2に例えば2を加算した積算回数で粗調整正積算単位を積算する。ko2に加算する数は、1以上の整数であれば幾つであっても良い。
以降の処理は、極性判定オフセット計測処理の積算単位設定ステップS2以降と同じである。積算単位相関処理ではじめて積算ステップを開始してからkc+1回目で基準電圧とオフセット電圧の和<積算電圧とすると、kcを微調整相関積算回数と定義する。記憶ステップS24ではkcを記憶する。
積算単位相関処理では以下の方程式が成立する。
式(6)の右辺のVGn1δkcは基準電圧およびオフセット電圧の和と記憶ステップS24直前の積算電圧の差を表し、δkcは0以上1未満の実数である。
積算単位計測処理部212での処理フローを図7に示す。積算単位計測処理が開始されると、初期化ステップS30において、SW1からSW3を切断状態、SW4を接続状態にした後切断状態にしてコンデンサCoに蓄積された電荷をリセットする。このあとの処理は、極性判定オフセット計測処理ではじめて積算ステップに遷移した以降の処理と同じである。ki2+1回目の積算ステップ後の比較ステップで基準電圧とオフセット電圧の和>積算電圧となったとすると、ki2を粗調整積算回数と定義する。また、積算単位計測処理で微調整負積算単位に設定してからki+1回目で基準電圧とオフセット電圧の和<積算電圧とすると、kiを微調整積算回数と定義する。記憶ステップS34ではki2とkiを記憶する。
積算単位計測処理では以下の方程式が成立する。
式(7)の右辺のVGn1δkiは基準電圧およびオフセット電圧の和と記憶ステップS34直前の積算電圧の差を表し、δkiは0以上1未満の実数である。
以降の式展開では表記を簡単にするためKo=ko+δko、Kc=kc+δkc、Ki=ki+δkiとする。
式(6)と式(3)の差をとることによりVGn1とVGp2の関係式が以下のように導出できる。
式(8)を式(3)に代入するとVofcとVGn1の関係式が導出できる。
式(8)と式(9)を式(6)に代入することによりVGn1の式を得る。
式(10)を式(8)、式(9)に代入することで、それぞれVGp2とVofcの表式を得る。
通常、Vref>|Vofc|であるため、ki2>ko2となる。VGn1、VGp2、Vofcに含まれるδki、δkc、δkoは0以上1未満の実数であるが、具体的な値は不明である。このδki、δkc、δkoの不確かさのためVGn1、VGp2、Vofcのとり得る値は範囲を持つ。VGn1、VGp2、Vofcの校正値は、VGn1、VGp2、Vofcの範囲の中央値により決定する。式(10)をδki、δkc、δkoで偏微分すると以下の式を得る。
式(13)から式(15)よりVGn1はδkcに対しては単調増加でありδkiとδkoに対しては単調減少である。したがって、VGn1の範囲は以下の式で表される。
式(16)から中央値を導出することによりVGn1の校正値VGn1cが以下の式のように得られる。
式(11)をδki、δkc、δkoで偏微分すると以下の式を得る。
式(18)と式(19)より、VGp2はδkiに対しては単調増加であり、δkoに対しては単調減少である。式(20)においてKi>Koの場合は∂VGp2/∂(δkc)<0となり、Ki<Koの場合は∂VGp2/∂(δkc)>0となる。したがって、Ki>Koの場合ではVGp2はδkcに対して単調減少であり、Ki<Koの場合ではVGp2はδkcに対して単調増加となる。これらの関係よりKi>Koの場合ではVGp2の範囲は次の式で与えられ、その中央値をとることによりKi>Koの場合の校正値VGp2cは式(22)となる。
また、Ki<Koの場合ではVGp2の範囲は式(23)で与えられ、その中央値をとることによりKi>Koの場合の校正値VGp2cは式(24)となる。
式(12)をδki、δkc、δkoで偏微分すると以下の式を得る。
式(25)と式(26)よりVofcはδkiに対しては単調減少であり、δkoに対しては単調増加である。式(27)において(ko2+1)Ki > (ki2+1)Koの場合では∂Vofc/∂(δkc)>0となり、(ko2+1)Ki < (ki2+1)Koの場合では∂Vofc/∂(δkc)<0となる。これらの関係より(ko2+1)Ki > (ki2+1)Koの場合ではVofcの範囲は式(28)で与えられ、その中央値をとることにより(ko2+1)Ki > (ki2+1)Koの場合の校正値Vofccは式(29)となる。
また、(ko2+1)Ki < (ki2+1)Koの場合ではVofcの範囲は式(30)で与えられ、その中央値をとることにより(ko2+1)Ki < (ki2+1)Koの場合の校正値Vofccは式(31)となる。
以上の説明で示したように校正状態における極性判定オフセット計測処理、積算単位相関処理、積算単位計測処理により、積算単位VGn1、VGp2と比較器のオフセット電圧Vofcの校正値であるVGn1c、VGp2c、Vofccを得ることができる。
上述ではVofc<0の場合で説明したが、Vofc>0の場合ではクロス・バースイッチ33のs11とs14およびs12とs13を接続した状態で比較器34から低電位電圧が出力される。このため、クロス・バースイッチ33のs 11とs14およびs12とs13を接続した状態で以降の極性判定オフセット計測処理、積算単位相関処理、積算単位計測処理を実施する。Vofc>0の場合の極性判定オフセット計測処理、積算単位相関処理、積算単位計測処理の処理フローはそれぞれ図3、図6、図7に示した処理フローと同じである。
クロス・バースイッチ33のs11とs14およびs12とs13を接続した状態で正電流源とコンデンサCoを接続した場合の等価回路モデルを図8(a)に示す。正電流源350で積算する時ではSW2からSW4を切断状態にしてSW1を所定の時間Δtのあいだ接続状態にした後SW1を切断状態にすることを繰返す。これをkp回繰返した時の正電流源から供給される電荷はIp kp Δt となる。比較器34の負の入力側に存在する寄生容量Cp2を考慮すると、積算電圧は以下の式で表される。
負電流で積算する場合では、SW1、SW3、SW4を切断状態にして所定の時間ΔtのあいだSW2を接続状態にした後切断状態にすることを繰返す。クロス・バースイッチ33のs11とs13およびs12とs14を接続し負電流源351とコンデンサCoを接続した時の等価回路を図8(b)に示す。SW2を接続状態にすることをkn回繰返した時では、負電流源351とコンデンサCoを接続する前の電荷(Co+Cp2)Vo,0から負電流源351によってIn knΔt (In>0)の電荷が除去されるため、積算電圧は以下の式で表される。
式(1)と式(2)で表されるVofc<0の場合と比較すると、Vofc>0の場合は比較器34の入力をクロス・バースイッチ33で切り替えたために寄生容量が異なるのみで他はVofc<0の場合と同じとなる。このため、Vofc>0の場合の粗調整正積算単位VGp2と微調整負積算単位VGn1は以下の式となる。
図3に示した極性判定オフセット計測処理部210の処理フローにより粗調整オフセット積算回数ko2と微調整オフセット積算回数koを得る。図7の等価回路から比較器の正の入力は等価的にVref+Vofcとなり負の入力は積算電圧となるため、ko2およびkoとVref、Vofc、VGn1、VGp2には以下の関係式が成立する。
式(36)の右辺のVGn1δkoは基準電圧およびオフセット電圧の和と記憶ステップ直前の積算電圧の差を表し、δkoは0以上1未満の実数である。
図6に示した積算単位相関計測処理部211での処理フローにより微調整相関積算回数kcを得る。ko2およびkcと、Vref、Vofc、VGn1、VGp2には以下の関係式が成立する。
式(37)の右辺のVGn1δkcは基準電圧およびオフセット電圧の和と記憶ステップS34直前の積算電圧の差を表し、δkcは0以上1未満の実数である。
図7に示した積算単位計測処理部での処理フローにより粗調整積算回数ki2と微調整積算回数kiを得る。ki2およびkiと、Vref、Vofc、VGn1、VGp2には以下の関係式が成立する。
式(38)の右辺のVGn1δkiは基準電圧およびオフセット電圧の和と記憶ステップS34直前の積算電圧の差を表し、δkiは0以上1未満の実数である。
以降の式展開では表記を簡単にするためKo=ko+δko、Kc=kc+δkc、Ki=ki+δkiとする。
式(37)と式(36)の差をとることによりVGn1とVGp2の関係式が導出でき、VGn1とVGp2の関係式はVofc>0の場合も式(8)となる。式(8)を式(36)に代入するとVofcとVGn1の関係式が導出できる。
式(8)と式(39)を式(38)に代入することによりVofc>0の場合のVGn1を導出できる。結果的にVofc>0の場合のVGn1は式(10)となる。このためVofc>0の場合のVGp2は式(11)となる。式(10)を式(39)に代入することでVofcが得られ以下の式で表される。
Vofc<0の場合と比較するとVGn1とVGp2は同じであり、Vofcは符号が異なるのみで絶対値は同じである。
Vofc>0の場合もVofc<0の場合と同様にVGn1、VGp2、Vofcの校正値は、VGn1、VGp2、Vofcの範囲の中央値により決定する。Vofc>0の場合のVGn1はVofc<0の場合と同じであるためVGn1の範囲は式(16)で表され、校正値VGn1cは式(17)となる。VGp2も同様にVofc>0の場合の校正値VGp2cはKi<Koの場合では式(23)となり、Ki>Koの場合では式(24)となる。
Vofc>0の場合のVofcはVofc<0の場合と符号が異なるだけであるため、式(40)をδki、δkc、δkoで偏微分すると以下の式を得る。
式(41)と式(42)よりVofcはδkiに対しては単調増加であり、δkoに対しては単調減少である。式(43)において(ko2+1)Ki > (ki2+1)Koの場合では∂Vofc/∂(δkc)<0となり、(ko2+1)Ki < (ki2+1)Koの場合では∂Vofc/∂(δkc)>0となる。これらの関係より(ko2+1)Ki > (ki2+1)Koの場合ではVofcの範囲は式(44)で与えられ、その中央値をとることにより(ko2+1)Ki > (ki2+1)Koの場合の校正値Vofccは式(45)となる。
また、(ko2+1)Ki < (ki2+1)Koの場合ではVofcの範囲は式(46)で与えられ、その中央値をとることにより(ko2+1)Ki < (ki2+1)Koの場合の校正値Vofccは式(47)となる。
以上の説明で示したようにVofc>0の場合でも校正状態における極性判定オフセット計測処理、積算単位相関処理、積算単位計測処理により、積算単位VGn1、VGp2と比較器のオフセット電圧Vofcの校正値であるVGn1c、VGp2c、Vofccを得ることができる。
変換状態の処理は変換制御部22で制御される。変換制御部22の処理フローと積算単位および極性の設定表を図9に示す。変換状態においては、校正状態の極性判定オフセット計測処理で得られたVofcの極性に基づいたクロス・バースイッチ33の接続を維持する。初期化ステップS40において切替部32のa10とc10を接続してサンプルホールド部31で入力電圧をホールドするとともに、SW1~SW3を切断してSW4の接続・切断によりコンデンサCoの蓄積された電荷をリセットする。
以降の処理は積算単位計測処理の基準電圧が入力電圧となること以外は積算単位計測処理と同じである。この処理により粗調整変換積算回数kv2と微調整変換積算回数kvを得る。入力電圧をVinとするとkv2およびkvと以下の関係式が成立する。
Vofc<0とVofc>0の場合とではVofccは異なるが、Vofcの極性とクロス・バースイッチの接続を考慮すると、Vofc<0とVofc>0の両方の場合で|Vofcc|となるため式(48)の左辺をVin+|Vofcc|とした。式(48)の右辺のVGn1cδkvは入力電圧およびオフセット電圧の和と記憶ステップ直前の積算電圧の差を表し、δkvは0以上1未満の実数であるが具体的な値は不明である。このδkvの不確かさのためVinのとり得る値は範囲を持つ。Vinの変換値はVinの範囲の中央値により決定する。Vinの範囲は式(49)となりVinの変換値Vincは式(50)で表される。
以上の変換制御部22の処理により、校正状態で得た校正値VGn1c、VGp2c、Vofccを用いて入力電圧の変換値Vincを得ることができる。
以上の説明で示した実施形態により、比較器34のオフセットや積算単位を構成する容量等が経時変化により変動しても、比較器34のオフセットとDAコンバータのアナログ値出力部である積算部35の校正が可能であり長期安定性の高いADコンバータを提供できる。
校正値の精度を高くするためには積算単位を小さくすればよいが、1種類の積算単位のみを使用した場合では高精度化のために積算単位を小さくすると校正状態での各処理における積算回数が多くなり処理に要する時間が長くなる。本実施形態のように粗調整と微調整の2種の積算単位を設けることにより、小さな積算単位のみで積算する場合と比較して少ない積算回数でかつ高精度に積算電圧を基準電圧または入力電圧にまで積算することができる。これにより、校正処理と変換処理が小さな積算単位のみで積算する場合と比較して少ない積算回数でかつ高精度に実施できる。
図10に第1実施形態の変形例を示す。図10に示す自己校正機能付きADコンバータ200は、上記の第1実施形態から、可変正電流源550と可変負電流源551を使用した積算部55と、校正制御部41に多重積算単位計測処理部410が追加された点で異なる。また、変換制御部42の処理フローが異なる。
可変正電流源550では積算電圧を増加させる粗調整正積算単位、微調整正積算単位の2種の積算単位を生成し、制御部からの信号MAGPにより粗調整正積算単位と微調整正積算単位を生成する電流が設定される。可変負電流源551では積算電圧を減少させる粗調整負積算単位、微調整負積算単位の2種の積算単位を生成し、制御部40からの信号MAGNにより粗調整負積算単位と微調整負積算単位を生成する電流が設定される。
以下の説明において粗調整正積算単位をVGp2、微調整正積算単位をVGp1、粗調整負積算単位をVGn2、微調整負積算単位をVGn1とする。
校正状態においては、校正制御部41の極性判定オフセット計測処理部210、積算単位相関計測処理部211、多重積算単位計測処理部410、積算単位計測処理部212により、それぞれ極性判定オフセット計測処理、積算単位相関処理、多重積算単位計測処理、積算単位計測処理を実施する。
可変正電流源550を設定して粗調整正積算単位VGp2を生成させ、可変負電流源551を設定して微調整負積算単位VG1nを生成させた状態で、極性判定オフセット計測処理と積算単位相関計測処理を実施する。これらの処理は図1の場合と同じであるため割愛する。これらの処理によりVofc<0の場合では式(3)と式(6)の関係式が成立し、Vofc>0の場合では式(36)と式(37)の関係式が成立する粗調整オフセット積算回数ko2、微調整オフセット積算回数ko、微調整相関積算回数kcが得られる。
図11に多重積算単位計測処理部410の処理フローを示す。多重積算単位計測処理が開始されると、SW1、SW2、SW4を切断しSW3を接続してコンデンサCoをプリチャージし積算電圧の初期値を基準電圧Vrefとする(ステップS50)。この後SW3を切断して、第1積算ステップS51において、可変正電流源を設定して粗調整負積算単位VGn2を生成させ、S予め決定する所定の回数ke2回SW2を接続・切断して積算電圧からke2 VGn2を除去する。あとは、極性判定オフセット計測処理の積算単位設定ステップ以降と同じ処理を実施する。
ke2+1回目の積算ステップで基準電圧+オフセット電圧>積算電圧となったとするとke2を第2の粗調整負係数積算回数と定義する。微調整負積算単位に設定してからke+1回目の積算ステップで基準電圧とオフセット電圧の和<積算電圧となったとすると、keを第1の粗調整負係数積算回数と定義する。記憶ステップS55ではkeを記憶する。keに関してはVofc<0の場合では以下の式が成立する。
式(51)において右辺のVGn1δkeは基準電圧およびオフセット電圧の和と記憶ステップ直前の積算電圧の差を表し、δkeは0以上1未満の実数である。
Vofc>0の場合では以下の式(52)が成立する。
積算単位計測処理は、可変正電流源550を設定して粗調整正積算単位VGp2を生成させ、可変負電流源551を設定して微調整負積算単位VG1nを生成させた状態で実施する。この処理は図1の場合と同じであるため割愛する。この処理によりVofc<0の場合では式(7)の関係式が成立し、Vofc>0の場合では式(38)の関係式が成立する粗調整積算回数ki2と微調整積算回数kiが得られる。
VGp2、VGn1、Vofcとko2、ko、kc、ki2、ki1の関係式は図1の実施形態の場合と同じであるため、VGp2、VGn1、Vofcの校正値は図1の実施形態で導出したそれぞれの校正値と同じである。
VGn2に関しては、Vofc<0の場合では、式(51)と式(3)の差をとり式(8)と式(10)を代入して以下の式(53)が得られる。
式(53)においてKo=ko+δko、Kc=kc+δkc、Ke=ke+δkeとした。
VGn2に含まれるδkc、δko、δkeは0以上1未満の実数であるが、具体的な値は不明である。このδkc、δko、δkeの不確かさのためVGn2のとり得る値は範囲を持つ。VGn2の校正値はVGn2の範囲の中央値により決定する。また、VGn1には校正値VGn1cを用いる。式(53)をδkc、δko、δkeで偏微分すると以下の式を得る。
上式の不等号の導出にはVGn1c<0、kp2>ko2を用いた。式(54)から式(56)によりVGn2はδkeとδkoに対しては単調増加であり、δkcに対しては単調減少である。このためVGn2の範囲は式(57)となり、この中央値をとることにより校正値VGn2cは式(58)で表される。
以上の説明で示したように校正状態における極性判定オフセット計測処理、積算単位相関処理、多重積算単位計測処理、積算単位計測処理により、積算単位VGn1、VGp2、VGn2と比較器のオフセット電圧Vofcの校正値であるVGn1c、VGp2c、VGn2c、Vofccを得ることができる。
変換状態で実施する変換制御部の処理フローを図12に示す。変換状態においては、校正状態の極性判定オフセット計測処理で得られたVofcの極性に基づいたクロス・バースイッチ33の接続を維持する。変換制御部42の処理が開始されると基準電圧比較ステップS60において、切替部32のa10とc10を接続してサンプルホールド部31で入力電圧をホールドするとともに、SW1、SW2、SW4を切断してSW3の接続によりコンデンサCoを基準電圧に相当する電荷でプリチャージする。この後、サンプルホールド部31でホールドされた入力電圧と基準電圧を比較器34で比較するとともにSW3を切断する。入力電圧のほうが大きい場合は設定表1読込ステップS61へ遷移し、入力電圧のほうが小さい場合は設定表2読込ステップS62に遷移する。以下では例として、入力電圧が小さい場合で説明する。
設定表1読込ステップS61に遷移した時は、積算単位および極性の設定表2を読込んだ後、積算単位および極性の設定表2に従って、粗調整負積算単位での積算回数である粗調整負変換積算回数kvn2、粗調整正積算単位での積算回数である粗調整正変換積算回数kv2、微調整負積算単位での積算回数である微調整負変換積算回数kvを得て、記憶ステップS66でkvn2、kv2、kvを記憶する。入力電圧とkvn2、kv2、kvの間には以下の関係式が成立する。
Vofc<0とVofc>0の場合とではVofccは異なるが、Vofcの極性とクロス・バースイッチの接続を考慮すると、Vofc<0とVofc>0の両方の場合で|Vofcc|となるため式(59)の左辺をVin+|Vofcc|とした。式(59)の右辺のVGn1cδkvは入力電圧およびオフセット電圧の和と記憶ステップ直前の積算電圧の差を表し、δkvは0以上1未満の実数であるが具体的な値は不明である。このδkvの不確かさのためVinのとり得る値は範囲を持つ。Vinの変換値はVinの範囲の中央値により決定する。Vinの変換値Vincは式(60)で表される。
基準電圧比較ステップS60において入力電圧が大きい場合では、積算単位および極性の設定表1を読込むため、記憶ステップまでの処理で、kv2、kvが得られる。この場合のVinの変換値は式(50)と同じとなる。
以上の変換制御部42の処理により、校正状態で得た校正値VGn1c、VGp2c、VGn2c、Vofccを用いて入力電圧の変換値Vincを得ることができる。
以上の説明で示した実施形態により、比較器34のオフセットや積算単位を構成する容量等が経時変化により変動しても、比較器34のオフセットとDAコンバータのアナログ値出力部である積算部55の校正が可能であり長期安定性の高いADコンバータを提供できる。
〔第2実施形態〕
図13に本発明の第2実施形態に係るADコンバータのブロック図を示す。図13に示す自己校正機能付きADコンバータ300はN個の変換ユニット1~N、並列処理制御部60、基準電圧部10で構成される。個々の変換ユニットの制御部20*と積算変換部30*は、それぞれ第1実施形態または変形例の制御部40*と積算変換部50*と同じである。また、変換ユニット内部の動作制御・比較信号は、第1実施形態または変形例の動作制御信号と比較信号の両方を含む信号の束を表している。
図13に本発明の第2実施形態に係るADコンバータのブロック図を示す。図13に示す自己校正機能付きADコンバータ300はN個の変換ユニット1~N、並列処理制御部60、基準電圧部10で構成される。個々の変換ユニットの制御部20*と積算変換部30*は、それぞれ第1実施形態または変形例の制御部40*と積算変換部50*と同じである。また、変換ユニット内部の動作制御・比較信号は、第1実施形態または変形例の動作制御信号と比較信号の両方を含む信号の束を表している。
並列処理制御部60では、設定データにより各変換ユニットの制御部の処理を制御するとともに変換処理を実行した変換ユニットから積算単位およびオフセット電圧の校正値と入力電圧のデジタル値を含む変換データを受信し、変換データ内に含まれるデジタル値から校正した入力電圧を並列処理変換データとして出力する。
変換ユニットが例えば図1の実施形態のADコンバータの制御部と積算変換部で構成されている場合では、校正状態での処理の数である3と変換状態の処理の数1の和の4が変換ユニットの数となる(N=4)。
この場合の各ユニットの処理の状態を説明する図を図14に示す。処理を開始する命令を含む並列設定データを並列処理制御部60が受信すると、並列処理制御部60は極性判定オフセット計測処理を開始する命令を含む設定データを変換ユニット1に送信する。変換ユニット1は極性判定オフセット計測処理を開始する。
この処理が完了したら、並列処理制御部60は変換ユニット1に対し積算単位相関処理を開始する命令を含む設定データを送信するとともに、変換ユニット2に対し極性判定オフセット計測処理を開始する命令を含む設定データを送信する。変換ユニット1は積算単位相関処理を、変換ユニット2は極性判定オフセット計測処理を開始する。以降、各変換ユニットが1処理ずつずらして校正状態の処理と変換処理を実施することで、各変換ユニットは校正と変換を順次連続して実施することと、いずれかの1個の変換ユニットでは変換処理を実施することを両立できる。このため、常に校正の実施された変換ユニットを用いて1処理の時間単位で変換処理を連続して実施できる。
このように、本実施形態に係る自己校正機能付きADコンバータ300は、上記の自己校正機能付きADコンバータ100,200をN個並べた変換ユニット1~Nと、変換ユニット1~Nを校正する自己校正機能付きADコンバータ100,200のそれぞれを校正する動作と入力電圧をデジタル信号に変換する動作とが同期しないように制御する並列処理制御部60とを備える。これにより、自己校正機能付きADコンバータ300は高速に動作することができる。
以上説明した自己校正機能付きADコンバータ100は、校正のための測定器を必要としない自己校正機能付きADコンバータであって、自らを校正する動作を制御する校正制御部21と変換対象の入力電圧をデジタル信号に変換する動作を制御する変換制御部22を含む制御部20と、基準電圧を出力する基準電圧部10と、2種以上の単位電圧を積算した積算電圧を生成する積算部35と、入力を2個有し積算電圧と、入力電圧又は基準電圧とを比較する比較器34と、比較器34の一方の入力に積算電圧を入力し他方の入力に入力電圧又は基準電圧を入力する場合と、比較器34の一方の入力に入力電圧又は基準電圧を入力し他方の入力に積算電圧を入力する場合とで接続を切替えるクロス・バースイッチ33とを含む積算変換部とを備える。これにより、校正のために外部に測定器が不要な自己校正機能付きADコンバータを提供することができる。
また、校正制御部21は、積算電圧を基準電圧でプリチャージした後に、比較器34の出力に低電位電圧が出力されるように該比較器34の入力の基準電圧と積算電圧とをクロス・バースイッチ33で切替えて該比較器34のオフセット電圧の極性を判定し、積算電圧が基準電圧となる積算回数を求めて比較器34のオフセット電圧を計測する極性判定オフセット計測処理部210と、積算電圧を放電した後に、比較器34に基準電圧と積算電圧との比較を行わせ、基準電圧を越える積算電圧が得られる積算回数から積算単位を計測する積算単位計測処理部211と、極性判定オフセット計測処理部210で求めた積算回数に1以上の整数を加算した積算回数で単位電圧を積算した積算電圧を用いて2種の積算単位の間の相関式を導出する積算単位相関計測部211とを備える。これにより、積算単位VGn1、VGp2と比較器のオフセット電圧Vofcの校正値であるVGn1c、VGp2c、Vofccを得ることができる。
また、極性判定オフセット計測処理部210は、比較器34のオフセット電圧の極性を判定し、該極性が正である場合は積算部35に極性が正の粗調整正積算単位を積算した積算電圧が、基準電圧を越える第1積算回数を計測し、その後、極性が負の粗調整正積算単位よりも絶対値の小さな微調整負積算単位を積算した前記積算電圧が、基準電圧を越える第2積算回数を計測し、該極性が負である場合は積算部35に極性が負の粗調整負積算単位を積算した積算電圧が、基準電圧を越える第1積算回数を計測し、その後、極性が正の粗調整正積算単位よりも絶対値の小さな微調整正積算単位を積算した前記積算電圧が、前記基準電圧を越える第2積算回数を計測する。これにより、小さな積算単位のみで積算する場合と比較して少ない積算回数でかつ高精度に積算電圧を基準電圧または入力電圧にまで積算することができる。
本実施形態に係る自己校正機能付きADコンバータ100,200,300は、校正のための測定器を必要とせず、遠隔操作で自らを校正することができる。したがって、本発明の自己校正機能付きADコンバータは、遠隔地にある多数のセンサと組み合わせて用いるのに好適である。
つまり、多数のセンサが配置された現場に作業者が出掛けなくても、遠隔操作で各々のセンサを校正することが可能になる。
なお、本発明は、上記の実施形態に限定されるものではなく、特許請求項の範囲に記載された要旨の範囲内で変形が可能である。
100,200,300:自己校正機能付きADコンバータ
10:基準電圧部
20,40:制御部
21,41:校正制御部
22,42:変換制御部
30,50:積算変換部
31:サンプルホールド部
32:切替部
33:クロス・バースイッチ
34:比較器
35,55:積算部
60:並列処理制御部
210:極性判定オフセット計測処理部
211:積算単位相関計測処理部
212:積算単位計測処理部
350:正電流源
351:負電流源
410:多重積算単位計測処理部
550:可変正電流源
551:可変負電流源
10:基準電圧部
20,40:制御部
21,41:校正制御部
22,42:変換制御部
30,50:積算変換部
31:サンプルホールド部
32:切替部
33:クロス・バースイッチ
34:比較器
35,55:積算部
60:並列処理制御部
210:極性判定オフセット計測処理部
211:積算単位相関計測処理部
212:積算単位計測処理部
350:正電流源
351:負電流源
410:多重積算単位計測処理部
550:可変正電流源
551:可変負電流源
Claims (5)
- 校正のための測定器を必要としない自己校正機能付きADコンバータであって、
自らを校正する動作を制御する校正制御部と変換対象の入力電圧をデジタル信号に変換する動作を制御する変換制御部を含む制御部と、
基準電圧を出力する基準電圧部と、
2種以上の単位電圧を積算した積算電圧を生成する積算部と、入力を2個有し前記積算電圧と、前記入力電圧又は前記基準電圧とを比較する比較器と、前記比較器の一方の入力に前記積算電圧を入力し他方の入力に前記入力電圧又は前記基準電圧を入力する場合と、前記比較器の一方の入力に前記入力電圧又は前記基準電圧を入力し他方の入力に前記積算電圧を入力する場合とで接続を切替えるクロス・バースイッチとを含む積算変換部と
を備えることを特徴とする自己校正機能付きADコンバータ。 - 前記校正制御部は、
前記積算電圧を前記基準電圧でプリチャージした後に、前記比較器の出力に低電位電圧が出力されるように該比較器の入力の前記基準電圧と前記積算電圧とを前記クロス・バースイッチで切替えて該比較器のオフセット電圧の極性を判定し、前記積算電圧が前記基準電圧となる積算回数を求めて前記比較器のオフセット電圧を計測する極性判定オフセット計測処理部と、
前記積算電圧を放電した後に、前記比較器に前記基準電圧と前記積算電圧との比較を行わせ、前記基準電圧を越える前記積算電圧が得られる積算回数から積算単位を計測する積算単位計測処理部と、
前記極性判定オフセット計測処理部で求めた前記積算回数に1以上の整数を加算した積算回数で前記単位電圧を積算した積算電圧を用いて2種の積算単位の間の相関式を導出する積算単位相関計測部と
を備えることを特徴とする請求項1に記載の自己校正機能付きADコンバータ。 - 前記極性判定オフセット計測処理部は、
前記比較器のオフセット電圧の極性を判定し、該極性が正である場合は前記積算部に極性が正の粗調整正積算単位を積算した前記積算電圧が、前記基準電圧を越える第1積算回数を計測し、その後、極性が負の前記粗調整正積算単位よりも絶対値の小さな微調整負積算単位を積算した前記積算電圧が、前記基準電圧を越える第2積算回数を計測し、該極性が負である場合は前記積算部に極性が負の粗調整負積算単位を積算した前記積算電圧が、前記基準電圧を越える第1積算回数を計測し、その後、極性が正の前記粗調整正積算単位よりも絶対値の小さな微調整正積算単位を積算した前記積算電圧が、前記基準電圧を越える第2積算回数を計測することを特徴とする請求項2に記載の自己校正機能付きADコンバータ。 - 前記粗調整正積算単位と粗調整負積算単位のそれぞれは、絶対値の大きな第1積算単位電圧と、該第1積算単位電圧よりも絶対値の小さな第2積算単位電圧とを備えることを特徴とする請求項3に記載の自己校正機能付きADコンバータ。
- 請求項1乃至4の何れかに記載した自己校正機能付きADコンバータをN個並べた変換ユニットと、
前記変換ユニットを校正する自己校正機能付きADコンバータのそれぞれを校正する動作と入力電圧をデジタル信号に変換する動作とが同期しないように制御する並列処理制御部と
を備えることを特徴とする自己校正機能付きADコンバータ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/608,106 US11770127B2 (en) | 2019-05-21 | 2019-05-21 | Self-calibration function-equipped AD converter |
JP2021519937A JP7315868B2 (ja) | 2019-05-21 | 2019-05-21 | 自己校正機能付きadコンバータ |
PCT/JP2019/020097 WO2020234995A1 (ja) | 2019-05-21 | 2019-05-21 | 自己校正機能付きadコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/020097 WO2020234995A1 (ja) | 2019-05-21 | 2019-05-21 | 自己校正機能付きadコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020234995A1 true WO2020234995A1 (ja) | 2020-11-26 |
Family
ID=73459080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/020097 WO2020234995A1 (ja) | 2019-05-21 | 2019-05-21 | 自己校正機能付きadコンバータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US11770127B2 (ja) |
JP (1) | JP7315868B2 (ja) |
WO (1) | WO2020234995A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022264307A1 (ja) * | 2021-06-16 | 2022-12-22 | 日本電信電話株式会社 | 自己校正機能付きadコンバータ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11714437B2 (en) * | 2019-05-28 | 2023-08-01 | Nippon Telegraph And Telephone Corporation | Variable reference voltage source |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575465A (ja) * | 1991-09-12 | 1993-03-26 | Hitachi Ltd | フイールド機器用a/d変換器 |
US20050197796A1 (en) * | 2004-08-16 | 2005-09-08 | Daigle Clayton H. | Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5117227A (en) * | 1991-09-27 | 1992-05-26 | Hewlett-Packard Company | Continuously integrating high-resolution analog-to-digital converter |
JP2010010921A (ja) * | 2008-06-25 | 2010-01-14 | Fujitsu Ltd | Ad変換装置及びad変換方法 |
JP2010199799A (ja) * | 2009-02-24 | 2010-09-09 | Renesas Electronics Corp | アナログデジタル変換回路 |
EP2629428A1 (en) * | 2012-02-16 | 2013-08-21 | Imec | A/D Converter and Method for Calibrating the Same |
JP6243281B2 (ja) * | 2014-04-15 | 2017-12-06 | 日本電信電話株式会社 | センサ回路 |
JP7079914B2 (ja) * | 2018-11-12 | 2022-06-03 | 日本電信電話株式会社 | 自己校正機能付きadコンバータ |
JP7089182B2 (ja) * | 2018-11-19 | 2022-06-22 | 日本電信電話株式会社 | 可変基準電圧源 |
-
2019
- 2019-05-21 US US17/608,106 patent/US11770127B2/en active Active
- 2019-05-21 WO PCT/JP2019/020097 patent/WO2020234995A1/ja active Application Filing
- 2019-05-21 JP JP2021519937A patent/JP7315868B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575465A (ja) * | 1991-09-12 | 1993-03-26 | Hitachi Ltd | フイールド機器用a/d変換器 |
US20050197796A1 (en) * | 2004-08-16 | 2005-09-08 | Daigle Clayton H. | Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022264307A1 (ja) * | 2021-06-16 | 2022-12-22 | 日本電信電話株式会社 | 自己校正機能付きadコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP7315868B2 (ja) | 2023-07-27 |
JPWO2020234995A1 (ja) | 2020-11-26 |
US20220337262A1 (en) | 2022-10-20 |
US11770127B2 (en) | 2023-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9407839B2 (en) | Solid-state imaging device | |
JP7079914B2 (ja) | 自己校正機能付きadコンバータ | |
US20130044014A1 (en) | Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof | |
US20120194367A1 (en) | Continuous ramp generator design and its calibration for cmos image sensors using single-ramp adcs | |
WO2009136630A1 (ja) | センサ装置 | |
US9191018B2 (en) | Analog-digital converter | |
US10128861B2 (en) | Analog to digital conversion circuit | |
WO2020234995A1 (ja) | 自己校正機能付きadコンバータ | |
JP7239863B2 (ja) | 自己校正機能付きadコンバータ | |
EP1398880A2 (en) | Analog-digital conversion circuit | |
JP2013150117A (ja) | アナログデジタル変換器および受信機 | |
US9823285B2 (en) | Charge measurement | |
JP2002124877A (ja) | A/d変換装置および固体撮像装置 | |
JP7089182B2 (ja) | 可変基準電圧源 | |
WO2022264307A1 (ja) | 自己校正機能付きadコンバータ | |
JP7406168B2 (ja) | 自己校正機能付きadコンバータ | |
JP7125648B2 (ja) | 可変基準電圧源 | |
JP5763558B2 (ja) | 測定装置及びそれを用いた測定方法 | |
JP2014039218A (ja) | Ad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19929675 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021519937 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19929675 Country of ref document: EP Kind code of ref document: A1 |