JP6243281B2 - センサ回路 - Google Patents
センサ回路 Download PDFInfo
- Publication number
- JP6243281B2 JP6243281B2 JP2014083326A JP2014083326A JP6243281B2 JP 6243281 B2 JP6243281 B2 JP 6243281B2 JP 2014083326 A JP2014083326 A JP 2014083326A JP 2014083326 A JP2014083326 A JP 2014083326A JP 6243281 B2 JP6243281 B2 JP 6243281B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset
- input
- component
- intg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
データを収集するデータ収集システムが重要視されている。
本システムでは、センサと端末制御・通信部で構成されるセンサ端末においてセンサでセンシングする対象を電気信号に変換した後に端末制御・通信部でデジタル化してデータを生成し、ネットワークを通してサーバーに生成したデータを収集する。センサはトランスデューサとセンサ回路とで構成され、被測定量を電気信号に変換して出力するトランスデューサには出力の電気信号に所望の信号とオフセット信号が混載するものがある。
トランスデューサとなる抵抗素子含む4個の抵抗素子を使ってホイートストンブリッジを形成し、出力端子であるOUT+とOUT-を差動増幅器に入力する。高精度にオフセット信号を除去するためには、抵抗素子の非対称性などの理由によりホイートストンブリッジで除去しきれなかったオフセット信号を可変抵抗を用いてトリミングする。オフセットトリミングを用いてオフセット信号の除去を高精度化するためには可変抵抗の抵抗値の分解能を上げる必要がある。しかしながら、抵抗値の分解能をあげると高精度な抵抗素子が必要といった問題や回路が複雑になるという問題がある。
図1に、第1の実施の形態に係るセンサ回路の回路部を示す。
第1の実施の形態のセンサ回路は、オフセット成分Vprを含む入力信号(Vs+Vpr)を入力し、入力信号からオフセット成分Vpr以外の信号成分Vsに応じた積分値を得るセンサ回路であって、同図の回路部は、入力信号から所定の基準電圧Vbを減算した信号を第1の時間だけ積分した積分値と、基準電圧Vbから所定のオフセット制御電圧Vofscを減算した信号を第2の時間だけ積分した積分値の合計を信号成分Vsに応じた積分値として得るためのものである。図1では省略するが、センサ回路は、入力信号にオフセット成分Vprのみが含まれる場合の合計の積分値がゼロになるようにオフセット制御電圧Vofscを調整する制御部を備える。
リセット信号は、スイッチSW3に入力され、信号INTGは、スイッチSW2に入力される。信号INTGは、積分区間を定めるものである。
センサ回路の回路部は、図1に示す通りであり、センサ回路の制御部は、オペアンプOp1の出力電圧をデジタル化するアナログデジタル変換部2(ADC2)と、ADC2の出力に基づいて、スイッチSW1〜スイッチSW4およびオフセット生成部1を制御するコントローラ3を備える。コントローラ3は、オフセット生成部1にオフセット設定値mdと変更信号を与え、スイッチSW1、SW4に信号OFSCを与え、スイッチSW2に信号INTGを与え、スイッチSW3にリセット信号を与える。
信号INTGと信号OFSCがともに高電位である場合、入力信号(Vs+Vpr)と基準電圧Vbの差が積分される。積分器の積分動作により容量Cintgに生じる電圧は以下の式で表される。
図4は、第1の実施の形態の変形例に係るセンサ回路の回路部を示す。
回路部は、入力信号から第1の電位に設定されたオフセット制御電圧Vofscを減算した信号を第1の時間tk1だけ積分した積分値と、入力信号から第2の電位に設定されたオフセット制御電圧Vofscを減算した信号を第2の時間tk2だけ積分した積分値の合計を信号成分に応じた積分値として得るための回路部である。図示省略するが、センサ回路は、入力信号にオフセット成分のみが含まれる場合の合計の積分値がゼロになるように第1、第2の電位を調整する制御部を備える。制御部は、すなわち、上述のADC2とコントローラ3を備える。
信号OFSCと信号INTGがともに高電位である場合、入力信号(Vs+Vpr)とオフセット制御電圧Vofscの差が積分される。積分器の積分動作により容量Cintgに生じる電圧は以下の式で表される。
図10は、第2の実施の形態に係るセンサ回路の回路部を示す。
回路部は、入力信号から所定の基準電圧Vbを減算した信号を第1の時間だけ積分した積分値と、基準電圧から所定のオフセット制御電圧Vofscを減算した信号を第2の時間だけ積分した積分値の合計を信号成分に応じた積分値として得るための回路部である。図示省略するが、センサ回路は、入力信号にオフセット成分のみが含まれる場合の合計の積分値がゼロになるようにオフセット制御電圧Vofscの電位を調整する制御部を備える。制御部は、すなわち、上述のADC2とコントローラ3を備える。
基準電圧Vbの抵抗Rintgへの入力とオフセット制御電圧Vofscの抵抗Rintgへの入力を切替えるスイッチSW4とを含む。
図12は、第3の実施の形態に係るセンサ回路の回路部を示す。
このセンサ回路では、電圧信号の入力信号でなく、電流信号の入力信号(Is+Ipr)が入力される。Isは信号成分、Iprはオフセット成分である。
リセット信号は、スイッチSW3に入力され、信号INTGは、スイッチSW2に入力される。
信号INTGと信号OFSCがともに高電位である場合、入力信号(Is+Ipr)を積分する。積分器の積分動作により容量Cintgに生じる電圧は以下の式で表される。
2 アナログデジタル変換部
3 コントローラ
4 プリアンプ
Vb 基準電圧
Vofsc オフセット制御電圧
SW1、SW2、SW3、SW4、SWC スイッチ
Vs、Is 信号成分
Vpr、Ipr オフセット成分
Claims (3)
- オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、
前記入力信号から所定の基準電圧を減算した信号を第1の時間だけ積分した積分値と、前記基準電圧から所定のオフセット制御電圧を減算した信号を第2の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、
前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記オフセット制御電圧を調整する制御部と
を備えることを特徴とするセンサ回路。 - オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、
前記入力信号から第1の電位に設定されたオフセット制御電圧を減算した信号を第1の時間だけ積分した積分値と、前記入力信号から第2の電位に設定されたオフセット制御電圧を減算した信号を第2の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、
前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記第1の電位、前記第2の電位または前記第1の時間から前記第2の時間に切り替わるタイミングを調整する制御部と
を備えることを特徴とするセンサ回路。 - オフセット成分を含む電流信号である入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、
前記入力信号を第1の時間だけ積分した積分値と、前記基準電圧から所定のオフセット制御電圧を減算した信号を第2の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、
前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記オフセット制御電圧を調整する制御部と
を備えることを特徴とするセンサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083326A JP6243281B2 (ja) | 2014-04-15 | 2014-04-15 | センサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083326A JP6243281B2 (ja) | 2014-04-15 | 2014-04-15 | センサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015204541A JP2015204541A (ja) | 2015-11-16 |
JP6243281B2 true JP6243281B2 (ja) | 2017-12-06 |
Family
ID=54597756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014083326A Active JP6243281B2 (ja) | 2014-04-15 | 2014-04-15 | センサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6243281B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7079914B2 (ja) * | 2018-11-12 | 2022-06-03 | 日本電信電話株式会社 | 自己校正機能付きadコンバータ |
US11330216B2 (en) * | 2018-12-21 | 2022-05-10 | Ams Ag | Sensor arrangement and method for dark count cancellation |
US11770127B2 (en) * | 2019-05-21 | 2023-09-26 | Nippon Telegraph And Telephone Corporation | Self-calibration function-equipped AD converter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3123174B2 (ja) * | 1992-01-08 | 2001-01-09 | 株式会社豊田自動織機製作所 | センサ信号抽出回路 |
FR2714548B1 (fr) * | 1993-12-23 | 1996-03-15 | Sgs Thomson Microelectronics | Amplificateur à correction de tension de décalage. |
JPH09280927A (ja) * | 1996-04-08 | 1997-10-31 | Nippon Cement Co Ltd | 重量検査装置用a/d変換器 |
FR2755326A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique a dynamique d'entree regulee |
JP4425518B2 (ja) * | 2002-04-19 | 2010-03-03 | テンパール工業株式会社 | 自動オフセット補正積分回路 |
JP2006319392A (ja) * | 2005-05-10 | 2006-11-24 | Renesas Technology Corp | 半導体集積回路装置 |
JP2007088845A (ja) * | 2005-09-22 | 2007-04-05 | Sentencia Corp | オフセット除去回路 |
JP2010103913A (ja) * | 2008-10-27 | 2010-05-06 | Toshiba Corp | A/d変換器、及びそれを備えた固体撮像装置 |
JP5190014B2 (ja) * | 2009-03-23 | 2013-04-24 | 旭化成エレクトロニクス株式会社 | 積分型ad変換回路およびad変換方法 |
-
2014
- 2014-04-15 JP JP2014083326A patent/JP6243281B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015204541A (ja) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107086868B (zh) | 具有电荷重新平衡集成器的模拟/数字转换 | |
EP2930851B1 (en) | Capacitance-to-digital converter and method for providing a digital output signal | |
TWI487294B (zh) | 類比數位轉換器 | |
KR101817056B1 (ko) | 복수의 전극들을 위한 샘플링 회로 및 샘플링 방법 | |
KR101759390B1 (ko) | 전자 측정 회로 | |
JP6243281B2 (ja) | センサ回路 | |
JP6362915B2 (ja) | センサ回路構成 | |
EP2972109B1 (en) | Process measurement system with variable amplitude sensor excitation | |
JP2011107086A (ja) | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ | |
US11635531B2 (en) | Apparatus for measuring photon information and photon measurement device | |
EP3072241B1 (en) | Capacitance processing circuit and a mems device | |
KR20080034687A (ko) | 램프 발생기 및 그것의 램프신호 발생 방법 | |
Bruschi et al. | A low-power capacitance to pulse width converter for MEMS interfacing | |
JP6791886B2 (ja) | 感知信号変調を用いる広帯域容量性センシング | |
JP5678707B2 (ja) | アナログデジタル変換器 | |
Sanjurjo et al. | A high-sensitivity reconfigurable integrating dual-slope CDC for MEMS capacitive sensors | |
KR101907329B1 (ko) | 아날로그 신호를 디지털화하는 디바이스 | |
JP6200303B2 (ja) | センサ回路 | |
KR101660403B1 (ko) | Cds 회로 | |
JP6237370B2 (ja) | 時間電圧変換器 | |
JP3802431B2 (ja) | 静電容量型センサ | |
JP3844806B2 (ja) | 固体撮像素子 | |
JPH0537248Y2 (ja) | ||
KR20210101977A (ko) | 지문 감지 장치 및 그 방법 | |
JP2012124589A (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6243281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |