JPH10293155A - プログラマブル電源 - Google Patents
プログラマブル電源Info
- Publication number
- JPH10293155A JPH10293155A JP9116298A JP11629897A JPH10293155A JP H10293155 A JPH10293155 A JP H10293155A JP 9116298 A JP9116298 A JP 9116298A JP 11629897 A JP11629897 A JP 11629897A JP H10293155 A JPH10293155 A JP H10293155A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- pass filter
- low
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 スパイク状のノイズ電圧によるＤＵＴの破壊
を防止できるプログラマブル電源を提供すること。 【解決手段】 抵抗器Ｒ１１とコンデンサＣ１３とによ
り、ローパスフィルタＬＯを形成して、Ｄ／Ａ変換器１
と増幅器２との間に接続し、Ｄ／Ａ変換器１から出力さ
れるアナログ電圧の設定電圧に応じて抵抗器Ｒ１１の抵
抗値を可変してローパスフィルタＬＯの過度応答特性を
可変してローパスフィルタＬＯのスルーレートを増幅器
２のスルーレートと等しくし、Ｄ／Ａ変換器１から出力
されるアナログ電圧をローパスフィルタＬＯと、増幅器
２とケーブル６を通して、テストヘッド８に実装されて
いるＤＵＴ９に印加する。
を防止できるプログラマブル電源を提供すること。 【解決手段】 抵抗器Ｒ１１とコンデンサＣ１３とによ
り、ローパスフィルタＬＯを形成して、Ｄ／Ａ変換器１
と増幅器２との間に接続し、Ｄ／Ａ変換器１から出力さ
れるアナログ電圧の設定電圧に応じて抵抗器Ｒ１１の抵
抗値を可変してローパスフィルタＬＯの過度応答特性を
可変してローパスフィルタＬＯのスルーレートを増幅器
２のスルーレートと等しくし、Ｄ／Ａ変換器１から出力
されるアナログ電圧をローパスフィルタＬＯと、増幅器
２とケーブル６を通して、テストヘッド８に実装されて
いるＤＵＴ９に印加する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、コンピュータな
どで制御されるプログラマブル電源に係わり、特に、デ
ィジタル／アナログ（以下、Ｄ／Ａという）変換器から
出力されるようなアナログ電圧の設定電圧に応じてロー
パスフィルタの過度応答特性を変更し、ローパスフィル
タのスルーレートを増幅器のスルーレートと等しくして
増幅器にアナログ電圧を印加することにより、増幅器か
らテストヘッダに実装されている被測定物（以下、ＤＵ
Ｔという。）に供給する出力電圧を滑らかに変化させる
ようにしたプログラマブル電源に関する。
どで制御されるプログラマブル電源に係わり、特に、デ
ィジタル／アナログ（以下、Ｄ／Ａという）変換器から
出力されるようなアナログ電圧の設定電圧に応じてロー
パスフィルタの過度応答特性を変更し、ローパスフィル
タのスルーレートを増幅器のスルーレートと等しくして
増幅器にアナログ電圧を印加することにより、増幅器か
らテストヘッダに実装されている被測定物（以下、ＤＵ
Ｔという。）に供給する出力電圧を滑らかに変化させる
ようにしたプログラマブル電源に関する。
【０００２】
【従来の技術】ＩＣテスタによりＤＵＴをテストヘッダ
に実装してテストを行う場合、通常は制御部と電源とを
含むテスタ本体とテストヘッドとを数メートル（５〜１
０ｍ程度）離してケーブルで接続してテスタ本体からＤ
ＵＴに電源の供給を行うようにしている。
に実装してテストを行う場合、通常は制御部と電源とを
含むテスタ本体とテストヘッドとを数メートル（５〜１
０ｍ程度）離してケーブルで接続してテスタ本体からＤ
ＵＴに電源の供給を行うようにしている。
【０００３】図８はこのように数メートル離れたテスタ
本体とテストヘッドとをケーブルで接続してＤＵＴに電
源を供給する従来のプログラマブル電源の構成を示す回
路図である。図８において、Ｄ／Ａ変換器１から出力さ
れたアナログ電圧は増幅器２の入力端子２ａに印加さる
ようになっている。
本体とテストヘッドとをケーブルで接続してＤＵＴに電
源を供給する従来のプログラマブル電源の構成を示す回
路図である。図８において、Ｄ／Ａ変換器１から出力さ
れたアナログ電圧は増幅器２の入力端子２ａに印加さる
ようになっている。
【０００４】入力端子２ａは差動増幅器３の非反転入力
端に接続され、差動増幅器３の出力端は反転増幅器４の
入力端に接続されている。反転増幅器４の出力端は増幅
器２の電源出力端子２ｂに接続されている。反転増幅器
４の出力端と入力端との間には、位相補償コンデンサ５
が接続されている。増幅器２の電源誤差検出端子２ｃは
差動増幅器３の反転入力端に接続されている。かくし
て、差動増幅器３と反転増幅器４と位相補償コンデンサ
５とにより、前記増幅器２を構成している。
端に接続され、差動増幅器３の出力端は反転増幅器４の
入力端に接続されている。反転増幅器４の出力端は増幅
器２の電源出力端子２ｂに接続されている。反転増幅器
４の出力端と入力端との間には、位相補償コンデンサ５
が接続されている。増幅器２の電源誤差検出端子２ｃは
差動増幅器３の反転入力端に接続されている。かくし
て、差動増幅器３と反転増幅器４と位相補償コンデンサ
５とにより、前記増幅器２を構成している。
【０００５】増幅器２の電源出力端子２ｂはケーブル６
を介してテストヘッド８の電源入力端子８ａに接続され
ている。また、増幅器２の電源誤差検出端子２ｃはケー
ブル１０を介してテストヘッド８の電源電圧検出端子８
ｂに接続されている。これらのケーブル６、１０は通常
５〜１０ｍ程度の長さを有している。
を介してテストヘッド８の電源入力端子８ａに接続され
ている。また、増幅器２の電源誤差検出端子２ｃはケー
ブル１０を介してテストヘッド８の電源電圧検出端子８
ｂに接続されている。これらのケーブル６、１０は通常
５〜１０ｍ程度の長さを有している。
【０００６】電源入力端子８ａに印加された増幅器２の
出力電圧は、テストヘッド８に実装されたＤＵＴ９に印
加されるようになっている。ＤＵＴ９の印加電圧はテス
トヘッド８の電源電圧検出端子８ｂにおいて検出される
ようになっている。ＤＵＴ９には、並列に電源バイパス
コンデンサ１１が接続されている。
出力電圧は、テストヘッド８に実装されたＤＵＴ９に印
加されるようになっている。ＤＵＴ９の印加電圧はテス
トヘッド８の電源電圧検出端子８ｂにおいて検出される
ようになっている。ＤＵＴ９には、並列に電源バイパス
コンデンサ１１が接続されている。
【０００７】次に、図８の従来のプログラマブル電源の
動作について説明する。Ｄ／Ａ変換器１でディジタル電
圧をアナログ電圧に変換して、アナログ電圧を増幅器２
の入力端子２ａから差動増幅器３の非反転入力端に印加
され、さらに反転増幅器４を経て、増幅器２の電源出力
端子２ｂからケーブル６、テストヘッダ８の電源入力端
子８ａを経てＤＵＴ９に印加される。ＤＵＴ９に印加さ
れた電圧は電源電圧検出端子８ｂにおいて検出され、さ
らにケーブル１０を経て増幅器２の電源誤差検出端子２
ｃに印加され、差動増幅器３の反転入力端に帰還され
る。
動作について説明する。Ｄ／Ａ変換器１でディジタル電
圧をアナログ電圧に変換して、アナログ電圧を増幅器２
の入力端子２ａから差動増幅器３の非反転入力端に印加
され、さらに反転増幅器４を経て、増幅器２の電源出力
端子２ｂからケーブル６、テストヘッダ８の電源入力端
子８ａを経てＤＵＴ９に印加される。ＤＵＴ９に印加さ
れた電圧は電源電圧検出端子８ｂにおいて検出され、さ
らにケーブル１０を経て増幅器２の電源誤差検出端子２
ｃに印加され、差動増幅器３の反転入力端に帰還され
る。
【０００８】このようなプログラマブル電源において、
ケーブル６，１０の長さは５〜１０ｍにも及んでいるの
で、ＤＵＴ９において電圧印加時に電圧変動があり、リ
ンギングなどの発生を抑制するために増幅器２のスルー
レートを大きくとる必要がある。そこで、反転増幅器４
に位相補償コンデンサ５を設け、増幅器２のスルーレー
トを０．１Ｖ／μｓ〜１Ｖ／μｓ程度にしている。
ケーブル６，１０の長さは５〜１０ｍにも及んでいるの
で、ＤＵＴ９において電圧印加時に電圧変動があり、リ
ンギングなどの発生を抑制するために増幅器２のスルー
レートを大きくとる必要がある。そこで、反転増幅器４
に位相補償コンデンサ５を設け、増幅器２のスルーレー
トを０．１Ｖ／μｓ〜１Ｖ／μｓ程度にしている。
【０００９】
【発明が解決しようとする課題】この場合、図９に示す
ように、横軸に時間（μｓ）をとり、縦軸に電圧（Ｖ）
を取って示すように、ＤＵＴ９への供給電圧Ｅ２１（図
８参照）を、たとえば２Ｖ，５Ｖ，８Ｖのごとく、段階
的なステップ電圧を設定すると、増幅器２にこのステッ
プ電圧が印加されることになり、増幅器２はこのステッ
プ電圧に追従しきれなくなる。
ように、横軸に時間（μｓ）をとり、縦軸に電圧（Ｖ）
を取って示すように、ＤＵＴ９への供給電圧Ｅ２１（図
８参照）を、たとえば２Ｖ，５Ｖ，８Ｖのごとく、段階
的なステップ電圧を設定すると、増幅器２にこのステッ
プ電圧が印加されることになり、増幅器２はこのステッ
プ電圧に追従しきれなくなる。
【００１０】このため、増幅器２は増幅器２のスルーレ
ートにしたがって、出力電圧を増加させることになる。
したがって、増幅器２のスルーレートを０．１Ｖ／μｓ
に対応した直性１５において、それぞれスパイク電圧Ｅ
４１，Ｅ４２、Ｅ４３が生じ、このスパイク電圧Ｅ４
１，Ｅ４２、Ｅ４３に続いてそれぞれセットリング波形
１２，１３，１４が生じる。このスパイク電圧Ｅ４１，
Ｅ４２、Ｅ４３が生じることにより、テストヘッド８に
実装されたＤＵＴ９が破壊されるという課題があった。
ートにしたがって、出力電圧を増加させることになる。
したがって、増幅器２のスルーレートを０．１Ｖ／μｓ
に対応した直性１５において、それぞれスパイク電圧Ｅ
４１，Ｅ４２、Ｅ４３が生じ、このスパイク電圧Ｅ４
１，Ｅ４２、Ｅ４３に続いてそれぞれセットリング波形
１２，１３，１４が生じる。このスパイク電圧Ｅ４１，
Ｅ４２、Ｅ４３が生じることにより、テストヘッド８に
実装されたＤＵＴ９が破壊されるという課題があった。
【００１１】この発明は、上記従来の課題を解決するた
めになされたもので、スパイク状のノイズを発生させる
ことなく、テストヘッド上のＤＵＴに印加される電圧を
設定でき、ＤＵＴの破壊を防止することができるプログ
ラマブル電源を提供することを目的とする。
めになされたもので、スパイク状のノイズを発生させる
ことなく、テストヘッド上のＤＵＴに印加される電圧を
設定でき、ＤＵＴの破壊を防止することができるプログ
ラマブル電源を提供することを目的とする。
【００１２】
【課題を解決するための手段】この目的を達成するため
に、この発明のプログラマブル電源は、被測定物９を実
装したテストヘッド８と、被測定物９に電源供給を行う
増幅器２と、アナログ電圧の設定電圧に応じて過度応答
特性が任意に設定された抵抗Ｒ１１とコンデンサＣ１３
とからなり、増幅器２のスルーレートと等しいスルーレ
ートを有するローパスフィルタＬＯと、増幅器２の出力
電圧を被測定物９に印加するケーブル６と、被測定物９
に印加されている電圧を検出して前記増幅器２に負帰還
させるケーブル１０とを備える。
に、この発明のプログラマブル電源は、被測定物９を実
装したテストヘッド８と、被測定物９に電源供給を行う
増幅器２と、アナログ電圧の設定電圧に応じて過度応答
特性が任意に設定された抵抗Ｒ１１とコンデンサＣ１３
とからなり、増幅器２のスルーレートと等しいスルーレ
ートを有するローパスフィルタＬＯと、増幅器２の出力
電圧を被測定物９に印加するケーブル６と、被測定物９
に印加されている電圧を検出して前記増幅器２に負帰還
させるケーブル１０とを備える。
【００１３】
【発明の実施の形態】次に、この発明のプログラマブル
電源の実施の形態について図面を参照して説明する。図
１はこの発明の第１の実施の形態の構成を示す回路図で
ある。図１において、説明の簡略化のために図８で示し
た従来のプログラマブル電源と同一部分には、同一符号
を付すのみにとどめる。図１の実施の形態では、図８で
示した従来のプログラマブル電源の構成に新たにローパ
スフィルタＬＯをＤ／Ａ変換器１の出力端と増幅器２の
差動増幅器３の非反転入力端との間に接続したものであ
り、その他の構成は図８と同じである。
電源の実施の形態について図面を参照して説明する。図
１はこの発明の第１の実施の形態の構成を示す回路図で
ある。図１において、説明の簡略化のために図８で示し
た従来のプログラマブル電源と同一部分には、同一符号
を付すのみにとどめる。図１の実施の形態では、図８で
示した従来のプログラマブル電源の構成に新たにローパ
スフィルタＬＯをＤ／Ａ変換器１の出力端と増幅器２の
差動増幅器３の非反転入力端との間に接続したものであ
り、その他の構成は図８と同じである。
【００１４】ローパスフィルタＬＯは、抵抗器Ｒ１１と
コンデンサＣ１３とから構成され、図１の実施の形態に
おいては、抵抗器Ｒ１１は可変抵抗器が使用されており
抵抗器Ｒ１１の一端はＤ／Ａ変換器１の出力端に接続さ
れ、抵抗器Ｒ１１の他端は増幅器２の入力端子２ａに接
続されている。
コンデンサＣ１３とから構成され、図１の実施の形態に
おいては、抵抗器Ｒ１１は可変抵抗器が使用されており
抵抗器Ｒ１１の一端はＤ／Ａ変換器１の出力端に接続さ
れ、抵抗器Ｒ１１の他端は増幅器２の入力端子２ａに接
続されている。
【００１５】この入力端子２ａとグランドとの間には、
コンデンサＣ１３が接続されている。すなわち、ローパ
スフィルタＬＯは抵抗器Ｒ１１とコンデンサＣ１３とに
より積分回路の形態をなしており、Ｄ／Ａ変換器１の設
定電圧に応じて抵抗器Ｒ１１の抵抗値を任意に設定して
過度応答特性を可変することにより、増幅器２のスルー
レートと等しいスルーレートを有するようになってい
る。
コンデンサＣ１３が接続されている。すなわち、ローパ
スフィルタＬＯは抵抗器Ｒ１１とコンデンサＣ１３とに
より積分回路の形態をなしており、Ｄ／Ａ変換器１の設
定電圧に応じて抵抗器Ｒ１１の抵抗値を任意に設定して
過度応答特性を可変することにより、増幅器２のスルー
レートと等しいスルーレートを有するようになってい
る。
【００１６】次に、第１の実施の形態の動作を説明す
る。増幅器２の特性を、たとえば、 電圧増幅率＝１、 スルーレート＝０．１Ｖ／μｓ、 とする。また、抵抗器Ｒ１１とコンデンサＣ１３とによ
るローパスフィルタＬＯの過度応答特性は、Ｄ／Ａ変換
器１の出力電圧Ｅ0 をＤ／Ａ変換器１からこのローパス
フィルタＬＯに加えたときに、ローパスフィルタＬＯの
出力電圧ＥOUT は次の「数１」のようになる。
る。増幅器２の特性を、たとえば、 電圧増幅率＝１、 スルーレート＝０．１Ｖ／μｓ、 とする。また、抵抗器Ｒ１１とコンデンサＣ１３とによ
るローパスフィルタＬＯの過度応答特性は、Ｄ／Ａ変換
器１の出力電圧Ｅ0 をＤ／Ａ変換器１からこのローパス
フィルタＬＯに加えたときに、ローパスフィルタＬＯの
出力電圧ＥOUT は次の「数１」のようになる。
【００１７】
【数１】 ここで、Ｃ＝コンデンサＣ１３の容量、 Ｒ＝抵抗器Ｒ１１の抵抗値、 である。
【００１８】また、このとき前記「数１」を時間で微分
すると、次の「数２」のようになる。
すると、次の「数２」のようになる。
【００１９】
【数２】 これにより、ローパスフィルタＬＯのステップ入力電圧
Ｅ0 に対する出力電圧ＥOUT の傾きの最大値は、 ｔ＝０、 のときとなる。したがって、ローパスフィルタＬＯのス
ルーレートの最大値は、次の（１）式に示すように、 ＥOUT （０）の傾き＝Ｅ0 ／ＣＲ・・・（１） となる。
Ｅ0 に対する出力電圧ＥOUT の傾きの最大値は、 ｔ＝０、 のときとなる。したがって、ローパスフィルタＬＯのス
ルーレートの最大値は、次の（１）式に示すように、 ＥOUT （０）の傾き＝Ｅ0 ／ＣＲ・・・（１） となる。
【００２０】これにより、抵抗器Ｒ１１とコンデンサＣ
１３とによるローパスフィルタＬＯのスルーレートを増
幅器２のスルーレートと等しくなるように、抵抗器Ｒ１
１とコンデンサＣ１３との値を選定すれば、増幅器２は
負帰還増幅器として安定に動作し、スパイク状の電圧の
発生を抑制することができる。
１３とによるローパスフィルタＬＯのスルーレートを増
幅器２のスルーレートと等しくなるように、抵抗器Ｒ１
１とコンデンサＣ１３との値を選定すれば、増幅器２は
負帰還増幅器として安定に動作し、スパイク状の電圧の
発生を抑制することができる。
【００２１】図２はＤ／Ａ変換器１の出力電圧Ｅ0 をＥ
６１とした場合の説明図であり、図３は横軸に時間μｓ
をとり、縦軸にこの出力電圧Ｅ６１（電圧Ｖとして現
す）をとって示す出力電圧波形の例を示す出力電圧波形
図である。
６１とした場合の説明図であり、図３は横軸に時間μｓ
をとり、縦軸にこの出力電圧Ｅ６１（電圧Ｖとして現
す）をとって示す出力電圧波形の例を示す出力電圧波形
図である。
【００２２】図３は、０Ｖの設定から２Ｖ（１６），５
Ｖ（１７），８Ｖ（１８）の各出力電圧をＤ／Ａ変換器
１で発生させたときの図２のＤ／Ａ変換器１の出力電圧
Ｅ６１を示している。
Ｖ（１７），８Ｖ（１８）の各出力電圧をＤ／Ａ変換器
１で発生させたときの図２のＤ／Ａ変換器１の出力電圧
Ｅ６１を示している。
【００２３】図３に示すようなＤ／Ａ変換器１の出力電
圧Ｅ６１の設定電圧がステップ状に変化して、ローパス
フィルタＬＯに印加しても、ローパスフィルタＬＯを構
成する抵抗器Ｒ１１の抵抗値を可変することにより、Ｄ
／Ａ変換器１の出力電圧Ｅ６１の設定電圧に応じてロー
パスフィルタＬＯの過度応答特性を変化させて、ローパ
スフィルタＬＯのスルーレートを増幅器２のスルーレー
トと等しくして増幅器２に電圧を印加するこができる。
圧Ｅ６１の設定電圧がステップ状に変化して、ローパス
フィルタＬＯに印加しても、ローパスフィルタＬＯを構
成する抵抗器Ｒ１１の抵抗値を可変することにより、Ｄ
／Ａ変換器１の出力電圧Ｅ６１の設定電圧に応じてロー
パスフィルタＬＯの過度応答特性を変化させて、ローパ
スフィルタＬＯのスルーレートを増幅器２のスルーレー
トと等しくして増幅器２に電圧を印加するこができる。
【００２４】これにより、増幅器２が入力電圧に追従可
能となり、正常な負帰還増幅器として安定動作を行い、
スパイク状の電圧の発生がなくなり、ＤＵＴ９の破壊を
防止することがでる。
能となり、正常な負帰還増幅器として安定動作を行い、
スパイク状の電圧の発生がなくなり、ＤＵＴ９の破壊を
防止することがでる。
【００２５】次に、この発明の第２の実施の形態につい
て説明する。図４は第２の実施の形態における主要部分
であるローパスフィルタＬＯ部分の構成を示す回路図で
ある。図４に示すローパスフィルタＬＯは図１の抵抗器
Ｒ１１が可変抵抗器により、ローパスフィルタＬＯの過
度応答特性を可変するようにしていたのに対して、複数
の抵抗器Ｒ８１〜Ｒ８３を直列に接続した直列回路を形
成し、この直列回路の一端をＤ／Ａ変換器１の出力端に
接続し、直列回路の他端を図１で示した増幅器２の差動
増幅器３の非反転入力端に接続するとともに、コンデン
サＣ８３を介してグランドに接続している。また、抵抗
器Ｒ８１とＲ８２にそれぞれ並列にリレー接点などの開
閉手段ＲＬ８１，ＲＬ８２が接続されている。
て説明する。図４は第２の実施の形態における主要部分
であるローパスフィルタＬＯ部分の構成を示す回路図で
ある。図４に示すローパスフィルタＬＯは図１の抵抗器
Ｒ１１が可変抵抗器により、ローパスフィルタＬＯの過
度応答特性を可変するようにしていたのに対して、複数
の抵抗器Ｒ８１〜Ｒ８３を直列に接続した直列回路を形
成し、この直列回路の一端をＤ／Ａ変換器１の出力端に
接続し、直列回路の他端を図１で示した増幅器２の差動
増幅器３の非反転入力端に接続するとともに、コンデン
サＣ８３を介してグランドに接続している。また、抵抗
器Ｒ８１とＲ８２にそれぞれ並列にリレー接点などの開
閉手段ＲＬ８１，ＲＬ８２が接続されている。
【００２６】開閉手段ＲＬ８１，ＲＬ８２をＤ／Ａ変換
器１の設定電圧に応じて適宜開閉することにより、抵抗
器Ｒ８１〜Ｒ８３による直列回路の合成抵抗値が変化
し、その変化された合成抵抗値とコンデンサＣ８３とに
よる過度応答特性が得られ、コンデンサＣ８３の両端に
ローパスフィルタＬＯの出力電圧Ｅ８２が得られる。こ
の出力電圧Ｅ８２は図１で示した増幅器２の差動増幅器
３の非反転入力端に印加される。
器１の設定電圧に応じて適宜開閉することにより、抵抗
器Ｒ８１〜Ｒ８３による直列回路の合成抵抗値が変化
し、その変化された合成抵抗値とコンデンサＣ８３とに
よる過度応答特性が得られ、コンデンサＣ８３の両端に
ローパスフィルタＬＯの出力電圧Ｅ８２が得られる。こ
の出力電圧Ｅ８２は図１で示した増幅器２の差動増幅器
３の非反転入力端に印加される。
【００２７】このような構成をなすローパスフィルタＬ
Ｏの合成抵抗値の設計例について説明する。ローパスフ
ィルタＬＯの合成抵抗値をＲとし、Ｄ／Ａ変換器１の出
力電圧、すなわち、ローパスフィルタＬＯの入力電圧を
Ｅ0 とし、ローパスフィルタＬＯの出力電圧をＥOUT と
した場合に、前記（１）式より, ＥOUT （０）の値とコ
ンデンサＣ８３の値より抵抗値を求める式は次の（２）
式のようになる。 Ｒ＝Ｅ0 ／｛Ｃ×ＥOUT （０）｝・・・（２） この（２）式より、 Ｃ＝コンデンサＣ８３の容量、 Ｅ0 ＝Ｄ／Ａ変換器１の出力電圧、 ＥOUT （０）＝ローパスフィルタＬＯのスルーレート、 を決めれば、そのときのローパスフィルタＬＯの抵抗値
を決めることができる。
Ｏの合成抵抗値の設計例について説明する。ローパスフ
ィルタＬＯの合成抵抗値をＲとし、Ｄ／Ａ変換器１の出
力電圧、すなわち、ローパスフィルタＬＯの入力電圧を
Ｅ0 とし、ローパスフィルタＬＯの出力電圧をＥOUT と
した場合に、前記（１）式より, ＥOUT （０）の値とコ
ンデンサＣ８３の値より抵抗値を求める式は次の（２）
式のようになる。 Ｒ＝Ｅ0 ／｛Ｃ×ＥOUT （０）｝・・・（２） この（２）式より、 Ｃ＝コンデンサＣ８３の容量、 Ｅ0 ＝Ｄ／Ａ変換器１の出力電圧、 ＥOUT （０）＝ローパスフィルタＬＯのスルーレート、 を決めれば、そのときのローパスフィルタＬＯの抵抗値
を決めることができる。
【００２８】コンデンサＣ８３の容量を、 Ｃ＝０．０１μＦ、 スルーレート＝０．１Ｖ／μｓ、 の条件において、 Ｅ0 ＝２Ｖのとき、Ｒ＝２ＫΩ、 Ｅ0 ＝５Ｖのとき、Ｒ＝５ＫΩ、 Ｅ0 ＝８Ｖのとき、Ｒ＝８ＫΩ、 とすると、そのときのローパスフィルタＬＯの各抵抗
は、 Ｒ８１＝２ＫΩ、 Ｒ８２＝３ＫΩ、 Ｒ８３＝３ＫΩ、 とすれば、図５に示す時間μｓ対電圧（Ｖ）の電圧波形
図で示すような、ローパスフィルタＬＯの出力波形が得
られる。
は、 Ｒ８１＝２ＫΩ、 Ｒ８２＝３ＫΩ、 Ｒ８３＝３ＫΩ、 とすれば、図５に示す時間μｓ対電圧（Ｖ）の電圧波形
図で示すような、ローパスフィルタＬＯの出力波形が得
られる。
【００２９】次に、２Ｖの出力波形１９、５Ｖの出力波
形２０、８Ｖの出力波形２１を図５に示す。また、ロー
パスフィルタＬＯを図１のローパスフィルタＬＯの抵抗
Ｒ１１，コンデンサＣ１３に置き換えたときの図１にお
ける増幅器２の出力電圧波形、すなわち、ＤＵＴ９への
供給電圧Ｅ２１の波形例を示す図６に示す。図６におい
て、供給電圧Ｅ２１が２Ｖ（２２）、５Ｖ（２３）、８
Ｖ（２４）として示しており、また直線２５はスルーレ
ート２Ｖ／μｓの直線である。
形２０、８Ｖの出力波形２１を図５に示す。また、ロー
パスフィルタＬＯを図１のローパスフィルタＬＯの抵抗
Ｒ１１，コンデンサＣ１３に置き換えたときの図１にお
ける増幅器２の出力電圧波形、すなわち、ＤＵＴ９への
供給電圧Ｅ２１の波形例を示す図６に示す。図６におい
て、供給電圧Ｅ２１が２Ｖ（２２）、５Ｖ（２３）、８
Ｖ（２４）として示しており、また直線２５はスルーレ
ート２Ｖ／μｓの直線である。
【００３０】次に、この発明の第３の実施の形態の構成
を示す回路図を図７に示す。図７では、Ｄ／Ａ変換器１
からのアナログ電圧を入力するローパスフィルタＬＯは
図４で示したのと同じ回路構成を有するローパスフィル
タＬＯが使用され、図４と同一部分には同一符号を付し
て重複説明を避ける。また、ケーブル６、１０とテスト
ヘッド８の部分も図１と同じであるから、その説明を省
略する。
を示す回路図を図７に示す。図７では、Ｄ／Ａ変換器１
からのアナログ電圧を入力するローパスフィルタＬＯは
図４で示したのと同じ回路構成を有するローパスフィル
タＬＯが使用され、図４と同一部分には同一符号を付し
て重複説明を避ける。また、ケーブル６、１０とテスト
ヘッド８の部分も図１と同じであるから、その説明を省
略する。
【００３１】図７における増幅器２の内部構成が図１よ
りも詳細に示されている。差動増幅器３は、トランジス
タＴＲ３１，ＴＲ３２を主体にして構成され、トランジ
スタＴＲ３１のベースは入力端子２ａに接続され、トラ
ンジスタＴＲ３１，ＴＲ３２のエミッタ同志は抵抗器Ｒ
３を介して電源Ｅ３の正極に接続されている。トランジ
スタＴＲ３２のベースには、電源誤差検出端子２ｃに接
続され、トランジスタＴＲ３１，ＴＲ３２の各コレクタ
は抵抗器Ｒ３５，Ｒ３６を介して電源Ｅ３３の正極に接
続されている。各電源Ｅ３２，Ｅ３３の負極はグランド
に接続されている。
りも詳細に示されている。差動増幅器３は、トランジス
タＴＲ３１，ＴＲ３２を主体にして構成され、トランジ
スタＴＲ３１のベースは入力端子２ａに接続され、トラ
ンジスタＴＲ３１，ＴＲ３２のエミッタ同志は抵抗器Ｒ
３を介して電源Ｅ３の正極に接続されている。トランジ
スタＴＲ３２のベースには、電源誤差検出端子２ｃに接
続され、トランジスタＴＲ３１，ＴＲ３２の各コレクタ
は抵抗器Ｒ３５，Ｒ３６を介して電源Ｅ３３の正極に接
続されている。各電源Ｅ３２，Ｅ３３の負極はグランド
に接続されている。
【００３２】図１における反転増幅器４を構成するトラ
ンジスタＴＲ３５のベースには、トランジスタＴＲ３１
のコレクタが接続されており、トランジスタＴＲ３５の
エミッタは抵抗器Ｒ３８を介して電源Ｅ３３の正極に接
続されている。トランジスタＴＲ３５のコレクタはバイ
アス設定用ダイオードＤ３１，Ｄ３２と抵抗器Ｒ３７を
介して電源Ｅ３２の正極に接続されている。トランジス
タＴＲ３３，ＴＲ３４はプッシュプル増幅器を構成して
おり、トランジスタＴＲ３３のベースは前記トランジス
タＴＲ３５のコレクタに接続され、そのコレクタは電源
Ｅ３３の正極に接続されている。
ンジスタＴＲ３５のベースには、トランジスタＴＲ３１
のコレクタが接続されており、トランジスタＴＲ３５の
エミッタは抵抗器Ｒ３８を介して電源Ｅ３３の正極に接
続されている。トランジスタＴＲ３５のコレクタはバイ
アス設定用ダイオードＤ３１，Ｄ３２と抵抗器Ｒ３７を
介して電源Ｅ３２の正極に接続されている。トランジス
タＴＲ３３，ＴＲ３４はプッシュプル増幅器を構成して
おり、トランジスタＴＲ３３のベースは前記トランジス
タＴＲ３５のコレクタに接続され、そのコレクタは電源
Ｅ３３の正極に接続されている。
【００３３】トランジスタＴＲ３３，ＴＲ３４のエミッ
タ同志は電源出力端子２ｂに接続されている。トランジ
スタＴＲ３３のベースはダイオードＤ３１と抵抗器Ｒ３
７との接続点に接続されており、トランジスタＴＲ３３
のコレクタは電源Ｅ３２の正極に接続されている。
タ同志は電源出力端子２ｂに接続されている。トランジ
スタＴＲ３３のベースはダイオードＤ３１と抵抗器Ｒ３
７との接続点に接続されており、トランジスタＴＲ３３
のコレクタは電源Ｅ３２の正極に接続されている。
【００３４】このように構成することにより、Ｄ／Ａ変
換器１で設定されたアナログ電圧はローパスフィルタＬ
Ｏに入力され、図４で説明したローパスフィルタＬＯと
同様にして開閉手段ＲＬ８１，ＲＬ８２を適宜開閉させ
て抵抗器Ｒ３１〜Ｒ３３の抵抗値を設定し、Ｄ／Ａ変換
器１の設定電圧に応じて過度応答特性を設定して増幅器
２のスルーレートにローパスフィルタＬＯのスルーレー
トを等しくして、ローパスフィルタＬＯの出力電圧を増
幅器２内のトランジスタＴＲ３１，ＴＲ３２による差動
増幅器３の反転入力端、すなわち、トランジスタＴＲ３
１のベースに印加する。このトランジスタＴＲ３１のコ
レクタから反転増幅器４を構成するトランジスタＴＲ３
５のベースに入力電圧を出力する。
換器１で設定されたアナログ電圧はローパスフィルタＬ
Ｏに入力され、図４で説明したローパスフィルタＬＯと
同様にして開閉手段ＲＬ８１，ＲＬ８２を適宜開閉させ
て抵抗器Ｒ３１〜Ｒ３３の抵抗値を設定し、Ｄ／Ａ変換
器１の設定電圧に応じて過度応答特性を設定して増幅器
２のスルーレートにローパスフィルタＬＯのスルーレー
トを等しくして、ローパスフィルタＬＯの出力電圧を増
幅器２内のトランジスタＴＲ３１，ＴＲ３２による差動
増幅器３の反転入力端、すなわち、トランジスタＴＲ３
１のベースに印加する。このトランジスタＴＲ３１のコ
レクタから反転増幅器４を構成するトランジスタＴＲ３
５のベースに入力電圧を出力する。
【００３５】トランジスタＴＲ３５のコレクタからの出
力はプッシュプル増幅器を構成するトランジスタＴＲ３
３，ＴＲ３４で増幅され、ケーブル６および電源バイパ
スコンデンサ１１を通してＤＵＴ９に供給電圧Ｅ２１を
印加する。この供給電圧Ｅ２１の誤差検出電圧は電源電
圧検出端子８ｂにおいて検出され、ケーブル１０を通し
て差動増幅器３の反転入力端、すなわち、トランジスタ
ＴＲ３２のベースに印加される。
力はプッシュプル増幅器を構成するトランジスタＴＲ３
３，ＴＲ３４で増幅され、ケーブル６および電源バイパ
スコンデンサ１１を通してＤＵＴ９に供給電圧Ｅ２１を
印加する。この供給電圧Ｅ２１の誤差検出電圧は電源電
圧検出端子８ｂにおいて検出され、ケーブル１０を通し
て差動増幅器３の反転入力端、すなわち、トランジスタ
ＴＲ３２のベースに印加される。
【００３６】その結果、トランジスタＴＲ３１のベース
に印加されるローパスフィルタＬＯの出力電圧とトラン
ジスタＴＲ３２のベースに印加される供給電圧Ｅ２１と
の差に応じた出力をトランジスタＴＲ３５のベースに加
え、ＤＵＴ９への供給電圧Ｅ２１が設定電圧になるよう
にする。
に印加されるローパスフィルタＬＯの出力電圧とトラン
ジスタＴＲ３２のベースに印加される供給電圧Ｅ２１と
の差に応じた出力をトランジスタＴＲ３５のベースに加
え、ＤＵＴ９への供給電圧Ｅ２１が設定電圧になるよう
にする。
【００３７】
【発明の効果】この発明によれば、テストヘッドに実装
されるＤＵＴにアナログ電圧を増幅して供給する増幅器
の入力端側にローパスフィルタを接続し、アナログ電圧
の設定値に応じてローパスフィルタの過度応答特性を変
更して、ローパスフィルタのスルーレートを増幅器のス
ルーレートと等しくするようにしたので、増幅器からＤ
ＵＴに印加する供給電圧にスパイク状のノイズ電圧の重
畳を防止することができ、スパイク状のノイズ電圧によ
るＤＵＴの破壊を防止することができる。
されるＤＵＴにアナログ電圧を増幅して供給する増幅器
の入力端側にローパスフィルタを接続し、アナログ電圧
の設定値に応じてローパスフィルタの過度応答特性を変
更して、ローパスフィルタのスルーレートを増幅器のス
ルーレートと等しくするようにしたので、増幅器からＤ
ＵＴに印加する供給電圧にスパイク状のノイズ電圧の重
畳を防止することができ、スパイク状のノイズ電圧によ
るＤＵＴの破壊を防止することができる。
【図１】この発明のプログラマブル電源の第１の実施の
形態の構成を示すブロック図である。
形態の構成を示すブロック図である。
【図２】図１のプログラマブル電源におけるＤ／Ａ変換
器とその出力電圧の関係を説明するための説明図であ
る。
器とその出力電圧の関係を説明するための説明図であ
る。
【図３】図２のＤ／Ａ変換器の出力電圧波形を示す波形
図である。
図である。
【図４】この発明のプログラマブル電源の第２の実施の
形態におけるローパスフィルタの部分の回路構成を示す
回路図である。
形態におけるローパスフィルタの部分の回路構成を示す
回路図である。
【図５】図４のローパスフィルタの出力電圧波形を示す
波形図である。
波形図である。
【図６】この発明のプログラマブル電源の第２の実施の
形態における出力電圧の波形例を示す波形図である。
形態における出力電圧の波形例を示す波形図である。
【図７】この発明のプログラマブル電源の第３の実施の
形態の回路構成を示す回路図である。
形態の回路構成を示す回路図である。
【図８】従来のプログラマブル電源の構成を示すブロッ
ク図である。
ク図である。
【図９】従来のプログラマブル電源の出力電圧の波形例
を示す波形図である。
を示す波形図である。
１ Ｄ／Ａ変換器 ２ 増幅器 ３ 差動増幅器 ４ 反転増幅器 ５ 位相補償コンデンサ ６，１０ ケーブル ８ テストヘッド ９ ＤＵＴ １１ 電源バイパスコンデンサ Ｃ１１，Ｃ８３ コンデンサ ＬＯ ローパスフィルタ Ｒ１１，Ｒ８１〜Ｒ８３ 抵抗器 ＴＲ３１〜ＴＲ３５ トランジスタ
Claims (5)
- 【請求項１】 被測定物(9) を実装したテストヘッド
(8) と、 前記被測定物(9) に電源供給を行う増幅器(2) と、 アナログ電圧の設定電圧に応じて過度応答特性が任意に
設定された抵抗(R11)とコンデンサ(C13) とからなり、
前記増幅器(2) のスルーレートと等しいスルーレートを
有するローパスフィルタ(LO)と、 前記増幅器(2) の出力電圧を前記被測定物(9) に印加す
る第１のケーブル(6)と、 前記被測定物(9) に印加されている電圧を検出して前記
増幅器(2) に負帰還させる第２のケーブル(10)と、を備
えることを特徴とするプログラマブル電源。 - 【請求項２】 請求項１記載のプログラマブル電源にお
いて、 前記ローパスフィルタ(LO)は、前記抵抗器(R11) を可変
抵抗器として過度応答特性を変えることを特徴とするプ
ログラマブル電源。 - 【請求項３】 請求項１記載のプログラマブル電源にお
いて、 前記ローパスフィルタ(LO)は、直列に接続された複数個
の抵抗器(R31) 〜(R33) と、 スルーレートを可変するために前記複数個の抵抗器(R3
1) 〜(R33) のうちの所定の抵抗器に並列に接続されて
その抵抗器の短絡と非短絡とを可能にする開閉手段(RL3
1,RL32) と、 前記複数個の抵抗器(R31) 〜(R33) のうちの前記増幅器
(2) の入力端側の端部とグランドとの間に接続されたコ
ンデンサ(C83) と、からなることを特徴とするプログラ
マブル電源。 - 【請求項４】 請求項４記載のプログラマブル電源にお
いて、 前記増幅器(2) は、前記ローパスフィルタ(LO)の出力電
圧と前記第２のケーブル(10)を通して前記被測定物(9)
に印加されている検出電圧との差に応じて増幅する差動
増幅器(3) と、 前記差動増幅器(3) の出力電圧を反転して前記第１のケ
ーブル(6) を通して前記被測定物(9) に印加する反転増
幅器(4) と、 前記反転増幅器(4) の出力端と入力端との間に接続さ
れ、前記第１のケーブル(6) と前記第２のケーブル(10)
とによる電圧レベル変動に起因するリンギングを補償す
るための位相補償コンデンサ(5) と、からなることを特
徴とするプログラマブル電源。 - 【請求項５】 請求項４記載のプログラマブル電源にお
いて、 前記ローパスフィルタ(LO)は、コンデンサの容量を可変
してスルーレートを可変することを特徴とするプログラ
マブル電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116298A JPH10293155A (ja) | 1997-04-18 | 1997-04-18 | プログラマブル電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116298A JPH10293155A (ja) | 1997-04-18 | 1997-04-18 | プログラマブル電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10293155A true JPH10293155A (ja) | 1998-11-04 |
Family
ID=14683569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9116298A Pending JPH10293155A (ja) | 1997-04-18 | 1997-04-18 | プログラマブル電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10293155A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162492A (ja) * | 2004-12-09 | 2006-06-22 | Fujitsu Ltd | 半導体試験装置及びテストシステム |
| JP2007003368A (ja) * | 2005-06-24 | 2007-01-11 | Yokogawa Electric Corp | 電圧印加装置 |
| JP2007183868A (ja) * | 2006-01-10 | 2007-07-19 | Seiko Epson Corp | 基準電圧回路及び集積回路装置 |
| JP2013149147A (ja) * | 2012-01-20 | 2013-08-01 | Toyota Motor Corp | ボルテージレギュレータ |
| JP2013170981A (ja) * | 2012-02-22 | 2013-09-02 | Hioki Ee Corp | 回路基板検査装置 |
| WO2020105417A1 (ja) * | 2018-11-19 | 2020-05-28 | 日本電信電話株式会社 | 可変基準電圧源 |
| CN111399574A (zh) * | 2019-01-02 | 2020-07-10 | 钜泉光电科技(上海)股份有限公司 | 一种可编程电压源 |
-
1997
- 1997-04-18 JP JP9116298A patent/JPH10293155A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162492A (ja) * | 2004-12-09 | 2006-06-22 | Fujitsu Ltd | 半導体試験装置及びテストシステム |
| JP4537838B2 (ja) * | 2004-12-09 | 2010-09-08 | 富士通セミコンダクター株式会社 | テストシステム |
| JP2007003368A (ja) * | 2005-06-24 | 2007-01-11 | Yokogawa Electric Corp | 電圧印加装置 |
| JP4581865B2 (ja) * | 2005-06-24 | 2010-11-17 | 横河電機株式会社 | 電圧印加装置 |
| JP2007183868A (ja) * | 2006-01-10 | 2007-07-19 | Seiko Epson Corp | 基準電圧回路及び集積回路装置 |
| JP2013149147A (ja) * | 2012-01-20 | 2013-08-01 | Toyota Motor Corp | ボルテージレギュレータ |
| JP2013170981A (ja) * | 2012-02-22 | 2013-09-02 | Hioki Ee Corp | 回路基板検査装置 |
| WO2020105417A1 (ja) * | 2018-11-19 | 2020-05-28 | 日本電信電話株式会社 | 可変基準電圧源 |
| JP2020085533A (ja) * | 2018-11-19 | 2020-06-04 | 日本電信電話株式会社 | 可変基準電圧源 |
| CN111399574A (zh) * | 2019-01-02 | 2020-07-10 | 钜泉光电科技(上海)股份有限公司 | 一种可编程电压源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100433072B1 (ko) | 고주파 응용 분야를 위한 전압/전류 변환기 | |
| WO2003034587A1 (en) | Method and system for proportional plus integral loop compensation using a hybrid of switched capacitor and linear amplifiers | |
| US10080082B2 (en) | Microphone system having high acoustical overload point | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JPH0821906B2 (ja) | 光受信回路 | |
| JP2008287549A (ja) | 電圧生成装置およびそれを用いた直流試験装置 | |
| JPH10293155A (ja) | プログラマブル電源 | |
| JPH11119743A (ja) | 液晶表示装置 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US7268711B1 (en) | Method and circuit for amplitude compensation in a digital-to-analog converter | |
| JPH10276048A (ja) | オフセット補償回路 | |
| JP2007159020A (ja) | 電流電圧変換回路 | |
| JP2002111410A (ja) | 増幅回路の改善されたスルーレート | |
| US6680642B2 (en) | Analog bipolar current source | |
| JPH0279606A (ja) | カレント・ミラーによりバイアス回路へフィードバックをかけた広帯域増幅器 | |
| EP0903847B1 (en) | Amplifier circuit | |
| KR101122581B1 (ko) | 차동 차이 증폭부를 이용한 정전압 분극 회로 | |
| JPH0918745A (ja) | 映像信号クランプ回路 | |
| JPH09145750A (ja) | デジタルマルチメータ用定電流回路 | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| KR100457418B1 (ko) | 플라즈마 디스플레이 패널의 전원 공급 회로 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| WO2023002744A1 (ja) | 電源安定化回路 | |
| JPS62120723A (ja) | Ａ／ｄ変換器用バイアス回路 | |
| JP3874577B2 (ja) | 電圧制御発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050413 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050620 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| A02 | Decision of refusal |
Effective date: 20080715 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080917 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081121 |
|
| RD01 | Notification of change of attorney |
Effective date: 20091118 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |