JP2007003368A - 電圧印加装置 - Google Patents

Abstract

【課題】 ほぼ直線状に増加して立ち上がる電圧波形を作成できる電圧印加装置を提供することを目的にする。
【解決手段】 本発明は、設定電圧とフィードバックした出力電圧との差電圧に基づいて、出力電圧を制御する電圧印加装置に改良を加えたものである。本装置は、一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力する電圧発生部と、この電圧発生部が出力する設定電圧と出力電圧との差電圧を出力する分圧抵抗と、この分圧抵抗の差電圧を反転入力端子に入力し、非反転入力端子を接地し、出力電圧を出力する差動アンプと、この差動アンプの反転入力端子と出力端子との間に設けられるコンデンサとを設けたことを特徴とする装置である。
【選択図】 図１

Description

本発明は、例えばＩＣテスタに用いられ、設定電圧とフィードバックした出力電圧との差電圧に基づいて、出力電圧を制御する電圧印加装置において、ほぼ直線状に増加して立ち上がる電圧波形を作成できる電圧印加装置に関するものである。

ＩＣテスタは、例えば、メモリＩＣ等の被試験対象（以下ＤＵＴと略す）に入力パターンを与え、ＤＵＴからの出力と期待値パターンとを比較し、ＤＵＴの良否の判定を行うものである。そして、ＩＣテスタでは、ＤＵＴの実使用状態と同じ条件で試験を行うことが要求される。近年、メモリＩＣは電源電圧の立ち上がり時間が数十ｍ秒と遅い場合での使用が増えている。そのため、従来よりも遅い立ち上がり時間での電圧調整が要求されるようになった。以下、図５を用いて説明する。

図５において、電源供給ユニット１０は、ＤＵＴ２０に所定の電圧を供給する。そして、電源供給ユニット１０は以下で構成される。デジタル／アナログ変換器１１は設定電圧を印加する。抵抗１２はデジタル／アナログ変換器１１の出力端に、一端を接続する。抵抗１３は、一端を抵抗１２の他端に接続する。差動アンプ１４は、抵抗１２の他端に反転入力端子を接続し、非反転入力端子を接地する。可変コンデンサ１５は、差動アンプ１４の非反転入力端子に一端を接続し、差動アンプ１４の出力端に他端を接続する。そして、抵抗１３、可変コンデンサ１５で時定数回路を構成しており、可変コンデンサ１３の容量を変化させることにより、この時定数を変化させることができる。抵抗１３の抵抗値をＲ、コンデンサ１５の容量をＣとすると、時定数τ＝Ｒ×Ｃになる。電流測定用抵抗１６は、差動アンプ１４の出力端に一端を接続し、他端にＤＵＴ２０を接続する。ダイオード１７，１８は、互いに逆方向に電流測定用抵抗１６に並列に接続される。そして、電流測定用抵抗１６を用いて、図示しない装置により、電流測定が行われる。バッファアンプ１９は、電流測定用抵抗１６の他端に入力端を接続し、抵抗１３の他端に出力端を接続する。

このような装置の動作を以下に説明する。図６は、図５に示す電源供給ユニット１０の出力電圧波形である。図６（Ａ）はデジタル／アナログ変換器１１の出力波形の極性を逆にした波形（−Ｖｄａｃ）、（Ｂ）はＤＵＴ２０に印可される電圧波形（Ｖｄｕｔ）であり、縦軸は電圧値、横軸は時間である。デジタル／アナログ変換器１１の出力はすぐに立ち上がるが、ＤＵＴ２０に印可される波形は、抵抗１３と可変コンデンサ１５の時定数回路によって遅れて立ち上がる。また、可変コンデンサ１５を調整することにより、立ち上がり時間をｔ１からｔ２まで変化させることができる。

特開２００２−２８６８０８号公報

しかし、このような電源供給ユニット１０には、次のような課題があった。

図５に示した電源供給ユニット１０は、可変コンデンサ１５を調整することにより、ＤＵＴ２０に供給する電圧のスルーレートを調整することができる。しかし、回路の特性上電圧は指数関数的に変化するため、直線的に立ち上がる電圧波形を作ることができない。メモリＩＣの電源電圧印可時の特性では、直線的に立ち上がる波形が要求されるが、この要求を満たすことが出来ないという課題があった。

従って本発明の目的は、ほぼ直線状に増加して立ち上がる電圧波形を作成できる電圧印加装置を提供することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
設定電圧とフィードバックした出力電圧との差電圧に基づいて、出力電圧を制御する電圧印加装置において、
一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力する電圧発生部と、
前記電圧発生部の出力経路、または、出力電圧の帰還経路のいずれかに配置された時定数回路と
を具備したことを特徴とするものである。
請求項１記載の発明は、請求項１記載の発明であって、
前記時定数回路は、ステップ状の電圧が印可されてから、前記ステップ時間後にその出力がほぼ安定するように、その時定数が設定されているようにしたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
前記ステップ電圧幅を変化させることにより、出力電圧のスルーレートを変化させるようにしたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明であって、
前記時定数回路は少なくとも２つの異なった時定数を切り換えられるようにされ、この異なった時定数毎に前記ステップ時間を変化させるようにしたことを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明であって、
前記時定数回路は、抵抗およびコンデンサで構成されたことを特徴とするものである。
請求項６記載の発明は、
設定電圧とフィードバックした出力電圧との差電圧に基づいて、出力電圧を制御する電圧印加装置において、
一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力する電圧発生部と、
この電圧発生部が出力する設定電圧と前記出力電圧との差電圧を出力する分圧抵抗と、
この分圧抵抗の差電圧を反転入力端子に入力し、非反転入力端子を接地し、前記出力電圧を出力する差動アンプと、
この差動アンプの反転入力端子と出力端子との間に設けられるコンデンサと
を設けたことを特徴とするものである。
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明であって、
前記電圧発生部として、デジタル／アナログ変換器を用いるようにしたことを特徴とするものである。
請求項８記載の発明は、請求項１〜７のいずれかに記載の発明であって、
ＩＣテスタに用いることを特徴とするものである。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
設定電圧とフィードバックした出力電圧の差電圧に基づいて、出力電圧を制御する電圧印加装置において、一定のステップ時間で階段状に変化する波形を出力する電圧発生部の出力を、この電圧発生部の出力経路または出力電圧の帰還経路に設けた時定数回路で高周波成分を除去するようにしたものである。

一定のステップ時間を短くしてステップ数を多くすることにより、近似的に直線状に増加する波形を供給することができる。また、ステップ電圧を変えることにより、簡単にスルーレートを可変にすることができる。

また、時定数回路の時定数を少なくとも２段階に切り換えできるようにしたので、広いレンジで、ほぼ直線状に増加して立ち上がる電圧波形を作成することができる。

また、電圧発生部が一定のステップ時間で階段状に変化する電圧を出力し、分圧抵抗とコンデンサとの時定数回路で、高周波成分を除去して、出力電圧を出力するので、ほぼ直線状に増加する電圧波形を出力することができる。

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る電圧印加装置の一実施例を示す構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。

図１において、電圧供給ユニット３０は電圧印加装置で、電流供給ユニット１０とほぼ同じ構成で、ＤＵＴ２０に所定の電圧を供給する。スイッチ３１は、差動アンプ１４の反転入力端子に一端を接続する。コンデンサ３２は、可変コンデンサ１５の代わりに設けられ、スイッチ３１の他端に一端を接続し、差動アンプ１４の出力端に他端を接続する。そして、抵抗１３とコンデンサ３２とで時定数回路を構成している。

このような装置の動作を以下に説明する。ＤＵＴ２０にほぼ直線状に立ち上がる電源電圧を与えるときは、スイッチ３１をオンに設定する。以下、スイッチ３１はオンであるとして説明する。デジタル／アナログ変換器１１は、図示しない制御部により、決められたステップ時間（例えば１０μＳ）毎に一定の割合（例えば５ｍＶ）で増加する階段状の電圧波形を出力する。このステップ時間は、デジタル／アナログ変換器１１の出力がステップ状に変化したときに、ＤＵＴ２０に供給される電圧がほぼ１００％になる時間に設定される。

このことを、図２を用いて説明する。図２にデジタル／アナログ変換器１１の出力波形とＤＵＴ２０に供給される電圧波形を示す。図中の点線の波形４１はデジタル／アナログ変換器１１の出力、実線の波形４２はＤＵＴ２０に供給される電源電圧の波形である。また、抵抗１２，１３の抵抗値は同じとし、波形４１は極性を反転させて表示している。

図２（Ａ）にスルーレートが５００Ｖ／ｓｅｃ（１０ｍＳで０Ｖから５Ｖまで変化）の場合の波形の例を示す。波形４１に示すように、デジタル／アナログ変換器１１は１０μＳ毎に５ｍＶ増加する階段状の波形を生成する。この波形は時定数回路で高周波成分が除去される。１０μＳでデジタル／アナログ変換器１１の出力にちょうど追いつくように時定数が設定されているため、ＤＵＴ２０に供給される電源電圧（波形４２）は階段状になることはない。また、図では途中を省略しているが、ステップ数は１０００（＝５Ｖ／５ｍＶ）ステップになるので、良好な直線性を得ることができる。

図２（Ｂ）はスルーレートが２５０Ｖ／ｓｅｃの場合の例である。ステップ時間は１０μＳに固定し、デジタル／アナログ変換器１１が出力するステップ電圧を２．５ｍＶにする。この場合も、ＤＵＴ２０に供給される電源電圧は１０μＳでちょうどデジタル／アナログ変換器１１の出力に追いつくので、ステップ状に変化することはなく、良好な直線性を得ることができる。なお、ステップ数は２０００（＝５Ｖ／２．５ｍＶ）になる。

図２（Ｃ）は、１２５Ｖ／ｓｅｃのスルーレートを得るために、デジタル／アナログ変換器１１が出力するステップ電圧を（Ｂ）と同じく２．５ｍＶに設定し、ステップ時間を２０μＳにした場合の例である。ＤＵＴ２０に供給される電源電圧は１０μＳでほぼ安定状態になるために、波形４２に平坦部４３が発生し、良好な直線性を得ることができない。逆に、ステップ時間を１０μＳより短くすると、ＤＵＴ２０に供給する電源電圧が、安定する前にデジタル／アナログ変換器１１の出力が変化するので、やはり良好な直線性を得ることができない。

そして、スルーレート調整を行わない場合、スイッチ３１をオフにし、図示しない制御部がデジタル／アナログ変換器１１に設定値を与え、電源供給ユニット３０がＤＵＴ２０に対して、スルーレート調整がない電源電圧を与える。

このように、異なったスルーレートの電圧波形を得るために、デジタル／アナログ変換器１１が出力するステップ時間を固定し、電圧ステップの幅を変えるようにする。このようにすると、ＤＵＴ２０に供給される電源電圧に平坦な部分や急激な変化部分がなくなり、ほぼ直線状に立ち上がる電圧波形を作成できる。また、５Ｖ以外の振幅の波形を出力する場合も、電圧のステップ幅を適宜変えることにより実現できる。

図１に示す実施例では、差動アンプ１４の帰還ループにコンデンサ３２を挿入し、抵抗１３とで時定数回路を形成したが、この時定数回路を他の部分に配置してもよい。そのような実施例を図３に示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。

図３において、電圧供給ユニット５０は電圧印加装置で、電流供給ユニット１０とほぼ同じ構成で、ＤＵＴ２０に所定の電圧を供給する。抵抗５１は、デジタル／アナログ変換器１１の出力端に一端を接続する。スイッチ５２は、抵抗５１の他端に一端を接続する。コンデンサ５３は、可変コンデンサ１５の代わりに設けられ、一端をスイッチ５２の他端に接続し、他端を接地する。バッファ５４は、抵抗５１の他端を入力端に接続し、出力端を抵抗１２の一端に接続する。

この実施例では、抵抗５１とコンデンサ５３とで時定数回路を形成し、この時定数回路はデジタル／アナログ変換器１１の出力側に挿入されている。時定数回路の挿入位置はこの位置に限られることはなく、デジタル／アナログ変換器１１の出力側またはＤＵＴ２０からの帰還ループのどこに配置してもよい。例えば、バッファ５４の出力側、バッファ１９の入出力側、増幅器１４の入出力側に配置することもできる。

スルーレートが小さい波形、つまり、立ち上がりが遅い波形を出力しようとすると、ステップ電圧がデジタル／アナログ変換器１１の分解能以下になる場合がある。このような場合はコンデンサ３２、５３の容量を大きくして時定数、すなわちステップ時間を大きくすればいいが、こんどはスルーレートの大きい波形、つまり、立ち上がり時間が早い波形を出力するときにステップ数が少なくなり、直線性が悪化する。

そのため、時定数を切り換えられるようにし、適宜切り換えればよい。この実施例を図４に示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。

図４において、電圧供給ユニット６０は電圧印加装置で、電流供給ユニット３０とほぼ同じ構成で、ＤＵＴ２０に所定の電圧を供給する。スイッチ６１は、スイッチ３１の代わりに設けられ、差動アンプ１４の反転入力端子に可動接点ａを接続する。コンデンサ６２は、コンデンサ３２の代わりに設けられ、スイッチ６１の固定接点ｃに一端を接続し、差動アンプ１４の出力端に他端を接続する。コンデンサ６３は、スイッチ６１の固定接点ｄに一端を接続し、差動アンプ１４の出力端に他端を接続する。そして、抵抗１３とコンデンサ６２，６３とで時定数回路を構成している。例えば、コンデンサ６２の容量をコンデンサ６３の容量の倍にし、ステップ時間を１０μＳにするときはスイッチ６１でコンデンサ６３を選択し、２０μＳにするときはコンデンサ６２を選択するようにする。

このような装置の動作を以下に説明する。立ち上がり時間１０ｍｓで、設定電圧を１．２５〜５Ｖに変更して、ＤＵＴ２０に電源電圧を与える場合について説明する。

分解能が２．５ｍＶのＤ／Ａ変換器を使用して、設定電圧が１．２５〜２．５Ｖの場合、スイッチ６１の可動接点ａを固定接点ｃに接続し、コンデンサ６２を選択する。そして、図示しない制御部が、ステップ時間２０μＳで、ステップ数５００までで、ステップ電圧２．５または５ｍＶとして、デジタル／アナログ変換器１１に、階段状の波形を出力させる。ここで、設定電圧が２Ｖの場合に、ステップ数５００に合わせるために、２．５ｍＶと５ｍＶのステップ電圧を組み合わせて、２Ｖを出力させる。この結果、設定電圧が低くとも、ステップ数を確保して、ほぼ直線状に立ち上がらせることができる。

また、設定電圧が２．５〜５Ｖの場合、スイッチ６１の可動接点ａを固定接点ｄに接続し、コンデンサ６３を選択する。そして、図示しない制御部が、ステップ時間１０μＳで、ステップ数１０００までで、ステップ電圧２．５または５ｍＶとして、デジタル／アナログ変換器１１に、階段状の波形を出力させる。同様に、設定電圧が４Ｖの場合に、ステップ数１０００に合わせるために、２．５ｍＶと５ｍＶのステップ電圧を組み合わせて、４Ｖを出力させる。この結果、設定電圧が高い場合でも、ほぼ直線状に立ち上がらせることができる。

そして、スルーレートを調整しない場合、スイッチ６１の可動接点ａを固定接点ｂに接続する。図示しない制御部が、デジタル／アナログ変換器１１に設定値を与え、電源供給ユニット６０がＤＵＴ２０に対して、設定値の出力電圧を供給する。

なお、これらの実施例では、時定数回路として抵抗とコンデンサを用いた回路としたが、他の構成であってもよい。要は、階段状に変化する電圧信号の高周波成分を除去し、滑らかな波形に変換する構成であればよい。

また、階段状の電圧を発生する手段としてデジタル／アナログ変換器１１を使用したが、必ずしもデジタル／アナログ変換器でなくてもよい。要は、一定のステップ時間で所定のステップ電圧を有する階段状の波形を発生でき、かつこのステップ電圧を可変にできる電圧発生部であればよい。

また、電流測定用抵抗１６、ダイオード１７，１８は、電流測定を行わなければ必要がない。

また、スイッチ３１，６１を設けた構成を示したが、スイッチ３１，６１がない構成でもよい。その場合、スルーレート調整を必ず行う構成となる。

また、電源供給ユニット３０，５０，６０は、ＤＵＴ２０に与える構成を示したがこれに限定されるものではなく、スルーレート調整が行われた電圧を必要とする装置であればどのようなものでもよい。

また、コンデンサ３２を可変にして、時定数を変更する構成にしてもよい。

本発明の一実施例を示す構成図である。 図１に示す装置の特性を示す図である。 本発明の第２の実施例を示す構成図である。 本発明の第３の実施例を示す構成図である。 従来の電源供給ユニットの構成図である。 図５に示す装置の特性を示す図である。

符号の説明

３０，５０，６０ 電源供給ユニット
１１ デジタル／アナログ変換器
１２，１３，５１ 抵抗
１４ 差動アンプ
１９，５４ バッファ
２０ ＤＵＴ
３１，５２，６１ スイッチ
３２，５３，６２，６３ コンデンサ

Claims (8)

1. 設定電圧とフィードバックした出力電圧との差電圧に基づいて、出力電圧を制御する電圧印加装置において、
   一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力する電圧発生部と、
   前記電圧発生部の出力経路、または、出力電圧の帰還経路のいずれかに配置された時定数回路と
   を具備したことを特徴とする電圧印加装置。
2. 前記時定数回路は、ステップ状の電圧が印可されてから、前記ステップ時間後にその出力がほぼ安定するように、その時定数が設定されているようにしたことを特徴とする請求項１記載の電圧印加装置。
3. 前記ステップ電圧幅を変化させることにより、出力電圧のスルーレートを変化させるようにしたことを特徴とする請求項１または２記載の電圧印加装置。
4. 前記時定数回路は少なくとも２つの異なった時定数を切り換えられるようにされ、この異なった時定数毎に前記ステップ時間を変化させるようにしたことを特徴とする請求項１〜３のいずれかに記載の電圧印加装置。
5. 前記時定数回路は、抵抗およびコンデンサで構成されたことを特徴とする請求項１〜４のいずれかに記載の電圧印加装置。
6. 設定電圧とフィードバックした出力電圧との差電圧に基づいて、出力電圧を制御する電圧印加装置において、
   一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力する電圧発生部と、
   この電圧発生部が出力する設定電圧と前記出力電圧との差電圧を出力する分圧抵抗と、
   この分圧抵抗の差電圧を反転入力端子に入力し、非反転入力端子を接地し、前記出力電圧を出力する差動アンプと、
   この差動アンプの反転入力端子と出力端子との間に設けられるコンデンサと
   を設けたことを特徴とする電圧印加装置。
7. 前記電圧発生部として、デジタル／アナログ変換器を用いるようにしたことを特徴とする請求項１〜６のいずれかに記載の電圧印加装置。
8. ＩＣテスタに用いることを特徴とする請求項１〜７のいずれかに記載の電圧印加装置。
   

Images