JPH04357479A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH04357479A JPH04357479A JP3132775A JP13277591A JPH04357479A JP H04357479 A JPH04357479 A JP H04357479A JP 3132775 A JP3132775 A JP 3132775A JP 13277591 A JP13277591 A JP 13277591A JP H04357479 A JPH04357479 A JP H04357479A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- register
- power supply
- supply voltage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体試験装置に係り
、詳しくは、例えば、半導体デバイスの試験の分野に用
いて好適な、被試験デバイスに印加する電源電圧を変化
させることにより試験する半導体試験装置に関する。 近年、被試験デバイスとして、例えば、半導体集積回路
等の大型化、高密度化に伴い、これら半導体集積回路の
良否を試験するための半導体試験装置が数多く開発され
ている。
、詳しくは、例えば、半導体デバイスの試験の分野に用
いて好適な、被試験デバイスに印加する電源電圧を変化
させることにより試験する半導体試験装置に関する。 近年、被試験デバイスとして、例えば、半導体集積回路
等の大型化、高密度化に伴い、これら半導体集積回路の
良否を試験するための半導体試験装置が数多く開発され
ている。
【０００２】特に、半導体集積回路の複雑化、あるいは
使用環境の多用化に伴い、半導体試験の中でも、電源電
圧印加の時間的要素に対する被試験デバイスの評価、ま
たは量産時の試験の重要性が増している。
使用環境の多用化に伴い、半導体試験の中でも、電源電
圧印加の時間的要素に対する被試験デバイスの評価、ま
たは量産時の試験の重要性が増している。
【０００３】
【従来の技術】従来のこの種の半導体試験装置において
は、電源電圧印加時の電圧変化時間は電源電圧発生ユニ
ットの応答特性にのみ依存しており、これを変化させる
ことはできなかった。したがって、電源電圧の印加に対
して特性の変化するようなデバイス、つまり、印加する
電圧の立ち上がり時間を変化させるとうまく動作しない
ようなデバイスの試験を行う場合、例えば、ループ命令
等を用いて印加電圧の上昇度を調節するといったソフト
的な手法によって電圧変化を実現していた。
は、電源電圧印加時の電圧変化時間は電源電圧発生ユニ
ットの応答特性にのみ依存しており、これを変化させる
ことはできなかった。したがって、電源電圧の印加に対
して特性の変化するようなデバイス、つまり、印加する
電圧の立ち上がり時間を変化させるとうまく動作しない
ようなデバイスの試験を行う場合、例えば、ループ命令
等を用いて印加電圧の上昇度を調節するといったソフト
的な手法によって電圧変化を実現していた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体試験装置にあっては、例えば、ループ
命令等を用いて印加電圧の上昇度を調節するという構成
となっていたため、プログラムの実行速度の制約から、
印加電圧の単位時間当りの変化量が比較的な大きな時間
でしか実現できず、例えば、被試験デバイスに印加され
る電源電圧が現在値から設定値に達するまでの時間を任
意設定時間に遅らせる等の制御は難しいという問題点が
あった。
うな従来の半導体試験装置にあっては、例えば、ループ
命令等を用いて印加電圧の上昇度を調節するという構成
となっていたため、プログラムの実行速度の制約から、
印加電圧の単位時間当りの変化量が比較的な大きな時間
でしか実現できず、例えば、被試験デバイスに印加され
る電源電圧が現在値から設定値に達するまでの時間を任
意設定時間に遅らせる等の制御は難しいという問題点が
あった。
【０００５】［目的］そこで本発明は、被試験デバイス
の特性試験を容易に行う半導体試験装置を提供すること
を目的としている。
の特性試験を容易に行う半導体試験装置を提供すること
を目的としている。
【０００６】
【課題を解決するための手段】本発明による半導体試験
装置は上記目的達成のため、試験対象となる被試験デバ
イスに電源電圧を印加する電圧印加手段と、該電圧印加
手段によって印加する電圧の単位時間当りの変化量をほ
ぼ線形に制御する制御手段とを備え、予め設定された、
印加電圧の目標値と、該目標値に達するまでの時間値と
に基づいて前記制御手段により前記電圧印加手段を制御
し、電源電圧印加の変化に対する前記被試験デバイスの
特性試験を行うように構成している。
装置は上記目的達成のため、試験対象となる被試験デバ
イスに電源電圧を印加する電圧印加手段と、該電圧印加
手段によって印加する電圧の単位時間当りの変化量をほ
ぼ線形に制御する制御手段とを備え、予め設定された、
印加電圧の目標値と、該目標値に達するまでの時間値と
に基づいて前記制御手段により前記電圧印加手段を制御
し、電源電圧印加の変化に対する前記被試験デバイスの
特性試験を行うように構成している。
【０００７】
【作用】本発明では、予め設定された、印加電圧の目標
値、及び目標値に達するまでの時間値に基づいて制御手
段により電圧印加手段が制御され、電源電圧印加の変化
に対する被試験デバイスの特性試験が行われる。すなわ
ち、電源電圧の印加に対して特性の変化するようなデバ
イスの試験において、容易に被試験デバイスの特性試験
が行われる。
値、及び目標値に達するまでの時間値に基づいて制御手
段により電圧印加手段が制御され、電源電圧印加の変化
に対する被試験デバイスの特性試験が行われる。すなわ
ち、電源電圧の印加に対して特性の変化するようなデバ
イスの試験において、容易に被試験デバイスの特性試験
が行われる。
【０００８】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明に係る半導体試験装置の一実施例を示す図で
あり、本実施例の要部構成を示すブロック図である。ま
ず、構成を説明する。
１は本発明に係る半導体試験装置の一実施例を示す図で
あり、本実施例の要部構成を示すブロック図である。ま
ず、構成を説明する。
【０００９】本実施例の半導体試験装置は、電圧記憶レ
ジスタ１、時間記憶レジスタ２、出力レジスタ３、スキ
ップレジスタ４、ステップレジスタ５、演算ユニット６
、比較回路７、制御ユニット８、加減算ユニット９、ゲ
ート１０，１１、Ｄ／Ａコンバータ１２、電圧印加手段
である電源電圧発生回路１３から構成されている。なお
、電圧記憶レジスタ１、時間記憶レジスタ２、出力レジ
スタ３、スキップレジスタ４、ステップレジスタ５、演
算ユニット６、比較回路７、制御ユニット８、加減算ユ
ニット９、ゲート１０，１１、Ｄ／Ａコンバータ１２に
より制御手段１４が構成されている。
ジスタ１、時間記憶レジスタ２、出力レジスタ３、スキ
ップレジスタ４、ステップレジスタ５、演算ユニット６
、比較回路７、制御ユニット８、加減算ユニット９、ゲ
ート１０，１１、Ｄ／Ａコンバータ１２、電圧印加手段
である電源電圧発生回路１３から構成されている。なお
、電圧記憶レジスタ１、時間記憶レジスタ２、出力レジ
スタ３、スキップレジスタ４、ステップレジスタ５、演
算ユニット６、比較回路７、制御ユニット８、加減算ユ
ニット９、ゲート１０，１１、Ｄ／Ａコンバータ１２に
より制御手段１４が構成されている。
【００１０】電圧記憶レジスタ１は、予め設定される設
定電圧を電圧目標値として一時的に記憶しておくもので
あり、時間記憶レジスタ２は、同様に、予め設定される
設定時間を制御時間値として一時的に記憶しておくもの
である。出力レジスタ３は、最終的に決定された電源電
圧をＤ／Ａコンバータを介して電源電圧発生回路１３に
転送するためのものである。
定電圧を電圧目標値として一時的に記憶しておくもので
あり、時間記憶レジスタ２は、同様に、予め設定される
設定時間を制御時間値として一時的に記憶しておくもの
である。出力レジスタ３は、最終的に決定された電源電
圧をＤ／Ａコンバータを介して電源電圧発生回路１３に
転送するためのものである。
【００１１】スキップレジスタ４は、制御ユニット８に
対して動作サイクルの省略回数、すなわち、スキップ回
数を与えるものであり、ステップレジスタ５は、加減算
ユニット９に対して加減算の最小ステップを与えるもの
である。演算ユニット６は、電圧記憶レジスタ１の出力
と時間記憶レジスタ２の出力とに基づいて必要な演算を
行い、その結果をレジスタをスキップレジスタ４とステ
ップレジスタ５とに出力し、設定するものである。
対して動作サイクルの省略回数、すなわち、スキップ回
数を与えるものであり、ステップレジスタ５は、加減算
ユニット９に対して加減算の最小ステップを与えるもの
である。演算ユニット６は、電圧記憶レジスタ１の出力
と時間記憶レジスタ２の出力とに基づいて必要な演算を
行い、その結果をレジスタをスキップレジスタ４とステ
ップレジスタ５とに出力し、設定するものである。
【００１２】比較回路７は、電圧記憶レジスタ１の内容
と出力レジスタ３の内容とを比較し、その結果を制御ユ
ニット８、及びゲート１０の一方入力端に出力するもの
である。制御ユニット８は、加減算演算ユニット９を制
御するものである。ゲート１０，１１は、演算ユニット
６、比較回路７、及び制御ユニット８によって制御され
、出力レジスタ３に設定されるデータを選択するための
ものである。
と出力レジスタ３の内容とを比較し、その結果を制御ユ
ニット８、及びゲート１０の一方入力端に出力するもの
である。制御ユニット８は、加減算演算ユニット９を制
御するものである。ゲート１０，１１は、演算ユニット
６、比較回路７、及び制御ユニット８によって制御され
、出力レジスタ３に設定されるデータを選択するための
ものである。
【００１３】Ｄ／Ａコンバータ１２は、出力レジスタ３
の内容をアナログ値に変換するものであり、電源電圧発
生回路１３は、被試験デバイスに対して実際に印加する
電源電圧を発生させるものである。これによって、制御
手段１４は、図２に示すように、微視的には離散的な値
をとるが、実際には時間ｔに対してほぼ直線状に変化す
る電圧Ｖを生成する。
の内容をアナログ値に変換するものであり、電源電圧発
生回路１３は、被試験デバイスに対して実際に印加する
電源電圧を発生させるものである。これによって、制御
手段１４は、図２に示すように、微視的には離散的な値
をとるが、実際には時間ｔに対してほぼ直線状に変化す
る電圧Ｖを生成する。
【００１４】次に作用を説明する。まず、予め設定しよ
うとする電圧値が電圧記憶レジスタ１に、同様に設定し
ようとする時間値が時間設定レジスタ２に入力される。 すると、電圧記憶レジスタ１と時間記憶レジスタ２と出
力レジスタ３の情報とに基づいて演算ユニット６により
、現在の発生電圧値と設定しようとする電圧値の差が計
算され、その差分を設定しようとする時間単位値で除算
することにより加減算演算ユニット９の加減算動作サイ
クル当りにおける加減算ステップ値が求められ、ステッ
プレジスタ５に格納される。
うとする電圧値が電圧記憶レジスタ１に、同様に設定し
ようとする時間値が時間設定レジスタ２に入力される。 すると、電圧記憶レジスタ１と時間記憶レジスタ２と出
力レジスタ３の情報とに基づいて演算ユニット６により
、現在の発生電圧値と設定しようとする電圧値の差が計
算され、その差分を設定しようとする時間単位値で除算
することにより加減算演算ユニット９の加減算動作サイ
クル当りにおける加減算ステップ値が求められ、ステッ
プレジスタ５に格納される。
【００１５】また、設定しようとする時間値が小さく、
加減算ステップ値が出力レジスタ３の最小分解能よりも
小さくなる場合は、その最小動作サイクルの何回に１回
加減算を実行すればよいかのスキップ値が計算され、ス
キップレジスタ４に格納される。そして、時間設定レジ
スタ２の時間設定値が０の場合、演算ユニット６によっ
て、電圧記憶レジスタ１の電圧目標値がゲート１０を介
して直接出力レジスタ３に格納されるように制御される
。
加減算ステップ値が出力レジスタ３の最小分解能よりも
小さくなる場合は、その最小動作サイクルの何回に１回
加減算を実行すればよいかのスキップ値が計算され、ス
キップレジスタ４に格納される。そして、時間設定レジ
スタ２の時間設定値が０の場合、演算ユニット６によっ
て、電圧記憶レジスタ１の電圧目標値がゲート１０を介
して直接出力レジスタ３に格納されるように制御される
。
【００１６】以上のように、スキップレジスタ４、及び
ステップレジスタ５の内容が設定されると、加減算演算
ユニット９において、出力レジスタ３の内容とステップ
レジスタ５の内容が加減算され、その結果が出力レジス
タ３に再び格納され、制御ユニット８により加減算演算
ユニット９の実行が制御される。特に、スキップレジス
タ４の内容が設定されている場合、加減算演算ユニット
９の基本動作サイクル毎に加減算演算ユニット９の実行
は行われず、スキップレジスタ４の内容の回数毎に１回
の加減算演算ユニット９の実行がを行わせることにより
、見かけ上、スキップレジスタ４の内容倍の動作サイク
ルで加減算演算ユニット９の出力が出力レジスタ３に格
納されるようにゲート１１が制御される。
ステップレジスタ５の内容が設定されると、加減算演算
ユニット９において、出力レジスタ３の内容とステップ
レジスタ５の内容が加減算され、その結果が出力レジス
タ３に再び格納され、制御ユニット８により加減算演算
ユニット９の実行が制御される。特に、スキップレジス
タ４の内容が設定されている場合、加減算演算ユニット
９の基本動作サイクル毎に加減算演算ユニット９の実行
は行われず、スキップレジスタ４の内容の回数毎に１回
の加減算演算ユニット９の実行がを行わせることにより
、見かけ上、スキップレジスタ４の内容倍の動作サイク
ルで加減算演算ユニット９の出力が出力レジスタ３に格
納されるようにゲート１１が制御される。
【００１７】電圧記憶レジスタ１の内容と出力レジスタ
３の内容とは比較回路７によりを監視されており、その
両者の結果が一致、または出力レジスタ３の内容が電圧
記憶レジスタ１の目標値を越えた場合に、所定の制御信
号が制御ユニット８に出力され、加減算演算ユニット９
の加減算の終了処理が行われる。そして、加減算を終了
した時点で、演算ユニット６の演算で発生した誤差を無
くするため、比較回路７により電圧記憶レジスタ１の内
容がゲート１０を介して出力レジスタ３に格納され、こ
の格納された情報がＤ／Ａコンバータ１２によりアナロ
グ信号に変換される。
３の内容とは比較回路７によりを監視されており、その
両者の結果が一致、または出力レジスタ３の内容が電圧
記憶レジスタ１の目標値を越えた場合に、所定の制御信
号が制御ユニット８に出力され、加減算演算ユニット９
の加減算の終了処理が行われる。そして、加減算を終了
した時点で、演算ユニット６の演算で発生した誤差を無
くするため、比較回路７により電圧記憶レジスタ１の内
容がゲート１０を介して出力レジスタ３に格納され、こ
の格納された情報がＤ／Ａコンバータ１２によりアナロ
グ信号に変換される。
【００１８】ここで、その変換は加減算演算ユニット９
のサイクルと同期して実行、及び内容更新される。Ｄ／
Ａコンバータ１２による変換後のアナログ信号は、常時
電源電圧発生回路１３に出力され、さらに、電源電圧発
声回路（図示せず）に伝達されて被試験デバイスに印加
される。
のサイクルと同期して実行、及び内容更新される。Ｄ／
Ａコンバータ１２による変換後のアナログ信号は、常時
電源電圧発生回路１３に出力され、さらに、電源電圧発
声回路（図示せず）に伝達されて被試験デバイスに印加
される。
【００１９】このように本実施例では、被試験デバイス
に印加される電源電圧をソフト的な手法に頼ることなく
、正確に現在値から設定値に達するまでの時間を任意設
定時間に遅らせることができ、電源電圧印加時間の変化
に対する半導体デバイスの特性試験を容易に行うことが
できる。したがって、半導体試験の信頼性の向上に際し
て大きく寄与できる。
に印加される電源電圧をソフト的な手法に頼ることなく
、正確に現在値から設定値に達するまでの時間を任意設
定時間に遅らせることができ、電源電圧印加時間の変化
に対する半導体デバイスの特性試験を容易に行うことが
できる。したがって、半導体試験の信頼性の向上に際し
て大きく寄与できる。
【００２０】
【発明の効果】本発明では、予め設定された印加電圧の
目標値、及び目標値に達するまでの時間値に基づいて制
御手段によって電圧印加手段を制御でき、電源電圧印加
の変化に対する被試験デバイスの特性試験ができる。し
たがって、電源電圧の印加に対して特性の変化するよう
なデバイスの試験であっても、容易に被試験デバイスの
特性試験ができる。
目標値、及び目標値に達するまでの時間値に基づいて制
御手段によって電圧印加手段を制御でき、電源電圧印加
の変化に対する被試験デバイスの特性試験ができる。し
たがって、電源電圧の印加に対して特性の変化するよう
なデバイスの試験であっても、容易に被試験デバイスの
特性試験ができる。
【図１】本発明一実施例の半導体試験装置の要部構成を
示すブロック図である。
示すブロック図である。
【図２】本発明一実施例の制御手段の動作を示す波形図
である。
である。
１ 電圧記憶レジスタ
２ 時間記憶レジスタ
３ 出力レジスタ
４ スキップレジスタ
５ ステップレジスタ
６ 演算ユニット
７ 比較回路
８ 制御ユニット
９ 加減算ユニット
１０ ゲート
１１ ゲート
１２ Ｄ／Ａコンバータ
１３ 電源電圧発生回路（電圧印加手段）１４
制御手段
制御手段
Claims (1)
- 【請求項１】 試験対象となる被試験デバイスに電源
電圧を印加する電圧印加手段と、該電圧印加手段によっ
て印加する電圧の単位時間当りの変化量をほぼ線形に制
御する制御手段と、を備え、予め設定された、印加電圧
の目標値と、該目標値に達するまでの時間値とに基づい
て前記制御手段により前記電圧印加手段を制御し、電源
電圧印加の変化に対する前記被試験デバイスの特性試験
を行うことを特徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132775A JPH04357479A (ja) | 1991-06-04 | 1991-06-04 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132775A JPH04357479A (ja) | 1991-06-04 | 1991-06-04 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357479A true JPH04357479A (ja) | 1992-12-10 |
Family
ID=15089265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3132775A Withdrawn JPH04357479A (ja) | 1991-06-04 | 1991-06-04 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357479A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030094808A (ko) * | 2002-06-07 | 2003-12-18 | 이종길 | PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술 |
| KR100483327B1 (ko) * | 2001-06-29 | 2005-04-14 | (주) 현대테크 | 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치 |
| JP2007003368A (ja) * | 2005-06-24 | 2007-01-11 | Yokogawa Electric Corp | 電圧印加装置 |
-
1991
- 1991-06-04 JP JP3132775A patent/JPH04357479A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483327B1 (ko) * | 2001-06-29 | 2005-04-14 | (주) 현대테크 | 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치 |
| KR20030094808A (ko) * | 2002-06-07 | 2003-12-18 | 이종길 | PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술 |
| JP2007003368A (ja) * | 2005-06-24 | 2007-01-11 | Yokogawa Electric Corp | 電圧印加装置 |
| JP4581865B2 (ja) * | 2005-06-24 | 2010-11-17 | 横河電機株式会社 | 電圧印加装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006258686A (ja) | 信頼性測定装置および測定方法 | |
| JPS5866065A (ja) | 信号検出方法 | |
| US4045736A (en) | Method for composing electrical test patterns for testing ac parameters in integrated circuits | |
| JP2882426B2 (ja) | アドレス発生装置 | |
| JPH04357479A (ja) | 半導体試験装置 | |
| JP2952131B2 (ja) | 半導体集積回路の試験装置 | |
| JP2001305197A (ja) | 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置 | |
| JP2006500813A (ja) | 遅延の予測に基づく適応データ処理スキーム | |
| US7472033B1 (en) | Apparatus for controlling semiconductor chip characteristics | |
| JPS61126481A (ja) | デイジタルパタ−ンテスタ | |
| JPS63191977A (ja) | メモリｉｃの試験パターン発生装置 | |
| JPH05107307A (ja) | Ｌｓｉテスタ | |
| JPH06265597A (ja) | 半導体集積回路の試験装置 | |
| JP3088416B1 (ja) | 半導体装置のテスト方法 | |
| JP4422223B2 (ja) | Ｉｃ試験装置 | |
| JP3150032B2 (ja) | 遅延故障テストパターン発生方法 | |
| JP4192429B2 (ja) | Ｉｃ試験装置、その制御方法、及び記憶媒体 | |
| JPS6140574A (ja) | 試験条件設定装置 | |
| JP2003121511A (ja) | Ｉｃテストプログラム作成装置 | |
| JPH01123173A (ja) | 半導体集積回路テスト装置 | |
| JPS6018777A (ja) | 論理回路素子のスイツチング特性測定方法 | |
| JP2598541Y2 (ja) | 半導体試験装置用タイミング発生器 | |
| JP3989652B2 (ja) | 半導体デバイスのテスト装置およびそのテスト方法 | |
| JP2812008B2 (ja) | 検査系列生成装置 | |
| JPH05133998A (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |