JP2002286808A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JP2002286808A JP2002286808A JP2001091976A JP2001091976A JP2002286808A JP 2002286808 A JP2002286808 A JP 2002286808A JP 2001091976 A JP2001091976 A JP 2001091976A JP 2001091976 A JP2001091976 A JP 2001091976A JP 2002286808 A JP2002286808 A JP 2002286808A
- Authority
- JP
- Japan
- Prior art keywords
- load
- output
- converter
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】被測定半導体の入力容量、パスコンや出力ケー
ブルによって帰還系が不安定になるのを防止するために
積分回路を用いているが、この積分回路の時定数が固定
であったために必要以上の時定数を設定しなければなら
なかったために、応答が遅くなってしまうという課題を
解決する。 【解決手段】積分回路の等価的な入力抵抗を可変にし
て、負荷に応じてこの入力抵抗を変化させるようにし
た。また、この等価的な入力抵抗を可変にするために、
入力電流と設定値の積の電流を出力するマルチプライン
グＤＡ変換器を用いるようにした。負荷に応じて最適の
時定数を設定することができるので、応答が必要以上に
遅くなることがなくなる。
ブルによって帰還系が不安定になるのを防止するために
積分回路を用いているが、この積分回路の時定数が固定
であったために必要以上の時定数を設定しなければなら
なかったために、応答が遅くなってしまうという課題を
解決する。 【解決手段】積分回路の等価的な入力抵抗を可変にし
て、負荷に応じてこの入力抵抗を変化させるようにし
た。また、この等価的な入力抵抗を可変にするために、
入力電流と設定値の積の電流を出力するマルチプライン
グＤＡ変換器を用いるようにした。負荷に応じて最適の
時定数を設定することができるので、応答が必要以上に
遅くなることがなくなる。
Description
【０００１】
【発明の属する技術分野】この発明は、負荷に一定電圧
を印可する負荷駆動回路に関し、特に半導体検査装置の
電圧印可電流測定モジュールに用いて好適な負荷駆動回
路に関するものである。
を印可する負荷駆動回路に関し、特に半導体検査装置の
電圧印可電流測定モジュールに用いて好適な負荷駆動回
路に関するものである。
【０００２】
【従来の技術】半導体検査装置では、被測定半導体であ
る負荷を電圧印可電流測定モジュールで駆動して、そこ
に流れる電流を測定することによってその良否を判定す
る。このような半導体検査装置では、被測定半導体（負
荷）の入力容量やパスコン、あるいは検査装置から被測
定半導体に至る出力ケーブルの容量などによって帰還系
が不安定になることがあるので、積分回路を挿入して安
定を図っている。
る負荷を電圧印可電流測定モジュールで駆動して、そこ
に流れる電流を測定することによってその良否を判定す
る。このような半導体検査装置では、被測定半導体（負
荷）の入力容量やパスコン、あるいは検査装置から被測
定半導体に至る出力ケーブルの容量などによって帰還系
が不安定になることがあるので、積分回路を挿入して安
定を図っている。
【０００３】このような半導体検査装置の電圧印可電流
測定モジュールに用いる負荷駆動回路を図４に示す。図
４において、負荷６に印可する電圧の設定値はＤＡ変換
器４１に設定され、この設定電圧は抵抗４２を介して増
幅器４５に入力される。また、負荷６の電圧はバッファ
４４，抵抗４３を介して増幅器４５に入力される。すな
わち、増幅器４５の出力はＤＡ変換器４１が出力する設
定電圧と負荷６両端の電圧の差である誤差電圧になる。
測定モジュールに用いる負荷駆動回路を図４に示す。図
４において、負荷６に印可する電圧の設定値はＤＡ変換
器４１に設定され、この設定電圧は抵抗４２を介して増
幅器４５に入力される。また、負荷６の電圧はバッファ
４４，抵抗４３を介して増幅器４５に入力される。すな
わち、増幅器４５の出力はＤＡ変換器４１が出力する設
定電圧と負荷６両端の電圧の差である誤差電圧になる。
【０００４】この誤差電圧は抵抗５１によって誤差電流
ｉｅｒｒに変換され、増幅器５２およびコンデンサ５３
で構成される積分回路に入力される。すなわち、コンデ
ンサ５３は誤差電流ｉｅｒｒによって充放電される。こ
の積分回路の出力はバッファ５４、抵抗５５を介して負
荷６に印可される。このようにして、負荷６にはＤＡ変
換器４１に設定された設定電圧が印可される。このとき
の応答の早さは、抵抗５１の抵抗値Ｒとコンデンサ５３
の容量Ｃによって決まる時定数に依存する。
ｉｅｒｒに変換され、増幅器５２およびコンデンサ５３
で構成される積分回路に入力される。すなわち、コンデ
ンサ５３は誤差電流ｉｅｒｒによって充放電される。こ
の積分回路の出力はバッファ５４、抵抗５５を介して負
荷６に印可される。このようにして、負荷６にはＤＡ変
換器４１に設定された設定電圧が印可される。このとき
の応答の早さは、抵抗５１の抵抗値Ｒとコンデンサ５３
の容量Ｃによって決まる時定数に依存する。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな負荷駆動回路には、次のような課題があった。
うな負荷駆動回路には、次のような課題があった。
【０００６】前述したように、積分回路を入れる目的は
被測定半導体の入力容量やパスコン、出力ケーブルの容
量成分によって帰還系が不安定になることを防ぐためで
ある。従って、積分回路の時定数の最適値はこれらの容
量成分によって異なる。しかしながら、時定数を決める
抵抗５１の抵抗値Ｒやコンデンサ５３の容量Ｃは固定値
なので、負荷の状態によって可変することができないと
いう課題があった。
被測定半導体の入力容量やパスコン、出力ケーブルの容
量成分によって帰還系が不安定になることを防ぐためで
ある。従って、積分回路の時定数の最適値はこれらの容
量成分によって異なる。しかしながら、時定数を決める
抵抗５１の抵抗値Ｒやコンデンサ５３の容量Ｃは固定値
なので、負荷の状態によって可変することができないと
いう課題があった。
【０００７】そのため、想定される全負荷で帰還系を安
定にするために、必要以上に大きな時定数を設定しなけ
ればならず、必要以上に応答が遅くなってしまうという
課題もあった。
定にするために、必要以上に大きな時定数を設定しなけ
ればならず、必要以上に応答が遅くなってしまうという
課題もあった。
【０００８】
【課題を解決するための手段】このような課題を解決す
るために、本発明のうち請求項１記載の発明は、設定値
と負荷の電圧の差電圧に関連する電流を積分回路に入力
し、この積分回路の出力で差電圧に関連する電流を積分
して、この積分回路の出力により前記負荷を駆動する負
荷駆動回路において、この積分回路の時定数を前記負荷
の状態によって変化させるようにしたものである。その
負荷に最適の時定数を設定することができる。
るために、本発明のうち請求項１記載の発明は、設定値
と負荷の電圧の差電圧に関連する電流を積分回路に入力
し、この積分回路の出力で差電圧に関連する電流を積分
して、この積分回路の出力により前記負荷を駆動する負
荷駆動回路において、この積分回路の時定数を前記負荷
の状態によって変化させるようにしたものである。その
負荷に最適の時定数を設定することができる。
【０００９】請求項２記載の発明は、設定値と負荷にか
かる電圧の差電圧を求める誤差電圧検出部と、この誤差
電圧検出部の出力が入力されるＤＡ変換器と、このＤＡ
変換器の出力が入力される積分回路を有し、この積分回
路の出力によって前記負荷を駆動するようにして、この
ＤＡ変換器に入力するデジタル入力値を前記負荷の状態
によって変化させるようにしたものである。設定するデ
ジタル入力値によって積分回路の時定数を変えることが
できる。
かる電圧の差電圧を求める誤差電圧検出部と、この誤差
電圧検出部の出力が入力されるＤＡ変換器と、このＤＡ
変換器の出力が入力される積分回路を有し、この積分回
路の出力によって前記負荷を駆動するようにして、この
ＤＡ変換器に入力するデジタル入力値を前記負荷の状態
によって変化させるようにしたものである。設定するデ
ジタル入力値によって積分回路の時定数を変えることが
できる。
【００１０】請求項３記載の発明は、請求項２記載の発
明において、ＤＡ変換器の出力をバッファに入力し、こ
のバッファの出力を積分回路に入力するようにしたもの
である。ＤＡ変換器のラダー抵抗分の影響を除去するこ
とができる。
明において、ＤＡ変換器の出力をバッファに入力し、こ
のバッファの出力を積分回路に入力するようにしたもの
である。ＤＡ変換器のラダー抵抗分の影響を除去するこ
とができる。
【００１１】請求項４記載の発明は、請求項１ないし請
求項３記載の発明において、積分回路の出力を半導体に
入力し、この半導体をテストするようにしたものであ
る。半導体のテスト時間を短縮することができる。
求項３記載の発明において、積分回路の出力を半導体に
入力し、この半導体をテストするようにしたものであ
る。半導体のテスト時間を短縮することができる。
【００１２】
【発明の実施の形態】以下に、図に基づいて本発明を詳
細に説明する。図１は本発明に係る負荷駆動回路の概念
を示す構成図である。なお、図４と同じ要素には同一符
号を付し、説明を省略する。図１において、１は積分定
数可変回路であり、この図では可変抵抗で表されてい
る。積分定数可変回路１は抵抗５１を置き換えるもので
あり、外部から設定値を与えてその抵抗値を変化させ
る。
細に説明する。図１は本発明に係る負荷駆動回路の概念
を示す構成図である。なお、図４と同じ要素には同一符
号を付し、説明を省略する。図１において、１は積分定
数可変回路であり、この図では可変抵抗で表されてい
る。積分定数可変回路１は抵抗５１を置き換えるもので
あり、外部から設定値を与えてその抵抗値を変化させ
る。
【００１３】積分定数可変回路１の抵抗値によってコン
デンサ５３を充放電する電流が変化するので、この抵抗
値を変えることによって積分回路の時定数を変化させる
ことができる。負荷６の状態によって最適な時定数にな
るように積分定数可変回路１の抵抗値を調整することに
より、応答が必要以上に遅くなることがなくなり、また
より広い範囲の負荷の状態に対応することができる。
デンサ５３を充放電する電流が変化するので、この抵抗
値を変えることによって積分回路の時定数を変化させる
ことができる。負荷６の状態によって最適な時定数にな
るように積分定数可変回路１の抵抗値を調整することに
より、応答が必要以上に遅くなることがなくなり、また
より広い範囲の負荷の状態に対応することができる。
【００１４】図２に他の実施例を示す。この実施例は積
分定数可変回路にＤＡ変換器を用いたものである。な
お、図１と同じ要素には同一符号を付し、説明を省略す
る。図２において、２は積分定数可変回路であり、抵抗
２１およびＲ−２Ｒラダー型のマルチプライングＤＡ変
換器２２で構成されている。
分定数可変回路にＤＡ変換器を用いたものである。な
お、図１と同じ要素には同一符号を付し、説明を省略す
る。図２において、２は積分定数可変回路であり、抵抗
２１およびＲ−２Ｒラダー型のマルチプライングＤＡ変
換器２２で構成されている。
【００１５】抵抗２１はＲの抵抗値を有し、その一端は
増幅器４５の出力端子に接続される。この抵抗２１によ
り増幅器４５の出力電圧はｉｒｅｆの電流値に変換さ
れ、ＤＡ変換器２２にリファレンス電流として入力され
る。このＤＡ変換器２２にはまたデジタルの設定値ＤＡ
ＴＡが入力される。ＤＡ変換器２２はリファレンス電流
ｉ ｒｅｆと設定値ＤＡＴＡの積に相当する電流を出力端
子Ｉｏｕｔから出力する。この電流により積分回路のコ
ンデンサ５３が充放電される。
増幅器４５の出力端子に接続される。この抵抗２１によ
り増幅器４５の出力電圧はｉｒｅｆの電流値に変換さ
れ、ＤＡ変換器２２にリファレンス電流として入力され
る。このＤＡ変換器２２にはまたデジタルの設定値ＤＡ
ＴＡが入力される。ＤＡ変換器２２はリファレンス電流
ｉ ｒｅｆと設定値ＤＡＴＡの積に相当する電流を出力端
子Ｉｏｕｔから出力する。この電流により積分回路のコ
ンデンサ５３が充放電される。
【００１６】すなわち、ＤＡ変換器２２のフルスケール
をＦＳとすると、積分定数可変回路２の見かけ上の抵抗
値ＲＴは下記（１）式で表すことができる。 ＲＴ＝Ｒ×ＦＳ／ＤＡＴＡ ・・・・・・・・・ （１） なお、Ｒは抵抗２１の抵抗値、ＤＡＴＡはＤＡ変換器２
２の設定値である。
をＦＳとすると、積分定数可変回路２の見かけ上の抵抗
値ＲＴは下記（１）式で表すことができる。 ＲＴ＝Ｒ×ＦＳ／ＤＡＴＡ ・・・・・・・・・ （１） なお、Ｒは抵抗２１の抵抗値、ＤＡＴＡはＤＡ変換器２
２の設定値である。
【００１７】従って、コンデンサ５３と増幅器５２で構
成される積分回路の時定数Ｔ１は、下記（２）式にな
る。 Ｔ１＝Ｃ×Ｒ×ＦＳ／ＤＡＴＡ ・・・・・・・ （２） この（２）式からわかるように、ＤＡ変換器２２の設定
値ＤＡＴＡを選択することにより、任意の時定数を得る
ことができる。
成される積分回路の時定数Ｔ１は、下記（２）式にな
る。 Ｔ１＝Ｃ×Ｒ×ＦＳ／ＤＡＴＡ ・・・・・・・ （２） この（２）式からわかるように、ＤＡ変換器２２の設定
値ＤＡＴＡを選択することにより、任意の時定数を得る
ことができる。
【００１８】図２実施例は、ＤＡ変換器２２内のＲ−２
Ｒラダー抵抗の抵抗分が影響して前記（１）式の見かけ
上の抵抗値ＲＴを十分小さくすることができず、時定数
Ｔ１の可変範囲が制限されるという問題がある。図３実
施例はこの問題を解決したものである。なお、図２と同
じ要素には同一符号を付し、説明を省略する。また、理
解を妨げない範囲で、構成部品を省略してある。
Ｒラダー抵抗の抵抗分が影響して前記（１）式の見かけ
上の抵抗値ＲＴを十分小さくすることができず、時定数
Ｔ１の可変範囲が制限されるという問題がある。図３実
施例はこの問題を解決したものである。なお、図２と同
じ要素には同一符号を付し、説明を省略する。また、理
解を妨げない範囲で、構成部品を省略してある。
【００１９】図３において、３は積分定数可変回路であ
り、抵抗３１，３４、ＤＡ変換器３２およびバッファ３
３から構成されている。抵抗３１は増幅器４５の出力電
圧を電流値に変換する。ＤＡ変換器３２はＲ−２Ｒラダ
ー型マルチプライングＤＡ変換器であり、図２のＤＡ変
換器２２と同様の構成を有している。３３はバッファで
ある。
り、抵抗３１，３４、ＤＡ変換器３２およびバッファ３
３から構成されている。抵抗３１は増幅器４５の出力電
圧を電流値に変換する。ＤＡ変換器３２はＲ−２Ｒラダ
ー型マルチプライングＤＡ変換器であり、図２のＤＡ変
換器２２と同様の構成を有している。３３はバッファで
ある。
【００２０】増幅器４５の出力電圧は抵抗３１によって
電流に変換され、ＤＡ変換器３２にリファレンス電流と
して入力される。バッファ３３にはＤＡ変換器３２の出
力電流が入力され、この電流値に比例する電圧Ｖｅ’を
出力する。この電圧Ｖｅ’は抵抗３４によって再び電流
に変換され、コンデンサ５３，増幅器５２とで構成され
る積分回路に入力される。
電流に変換され、ＤＡ変換器３２にリファレンス電流と
して入力される。バッファ３３にはＤＡ変換器３２の出
力電流が入力され、この電流値に比例する電圧Ｖｅ’を
出力する。この電圧Ｖｅ’は抵抗３４によって再び電流
に変換され、コンデンサ５３，増幅器５２とで構成され
る積分回路に入力される。
【００２１】この実施例では、ＤＡ変換器３２の出力電
流をバッファ３３で低出力インピーダンスの電圧信号に
変換してから積分回路に入力するようにしている。その
ため、ＤＡ変換器３２のラダー抵抗分が積分時定数に影
響することがなくなるので、時定数の可変範囲を広く取
ることができる。
流をバッファ３３で低出力インピーダンスの電圧信号に
変換してから積分回路に入力するようにしている。その
ため、ＤＡ変換器３２のラダー抵抗分が積分時定数に影
響することがなくなるので、時定数の可変範囲を広く取
ることができる。
【００２２】なお、図３実施例ではＤＡ変換器３２の出
力電流をバッファ３３で電圧信号に変換するように構成
したが、直接電流信号に変換するようにしてもよい。こ
の場合は抵抗３４が不要になる。また、バッファ３３は
ＤＡ変換器３２とは別個に設けるようにしたが、出力バ
ッファが内蔵されたＤＡ変換器を用いるようにしてもよ
い。
力電流をバッファ３３で電圧信号に変換するように構成
したが、直接電流信号に変換するようにしてもよい。こ
の場合は抵抗３４が不要になる。また、バッファ３３は
ＤＡ変換器３２とは別個に設けるようにしたが、出力バ
ッファが内蔵されたＤＡ変換器を用いるようにしてもよ
い。
【００２３】
【発明の効果】以上説明したことから明らかなように、
本発明によれば、次の効果が期待できる。 請求項１の
発明によれば、設定値と負荷の電圧の差電圧に関連する
電流を積分回路に入力し、この積分回路で差電圧に関連
する電流を積分して、この積分回路の出力により前記負
荷を駆動する負荷駆動回路において、この積分回路の時
定数を前記負荷の状態によって変化させるようにした。
負荷に応じて最適の時定数を設定することができるの
で、必要以上に応答性が悪くなることがなくなるという
効果がある。
本発明によれば、次の効果が期待できる。 請求項１の
発明によれば、設定値と負荷の電圧の差電圧に関連する
電流を積分回路に入力し、この積分回路で差電圧に関連
する電流を積分して、この積分回路の出力により前記負
荷を駆動する負荷駆動回路において、この積分回路の時
定数を前記負荷の状態によって変化させるようにした。
負荷に応じて最適の時定数を設定することができるの
で、必要以上に応答性が悪くなることがなくなるという
効果がある。
【００２４】請求項２記載の発明によれば、設定値と負
荷にかかる電圧の差電圧を求める誤差電圧検出部と、こ
の誤差電圧検出部の出力が入力されるＤＡ変換器と、こ
のＤＡ変換器の出力が入力される積分回路を有し、この
積分回路の出力によって前記負荷を駆動するようにし
て、このＤＡ変換器に入力するデジタル入力値を前記負
荷の状態によって変化させるようにした。負荷の状態に
応じた最適な時定数が設定できるので、必要以上に応答
性が悪くなることがなくなるという効果がある。
荷にかかる電圧の差電圧を求める誤差電圧検出部と、こ
の誤差電圧検出部の出力が入力されるＤＡ変換器と、こ
のＤＡ変換器の出力が入力される積分回路を有し、この
積分回路の出力によって前記負荷を駆動するようにし
て、このＤＡ変換器に入力するデジタル入力値を前記負
荷の状態によって変化させるようにした。負荷の状態に
応じた最適な時定数が設定できるので、必要以上に応答
性が悪くなることがなくなるという効果がある。
【００２５】また、デジタル値で時定数を設定できるの
で簡単かつ正確に時定数を設定でき、かつコンピュータ
制御との親和性が高いという効果もある。
で簡単かつ正確に時定数を設定でき、かつコンピュータ
制御との親和性が高いという効果もある。
【００２６】請求項３記載の発明は、請求項２記載の発
明において、ＤＡ変換器の出力をバッファに入力し、こ
のバッファの出力を積分回路に入力するようにした。Ｄ
Ａ変換器内部の抵抗分の影響がなくなるために時定数の
設定範囲が広くなり、また設定精度が向上するという効
果がある。
明において、ＤＡ変換器の出力をバッファに入力し、こ
のバッファの出力を積分回路に入力するようにした。Ｄ
Ａ変換器内部の抵抗分の影響がなくなるために時定数の
設定範囲が広くなり、また設定精度が向上するという効
果がある。
【００２７】請求項４記載の発明によれば、請求項１な
いし請求項３記載の発明において、積分回路の出力を被
測定半導体に入力し、この半導体をテストするようにし
た。半導体のテスト時間を短縮することができ、生産性
の向上を図ることができるという効果がある。
いし請求項３記載の発明において、積分回路の出力を被
測定半導体に入力し、この半導体をテストするようにし
た。半導体のテスト時間を短縮することができ、生産性
の向上を図ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】従来の負荷駆動回路の構成図である。
１，２，３ 積分定数可変回路 ２１，３１，３４ 抵抗 ３３ バッファ ２２，３２ ＤＡ変換器
Claims (4)
- 【請求項１】設定値と負荷の電圧の差電圧に関連する電
流を積分回路に入力し、この積分回路の出力により前記
負荷を駆動する負荷駆動回路において、前記積分回路の
時定数を前記負荷の状態によって変化させるようにした
ことを特徴とする負荷駆動回路。 - 【請求項２】設定値と負荷の電圧の差電圧を求める誤差
電圧検出部と、この誤差電圧検出部の出力が入力される
ＤＡ変換器と、このＤＡ変換器の出力が入力される積分
回路とを有し、この積分回路の出力によって前記負荷を
駆動すると共に、前記ＤＡ変換器に入力するデジタル入
力値を前記負荷の状態によって変化させるようにしたこ
とを特徴とする負荷駆動回路。 - 【請求項３】ＤＡ変換器の出力が入力されるバッファを
具備し、このバッファの出力を積分回路に入力するよう
にしたことを特徴とする請求項２記載の負荷駆動回路。 - 【請求項４】積分回路の出力を被測定半導体に入力し、
この被測定半導体をテストするようにしたことを特徴と
する請求項１ないし請求項３記載の負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091976A JP2002286808A (ja) | 2001-03-28 | 2001-03-28 | 負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091976A JP2002286808A (ja) | 2001-03-28 | 2001-03-28 | 負荷駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002286808A true JP2002286808A (ja) | 2002-10-03 |
Family
ID=18946512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001091976A Withdrawn JP2002286808A (ja) | 2001-03-28 | 2001-03-28 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002286808A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007003368A (ja) * | 2005-06-24 | 2007-01-11 | Yokogawa Electric Corp | 電圧印加装置 |
-
2001
- 2001-03-28 JP JP2001091976A patent/JP2002286808A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007003368A (ja) * | 2005-06-24 | 2007-01-11 | Yokogawa Electric Corp | 電圧印加装置 |
| JP4581865B2 (ja) * | 2005-06-24 | 2010-11-17 | 横河電機株式会社 | 電圧印加装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2198313B1 (en) | Switched capacitor measurement circuit for measuring the capacitance of an input capacitor | |
| US6009487A (en) | Method and apparatus for setting a current of an output driver for the high speed bus | |
| WO2006090752A1 (ja) | 電流測定装置、試験装置、電流測定方法、および試験方法 | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| EP1632779B1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
| JP3072880B2 (ja) | Ｉｃ試験用電圧発生回路 | |
| US8373487B1 (en) | True RMS power measurement | |
| US6859157B1 (en) | Programmable precision current controlling apparatus | |
| US7671683B2 (en) | Semiconductor integrated circuit and method for adjusting a capacitance value of a phase compensating capacitor | |
| JP2006242936A (ja) | ソース測定回路 | |
| JP2002286808A (ja) | 負荷駆動回路 | |
| CN111522386A (zh) | 基准电压源、芯片、电源及电子设备 | |
| US5512850A (en) | Switched high-slew rate buffer | |
| JP2011061822A (ja) | 回路公差を調節するための回路と方法 | |
| US7710145B2 (en) | Semiconductor device and method for controlling thereof | |
| JP2001255948A (ja) | コンパレータ基準電圧調整装置 | |
| JP3335872B2 (ja) | 時定数調整回路 | |
| US20200018781A1 (en) | Half-bridge differential sensor | |
| JP2003156524A (ja) | 電位固定装置および電位固定方法 | |
| JPH1172529A (ja) | コンデンサの絶縁抵抗測定装置 | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| JPS614973A (ja) | 抵抗値計測回路 | |
| JP2002277505A (ja) | Ｄｃ特性測定用電源装置及び半導体試験装置 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081010 |