JPH10242756A - 電圧制御回路及びそれを用いた温度補償型圧電発振器 - Google Patents

電圧制御回路及びそれを用いた温度補償型圧電発振器

Info

Publication number
JPH10242756A
JPH10242756A JP4380797A JP4380797A JPH10242756A JP H10242756 A JPH10242756 A JP H10242756A JP 4380797 A JP4380797 A JP 4380797A JP 4380797 A JP4380797 A JP 4380797A JP H10242756 A JPH10242756 A JP H10242756A
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
change
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4380797A
Other languages
English (en)
Other versions
JP3293756B2 (ja
Inventor
Akira Matsumoto
明 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Crystal Device Corp
Original Assignee
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp filed Critical Kyocera Crystal Device Corp
Priority to JP04380797A priority Critical patent/JP3293756B2/ja
Publication of JPH10242756A publication Critical patent/JPH10242756A/ja
Application granted granted Critical
Publication of JP3293756B2 publication Critical patent/JP3293756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 温度補償型圧電発振器等に適用するための、
急激な電圧変化率を伴わずに第1から第2の電圧に変化
させることができる電圧制御回路を提供する。 【解決手段】 入力電圧Viは、演算増幅器21を介し
て分圧器22のノードN1に与えられる。分圧器22の
ノードN2には、キャパシタ26に保持された変化前の
出力電圧Voが与えられている。分圧器22で所定の割
合に分割された複数の分圧電圧は、それぞれスイッチ回
路23a〜23cに与えられる。スイッチ制御回路28
から一定時間間隔で出力される制御信号S1〜S4によ
り、スイッチ回路23c,23b,23aの順にオン状
態になり、選択された分圧電圧が積分回路24に印加さ
れる。積分回路24によって平滑化された電圧は、出力
電圧Voとして出力されるとともに、オン状態になった
スイッチ回路25を通して次の電圧変化に対する基準電
圧としてキャパシタ26に保持される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、第1の電圧から第
2の電圧へ階段状に変化する入力電圧に対し、急激な電
圧変化率を伴わずにその第1の電圧から第2の電圧に変
化させるための電圧制御回路と、それを用いたディジタ
ル制御による温度補償型圧電発振器(Temperature Comp
ensated Crystal Oscillator、以下、「TCXO」とい
う)に関するものである。
【0002】
【従来の技術】図2は、従来のディジタル制御によるT
CXOの構成図である。TCXOは、その周囲の温度検
出を行うための、温度センサ1及びアナログ/ディジタ
ル(以下、「A/D」という)変換器2からなる温度検
出回路を有している。温度センサ1は、周囲温度に応じ
て出力電圧がアナログ的に変化する温度信号TAを出力
するものであり、この出力側がA/D変換器2の入力側
に接続されている。A/D変換器2は、与えられた温度
信号TAをディジタル値に変換して離散的な温度データ
TDを出力するものである。A/D変換器2の出力側
は、補正回路(例えば、読出し専用メモリ、以下、「R
OM」という)3のアドレス端子に接続されている。R
OM3は、周囲温度に基づいた制御電圧を生成するため
の制御データCDが格納されたメモリであり、アドレス
端子に与えられた温度データTDに従って、その温度デ
ータTDに対応する制御データCDを読出してデータ端
子に出力するものである。補正回路は、ROM3に限ら
ず、例えば、マイクロプロセッサ等を用いて、予め定め
られた基準に従って温度データTDに対応する制御デー
タCDを算出する構成のものもある。
【0003】ROM3のデータ端子は、ディジタル/ア
ナログ(以下、「D/A」という)変換回路4の入力側
に接続されている。D/A変換回路4は、ディジタル値
で与えられた制御データCDに対応する電圧を出力する
ものであり、この出力側が電圧制御回路(例えば、低域
通過フィルタ、以下、「LPF」という)5の入力側に
接続されている。LPF5は、D/A変換回路4から与
えられた階段状に変化する入力電圧Viの変化を緩和し
て、出力電圧Voを出力するためのものであり、急峻な
変化に伴って発生する高周波成分を除去するようになっ
ている。LPF5の出力側には、電圧制御型の圧電発振
回路(以下、「VCXO」という)10が接続されてい
る。VCXO10は、例えば、帰還回路を構成する圧電
発振子(例えば、水晶発振子)11、反転増幅回路であ
るインバータ12、このインバータ12に対する負荷回
路を構成する負荷容量13,14、及び可変容量ダイオ
ード15で構成されており、この可変容量ダイオード1
5の陰極にLPF5の出力側から、制御電圧として出力
電圧Voが与えられている。VCXO10は、制御電圧
として与えられる出力電圧Voによって、可変容量ダイ
オード15の容量が変化し、インバータ12にかかる負
荷が制御されて出力信号OUTの周波数が制御されるよ
うになっている。なお、圧電発振回路には、このVCX
O10に限らず、各種の回路構成のものがある。
【0004】図3(a),(b)は、図2中のLPF5
の一例であり、同図(a)はLPF5の回路図、及び同
図(b)はその入出力信号の波形図である。図3(a)
に示すように、LPF5は、入力電圧Viが一端に印加
される抵抗器5a、及びこの抵抗器5aの他端と接地電
位GNDとの間に接続されたキャパシタ5bによる積分
回路で構成されており、このキャパシタ5bに充電され
た電圧が出力電圧Voとして出力されるようになってい
る。このようなLPF5に、階段状に変化する入力電圧
Viが印加されると、図3(b)に示すように、出力電
圧Voは指数関数的に変化する。即ち、抵抗器5aの抵
抗値をR[Ω]、キャパシタ5bの容量をC[F]と
し、時刻t=0に入力電圧Viが0からA[V]に変化
した場合、時刻tにおける出力電圧Vo(t)は、次の
(1)式で表される。 Vo(t)=A{1−exp(−t/RC)} ・・・(1) このように、出力電圧Voは、抵抗器5aとキャパシタ
5bの値で決定される時定数RC[s]に従って、徐々
に入力電圧Viに収束するようになっている。このよう
なTCXOにおいて、VCXO10が特定の周波数の出
力信号OUTを出力するときの周囲温度と制御電圧の関
係が予め実験等によって求められて、ROM3に制御デ
ータCDとして格納されている。このため、TCXOの
動作中に周囲温度が変化すると、温度センサ1から出力
される温度信号TAの電圧が変化し、ROM3から変化
後の周囲温度に対する制御データCDが出力される。こ
の制御データCDはD/A変換回路4でアナログの電圧
に変換され、更にLPF5によってその急激な電圧変化
が緩和されて、VCXO10に対する制御電圧として与
えらる。これにより、VCXO10の発振周波数は一定
の値に保たれる。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
電圧制御回路であるLPF5とそれを用いたTCXOで
は、次のような課題があった。ROM3から出力される
制御データCDはディジタル値であり、離散的な値とな
っている。従って、D/A変換回路4で変換されてLP
F5に与えられる入力電圧Viも、階段的に変化する電
圧となる。この階段的な電圧変化を緩和するためにLP
F5が設けられているが、このLPF5は、図3に例示
するように抵抗器5aとキャパシタ5bによる積分回路
で構成されているので、入力電圧Viが変化した時点で
の出力電圧Voの電圧変化率が不連続に変化する。TC
XOの発振周波数は、LPF5の出力電圧Voで制御さ
れるので、発振周波数の変動の速度を一定に制御するこ
とが不可能である。また、変動速度を緩やかにするため
には、時定数RCを大きくする方法があるが、この時定
数RCを大きくすると温度変化に対する追随性が悪くな
るという問題が生ずる。一方、このようなTCXOは、
携帯電話等の移動体通信機器の基準発振器として使用さ
れ、このTCXOの出力信号OUTは、通話用の搬送波
を作る電圧制御発振器の周波数を位相固定ループ(以
下、「PLL」という)を用いてロックするための基準
信号として用いられる。そのため、TCXOの出力信号
OUTの周波数が急峻な変化をすると、周波数変調雑音
が発生して通話に不快音が混じったり、極端な場合には
PLLがロック外れとなって、通話が一時途切れたりす
ることがある。本発明は、前記従来技術が持っていた課
題として、急激な電圧変化率を伴わずに第1の電圧から
第2の電圧に変化させる電圧制御回路と、このような電
圧制御回路を用いたTCXOを提供するものである。
【0006】
【課題を解決するための手段】前記課題を解決するた
め、本発明の内の第1の発明は電圧制御回路において、
第1の電圧から第2の電圧へ階段状に変化する入力電圧
が与えられ、該入力電圧と基準電圧間の電圧を所定の割
合で分割して複数の分圧電圧を生成する分圧手段と、前
記複数の分圧電圧及び前記入力電圧が与えられ、該分圧
電圧の中の前記基準電圧に最も近い分圧電圧から該入力
電圧まで順次選択して出力する選択手段と、前記選択手
段の出力信号が与えられ、該出力信号中の高周波成分を
除去することにより急激な変化を緩和して該出力信号の
電圧変化に緩やかに追随した出力電圧を出力する積分手
段と、前記入力電圧に対応する前記出力電圧を保持し
て、該入力電圧の次の電圧変化に対する前記基準電圧と
して出力する保持手段とを備えている。第2の発明は、
電圧制御回路において、第1の電圧から第2の電圧へ階
段状に変化する入力電圧が与えられ、該入力電圧と出力
電圧間の電圧を所定の割合で分割して複数の分圧電圧を
生成する分圧手段と、前記複数の分圧電圧及び前記入力
電圧が与えられ、該分圧電圧の中の前記基準電圧に最も
近い分圧電圧から該入力電圧まで順次選択して出力する
選択手段と、前記選択手段の出力信号が与えられ、該出
力信号中の高周波成分を除去することにより急激な変化
を緩和して該出力信号の電圧変化に緩やかに追随した出
力電圧を出力する積分手段とを備えている。第3の発明
は、TCXOにおいて、周囲温度を検出して温度データ
を出力する温度検出回路と、前記温度データが与えら
れ、予め定められた基準に従って該温度データに対応す
る発振周波数制御用の制御データを出力する補正回路
と、前記制御データをそれに対応するアナログの入力電
圧に変換するディジタル/アナログ変換回路と、前記入
力電圧が与えられ出力電圧を出力する前記第1または第
2の発明の電圧制御回路と、前記出力電圧によって発振
周波数が制御される圧電発振回路とを備えている。
【0007】第1の発明によれば、以上のように電圧制
御回路を構成したので、次のような作用が行われる。入
力電圧が第1の電圧から第2の電圧に階段状に変化する
と、保持手段に保持されていた前記第1の電圧と、変化
後の第2の電圧の間の電圧が、分圧手段によって所定の
割合で分割されて、複数の分圧電圧が生成される。この
分圧電圧は、選択手段によって、順次選択されて積分手
段に与えられる。そして、積分手段によって急激な変化
が緩和され該選択手段の出力信号の電圧変化に緩やかに
追随した出力電圧が出力される。第2の発明によれば、
次のような作用が行われる。入力電圧が第1の電圧から
第2の電圧に階段状に変化すると、変化後の第2の電圧
と積分手段の出力電圧の間の電圧が、分圧手段によって
所定の割合で分割されて、複数の分圧電圧が生成され
る。この分圧電圧は、選択手段によって、順次選択され
て積分手段に与えられる。積分手段によって急激な変化
が緩和され該選択手段の出力信号の電圧変化に緩やかに
追随した出力電圧が出力され、前記分圧手段へフィード
バックされるとともに、この電圧制御回路の出力電圧と
して出力される。第3の発明によれば、以上のようにT
CXOを構成したので、次のような作用が行われる。温
度検出回路によって周囲温度が検出され、補正回路によ
ってその温度データに対応する制御データが出力され
る。制御データはD/A変換回路によってアナログ電圧
に変換され、第1または第2の発明の電圧制御回路の入
力電圧として与えられる。電圧制御回路によって入力電
圧の急激な電圧変化が緩和され、緩やかな電圧変化率を
有する出力電圧に制御されて、圧電発振回路に対して制
御電圧として与えられる。
【0008】
【発明の実施の形態】第1の実施形態 図1は、本発明の第1の実施形態を示す電圧制御回路の
構成図である。この電圧制御回路20は、例えば、図2
中のLPF5に代えて用いられる回路であり、D/A変
換回路等から階段状に変化する入力電圧Viが印加され
る演算増幅器21を有している。演算増幅器21の非反
転入力端子+に入力電圧Viが印加され、反転入力端子
−にはこの演算増幅器21の出力信号がフィードバック
されており、いわゆるボルテージフォロワによる高入力
低出力インピーダンス回路が構成されている。演算増幅
器21の出力側はノードN1に接続され、このノードN
1とノードN2との間には、直列接続された3個の抵抗
器22a,22b,22cによる分圧手段(例えば、分
圧器)22が接続されている。ノードN1は、スイッチ
回路23aを介してノードN3に接続されている。ま
た、抵抗器22aと抵抗器22bの接続箇所はスイッチ
回路23bを介して、抵抗器22bと抵抗器22cの接
続箇所はスイッチ回路23cを介して、それぞれノード
N3に接続されている。ノードN3には抵抗器24aの
一端が接続され、この抵抗器24aの他端がノードN4
に接続されている。ノードN4と接地電位GNDの間に
は、キャパシタ24bが接続されている。これらの抵抗
器24aとキャパシタ24bは、積分手段(例えば、積
分回路)24を構成している。積分手段24は、ノード
N3に印加される信号中の高周波成分を除去することに
より急激な変化を緩和して、このノードN3の電圧変化
に緩やかに追随した出力電圧VoをノードN4に出力す
るものである。
【0009】更に、ノードN4はスイッチ回路25を介
してノードN5に接続されている。ノードN5と接地電
位GNDとの間には、保持手段(例えば、キャパシタ)
26が接続されている。ノードN5には演算増幅器27
の非反転入力端子+が接続されている。演算増幅器27
の出力端子は、その反転入力端子−に接続されており、
ボルテージフォロワ回路となっている。そして、演算増
幅器27の出力端子が、前記ノードN2に接続されてい
る。一方、この電圧制御回路20は、スイッチ回路23
a,23b,23c,25を制御するためのスイッチ制
御回路28を有しており、これらのスイッチ回路23a
〜23cとスイッチ制御回路28とによって選択手段が
構成されている。そして、D/A変換器等からの入力電
圧Viに同期して与えられるクロック信号CKに基づい
て、スイッチ制御回路28から、これらのスイッチ回路
23a〜23c,25に対する制御信号S1,S2,S
3,S4が出力されるようになっている。
【0010】図4は、図1の電圧制御回路20の動作を
示す信号電圧波形図である。以下、図4を参照しつつ、
図1の電圧制御回路20の動作を説明する。なお、ここ
では、抵抗器22a,22b,22cの抵抗値を、それ
ぞれr,2r,r[Ω]とする。また、図4の時刻T0
において、制御信号S1,S4はレベル“H”、制御信
号S2,S3はレベル“L”となって、スイッチ回路2
3a,25がオン状態、スイッチ回路23b,23cが
オフ状態となっている。そして、入力電圧Vi及び出力
電圧Voは、いずれも0Vで安定しているとする。時刻
T1において、クロック信号CKに基づいてD/A変換
器4から与えられる入力電圧Viが4Vに変化したとす
る。このクロック信号CKは、同時にスイッチ制御回路
28にも与えられ、このスイッチ制御回路28から出力
される制御信号S1,S2,S3,S4は、それぞれ
“L”,“L”,“H”,“L”となる。これにより、
スイッチ回路23a,23b,25はオフ状態、スイッ
チ回路23cはオン状態となる。スイッチ回路25がオ
フ状態となるので、キャパシタ26の充電電圧はそのま
まノードN5の電圧となり、このノードN5の電圧V5
及びノードN2の電圧V2は、0Vのまま保持される。
一方、ノードN1の電圧V1は4Vとなり、分圧器22
で分圧された1Vの電圧がスイッチ回路23cを通して
ノードN3に出力される。ノードN3の電圧V3が、0
Vから1Vに階段状に変化すると、積分回路24によっ
て、ノードN4の出力電圧Voは指数関数に従って、徐
々に1Vまで上昇する。
【0011】時刻T2において、スイッチ制御回路28
から出力される制御信号S1,S2,S3,S4は、そ
れぞれ“L”,“H”,“L”,“L”になり、スイッ
チ回路23a,23c,25がオフ状態、スイッチ回路
23bがオン状態となる。これにより、分圧器22で分
圧された3Vの電圧がスイッチ回路23bを通してノー
ドN3に出力される。ノードN3の電圧V3が、1Vか
ら3Vに階段状に変化すると、積分回路24によって、
ノードN4の出力電圧oは再び指数関数に従って、徐々
に3Vまで上昇する。時刻T3において、スイッチ制御
回路28から出力される制御信号S1,S2,S3,S
4は、それぞれ“H”,“L”,“L”,“L”にな
り、スイッチ回路23b,23c,25がオフ状態、ス
イッチ回路23aがオン状態となる。これにより、ノー
ドN1の電圧V1(=4V)がスイッチ回路23aを通
してノードN3に出力される。ノードN3の電圧V3
が、3Vから4Vに階段状に変化すると、積分回路24
によって、ノードN4の出力電圧Voは再び指数関数に
従って、徐々に4Vまで上昇する。時刻T4において、
スイッチ制御回路28から出力される制御信号S1,S
2,S3,S4は、それぞれ“H”,“L”,“L”,
“H”になり、スイッチ回路23a,25がオン状態、
スイッチ回路23b,23cがオフ状態となる。これに
より、ノードN4の出力電圧Vo(=4V)がスイッチ
回路25を通してノードN5に出力され、キャパシタ2
6は、入力電圧Viと同じ4Vに充電される。
【0012】このように、本実施形態の電圧制御回路2
0は、入力電圧Viの変化前の電圧を保持するキャパシ
タ26と、このキャパシタ26に保持された変化前の電
圧V5と変化後のノードN1の電圧V1を所定の割合で
分圧する分圧器22と、この分圧器22の出力を順次切
替えて出力するスイッチ回路23a〜23c及びスイッ
チ制御回路28とを有している。これにより、1回の大
きな入力電圧Viの変化を、複数回の小さな電圧変化に
分割することができるので、出力電圧Voの電圧変化率
を小さくすることができる。更に、抵抗器22a〜22
cの値により、分割した複数の電圧変化率が均一になる
ように分圧器22の分圧比を設定することができるの
で、出力電圧Voが入力電圧Viに収束するまでの時間
を短縮することが可能になり、応答性の良い電圧制御回
路が得られる。
【0013】第2の実施形態 図5は、本発明の第2の実施形態を示す電圧制御回路の
構成図である。この電圧制御回路30は、図1の電圧制
御回路20と同様に、例えば、図2中のLPF5に代え
て用いられる回路であり、D/A変換回路等から階段状
に変化する入力電圧Viが印加されるボルテージフォロ
ワ回路の演算増幅器31を有している。演算増幅器31
の出力側はノードN1に接続され、このノードN1とノ
ードN2との間には、直列接続された8個の抵抗器32
a〜32hによる分圧器32が接続されている。分圧器
32の8本の出力線は、選択回路33の8本の入力線に
それぞれ接続されている。この選択回路33は、複数の
NチャネルMOSトランジスタ及びPチャネルMOSト
ランジスタによるスイッチ回路で構成され、与えられる
制御信号S1,S2,S3の組み合わせにより、1本の
入力線を選択して出力側に接続するものである。選択回
路33の出力側は、ノードN3に接続されている。
【0014】ノードN3には抵抗器34aの一端が接続
され、この抵抗器34aの他端がノードN4に接続され
ている。ノードN4と接地電位GNDの間には、キャパ
シタ34bが接続されている。これらの抵抗器34aと
キャパシタ34bは、積分回路34を構成しており、ノ
ードN4から出力電圧Voが出力されるようになってい
る。更に、ノードN4は、ボルテージフォロワ回路を構
成する演算増幅器35の非反転入力端子+に接続されて
いる。そして、演算増幅器35の出力端子が、前記ノー
ドN2に接続されている。一方、この電圧制御回路30
は、選択回路33を制御するためのカウンタ36を有し
ており、このカウンタ36と選択回路33とによって選
択手段が構成されている。そして、D/A変換回路等か
らの入力電圧Viに同期して与えられるクロック信号C
Kに基づいて、カウンタ36から制御信号S1,S2,
S3が順次カウントアップして出力されるようになって
いる。
【0015】図5の電圧制御回路30の動作は、基本的
には図1の電圧制御回路20の動作と同様であるが、以
下のような点が異なっている。図1の電圧制御回路20
と異なり、分圧器32から8個の分圧電圧が出力される
ようになっているので、出力電圧Voの信号波形を更に
滑らかにすることができる。また、図1のようなスイッ
チ回路25及びキャパシタ26が無く、ノードN4がノ
ードN5に直接接続されているので、ノードN2の電圧
が出力電圧Voの変化に伴って変化し、ノードN1との
間の電位差が時間とともに減少する。このため、分圧器
32の各抵抗器32a〜32hによる分圧比の決定に
は、目的とする出力電圧Voの波形だけでなく、積分回
路34の時定数をも考慮する必要がある。
【0016】ここでは、入力電圧Viが第1の電圧Va
[V]から第2の電圧Vb[V]に変化したときに、出
力電圧Voがほぼ余弦曲線(COS)状に変化し、か
つ、4秒で入力電圧Viの変化分(Va−Vb)[V]
の90%の電圧変化が得られるように、図5の抵抗器3
2a〜32h,34aの抵抗値R32a〜R32h,R
34a、及びキャパシタ34bの容量C34bを、次の
ように設定した。 R32a=18.4kΩ R32b=19.7kΩ R32c=4.77kΩ R32d=2.29kΩ R32e=1.00kΩ R32f= 420Ω R32g= 10Ω R32h= 450Ω R34a= 5.6MΩ C34b= 0.1μF 図6は、上記の定数を有する図5の電圧制御回路30の
動作を、コンピュータシミュレーションで求めた信号電
圧波形図である。図6に示すように、入力電圧Viが時
刻0秒において、2Vから1Vに変化したときに、ノー
ドN3の電圧V3は、折れ線状の変化をしているが、出
力電圧Voは、ほぼ余弦曲線に従って滑らかに変化し、
4秒後にほぼ1Vとなっていることが分かる。一方、図
6中の曲線Veは、4秒後にほぼ1Vとなるような時定
数を有する図3(a)のLPF5による出力電圧波形で
あるが、時刻0秒において急激な電圧変化が生じている
ことが分かる。
【0017】このように、本実施形態の電圧制御回路3
0は、積分回路34の出力信号VoをノードN2にフィ
ードバックしているので、分圧器32にかかる電位差
が、時間の経過とともに徐々に減少する。このため、所
望の出力電圧Voの変化曲線に対応する分圧器32の各
抵抗器32a〜32hの抵抗値を求めることは容易では
なく、コンピュータシミュレーション等の手法を使用し
て決定する必要がある。しかし、適切な分圧比を使用す
ることにより、応答性が良く、かつより滑らかな電圧変
化を呈する出力電圧Voを得ることができる。
【0018】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 (a) 図1及び図5の電圧制御回路20,30は、デ
ィジタル制御によるTCXOにおいて、VCXOの制御
電圧を生成するための電圧制御回路として用いられてい
るが、TCXOに限定されず、例えば、パルスモータの
駆動用電圧等を制御する電圧制御回路としても用いるこ
とができる。これにより、パルスモータ等の円滑な駆動
を行うことが可能である。 (b) 分圧器22,32における分割数は、図1及び
図5の例に限定されず、目的とする出力信号Voの波形
によって自由に選択することができる。分割数を多くす
れば目的の波形に近付けることができるが、回路規模が
大きくなる。 (c) 図5の電圧制御回路30は、出力電圧Voが余
弦曲線状に変化するように分圧器32を設計している
が、余弦曲線に限定されず、例えば、S字曲線等の滑ら
かな曲線に従って、出力電圧Voが変化するものであれ
ば、同様の効果を得ることができる。 (d) 積分回路24,34は、抵抗器24a及びキャ
パシタ24bによるいわゆるRC積分回路で構成されて
いるが、インダクタンスとキャパシタンスを組み合わせ
た低域通過フィルタや、演算増幅器等を用いたアクティ
ブフィルタで構成しても良い。 (e) 分圧器22,32への電圧を供給するために、
ボルテージフォロワ回路を構成する演算増幅器21,2
7,31,35を使用しているが、電圧供給側の出力イ
ンピーダンスが分圧器22,32のインピーダンスに比
べて十分小さければ、これらの演算増幅器21等を省略
することができる。 (f) 図1のスイッチ回路23a〜23cに対する制
御信号S1〜S3は、一定の時間間隔で出力されている
が、分圧器22の分圧比に応じて、最適な時間間隔で制
御すれば良い。分圧比とこれに対応する時間間隔の設定
により、更にスムーズな電圧変化をする電圧制御回路を
得ることができる。
【0019】
【発明の効果】以上詳細に説明したように、第1の発明
によれば、入力電圧の変化前の電圧と変化後の電圧との
電位差を所定の割合で分割する分圧手段と、その分割さ
れた電圧を順次選択して出力する選択手段と、この選択
手段の出力信号を平滑化する積分手段とを有するので、
入力電圧の変化に対して電圧変化率の変化が緩和された
出力電圧を出力することができる。第2の発明によれ
ば、入力電圧とフィードバックされた出力電圧との電位
差を所定の割合で分割する分圧手段と、その分割された
電圧を順次選択して出力する選択手段と、この選択手段
の出力信号を平滑化する積分手段とを有するので、入力
電圧の変化に対して電圧変化率の変化が、更に緩和さ
れ、かつ応答速度の速い出力電圧を出力することができ
る。第3の発明によれば、TCXOにおけるVCXOの
制御電圧として、第1または第2の発明による電圧制御
回路によって電圧変化率が緩和された電圧が与えられる
ので、周囲温度の変化による急激な周波数変動を伴わず
に、ほぼ一定の発振周波数を維持するTCXOを得るこ
とができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す電圧制御回路の
構成図である。
【図2】従来のTCXOの構成図である。
【図3】図2中のLPFの回路図、及びその入出力波形
図である。
【図4】図1の動作を示す信号電圧波形図である。
【図5】本発明の第2の実施形態を示す電圧制御回路の
構成図である。
【図6】図5の動作を示す信号電圧波形図である。
【符号の説明】
1 温度センサ 2 A/D変換器 3 ROM 4 D/A変換回路 10 VCXO 20,30 電圧制御回路 21,27,31,35 演算増幅器 22,32 分圧器 23a〜23c,25 スイッチ回路 24,34 積分回路 26 キャパシタ 28 スイッチ制御回路 33 選択回路 36 カウンタ Vi 入力電圧 Vo 出力電圧 S1〜S4 制御信号

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の電圧から第2の電圧へ階段状に変
    化する入力電圧が与えられ、該入力電圧と基準電圧間の
    電圧を所定の割合で分割して複数の分圧電圧を生成する
    分圧手段と、 前記複数の分圧電圧及び前記入力電圧が与えられ、該分
    圧電圧の中の前記基準電圧に最も近い分圧電圧から該入
    力電圧まで順次選択して出力する選択手段と、 前記選択手段の出力信号が与えられ、該出力信号中の高
    周波成分を除去することにより急激な変化を緩和して該
    出力信号の電圧変化に緩やかに追随した出力電圧を出力
    する積分手段と、 前記入力電圧に対応する前記出力電圧を保持して、該入
    力電圧の次の電圧変化に対する前記基準電圧として出力
    する保持手段とを、 備えたことを特徴とする電圧制御回路。
  2. 【請求項2】 第1の電圧から第2の電圧へ階段状に変
    化する入力電圧が与えられ、該入力電圧と出力電圧間の
    電圧を所定の割合で分割して複数の分圧電圧を生成する
    分圧手段と、 前記複数の分圧電圧及び前記入力電圧が与えられ、該分
    圧電圧の中の前記基準電圧に最も近い分圧電圧から該入
    力電圧まで順次選択して出力する選択手段と、 前記選択手段の出力信号が与えられ、該出力信号中の高
    周波成分を除去することにより急激な変化を緩和して該
    出力信号の電圧変化に緩やかに追随した出力電圧を出力
    する積分手段と、 備えたことを特徴とする電圧制御回路。
  3. 【請求項3】 周囲温度を検出して温度データを出力す
    る温度検出回路と、 前記温度データが与えられ予め定められた基準に従って
    該温度データに対応する発振周波数制御用の制御データ
    を出力する補正回路と、 前記制御データをそれに対応するアナログの入力電圧に
    変換するディジタル/アナログ変換回路と、 前記入力電圧が与えられ出力電圧を出力する請求項1ま
    たは2の電圧制御回路と、 前記出力電圧によって発振周波数が制御される圧電発振
    回路とを、 備えたことを特徴とする温度補償型圧電発振器。
JP04380797A 1997-02-27 1997-02-27 電圧制御回路及びそれを用いた温度補償型圧電発振器 Expired - Fee Related JP3293756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04380797A JP3293756B2 (ja) 1997-02-27 1997-02-27 電圧制御回路及びそれを用いた温度補償型圧電発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04380797A JP3293756B2 (ja) 1997-02-27 1997-02-27 電圧制御回路及びそれを用いた温度補償型圧電発振器

Publications (2)

Publication Number Publication Date
JPH10242756A true JPH10242756A (ja) 1998-09-11
JP3293756B2 JP3293756B2 (ja) 2002-06-17

Family

ID=12674027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04380797A Expired - Fee Related JP3293756B2 (ja) 1997-02-27 1997-02-27 電圧制御回路及びそれを用いた温度補償型圧電発振器

Country Status (1)

Country Link
JP (1) JP3293756B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152449A (ja) * 2001-11-09 2003-05-23 Murata Mfg Co Ltd デジタル制御温度補償水晶発振器およびそれを用いた電子装置
JP2007003368A (ja) * 2005-06-24 2007-01-11 Yokogawa Electric Corp 電圧印加装置
JP2008503005A (ja) * 2004-06-30 2008-01-31 インテル・コーポレーション ピン上のコンデンサを使用する高速メモリモジュール
JP2008177800A (ja) * 2007-01-18 2008-07-31 Nec Corp 発振器
JP2013141068A (ja) * 2011-12-28 2013-07-18 Kyocera Crystal Device Corp 圧電デバイスおよび周波数調整方法
CN103532561A (zh) * 2013-10-23 2014-01-22 中国北方发动机研究所(天津) 一种提高频压转换线性度的转换电路
CN107017882A (zh) * 2015-12-03 2017-08-04 精工爱普生株式会社 电路装置、振荡器、电子设备和移动体
US10601428B2 (en) 2015-12-03 2020-03-24 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and moving object

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152449A (ja) * 2001-11-09 2003-05-23 Murata Mfg Co Ltd デジタル制御温度補償水晶発振器およびそれを用いた電子装置
JP2008503005A (ja) * 2004-06-30 2008-01-31 インテル・コーポレーション ピン上のコンデンサを使用する高速メモリモジュール
JP2007003368A (ja) * 2005-06-24 2007-01-11 Yokogawa Electric Corp 電圧印加装置
JP4581865B2 (ja) * 2005-06-24 2010-11-17 横河電機株式会社 電圧印加装置
JP2008177800A (ja) * 2007-01-18 2008-07-31 Nec Corp 発振器
JP2013141068A (ja) * 2011-12-28 2013-07-18 Kyocera Crystal Device Corp 圧電デバイスおよび周波数調整方法
CN103532561A (zh) * 2013-10-23 2014-01-22 中国北方发动机研究所(天津) 一种提高频压转换线性度的转换电路
CN103532561B (zh) * 2013-10-23 2016-08-31 中国北方发动机研究所(天津) 一种提高频压转换线性度的转换电路
CN107017882A (zh) * 2015-12-03 2017-08-04 精工爱普生株式会社 电路装置、振荡器、电子设备和移动体
US10594324B2 (en) 2015-12-03 2020-03-17 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and moving object
US10601428B2 (en) 2015-12-03 2020-03-24 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and moving object
CN107017882B (zh) * 2015-12-03 2022-01-04 精工爱普生株式会社 电路装置、振荡器、电子设备和移动体

Also Published As

Publication number Publication date
JP3293756B2 (ja) 2002-06-17

Similar Documents

Publication Publication Date Title
JP5380418B2 (ja) 精密三角波形生成器
US5349309A (en) Second order phase locked loop
JP2953992B2 (ja) Pll回路
JPS60223319A (ja) 50%デユ−テイサイクル出力信号を持つた周波数2倍器
JP2003347936A5 (ja)
KR930702820A (ko) 위상 동기 회로
JP3293756B2 (ja) 電圧制御回路及びそれを用いた温度補償型圧電発振器
US20090051450A1 (en) Clock generation circuit and clock generation control circuit
JPH03206722A (ja) 電圧制御発振器
JP3895028B2 (ja) 周波数シンセサイザ
JP2009130544A (ja) クロック信号発生回路
JP3270708B2 (ja) 電圧制御回路及びこれを用いた温度補償型圧電発振器
JP3960016B2 (ja) デジタル制御温度補償水晶発振器およびそれを用いた電子装置
JP2003023354A (ja) デジタル制御発振器
JP2979934B2 (ja) ディジタル温度補償発振器
US7218176B2 (en) Digital phase-locked loop circuit
JP4256491B2 (ja) 位相制御ループを具える集積回路
JPH04170219A (ja) デューティ補正回路
US20240137029A1 (en) Sampling fractional-n phase-locked loop with feedback spur compensation
JP2001085996A (ja) 高速ロックアップ回路
JP2003110364A (ja) 信号波形生成出力装置
JP2780613B2 (ja) 圧電振動子の周波数調整方法
JPH0191531A (ja) 位相固定ループ回路に関する改良
JPH03273712A (ja) Pll回路
JPS63313918A (ja) 発振装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020312

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080405

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140405

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees