CN110231559A - 基于flash工艺的fpga芯片参数测试方法及设备 - Google Patents
基于flash工艺的fpga芯片参数测试方法及设备 Download PDFInfo
- Publication number
- CN110231559A CN110231559A CN201910414363.2A CN201910414363A CN110231559A CN 110231559 A CN110231559 A CN 110231559A CN 201910414363 A CN201910414363 A CN 201910414363A CN 110231559 A CN110231559 A CN 110231559A
- Authority
- CN
- China
- Prior art keywords
- test
- parameter
- message
- chip
- normative document
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了基于FLASH工艺的FPGA芯片参数测试方法及设备，通过获取源文件；对所述源文件进行转换生成标准文件报文；建立所述标准文件报文与芯片的可操作单元的对应关系；获取测试报文；根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。通过应用本申请的技术方案，实现了对于基于FLASH工艺FPGA芯片的多种静态参数的测试，填补了对此类器件静态参数测试上的空白，实现了静态参数测试覆盖，提高了测试覆盖率，提高了基于FLASH工艺的FPGA测试能力。
Description
技术领域
本发明涉及集成电路测试技术领域，特别是指基于FLASH工艺的FPGA芯片参数测试方法及设备。
背景技术
FPGA(Field-Programmable Gate Array，现场可编程门阵列)，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，应用于生活中的方方面面，目前国内主要使用基于SRAM(Static Random-AccessMemory，静态随机存取存储器)工艺的FPGA和基于FLASH(闪存)工艺的FPGA。而在航天应用中对芯片的可靠性提出了更高的要求，当高能粒子撞击可编程逻辑器件时，撞击的能量会改变器件中的可配置的SRAM单元的配置数据，使系统运行到无法预知的状态，从而引起整个系统失效。这在航天设备中是必须要避免的。以FLASH和反熔丝技术为基础的FPGA与以SRAM为基础的FPGA相比，在抗单粒子事件方面具有很大的优势，可靠性高。但就目前国内情况而言，对于基于SRAM工艺的FPGA的检测方法、资源测试方法研究较多，而对于基于FLASH工艺的FPGA的测试方法研究则处于空白阶段。
发明内容
有鉴于此，本发明的目的在于提出基于FLASH工艺的FPGA芯片参数测试方法及设备，填补了对此类器件静态参数测试上的空白，提高了测试覆盖率，提高了基于FLASH工艺的FPGA测试能力，从而保障航天武器元器件可靠性，实现型号的质量控制。
基于上述目的，一方面，本发明提供了基于FLASH工艺的FPGA芯片参数测试方法，包括：
获取源文件；
对所述源文件进行转换生成标准文件报文；
建立所述标准文件报文与芯片的可操作单元的对应关系；
获取测试报文；
根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。
在一些实施方式中，所述获取源文件，具体包括：
获取所述芯片的型号类型，根据所述型号类型获取所述可操作单元的配置信息；
获取与所述配置信息对应的所述源文件；
对所述源文件进行查错检查。
在一些实施方式中，所述对所述源文件进行转换生成标准文件报文，具体包括：
对所述源文件进行设计描述转换生成标准门阵列报文，同时获得约束报文；
对所述标准门阵列报文进行优化生成所述标准文件报文；
对所述标准文件报文进行查错检查。
在一些实施方式中，所述建立所述标准文件报文与芯片的可操作单元的对应关系，具体包括：
根据所述源文件建立传输通道；
利用所述传输通道将所述标准文件报文以及所述约束报文导入所述可操作单元；
建立所述对应关系，并根据所述约束报文分配时钟单元。
在一些实施方式中，所述获取测试报文之前，还包括：
获取编程操作指令；
对操作窗口进行检测，判断所述对应关系是否正确建立；
若是，则载入预设测试指令，调整核电源电压参数以及端口电源电压参数为初始状态。
在一些实施方式中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含典型端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
在一些实施方式中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最小端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整负载电流，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
在一些实施方式中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最大端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整管脚电平，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
在一些实施方式中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为擦除操作报文时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、调整所述测试指令、调整采样点位以及时间，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
另一方面，本发明还提供了基于FLASH工艺的FPGA芯片参数测试设备，包括：
第一获取模块，获取源文件；
转换模块，对所述源文件进行转换生成标准文件报文；
对应模块，建立所述标准文件报文与芯片的可操作单元的对应关系；
第二获取模块，获取测试报文；
测试模块，根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。
从上面所述可以看出，本发明提供的基于FLASH工艺的FPGA芯片参数测试方法及设备，通过获取源文件；对所述源文件进行转换生成标准文件报文；建立所述标准文件报文与芯片的可操作单元的对应关系；获取测试报文；根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。通过应用本申请的技术方案，实现了对于基于FLASH工艺FPGA芯片的多种静态参数的测试，填补了对此类器件静态参数测试上的空白，实现了静态参数测试覆盖，提高了测试覆盖率，提高了基于FLASH工艺的FPGA测试能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提出的基于FLASH工艺的FPGA芯片参数测试方法的流程示意图；
图2为本发明实施例提出的基于FLASH工艺的FPGA芯片参数测试设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例提供了基于FLASH工艺的FPGA芯片参数测试方法，需要说明的是，本发明实施例中提及的基于FLASH工艺的FPGA芯片是指一种可编程单元是两个三极管组成的flash开关，其中一个只在编程时起传感器作用，另一个控制开关的通断，两个管子共享的浮栅门存储了编程信息的FPGA芯片。其起到相同或相似功能的芯片或同样基于flash工艺的各类FPGA芯片，均在本发明的保护范围之内。
如图1所示，为本发明实施例提出的基于FLASH工艺的FPGA芯片参数测试方法的流程示意图。该方法具体包括以下步骤：
步骤101，获取源文件。
本步骤旨在得到相应的源文件。其中获取源文件的方式有很多种，例如：直接读取相应的源文件、用户直接输入的源文件、通过高级语言文件转换成的源文件等。其不同的获取相应的源文件的方式只要能达到相应的目的，不同的方法均不会影响本发明的保护范围。
进一步的，为了根据不同型号芯片对应不同的源文件，并且在源文件生成过程中对源文件中的语句进行查错。在本申请的可选实施例中，所述获取源文件，具体包括：
获取所述芯片的型号类型，根据所述型号类型获取所述可操作单元的配置信息；
获取与所述配置信息对应的所述源文件；
对所述源文件进行查错检查。
在具体应用场景中，先获取芯片的具体型号，以FPGA芯片A3P250-VQG100M为例，通过该型号类型判断适用的源文件编辑软件，如基于ACTEL公司的FPGA开发软件Libero IDEv9.1，编辑用于该芯片器件的硬件描述语言源文件并对该源文件进行语法检查。
步骤102，对所述源文件进行转换生成标准文件报文。
本步骤旨在将获取到的源文件进行格式转换生成标准文件报文。其转换的方式有多种，如：通过编译程序直接转换为目标格式、通过中间文件进行转换等。其不同的转换生成标准文件报文的方式只要能达到相应的目的，不同的方法均不会影响本发明的保护范围。
进一步的，为了对应FPGA芯片的特性更好的设置报文，为之后报文与芯片之间建立对应关系时减少不必要的错误，同时为了使设计达到更准确的时序要求。在本申请的可选实施例中，所述对所述源文件进行转换生成标准文件报文，具体包括：
对所述源文件进行设计描述转换生成标准门阵列报文，同时获得约束报文；
对所述标准门阵列报文进行优化生成所述标准文件报文；
对所述标准文件报文进行查错检查。
在具体应用场景中，利用逻辑综合工具对源文件进行综合，所述综合是指不同设计描述之间的转换，把高级语言源文件翻译成标准的门阵列，同时获得在综合时的约束生成约束报文，之后对标准门阵列进行优化，输出标准文件报文并对标准文件报文进行相应的查错检查，如：综合报告检查等。
步骤103，建立所述标准文件报文与芯片的可操作单元的对应关系。
本步骤旨在将标准文件报文与芯片内的可操作单元进行映射对应，以使标准文件报文能够对应的控制芯片内相应的模块单元。其中，建立对应关系的方式有很多种，例如：直接建立对应映射的方式、通过对应程序进行命令转换的方式、建立特定的传输通道的方式等。其不同的建立对应关系的方式只要能达到相应的目的，不同的方法均不会影响本发明的保护范围。
进一步的，为了保证对应关系建立的牢固性，以及方便信息的直接传输并保证芯片内各单元的工作的时序一致性，同时在参数发生改变时进行快速反应。在本申请的可选实施例中，所述建立所述标准文件报文与芯片的可操作单元的对应关系，具体包括：
根据所述源文件建立传输通道；
利用所述传输通道将所述标准文件报文以及所述约束报文导入所述可操作单元；
建立所述对应关系，并根据所述约束报文分配时钟单元。
在具体应用场景中，系统根据源文件自动生成布局布线通道，把综合产生的标准文件报文和在综合时的约束输入到物理实现软件工具套件中，并通过物理实现软件工具套件把它映射到A3P250-VQG100M器件的可编程输入输出单元，并按照约束以及互联网络分配各种时钟单元。
步骤104，获取测试报文。
本步骤旨在获得测试时用的程序文件。其获得测试报文的方式有多种，如：测试时导入的测试报文、预先准备好的预设的测试报文、测试时现场编写的测试报文等。其不同的获得测试报文的方式只要能达到相应的目的，不同的方法均不会影响本发明的保护范围。
进一步的，为了在获得报文时能够准确的载入测试报文，并检查测试环境是否正确建立，同时载入初始测试状态。在本申请的可选实施例中，所述获取测试报文之前，还包括：
获取编程操作指令；
对操作窗口进行检测，判断所述对应关系是否正确建立；
若是，则载入预设测试指令，调整核电源电压参数以及端口电源电压参数为初始状态。
在具体应用场景中，获取用户在物理实现软件工具套件上的操作信息，当第一次点击编程操作时，连接编程电缆和电路板，状态窗口检测正常后，可以看到编程文件成功载入，之后使系统上电，运行预设的测试方法，设置核电源电压为1.5V，端口电源电压为3.3V，准备进行参数测试，等待获取测试报文。
步骤105，根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。
本步骤旨在根据测试报文调整参数并得到测试数据。其中调整标准文件报文的方式有很多种，如：自动根据测试报文内容进行调整、先建立测试报文与标准文件报文的关系再进行调整、手动调整等。其不同的获得测试报文的方式只要能达到相应的目的，不同的方法均不会影响本发明的保护范围。
进一步的，为了具体测量输入高电平电压和输入低电平电压等静态参数的数据。在本申请的可选实施例中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含典型端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
进一步的，为了具体测量输出高电平电压和输出低电平电压等静态参数的数据。在本申请的可选实施例中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最小端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整负载电流，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
进一步的，为了具体测量输入高漏电流和输入低漏电流等静态参数的数据。在本申请的可选实施例中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最大端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整管脚电平，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
进一步的，为了具体测量静态电源电流等静态参数的数据。在本申请的可选实施例中，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为擦除操作报文时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、调整所述测试指令、调整采样点位以及时间，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
在具体应用场景中，当测试数据落入预设阈值范围之内时为正常数据，当测试数据超出预设阈值范围时为非正常值，需要对相应参数进行调整或对芯片进行进一步的检查。
通过应用本申请的技术方案，该方案通过获取源文件；对所述源文件进行转换生成标准文件报文；建立所述标准文件报文与芯片的可操作单元的对应关系；获取测试报文；根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。通过应用本申请的技术方案，实现了对于基于FLASH工艺FPGA芯片的多种静态参数的测试，填补了对此类器件静态参数测试上的空白，实现了静态参数测试覆盖，提高了测试覆盖率，提高了基于FLASH工艺的FPGA测试能力。
为了进一步阐述本发明的技术思想，现结合具体的应用场景，对本发明的技术方案进行说明。
本具体应用场景具体包括：配置流程以及测试程序流程。
配置流程：
以FPGA的芯片A3P250-VQG100M为例，使用基于ACTEL公司的FPGA开发软件LiberoIDE v9.1，编辑用于A3P250-VQG100M器件的可编程输入输出资源配置的Verilog(硬件描述语言)源文件并进行语法检查。
使用Synplify(逻辑综合工具)综合把高级语言翻译成标准的门阵列，优化，然后输出标准文件报文(标准的网表文件)并进行综合报告检查。
自动布局布线把综合产生的标准文件报文和在综合时的约束输入到ACTEL公司的工具Designer，并通过Designer把综合产生的标准文件报文和在综合时的约束映射到A3P250-VQG100M器件的可编程输入输出单元，并按照互联网络分配各种时钟单元。
点击工具Designer中的编程操作，连接编程电缆和电路板，状态窗口检测正常后，可以看到编程文件成功载入，之后进入测试程序流程。
测试程序流程：
首先使系统上电，测试方法为miscellaneous_tml.Test Control.Connect，核电源电压为1.5V，IO端口(Input/Output Interface，输入/输出设备接口)电源电压为3.3V，然后对被测器件进行编程操作。
在典型IO端口电源电压下对被测器件进行输入高电平电压(VIH)和输入低电平电压(VIL)的测试：测试周期为1000ns，核电源电压为1.5V，IO端口电源电压为3.3V，输出高电平电压和输出低电平电压均为1.5V，输出高电平电流和输出低电平电流均为0mA，测试向量为用于测试可编程输入输出资源的向量，测试方法为Input Voltage Sensitivity，并行测试，阈值(测试卡限)设为[0.8,2]V。
在最小IO端口电源电压下进行输出高电平电压(VOH)和输出低电平电压(VOL)的测试：测试周期为1000ns，核电源电压为1.5V，IO端口电源电压为3V，输入高电平电压为3V，输入低电平电压为0V，测试向量为用于测试可编程输入输出资源的向量，测试方法为dc_tml.DcTest.OutputDC，通过分别给被测高电平输出管脚施加-12mA和-8mA的负载电流实现输出高电平电压的测试，阈值(测试卡限)设为[2.4,3.6]V，同理通过分别给被测低电平输出管脚施加12mA和8mA的负载电流实现输出低电平电压的测试，阈值(测试卡限)设为[0,2.4]V。
在最大IO端口电源电压下进行输入高漏电流(IIH)和输入低漏电流(IIL)的测试：测试周期为1000ns，核电源电压为1.5V，IO端口电源电压为3.6V，输出高电平电压和输出低电平电压均为1.5V，输出高电平电流和输出低电平电流均为0mA，测试向量为用于测试可编程输入输出资源的向量，测试方法为dc_tml.DcTest.Leakage，通过给被测输入管脚施加3.3V的电平实现输入高漏电流的测试，阈值(测试卡限)设为[-15,15]μA，同理通过给被测输入管脚施加0V的电平实现输入低漏电流的测试，阈值(测试卡限)设为[-15,15]μA。
之后使系统上电，测试方法为miscellaneous_tml.Test Control.Connect，核电源电压为1.5V，IO端口电源电压为3.3V，然后对被测器件进行擦除操作，最后在典型IO端口电源电压下进行静态电源电流(IDD)的测试，测试方法为dc_tml.DcTest.StandbyCurrent，电源管脚选择核电源电压管脚，采样点为100，建立时间为1ms，阈值(测试卡限)设为[0,3]mA。
通过应用本申请的技术方案，该方案通过获取源文件；对所述源文件进行转换生成标准文件报文；建立所述标准文件报文与芯片的可操作单元的对应关系；获取测试报文；根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。通过应用本申请的技术方案，实现了对于基于FLASH工艺FPGA芯片的多种静态参数的测试，填补了对此类器件静态参数测试上的空白，实现了静态参数测试覆盖，提高了测试覆盖率，提高了基于FLASH工艺的FPGA测试能力。
基于同一发明构思，本发明实施例还提供了基于FLASH工艺的FPGA芯片参数测试设备，如图2所示，包括：
第一获取模块201，获取源文件；
转换模块202，对所述源文件进行转换生成标准文件报文；
对应模块203，建立所述标准文件报文与芯片的可操作单元的对应关系；
第二获取模块204，获取测试报文；
测试模块205，根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。
在具体的应用场景中，所述第一获取模块201获取源文件，具体包括：
获取所述芯片的型号类型，根据所述型号类型获取所述可操作单元的配置信息；
获取与所述配置信息对应的所述源文件；
对所述源文件进行查错检查。
在具体的应用场景中，所述转换模块202对所述源文件进行转换生成标准文件报文，具体包括：
对所述源文件进行设计描述转换生成标准门阵列报文，同时获得约束报文；
对所述标准门阵列报文进行优化生成所述标准文件报文；
对所述标准文件报文进行查错检查。
在具体的应用场景中，所述对应模块203建立所述标准文件报文与芯片的可操作单元的对应关系，具体包括：
根据所述源文件建立传输通道；
利用所述传输通道将所述标准文件报文以及所述约束报文导入所述可操作单元；
建立所述对应关系，并根据所述约束报文分配时钟单元。
在具体的应用场景中，所述第二获取模块204获取测试报文之前，还包括：
获取编程操作指令；
对操作窗口进行检测，判断所述对应关系是否正确建立；
若是，则载入预设测试指令，调整核电源电压参数以及端口电源电压参数为初始状态。
在具体的应用场景中，所述测试模块205根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含典型端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
在具体的应用场景中，所述测试模块205根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最小端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整负载电流，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
在具体的应用场景中，所述测试模块205根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最大端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整管脚电平，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
在具体的应用场景中，所述测试模块205根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为擦除操作报文时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、调整所述测试指令、调整采样点位以及时间，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
上述实施例的设备用于实现前述实施例中相应的方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，包括：
获取源文件；
对所述源文件进行转换生成标准文件报文；
建立所述标准文件报文与芯片的可操作单元的对应关系；
获取测试报文；
根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。
2.根据权利要求1所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述获取源文件，具体包括：
获取所述芯片的型号类型，根据所述型号类型获取所述可操作单元的配置信息；
获取与所述配置信息对应的所述源文件；
对所述源文件进行查错检查。
3.根据权利要求1所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述对所述源文件进行转换生成标准文件报文，具体包括：
对所述源文件进行设计描述转换生成标准门阵列报文，同时获得约束报文；
对所述标准门阵列报文进行优化生成所述标准文件报文；
对所述标准文件报文进行查错检查。
4.根据权利要求3所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述建立所述标准文件报文与芯片的可操作单元的对应关系，具体包括：
根据所述源文件建立传输通道；
利用所述传输通道将所述标准文件报文以及所述约束报文导入所述可操作单元；
建立所述对应关系，并根据所述约束报文分配时钟单元。
5.根据权利要求1所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述获取测试报文之前，还包括：
获取编程操作指令；
对操作窗口进行检测，判断所述对应关系是否正确建立；
若是，则载入预设测试指令，调整核电源电压参数以及端口电源电压参数为初始状态。
6.根据权利要求5所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含典型端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
7.根据权利要求5所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最小端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整负载电流，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
8.根据权利要求5所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为编程操作报文且包含最大端口电压操作时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、设置电平电压以及电平电流、调整所述测试指令、调整管脚电平，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
9.根据权利要求5所述的基于FLASH工艺的FPGA芯片参数测试方法，其特征在于，所述根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据，具体包括：
读取所述测试报文；
当所述测试报文为擦除操作报文时，根据所述对应关系设置测试周期参数、调整所述核电源电压以及所述端口电源电压、调整所述测试指令、调整采样点位以及时间，得到所述测试数据；
判断所述测试数据是否落入预设阈值之内。
10.基于FLASH工艺的FPGA芯片参数测试设备，其特征在于，包括：
第一获取模块，获取源文件；
转换模块，对所述源文件进行转换生成标准文件报文；
对应模块，建立所述标准文件报文与芯片的可操作单元的对应关系；
第二获取模块，获取测试报文；
测试模块，根据所述测试报文调整所述标准文件报文，并根据所述对应关系设置所述芯片的参数，得到测试数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910414363.2A CN110231559B (zh) | 2019-05-17 | 2019-05-17 | 基于flash工艺的fpga芯片参数测试方法及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910414363.2A CN110231559B (zh) | 2019-05-17 | 2019-05-17 | 基于flash工艺的fpga芯片参数测试方法及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110231559A true CN110231559A (zh) | 2019-09-13 |
| CN110231559B CN110231559B (zh) | 2023-01-17 |
Family
ID=67861413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910414363.2A Active CN110231559B (zh) | 2019-05-17 | 2019-05-17 | 基于flash工艺的fpga芯片参数测试方法及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110231559B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112216337A (zh) * | 2020-09-11 | 2021-01-12 | 深圳市金泰克半导体有限公司 | 固件参数检测方法、装置及固件设置方法 |
| CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
| CN113609804A (zh) * | 2021-07-27 | 2021-11-05 | 西安芯海微电子科技有限公司 | 用例生成方法及装置、测试方法、可测试性设计方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789512A (zh) * | 2011-05-20 | 2012-11-21 | 中国科学院微电子研究所 | multi-FPGA系统的EDA工具设计方法和装置 |
| CN106291336A (zh) * | 2016-07-15 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 一种 fpga 测试配置码流实时下载方法及系统 |
| CN107290655A (zh) * | 2016-04-12 | 2017-10-24 | 中国运载火箭技术研究院 | 基于ATE测试平台的Flash型FPGA测试方法 |
| US20180252772A1 (en) * | 2017-03-01 | 2018-09-06 | Intel Corporation | Converged test platforms and processes for class and system testing of integrated circuits |
| CN109633419A (zh) * | 2018-11-06 | 2019-04-16 | 珠海欧比特宇航科技股份有限公司 | 一种基于ate的芯片测试方法 |
-
2019
- 2019-05-17 CN CN201910414363.2A patent/CN110231559B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789512A (zh) * | 2011-05-20 | 2012-11-21 | 中国科学院微电子研究所 | multi-FPGA系统的EDA工具设计方法和装置 |
| CN107290655A (zh) * | 2016-04-12 | 2017-10-24 | 中国运载火箭技术研究院 | 基于ATE测试平台的Flash型FPGA测试方法 |
| CN106291336A (zh) * | 2016-07-15 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 一种 fpga 测试配置码流实时下载方法及系统 |
| US20180252772A1 (en) * | 2017-03-01 | 2018-09-06 | Intel Corporation | Converged test platforms and processes for class and system testing of integrated circuits |
| CN109633419A (zh) * | 2018-11-06 | 2019-04-16 | 珠海欧比特宇航科技股份有限公司 | 一种基于ate的芯片测试方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112216337A (zh) * | 2020-09-11 | 2021-01-12 | 深圳市金泰克半导体有限公司 | 固件参数检测方法、装置及固件设置方法 |
| CN112216337B (zh) * | 2020-09-11 | 2024-03-29 | 深圳市金泰克半导体有限公司 | 固件参数检测方法、装置及固件设置方法 |
| CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
| CN113609804A (zh) * | 2021-07-27 | 2021-11-05 | 西安芯海微电子科技有限公司 | 用例生成方法及装置、测试方法、可测试性设计方法 |
| CN113609804B (zh) * | 2021-07-27 | 2023-10-20 | 西安芯海微电子科技有限公司 | 用例生成方法及装置、测试方法、可测试性设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110231559B (zh) | 2023-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110231559A (zh) | 基于flash工艺的fpga芯片参数测试方法及设备 | |
| KR101370728B1 (ko) | 테스트 장치 | |
| CN109814530B (zh) | 一种卫星电源控制器性能自动测试系统 | |
| CN104698314B (zh) | 一种sram型fpga的器件级自动化测试平台及其测试方法 | |
| CN204595599U (zh) | 基于CANoe的汽车电子控制器通用测试平台 | |
| CN105911454A (zh) | 一种模块化数字集成电路辐射效应在线测试系统及测试方法 | |
| CN103439570B (zh) | 一种芯片漏电流测试系统 | |
| CN103837824A (zh) | 数字集成电路自动测试系统 | |
| US8788882B2 (en) | Customizing code modules of software and programmable hardware for a test instrument | |
| CN116719684B (zh) | 一种3d封装的芯片测试系统 | |
| CN105824001B (zh) | 一种数字电能表iec61850符合性测试方法及其系统 | |
| CN110161331B (zh) | 一种用于一二次融合成套设备的检测平台及控制方法 | |
| CN109298317A (zh) | 一种中低频电路的智能化测试装置及其测试方法 | |
| CN107942235A (zh) | 单芯片的测试装置 | |
| Guili et al. | Design of virtual oscilloscope based on GPIB interface and SCPI | |
| Brandl et al. | Advanced testing chain supporting the validation of smart grid systems and technologies | |
| CN107202965A (zh) | 一种测试电源信号完整性的方法和设备 | |
| CN105182270A (zh) | 电能表耐压试验装置及试验方法 | |
| CN111122994B (zh) | 一种模拟断路器人机交互测试装置 | |
| Austin | Creating a mixed-signal simulation capability for concurrent IC design and test program development | |
| CN207232753U (zh) | 一种航空电子设备通风计算机的自动测试系统 | |
| US7451049B2 (en) | Automatic delays for alignment of signals | |
| CN109765500A (zh) | 一种电源模拟设备和电源模拟方法 | |
| Crouch et al. | P1687. 1: Accessing Embedded 1687 Instruments using Alternate Device Interfaces other than JTAG | |
| CN111596202A (zh) | 一种集成电路测试仪 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |