JP3327239B2 - 半導体試験装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体試験装置に
関し、特に、テストプログラム、テストボードの管理工
数を低減できる半導体試験装置に関する。

【０００２】

【従来の技術】従来より、所定のテストプログラムに基
づいて所定のテストパターンデータを被測定半導体素子
に与え、その測定結果を期待値と比較して良否判定を行
う半導体試験装置が知られている。

【０００３】図５は従来の半導体試験装置の概略構成図
である。この半導体試験装置２００は、テストボード２
１０と、テストヘッド２２０及びテスタ２３０から構成
される半導体試験装置本体とを備える。テストボード２
１０は、被測定半導体素子を着脱自在に装着するソケッ
ト２１１を備え、テストボード２１０をテストヘッド２
２０に装着すると、被測定半導体素子と半導体試験装置
本体２２０、２３０とが電気的に接続できるようになっ
ている。

【０００４】テストヘッド２２０は、ピンカード２２１
を備え、このピンカード２２１を介して被測定半導体素
子をテスタ２３０と接続するようになっている。テスタ
２３０は図示しない中央処理装置を備える。また、テス
タ２３０にはテストプログラムを格納しているディスク
装置２３１が接続されている。

【０００５】中央処理装置は、ディスク装置２３１に格
納されているテストプラグラムの中から、図示しないキ
ーボードなどから入力されたプログラムの識別コードに
応じたテストプログラムを読みだし、読み出したテスト
プログラムを実行することにより、被測定半導体素子の
良否を判定する。

【０００６】被測定半導体素子が種類によって、入出力
端子、電源端子、接地端子の位置が異なり、負荷条件が
異なっているため、各被測定半導体素子の種類ごとにそ
れぞれ固有のテストボード２１０を用意し、被測定半導
体素子を装着したテストボード２１０を測定装置本体２
２０、２３０に装着するようになっている。また、被測
定半導体素子の種類ごとにテストプログラムも異なって
いる。

【０００７】そのため、このようなテストボード、テス
トプログラムのそれぞれを個別に管理しなければならな
い。

【０００８】

【発明が解決しようとする課題】しかしながら、近年、
ＩＣの多品種少量生産化によりテストプログラム、テス
トボードの管理工数が増大しており、工数を低減するこ
とが要求されている。また、間違ったプログラムを実行
すると、被測定半導体素子の電気的特性にダメージを与
えるおそれがある。

【０００９】この要請に応えるために、ボードにＩＤ番
号を付加し、プログラムのキャリブレーション時にチェ
ックして、異なったボードをチェックできるシステムが
存在するが、この方法では、プログラムのバージョン管
理には適応できない。また、プログラムとボードの対応
づけの管理は必要である。

【００１０】本発明は上記事情にかんがみてなされたも
のであり、管理工数を削減でき、しかも、間違ったプロ
グラムを実行することを防止できる半導体試験装置の提
供を目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体試験装置は、被測定半導体素子を着
脱自在に装着できるテストボードと、前記テストボード
を装着できると共に、前記被測定半導体素子に所定のテ
ストプログラムに基づいて前記被測定半導体素子の良否
判定を行う半導体試験装置本体とを備える半導体試験装
置において、前記テストボードが、書き換え可能な不揮
発性メモリからなる、前記テストプログラムの全部又は
一部を格納するボード記憶装置を搭載し、前記半導体試
験装置本体が、前記不揮発性メモリを検出し前記ボード
記憶装置に格納されている前記テストプログラムの全部
又は一部を読み出し実行する制御手段と、前記テストプ
ログラムを格納する記憶手段と、この記憶手段の前記テ
ストプログラムを選択する選択手段と、を有し、前記不
揮発性メモリが検出されない場合は、前記記憶手段に格
納された前記テストプログラムを選択して、前記被測定
半導体素子の良否判定を行うことを特徴とする。

【００１２】このような構成の発明によれば、テストボ
ードにテストプログラムを格納しているボード記憶装置
を搭載しているので、被測定半導体素子に対応したテス
トプログラムがテストボード自体に付随するため、プロ
グラムの管理が不要になり、プログラム管理工数を削減
することができると共に、間違ったプログラムを実行し
てしまうのを確実に防止することができる。

【００１３】

【００１４】また、ボード記憶装置に格納したテストプ
ログラムが消えないので、テストボード自体にテストプ
ログラムを付随させた状態で保管することができるた
め、管理が容易であると共に、必要なときは書き換える
ことができるため、プログラムのバージョン変更にも対
応できる。

【００１５】

【００１６】また、本発明の半導体試験装置は、被測定
半導体素子を着脱自在に装着できるテストボードと、前
記テストボードを装着できると共に、前記被測定半導体
素子に所定のテストプログラムに基づいて前記被測定半
導体素子の良否判定を行う半導体試験装置本体とを備え
る半導体試験装置において、前記テストボードが、書き
換え可能な不揮発性メモリからなる、前記テストプログ
ラム名及び規格表を格納するボード記憶装置を備え、前
記半導体試験装置本体が、前記ボード記憶装置に格納さ
れている前記テストプログラム名に基づいて前記テスト
プログラムを格納する記憶装置から前記テストプログラ
ムを読み込み、さらに前記規格表を読み込み、読み込ん
だ前記規格表に基づいて前記被測定半導体素子の良否判
定を行うことを特徴とする。

【００１７】このような構成の発明によれば、プログラ
ムの管理が不要になり、プログラム管理工数を削減する
ことができると共に、間違ったプログラムを実行してし
まうのを確実に防止することができる。また、ボード記
憶装置のメモリ容量が少なくて済む。さらに、プログラ
ムのバージョン変更時には容易にプログラム名を変更す
ることができる。

【００１８】また、本発明の半導体試験装置は、前記ボ
ード記憶装置が、さらに規格表名を格納し、前記半導体
試験装置本体が、前記ボード記憶装置に格納されている
前記規格表名に基づいて前記規格表を格納する記憶装置
から前記規格表を読み込み、読み込んだ前記規格表に基
づいて前記被測定半導体素子の良否判定を行うことを特
徴とする。

【００１９】このような構成の発明によれば、高精度の
アナログ試験等で、テストボードごとに規格を変更する
ような場合に、管理工数の低減が可能である。

【００２０】

【００２１】

【発明の実施の形態】以下、本発明の半導体試験装置の
実施形態について図面を参照しつつ説明する。 ［第１実施形態］図１は、本発明の半導体試験装置の第
１実施形態を示す概略構成図である。この半導体試験装
置１００は、テストボード１１０と、テストヘッド１２
０及びテスタ１３０から構成される半導体試験装置本体
１４０とを備える。

【００２２】テストボード１１０は、テストヘッド１２
０に着脱自在に装着できるようになっていて、被測定半
導体素子１０を着脱自在に装着するソケット１１１とボ
ード記憶装置１１２とを備える。テストボード１１０は
被測定半導体素子１０の種類ごとに用意される。

【００２３】テストボード１１０に搭載されているボー
ド記憶装置１１２は、例えばフラッシュＥＥＰＲＯＭ等
の書き換え可能な不揮発性メモリやＲＯＭで構成され
る。このボード記憶装置にはテストボード１１０に装着
される被測定半導体素子１０のテストに用いられるテス
トプログラムの全部又は一部が格納されている。

【００２４】テストヘッド１２０は、テスタ１３０に交
換可能になっていて、ピンカード１２１を備える。ピン
カード１２１によってテストボード１１０とテストベッ
ド１２０が接続され、ピンカード１２１はテスタ１３０
とケーブルで接続される。被測定半導体装置１０とテス
タ１３０間はバス１２２で接続され、ボード記憶装置１
１０とテスタ１３０間は専用のバス１２３で接続され
る。したがって、ソケット１１１に被測定半導体素子１
０を装着したテストボード１１０をテストヘッド１２０
に装着すると、被測定半導体素子１０とボード記憶装置
１１２とが半導体試験装置本体１４０と電気的に接続で
きるようになっている。

【００２５】ピンカード１２１は、ピンエレクトロニク
スカードと呼ばれるプリント実装ボードであり、例え
ば、テストパターンの信号を被測定半導体素子１０の動
作に必要な電圧レベルに増幅するドライバ、テストパタ
ーンが与えられた被測定半導体装置１０が出力したパタ
ーンと期待値パターンとを比較するコンパレータ、及び
スイッチとして機能するリレー等を内蔵している。

【００２６】テスタ１３０は図示しない中央処理装置を
備え、この中央処理装置によって半導体測定装置１００
全体を制御するようになっている。また、テスタ１３０
には、各種のプログラムやデータが格納されているディ
スク装置１３１が接続されている。

【００２７】中央処理装置は、ボード記憶装置１１２か
らテストプログラムを読み出し、テストプログラムを実
行する。テストプログラムの実行により、被測定半導体
装置１０に所定のテストパターンデータが与えられ、そ
の測定結果と期待値とをピンカード１２１のコンパレー
タで比較し、被測定半導体素子１０の良否判定を行う。

【００２８】上述した構成の半導体試験装置の動作につ
いて図２のフローチャートを参照して説明する。この実
施形態では、ボード記憶装置１１２は、不揮発性メモリ
で構成されている。

【００２９】まず、ステップ２１で、被測定半導体素子
１０を装着しているテストボード１１０をテストヘッド
１２０に装着すると、中央処理装置は、自動的にバス１
２２をチェックし、不揮発性メモリ１１２の接続を検出
する。不揮発性メモリ１１２を検出しないときは、入力
装置からの入力を待ち、従来通りキーボード等でテスト
プログラムの識別コードなどを入力し、ディスク装置１
３１に格納されているテストプログラムからテストプロ
グラムを選択して読み込んでテストを行う。

【００３０】不揮発性メモリ１１２を検出したときは、
ステップ２２で、テストボード１１０上の不揮発メモリ
１１２に記録されているテストプログラムをテスタ１３
０に読み込む。これでテストを実行する準備が完了し、
後はテストプログラムを実行して試験を行う。

【００３１】このように、テストプログラムをテストボ
ード１１０上の不揮発性メモリ１１２に記録し、テスタ
１３０に読み込ませているので、テストプログラムはテ
ストボード１１０に付随し、テストプログラムとテスト
ボード１１０とは必ず対応するため、テストプログラム
の管理の必要がなくなり、プログラム管理工数の削減と
間違ったプログラムを実行してしまうのを防ぐことがで
きる。

【００３２】なお、この例ではテストボード１１０の装
着をバス１２３に不揮発メモリ１１２が接続されたこと
で検出して、自動的にテストプログラムを読み込んでい
るが、テストプログラムを自動で読み込ませずに、テス
タ１３０上の操作でテストプログラムを読み込ませても
よい。

【００３３】［第２実施形態］第２実施形態では、基本
的な構成は図１と同様であるが、ボード記憶装置１１２
には、テストプログラムではなく、テストボード１１０
に装着する被測定半導体装置１０の種類に応じたテスト
プログラム名（コード名）と規格表が格納されている。
また、テスタ１３０のディスク１３１には、このテスト
プログラム名に対応するテストプログラムが格納されて
いる。

【００３４】第２実施形態の半導体試験装置の動作につ
いて、図３のフローチャートを参照して説明する。ま
ず、ステップ３１で、被測定半導体素子１０を装着して
いるテストボード１１０をテストヘッド１２０に装着す
ると、中央処理装置は、バス１２２をチェックし、不揮
発メモリ１１２の接続を検出する。不揮発性メモリ１１
２を検出しないときは、入力装置からの入力を待ち、従
来通りキーボード等でテストプログラムの識別コードな
どを入力し、ディスク装置１３１に格納されているテス
トプログラムからテストプログラムを選択して読み込ん
でテストを行う。

【００３５】不揮発性メモリ１１２を検出したときは、
ステップ３２で、テストボード１１０上の不揮発メモリ
１１２に記録されているテストプログラム名を読み出
す。

【００３６】次に、ステップ３３で、テスタ１３０に接
続されたディスク装置１３１よりプログラム名に該当す
るテストプログラムを読み込む。

【００３７】最後に、ステップ３４で、テストボード１
１０上の不揮発メモリ１１２より記録されている規格表
を読み込み、テストプログラムにセットする。これでテ
ストを実行する準備が完了し、後はテストプログラムを
実行して試験を行う。

【００３８】この第２実施形態の半導体試験装置によれ
ば、テストボード１１０上にテストプログラム名を格納
したボード記憶装置１１２を設け、このボード記憶装置
１１２のテストプログラム名に応じたテストプログラム
を実行するようにしたので、被測定半導体装置１０とテ
ストプログラムが必ず対応することになり、プログラム
の管理が不要になり、テスト管理工数を削減することが
できる。また、第１実施形態と比較してテストボード１
１０上のボード記憶装置１１２のメモリ容量を減らすこ
とができる。さらに、規格表を読み込むので、高精度の
アナログ試験等で、テストボードごとに規格を変更する
ような場合に、管理工数の低減が可能である。

【００３９】［第３実施形態］第３実施形態の半導体試
験装置は、基本的な構成は第２実施形態と同様である。
異なるのは、第２実施形態では規格表をボード記憶装置
１１２に格納していたが、第３実施形態のボード記憶装
置１１２では規格表のコードが格納されており、テスタ
１３０に接続されているディスク１３１には規格表のコ
ードに対応する規格表が格納されている。

【００４０】第３実施形態の半導体試験装置の動作につ
いて、図４のフローチャートを参照して説明する。ま
ず、ステップ４１で、バス１２３をチェックし、不揮発
メモリ１１２の接続を検出する。不揮発性メモリ１１２
を検出しないときは、入力装置からの入力を待ち、従来
通りキーボード等でテストプログラムの識別コードなど
を入力し、ディスク装置１３１に格納されているテスト
プログラムからテストプログラムを選択して読み込んで
テストを行う。

【００４１】不揮発性メモリ１１２を検出したときは、
ステップ４２で、テストボード１１０上の不揮発メモリ
１１２より記録されているテストプログラム名を読み取
る。

【００４２】次に、ステップ４３で、テスタ１３０に接
続されたディスク装置１３１よりプログラム名に該当す
るプログラムを読み込む。

【００４３】次に、ステップ４４で、テストボード１１
０上の不揮発メモリ１１２より記録されている規格表の
コードを読み込み、ステップ４５で、規格表のコードに
対応する規格表をディスクより読み出し、プログラムに
セットする。これでテストを実行する準備が完了し、後
はテストプログラムを実行して試験を行う。

【００４４】この第３実施形態の半導体試験装置によれ
ば、第２実施形態と比較してテストボード１１０上のメ
モリ容量をさらに減らすことができる。

【００４５】

【発明の効果】以上説明したように、本発明の半導体試
験装置によれば、テストボード上にテストプログラムを
格納したボード記憶装置を搭載し、このボード記憶装置
からテストプログラムを読み込むようにしたので、被測
定半導体装置とテストプログラムが必ず対応することに
なり、プログラムの管理が不要になり、テスト管理工数
を削減することができる。

【００４６】また、本発明の半導体試験装置によれば、
テストボード上にテストプログラム名を格納したボード
記憶装置を搭載し、このボード記憶装置のテストプログ
ラム名に応じたテストプログラムを実行するようにした
ので、被測定半導体装置とテストプログラムが必ず対応
することになり、プログラムの管理が不要になり、テス
ト管理工数を削減することができる。

【図面の簡単な説明】

【図１】本発明の半導体試験装置の概略構成図である。

【図２】本発明の半導体試験装置の第１実施形態の動作
を示すフローチャートである。

【図３】本発明の半導体試験装置の第２実施形態の動作
を示すフローチャートである。

【図４】本発明の半導体試験装置の第３実施形態の動作
を示すフローチャートである。

【図５】従来の半導体試験装置の概略構成図である。

【符号の説明】

１０ 被測定半導体装置 １１０ テストボード １１１ ソケット １１２ ボード記憶装置 １２０ テストヘッド １２１ ピンカード １３０ テスタ １３１ ディスク装置

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−228343（ＪＰ，Ａ) 特開 平４−169874（ＪＰ，Ａ) 特開 平６−342600（ＪＰ，Ａ) 特開 平６−151531（ＪＰ，Ａ) 特開 平７−243875（ＪＰ，Ａ) 特開 平４−88650（ＪＰ，Ａ) 特開 平６−18611（ＪＰ，Ａ) 特開 平５−134003（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 - 31/3193 G01R 31/26

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 被測定半導体素子を着脱自在に装着でき
   るテストボードと、前記テストボードを装着できると共
   に、前記被測定半導体素子に所定のテストプログラムに
   基づいて前記被測定半導体素子の良否判定を行う半導体
   試験装置本体とを備える半導体試験装置において、 前記テストボードが、書き換え可能な不揮発性メモリか
   らなる、前記テストプログラムの全部又は一部を格納す
   るボード記憶装置を搭載し、前記半導体試験装置本体
   が、前記不揮発性メモリを検出し前記ボード記憶装置に
   格納されている前記テストプログラムの全部又は一部を
   読み出し実行する制御手段と、前記テストプログラムを
   格納する記憶手段と、この記憶手段の前記テストプログ
   ラムを選択する選択手段と、を有し、前記不揮発性メモ
   リが検出されない場合は、前記記憶手段に格納された前
   記テストプログラムを選択して、前記被測定半導体素子
   の良否判定を行うことを特徴とする半導体試験装置。