KR20010100939A

KR20010100939A - 메모리 시험방법 및 메모리 시험장치

Info

Publication number: KR20010100939A
Application number: KR1020010023395A
Authority: KR
Inventors: 오시마히로미; 오키노노보루; 가와타야스히로
Original assignee: 오우라 히로시; 가부시키가이샤 아드반테스트
Priority date: 2000-05-02
Filing date: 2001-04-30
Publication date: 2001-11-14
Also published as: DE10121298A1; JP2001319493A; US6877118B2; TWI222076B; KR100432791B1; US20010052093A1; JP4601119B2

Abstract

플래시 메모리를 단시간에 시험하는 시험방법 및 시험장치를 제공한다.

블록 기능을 구비한 플래시 메모리를 시험하는 경우에, 각 블록을 구성하는 모든 메모리 셀에 소정의 논리값을 기록하고, 이들 메모리 셀로부터 기억내용을 판독하여 기대값과 비교하고 불일치를 검출하였을 때에는 그 메모리셀을 불량메모리 셀로 판정하는 메모리 시험방법 및 장치에 있어서 각 블록마다 불량메모리 셀의 수가 소정수에 도달하면 그 블록을 배드블록으로 판정하고, 그 블록의 시험을 중지함과 동시에, 동일 어드레스 라인상의 불량메모리 셀의 수가 소정수에 도달하면 그 어드레스 라인을 배드 어드레스 라인으로 판정하고, 그 후는 이 배드 어드레스 라인상의 메모리 셀에 관해서는 실질적으로 시험을 행하지 않는다.

Description

메모리 시험방법 및 메모리 시험장치{MEMORY TESTING METHOD AND MEMORY TESTING APPARATUS}

발명의 배경

1.발명의 분야

본 발명은, 전체비트 혹은 블록 단위로 전기적으로 일괄소거와 재기록이 가능한 예를 들면 플래시 메모리(flash memory)라 불리우는 블록 기능을 구비한 메모리를 시험하는 메모리 시험방법 및 메모리 시험장치에 관한다.

2.관련기술의 설명

재기록가능한 판독전용 메모리인 PROM(programmable read only memory)중에서, 전체비트의 기억내용, 혹은 블록 단위로 기억내용을 전기적으로 소거하고, 재기록함으로서 기억내용을 재기록할 수 있는 메모리를, 이 기술분야에서는 플래시 메모리라 부르고 있다. 이 플래시 메모리는 도 4에 도시하는 바와 같이, 그 내부가 복수개의 블록(이예에서는 No.1 내지 No.1024의 1024개의 블록)으로 나누어져 있고, 각 블록은 N 페이지(N은 2 이상의 정수)로 이루어지고, 각 페이지가 M비트(M는 2이상의 정수)로 구성되어 있다. 그리고, 전체비트의 기억내용은 물론, 블록단위로 기억내용을 전기적으로 소거할 수 있고, 이 기억내용을 소거한 블록 또는 전체블록을 재기록함으로써 기억내용을 재기록할 수 있는 블록기능을 갖고 있다. 일반적으로, 각 블록은 16페이지(N=16)로 이루어지고, 또한 각 페이지가 512비트(M=512) 내지 2048비트(M=2048)로 구성되어 있는 경우가 많다.

종래, 이 플래시 메모리는 일반적인 메모리(예를 들면 반도체 집적회로(IC)로 구성된 메모리)를 시험, 측정하는 메모리 시험장치에 의하여 시험, 측정되고 있다. 도 5에 종래부터 사용되고 있는 일반적인 메모리 시험장치의 개략의 구성을 블록도로 도시한다.

예시의 메모리 시험장치는, 주제어기(100)와, 이 기술분야에서메인프레임(main frame)이라 불리우고 있는 시험장치 본체(이하, 메인프레임이라 함)(200)와, 이 메인프레임(200)과는 별체로 구성되어 있는 테스트헤드(300)에 의하여 구성되어 있다. 메인프레임(200)은, 이 예에서는 타이밍 발생기(TG)와 패턴밸생기(PG)와 파형포매터(FC)와 드라이버(DR)와, 전압비교기(VCP)와, 논리비교기(LOC)와 불량해석메모리(AFM)를 구비한다.

메인프레임(200)과는 별체로 구성된 테스트헤드(300)는 통상, 그 상부에 소정 개수의 디바이스 소켓(도시하지 않음)이 장착되어 있다. 또, 테스트헤드(300)의 내부에는 통상, 이 기술분야에서 핀카드라 불리우고 있는 프린트기판이 수납되어 있고, 일반적으로 메인프레임(200)의 드라이버(DR) 및 전압비교기(VCP)를 포함하는 회로는 이 핀카드에 형성되어 있다.

일반적으로, 테스트헤드(300)는 이 기술분야에서 핸들러로 불리우고 있는 반도체 디바이스 반송 및 처리장치의 테스트 부에 장치되고, 테스트헤드(300)와 메인프레임(200)과는 케이블, 광파이버 등의 신호전송수단에 의하여 전기적으로 접속된다.

시험하여야할 메모리(피시험 메모리) MUT는 테스트헤드(300)의 디바이스 소켓에 장착되고, 이 소켓을 통하여, 메인프레임(200)로부터 피시험메모리(MUT)에 테스트패턴 신호가 기록되고, 또, 피시험메모리(MUT)로부터 판독된 응답신호가 메인프레임(200)에 공급되고, 피시험메모리(MUT)의 시험, 측정이 행해진다.

더욱이, 도 5에 있어서는 드라이버(DR)만을 복수개(이예에서는 4개) 도시하지만, 실제로는 드라이버(DR)는 소정개수(예를 들면 피시험메모리 MUT의 입출력핀의 수와 같은 수)만 설치되어 있다 (피시험메모리(MUT)의 입출력 핀의 수가 예를 들면 512개이면, 드라이버(DR)도 512개 설치된다). 또, 도면을 간단화하기 위하여 도 5에서는 드라이버(DR)을 제외한 메인프레임(200)내의 소자(타이밍 발생기(TG), 패턴발생기(PG), 파형포매터(FC), 전압비교기(VCP), 논리비교기(LOC))를 하나의 블록으로 도시하고 있지만, 실제로는 타이밍 발생기(TG) 및 불량해석 메모리(AFM)을 제외한, 메인프레임(200)내의 나머지 소자도 드라이버(DR)와 같은 개수(예를 들면 512개) 설치되어 있다. 물론, 이와 같은 구성에 한정되는 것은 아니다.

주제어기(100)는 예를 들면 워크스테이션(work station) 정도의 규모를 갖는 컴퓨터 시스템에 의하여 구성되어 있고, 유저(프로그래머)가 작성한 테스트 프로그램(101)이 미리 격납되어서, 이 테스트 프로그램(101)에 따라서 메모리 시험장치 전체의 제어를 행한다. 주제어기(100)는 테스터 버스(201)를 통하여 메인프레임(200)내의 타이밍 발생기(TG), 패턴발생기(PG)등과 접속되어 있고, 테스트 프로그램(101)에 기술된 테스트 조건을 메인프레임(200)에 설치한 패턴발생기(PG)와 타이밍 발생기(TG)에 전송하여 이들을 초기 설정한다. 주제어기(100)는 이 초기 설정 조건에 따라 패턴발생기(PG)와 타이밍발생기(TG)를 각각 제어해서, 피시험메모리(MUT)를 테스트한다.

패턴발생기(PG)는, 주제어기(100)로부터 제어명령이 부여되면, 이 격납된 초기 설정 조건(예를 들면 패턴발생순서)에 따라 피시험메모리(MUT)에 인가하여야 할 테스트 패턴데이터를 출력한다.

타이밍 발생기(TG)는, 주제어기(100)로부터 제어명령이 부여되면, 이 격납되어 있는 초기설정조건(예를 들면 테스트 주기마다 출력하는 각종 타이밍 데이터)에 따라, 각 테스트 주기마다 각종의 타이밍클록(타이밍 펄스)을 발생한다.

파형포매터(FC)는 패턴발생기(PG)가 출력하는 테스트 패턴 데이터와 타이밍 발생기(TG)가 출력하는 타이밍 펄스에 의거하여, 신호파형의 상승 타이밍 및 하강 타이밍을 규정하고, H논리(논리「1」) 및 L논리(논리「0」)로 변화하는 실파형을 갖는 테스트 패턴신호를 생성한다.

각 드라이버(DR)는 파형 포매터(FC)가 출력하는 테스트 패턴신호의 진폭을 소망의 진폭(H 논리, 즉 논리「1」의 전압 또는 L논리, 즉, 논리 「0」의 전압)으로 구성하여 테스트 헤드(300)의 디바이스 소켓에 인가해서, 피시험 메모리(MUT)를 구동한다.

전압비교기(VCP)는 피시험 메모리(MUT)가 출력하는 응답신호의 논리값이 정규 전압값을 갖는가 여부를 판정한다. 즉, H논리의 응답신호의 경우에는 H논리의 전압이 규정된 전압값 이상의 값을 나타내는가 여부를 판정하고, L논리의 응답신호의 경우에는 L논리의 전압이 규정된 전압값 이하의 값을 나타내는가 여부를 판정한다.

전압비교기 VCP의 판정결과가 양(패스)이면, 그 출력신호는 논리비교기(LOC)에 입력되고, 이 논리 비교기(LOC)에 있어서 패턴발생기(PG)로부터 주어지는 기대값 패턴 데이터(신호) EXP와 비교되고, 피시험메모리(MUT)가 정상의 응답신호를 출력하였는가 여부가 판정된다. 논리비교기(LOC)의 비교결과는 불량해석 메모리(AFM)에 기억된다.

논리비교기(LOC)는 입력된 응답신호와 기대값 패턴 데이터(EXP)가 불일치이면, 그 응답신호가 판독된 피시험메모리(MUT)의 어드레스의 메모리 셀이 불량이라고 판정하고, 그 사실을 나타내는 페일러(failure)신호를 발생한다. 통상, 이 페일러 신호가 발생되면, 불량해석 메모리(AFM)의 데이터 입력단자에 항상 인가되고 있는 논리「1」신호가 기록가능하게 되고, 패턴발생기(PG)로부터 공급되는 어드레스 신호(ADR)에 의하여 지정되는 불량해석 메모리(AFM)의 메모리 셀에 논리「1」 데이터가 페일데이터로서 기록된다. 일반적으로 페일러 데이터(논리값「1」)는 피시험메모리(MUT)의 불량 메모리 셀의 어드레스와 같은 불량 해석 메모리(AFM)의 어드레스에 기억된다.

이에 대하여, 피시험메모리의 응답신호와 기대값 패턴 데이터(EXP)가 일치하면, 논리비교기(LOC)는, 그 응답신호가 판독된 피시험메모리(MUT)의 어드레스의 메모리셀은 정상이라고 판정하고 이 사실을 나타내는 패스(pass)신호를 발생한다. 이 패스신호는, 통상 불량해석 메모리(AFM)에 격납되지 않는다.

시험 종료후, 불량해석 메모리(AFM)에 격납된 페일러 데이터를 참조하여 피시험메모리(MUT)의 불량해석을 행한다. 예를 들면, 불량구제를 위하여 이용하는 경우에는 판독된 페일러 데이터에 의하여 페일러 맵을 작성하고 피시험메모리(MUT)의 불량메모리 셀의 구제가 가능한가 여부가 판정된다.

잘 알려져 있는 바와 같이, 불량해석메모리(AFM)는 피시험메모리(MUT)의 전체비트의 양부판정결과가 격납될 수 있도록 피시험메모리(MUT)와 동등 또는 그 이상의 기억용량을 갖는 메모리에 의하여 구성되어 있다.

따라서, 종래에는, 플래시 메모리를 시험한 경우에도 전체비트의 양부 판정결과를 나타내는 데이터가 불량해석메모리(AFM)에 격납된다. 이 격납된 데이터는 시험종료후, 불량해석메모리(AFM)에 공급되는 어드레스 신호(ADR)에 의하여 플래시 메모리의 각 블록을 식별하고, 각 블록마다 불량메모리 셀의 수를 계수하여, 예를 들면 구제가 가능한가 여부의 불량구제해석등을 행하는 경우에 이용된다.

도 6은 일반적인 플래시 메모리를 구성하는 반도체 칩의 불량구제구조의 일예를 설명하기 위한 개략도이다. 반도체칩(CHP)내에는 플래시 메모리를 형성하기 위한 제1 및 제2의 두개의 메모리 형성부(A1,A2)와 예비로 칼럼방향(도면위에서 상하방향, 로 어드레스 방향과 같은 방향)의 메모리 셀 열을 형성하기 위한 제1 및 제2의 두개의 스페어칼럼 셀 열 형성부(B1,B2)와 예비로 블록을 형성하기 위한 제1 및 제2의 두개의 스페어 블록 형성부(C1,C2)가 설치되어 있다. 여기서 「셀열」과 「메모리 셀 열」은 같은 의미로 사용되고 있고, 로 방향으로 또는 칼럼방향으로 일렬로 배열된 일련의 메모리 셀 열을 의미한다.

도시의 예에서는 제1의 메모리 형성부(A1)에는 플래시 메모리의 블록 No.1로부터 No.512까지가 형성되고, 제2의 메모리 형성부(A2)에는 플래시 메모리의 블록 No.513로부터 No.1024까지가 형성되어 있다. 더욱이, 도 6에 있어서는 두개의 메모리 형성부(A1,A2)를 설치한 경우를 도시하였지만, 이것은 단순한 일예이고, 메모리 형성부의 수는 임의로 선택된다. 메모리 형성부의 수의 증감에 대응하여 스페어 칼럼 셀 열 형성부 및 스페어 블록 형성부의 수도 증감한다.

또, 제1의 스페어 칼럼 셀 열 형성부(B1)에는 제1의 메모리 형성부(A1)의 칼럼 어드레스 라인 상의 불량메모리 셀을 구제하기 위한 소정 개수의 스페어 칼럼 셀 열(SC)가 형성되어 있다. 이 예에서는 네개의 스페어 칼럼 셀 열(SC)을 형성한 경우를 도시한다. 제2의 스페어 칼럼 셀 열 형성부(B2)에는 제2의 메모리 형성부 (A2)의 칼럼 어드레스 라인 위의 불량 메모리 셀을 구제하기 위한 소정 개수의 스페어 칼럼 셀 열(SC)이 형성되어 있다. 이들 스페이 칼럼 셀 열(SC)은, 대응하는 제1 및 제2의 메모리 형성부(A1,A2)에 형성된 특정의 칼럼 어드레스 라인위의 메모리 셀에 결함이 검출된 경우에, 그 결함 메모리 셀을 포함하는 칼럼 어드레스 라인의 셀열과 치환하기 위하여 설치되어 있다. 이 치환에 의하여 결함 셀을 포함하는 칼럼 어드레스 라인의 셀 열이 구제되기 때문에, 결함이 있는 플래시 메모리를 양품화할 수가 있다.

제1 및 제2의 스페어 블록 형성부(C1,C2)에는 각각 복수의 (이예에서는 네개) 스페어블록(SB)이 형성되어 있다. 이들 복수의 스페어 블록(SB)은 대응하는 제1 및 제2의 메모리 형성부(A1,A2)내에 불량블록이 검출되었을 경우에, 이 불량블록과 치환하기 위하여 설치되어 있다. 이 치환에 의하여 불량 블록이 구제되기 때문에, 결함이 있는 플래시메모리를 양품화할 수가 있다.

플래시 메모리의 시험은 블록 단위로 행해진다. 예를 들면 첫번째의 블록인 블록 No.1을 로 어드레스에 의하여 액세스하고, 이 액세스한 블록 No.1의 메모리셀을 칼럼 어드레스 방향(도면상에서 좌우방향)에 어드레스(1)로부터 최종 어드레스까지 순차로 액세스하여 각 메모리 셀에 소정의 논리값(테스트 패턴신호)를 기록하고, 그후 이것을 판독하여 기대값과 비교한다. 예를 들면 NAND형의 플래시 메모리의 경우에는, 각 메모리셀에 논리값「0」을 기록하고, 그후 이 논리값「0」을 판독하여 기대값(논리값「0」)과 비교하고, 논리값「0」이 정상으로 기록되어 있는가 여부를 결정함으로써 불량메모리 셀의 검출을 행하고 있다. NAND형 플래시 메모리는 아무것도 기록하지 않는 무기록상태에 있어서는 논리값「1」을 출력하는 성질을 구비하고 있다. 따라서, 각 메모리 셀에 논리값「0」을 기록하여 시험을 행하는 것이다. 각 메모리 셀에의 논리값의 기록과 판독은 예를 들면 6비트씩 동시에 행해진다.

상술한 바와 같이, 종래의 메모리 시험장치는 피시험 메모리 MUT과 동등 또는 그 이상의 기억용량을 갖고, 또한 같은 어드레스구조를 갖는 불량해석 메모리(AFM)을 사용하고 이 불량 해석 메모리(AFM)에 피시험 메모리(MUT)의 각 블록마다의 불량메모리 셀의 어드레스를 기억시켜, 시험종료후에, 불량해석메모리(AFM)에 어드레스신호(ADR)을 공급하여 플래시 메모리의 각 블록을 식별하고, 각 블록마다 불량메모리 셀의 수를 계수하여 스페어 칼럼 셀 열(SC) 및 스페어 블록(SB)의 개수의 범위내에서 불량메모리 셀의 구제가 가능한가 여부를 판정하기 때문에, 불량 구제해석에 상당한 시간이 소요된다라는 결점이 있다.

더욱더, 플래시 메모리는 불휘발성 메모리이기 때문에 그 특성상, 당초에는 기록 및 판독이 불능했던 메모리 셀에서도 기록과 판독을 반복하는 사이에 정상적인 메모리 셀로 변이하는 경우가 있다. 이때문에, 플래시 메모리의 내부에, 기록이 정상으로 행해졌는가의 여부를 판정하는 기능과, 정상으로 기록이 행해지지 않는 경우에는 재기록을 행하는 기능이 부가되어 있다. 재기록의 회수는 최대로 6회정도로 제한되어 있지만, 기록이 불능한 메모리 셀의 경우에는 이 재기록의 회수가 미리설정된 회수에 도달할 때까지, 재기록이 실행된다. 재기록 회수가 미리 설정된 회수에 도달하면, 그 어드레스로의 기록을 중지하고 다음의 어드레스에의 기록 동작에진행함과 동시에, 이 기록을 할 수 없었던 어드레스를 불량 어드레스로서 불량해석메모리(AFM)에 기억시키고 있다. 따라서, 이 재기록을 행하고 있는 시간은 상당히 길다. 그 결과, 플래시 메모리의 시험에 소요되는 시간은, 불량 메모리 셀의 수에 비례하여 길어진다는 중대한 결점이 있다.

또, 복수의 플래시 메모리를 동시에 시험하는 경우에는 불량어드레스를 포함한 블록을 갖는 플래시 메모리가 하나라도 존재하면, 이 플래시 메모리에 대한 기록동작은 그 불량어드레스를 액세스한 경우에는 소정회수 행해지므로, 나머지의 플래시 메모리는 그들에 대한 기록 동작이 1회로 완료하고 있음에도 불구하고, 이 불량어드레스로의 기록동작이 소정회수 행해질때까지 대기하여야 한다. 그 결과, 나머지의 플래시 메모리는 쓸데없는 시간을 허비하게 되고, 이로서 테스트 시간이 더욱더 길어지는 중대한 결점이 있다.

근년, 시험코스트를 절감시키는 목적으로 동시에 다수개(예를 들면 64개)의 반도체 메모리를 시험, 측정할 수 있는 반도체 메모리 시험장치가 다수 출현하여 있고, 이와 같이 반도체 메모리 시험장치로 플래시 메모리를 다수개 동시에 테스트하면, 그중에 불량어드레스를 포함하는 블록을 갖는 플래시 메모리가 하나는 존재할 가능성이 매우 높다. 따라서, 상기 테스트 시간을 길게한다라는 결점은 시험코스트를 상승시키는 결과를 초래한다.

발명의 개요

본 발명의 하나의 목적은 전체비트 혹은 블록단위로 전기적으로 일관 소거와 재기록이 가능한 메모리에 대한 불량 구제가 가능한가 여부를 메모리의 시험중에 판정할 수 있는 메모리 시험방법 및 메모리 시험장치를 제공하는 것에 있다.

본 발명의 다른 목적은 전체비트 혹은 블록단위로 전기적으로 일괄소거나 재기록이 가능한 불휘발성 메모리의 시험기간을 단축할 수 있는 메모리 시험방법 및 메모리 시험장치를 제공하는 것에 있다.

상기 목적을 달성하기 위하여, 본 발명의 제1면에 있어서는, 블록기능을 구비한 메모리의 각 블록을 구성하는 메모리 셀에 소정의 논리값을 기록하는 단계와, 각 블록의 메모리 셀로부터 기록된 논리값을 판독하는 단계와, 기록한 논리값과 판독한 논리값이 불일치할때에 그 메모리 셀을 불량메모리 셀로 판정하는 단계와 시험중인 블록의 불량 메모리 셀의 수가 미리 정한 수에 도달하면, 그 블록의 시험을 중지하는 단계를 포함하는 메모리 시험방법이 제공된다.

바람직한 일실시예에 있어서는 상기 블록 시험을 중지한 시점에서 시험 대상 블록을 다음의 블록으로 옮기는 단계를 더 포함한다.

또, 시험중의 블록의 불량 메모리 셀의 수가 미리 정해진 수에 도달하면, 그 블록을 스페어 블록에 의하여 구제하는 것으로 판정하는 단계를 더 포함하고, 그 구제판정이 내려오면 그 블록의 시험을 중지한다.

동시에, 복수의 메모리가 시험되고 있는 경우에, 시험중인 어떤 메모리의 블록이 스페어 블록에 의하여 구제되는 것으로 판정되었을 때에는, 그 메모리는 그 블록의 시험을 중단하고, 다음 블록의 시험은 나머지 메모리의 시험이 다음의 블록으로 이동하는 것과 동기하여 개시된다.

본 발명의 제2면에 있어서는 블록기능을 구비한 메모리의 각 블록을 구성하는 메모리 셀에 소정의 논리값을 기록하는 단계와 각 블록의 메모리셀로부터 기록된 논리값을 판독하는 단계와 기록한 논리값과 판독한 논리값이 불일치할 때에 그 메모리 셀을 불량 메모리 셀로 판정하는 단계와 동일 어드레스 라인위의 불량 메모리 셀의 수가 미리 정해진 수에 도달하면 그후에 시험하는 다른 블록에 있어서는 그 어드레스 라인위의 메모리 셀의 시험을 마스크하는 단계를 포함하는 메모리 시험방법이 제공된다.

바람직한 일실시예에 있어서는 스페어 블록에 의하여 구제되는 것으로 판정된 블록수가 미리 정해진 허용치를 초과한 시점에서, 시험중인 메모리의 그 후의 시험을 종료한다.

본 발명의 제3의 면에 있어서는 블록기능을 구비한 메모리의 각 블록을 구성하는 메모리 셀에 소정의 논리값이 정상으로 기록되었는가 여부를 시험하는 메모리 시험장치에 있어서, 각 블록내의 불량 메모리 셀의 존재를 검출하고, 각 블록내의 불량 메모리 셀의 수가 미리 정해진 수에 도달하면, 그 블록을 배드 블록으로 판정하고 기억하는 배드 블록 검출 및 기억 수단과 동일 어드레스 라인위의 불량 메모리 셀의 존재를 검출하고, 이 어드레스 라인위의 불량 메모리의 수가 미리 정해진 수에 도달하면 그 어드레스 라인을 배드어드레스 라인으로 판정하고 기억하는 배드어드레스 라인 검출 및 기억수단과 상기 배드 블록 검출 및 기억수단이 시험중인 블록을 배드 블록으로 판정한 시점에서 그 시험중인 블록의 시험을 중단시킴과 동시에, 상기 배드 어드레스 라인 검출 및 기억수단이 배드 어드레스 라인을 검출한 시점에서 그후에 시험을 행하는 다른 블록 시험에서는 검출된 배드 어드레스 라인 상의 메모리 셀에 강제 기록 신호를 기록, 그 메모리 셀을 시험 대상에서 제외하는 제어를 행하는 마스크 제어수단을 구비하는 메모리 시험장치가 제공된다.

바람직한 일실시예에 있어서는, 상기 메모리 시험장치는, 상기 배드 블록 검출 및 기억수단에 미리 정해진 수의 배드 블록이 기억된 것을 검출하면, 이들 배드 블록을 발생한 메모리를 배드 메모리로 판정하는 배드메모리 검출수단과, 이 배드 메모리 검출수단이 시험중인 메모리를 배드 메모리로 판정한 시점에서, 그 메모리에 대한 시험을 정지시키는 제어를 행하는 마스크 제어수단을 더 포함한다.

상기 본 발명의 메모리 시험방법 및 장치에 의하면, 피시험메모리의 시험중의 블록에 있어서, 불량메모리 셀의 수가 예를 들면 스페어 칼럼 셀 열의 개수 보다 많이 검출된 경우에는 그 블록은 스페어 블록으로 치환함으로써 구제할 수 있다고 판정된다. 따라서, 그 블록의 시험은 그 시점으로부터는 행할 필요가 없어지므로 다음 블록의 시험으로 이동할 수가 있다. 그 결과 시험에 소요되는 시간을 단축할 수가 있다. 이에 더하여, 시험 종료후에 불량 블록의 구제가 가능한가 여부를 판정할 필요가 없으므로 시험시간을 더 단축할 수가 있다.

또, 동시에 복수의 플래시 메모리를 시험하고 있는 경우에는 어떤 플래시 메모리에 있어서 불량 블록을 스페어 블록으로 치환함으로써 구제할 수 있음이 결정된 경우에는 그 플래시 메모리의 그 블록에 관한 시험은 그 시점에서 중단되고, 나머지의 플래시 메모리의 시험이 다음 블록으로 이동하는 경우에 이것과 동기하여 중단하고 있던 플래시 메모리의 시험도 재개시킬수가 있다. 따라서 불량 메모리 셀의 수가 많은 플래시 메모리의 시험에 시간이 소요되기 때문에, 비교적 불량 메모리 셀의 수가 적은 다른 플래시 메모리의 시험시간도 길게 되어 버리는 좋지 않은 상황을 제거할 수가 있다.

더욱더, 동일 어드레스 라인(칼럼 어드레스 라인)위에 미리 정해진 값(스페어 블록의 개수) 이상의 불량 메모리 셀이 검출된 경우에는, 이 불량 메모리 셀이 존재하는 칼럼 어드레스 라인을 스페어 칼럼 셀 열에 의하여 구제하는 것으로 판정하고, 그후에 시험을 행하는 다른 블록에 있어서는 이 칼럼 어드레스 라인위의 메모리 셀에 관해서는 시험 대상에서 제외하고 시험을 실행시킨다. 그 결과, 동일 칼럼 어드레스 라인위에 많은 불량 메모리 셀이 존재한 경우에 미리 정해진 값의 불량 메모리 셀을 계수하기까지는 시간이 소요되더라도 그 이후는 그 불량 칼럼 어드레스 라인위의 불량 메모리 셀은 시험의 대상에서 제외되기 때문에, 결과적으로는 시험시간을 단축할 수가 있다.

또, 불량 블록의 개수가 미리 정해진 허용값을 초과해버려 스페어블록을 사용한 블량 블록의 구제가 불가능하게 된 경우에는, 그 플래시 메모리의 시험을 정지시켜 불량 메모리로서 처리한다. 따라서, 불량 메모리 셀의 수가 많은 메모리의 시험에 시간이 소요되기 때문에, 다른 메모리의 시험시간이 길이져 버리는 좋지 않은 상황도 해소된다.

도 1은 본 발명에 의한 메모리 시험장치의 일실시예를 도시한 블록도,

도 2는 도 1에 도시한 메모리 시험장치의 주요부의 상세한 구성을 도시한 블록도,

도 3은 본 발명에 의한 메모리 시험장치에 의하여 시험되는 피시험 메모리의 로 어드레스 라인과 칼럼 어드레스 라인의 배치의 일예를 설명하기 위한 개략도,

도 4는 본 발명에 의한 메모리 시험장치에 의하여 시험되는 플래시 메모리의 구조의 일예를 설명하기 위한 개략도,

도 5는 종래의 메모리 시험장치의 일예를 도시하는 블록도,

도 6은 일반적인 플래시 메모리를 구성하는 반도체 칩의 불량구제 구조의 일예를 설명하기 위한 개략도.

바람직한 실시예의 상세한 설명

이하, 본 발명에 의한 메모리 시험장치의 바람직한 실시예에 대하여 도 1 내지 도 3을 참조하여 상세히 설명한다. 그러나 본 발명은 많은 다른 형태로 실시가능하기 때문에 이하에 설명하는 실시예에 본 발명이 한정된다고 해석하려는 것은 아니다. 후술의 실시예는 이하의 개시가 충분하고, 완전한 것이며, 본 발명의 범위를 이 분야의 기술자에 충분히 알리기 위하여 제공되는 것이다. 더욱이, 도 1 및 도 3에 있어서, 도 5 및 도 6과 대응하는 부분이나 소자에는 동일부호를 붙여서 나타내고, 필요가 없는 한 그들의 설명을 생략한다.

도 1은 본 발명에 의한 메모리 시험장치의 일실시예를 도시하는 블록도이다. 이 제1의 실시예의 메모리 시험장치도 도 5에 도시한 종래의 메모리 시험장치와 마찬가지로 주제어기(100)와 이 기술분야에서 메인프레임이라 불리우고 있는 시험장치 본체(이하, 메인프레임이라 함)(200)와 테스트헤드(300)에 의하여 구성되고 있다. 메인프레임(200)은 종래의 메모리 시험장치와 마찬가지로 타이밍 발생기(TG)와 패턴발생기(PG)와 파형포매터(FC)와 드라이버(DR)와 전압비교기(VCP)와 논리비교기(LOC)와 불량해석 메모리(AFM)를 포함한다.

피시험메모리(MUT)는 테스트헤드(300)의 디바이스 소켓에 장착되고, 이 소켓을 통하여 메인프레임(200)로부터 피시험메모리(MUT)에 테스트 패턴신호가 기록되고, 또, 피시험메모리(MUT)로부터 판독된 응답신호가 메인프레임(200)에 공급되어서, 이 피시험 메모리(MUT)의 시험, 측정이 행해진다.

이 실시예에서는, 메인프레임(200)은 배드 블록 검출 및 기억장치(202), 배드 어드레스 라인 검출 및 기억장치(203), 배드메모리 검출 및 기억장치(204) 및 마스크 제어장치(205)를 더 포함한다.

더욱이, 도 1에 있어서는 드라이버(DR)만을 복수개 도시하지만, 실제에 있어서, 드라이버(DR)는 소정개수만큼, 예를 들면 512개, 설치되어 있다. 또 메인프레임(200)내의 패턴발생기(PG), 파형포매티(FC), 전압비교기(VCP), 논리비교기(LOC)도 드라이버(DR)와 같은 개수(예를 들면 512개) 설치되어 있다. 물론, 이와 같은 구성에 한정되는 것은 아니다.

또, 도 1에 있어서는 1개의 피시험메모리(MUT)를 테스트하는 구성을 예시하고 있지만, 복수의 피시험메모리(MUT)를 테스트하는 경우에는 각 피시험메모리(MUT)마다 패턴발생기(PG), 파형포매터(FC), 드라이버(DR), 전압비교기(VCP), 논리비교기(LOC), 불량해석메모리(AFM), 배드블록검출 및 기억장치(202), 배드 어드레스 라인 검출 및 기억장치(203), 배드 메모리 검출 및 기억장치(204), 마스크 제어장치(205)가 설치된다.

여기서, 본 명세서에서는 플래시 메모리의 테스트 결과, 미리 정해진 개수이상의 결함 메모리 셀이 존재하는 플래시 메모리의 블록을 배드블록(bad block)이라 칭하고, 또, 미리 정해진 개수이상의 결함 메모리 셀이 존재하는 플래시 메모리의 어드레스 라인을 배드 어드레스 라인(bad address line)이라고 하기로 한다.

배드블록검출 및 기억장치(202)에는, 논리비교기(LOC)가 출력하는 불일치 검출신호(페일러 또는 불량검출신호)(FC)가 공급된다. 배드블록검출 및기억장치(202)는 공급되는 페일러 검출신호(FC)의 개수를 계수하고, 피시험메모리(MUT)의 현시점에서 시험되고 있는 블록에 있어서 검출되는 불량메모리 셀의 개수가 미리 정해진 개수(도 6에 도시한 스페어 칼럼 셀 열(SC)의 개수)에 1을 더한 개수, 도 6의 예에서는 5개)에 도달하면, 이 시험중인 블록을 배드 블록이라 판정하고, 그 판정결과를 배드 어드레스 라인 검출 및 기억장치(203), 배드 메모리 검출 및 기억 장치(204) 및 마스크 제어장치(205)에 공급한다. 검출된 배드 블록은 도 6을 참조하여 설명한 스페어 블록(SB)중의 하나로 구제될 것이다. 따라서, 마스크 제어장치(205)는 배드블록검출 및 기억장치(202)로부터 배드블록검출과의 판정결과를 수신하면 마스크 데이터를 출력하고, 후술하는 바와 같이, 이 배드블록의 시험을 중단시키도록 제어한다.

배드 어드레스 라인 검출 및 기억장치(203)는 동일 어드레스 라인(이 실시예에서는 칼럼 어드레스 라인) 위에서 발생하는 불량 메모리 셀의 개수를 계수하고, 불량 메모리 셀의 개수가 미리 정해진 개수(도 6에 도시한 스페어블록(SB)의 개수에 1을 더한 개수, 도 6의 예에서는 5개)에 도달하면, 배드 어드레스 라인이라 판정하고, 그 판정결과를 마스크 제어장치(205)에 공급한다. 검출된 배드 어드레스 라인은 도 6을 참조하여 설명한 스페어 칼럼 셀 열(SC)중의 하나에 의하여 구제될 것이다. 따라서, 마스크 제어장치(205)는 배스 어드레스 라인 검출 및 기억장치(203)로부터 배드 어드레스 라인 검출과의 판정결과를 수신하면 마스크 데이터를 출력하고 후술하는 바와 같이, 피시험 메모리(MUT)의 그 후에 시험을 행하는 다른 블록에 있어서는 그 배드 어드레스 라인상의 메모리 셀에 대한 시험을 행하지 않도록 제어한다. 그 결과, 검출된 배드 어드레스 라인위에 연속하여 불량 메모리 셀이 존재한 경우에도 배드 어드레스 라인으로 판정된 후에는, 그 배드 어드레스 라인 위의 메모리 셀에 관하여는 시험을 행하지 않으므로, 시험시간이 길어지는 좋지 않은 상황을 제거할 수 있다.

배드 메모리 검출 및 기억장치(204)는 배드 블록 검출 및 기억장치(202)가 배드 블록을 검출할 때마다 그 배드 블록의 개수를 계수하고, 그 계수값이 미리 정해진 허용값(스페어 블록(SB)의 수에 전체블록수의 수%를 더한 수치)에 도달하면, 시험중인 메모리를 배드 메모리로 판정하고, 그 판정 결과를 마스크 제어장치(205)에 공급한다. 배드 메모리로 판정된 시험중인 메모리는 구제할 수 없으므로 마스크 제어장치(205)는 배드 메모리 검출 및 기억장치(204)로부터 배드 메모리 검출과의 판정결과를 수신하면 마스크 데이터를 출력하고, 그 시험중인 메모리를 불량품으로 처리하도록 제어한다. 따라서 배드 메모리로 판정된 시점이후에는 그 메모리에 관해서는 시험이 정지된다.

이상의 설명에 의하여, 도 1에 도시하는 실시예의 주요부의 구성, 기능 및 동작의 개요가 이해되었을 것으로 생각되지만, 도 2 및 도 3을 참조하여 이 실시예의 주요부의 구성 및 동작의 상세에 대하여 더 설명한다.

도 2는 도 1에 도시한 메모리 시험장치의 일실시예의 주요부의 상세한 구성을 도시하는 블록도이다. 배드블록검출 및 기억장치(202)는 피시험메모리(MUT)의 칼럼 어드레스와 동일한 비트길이를 갖는 레지스터(FCM)와 이 레지스터(FCM)로부터 판독되는 페일러 검출신호를 검출하는 페일러 검출기(FCD)와 페일러 검출기(FCD)가페일러 검출신호를 검출할때마다 그 페일러 검출신호의 개수를 계수하는 페일러 카운터(FCCON)와 미리 정해진 값(예를 들면 스페어 칼럼 셀 열(SC)의 개수에 1을 더한 개수)이 설정되는 제1레지스터(RG1)와 이 제1레지스터(RG1)에 미리 설정된 값과 상기 페일러 카운터(FCCON)의 계수값(페일러 검출신호의 수)을 비교하는 제1비교기(CP1)와 이 제1비교기(CP1)가 페일러 카운터(FCCON)의 계수 값이 제1레지스터(RG1)에 설정된 값과 같아졌다는 것을 나타내는 검출신호를 출력하면, 피시험 메모리(MUT)의 시험중인 블록의 어드레스와 같은 어드레스에 배드 블록을 나타내는 데이터, 예를 들면 논리값「1」을 기억하는 배드 블록 메모리(BBM)에 의하여 구성할 수가 있다.

피시험 메모리(MUT)에는 패턴 발생기(PG)로부터 시험패턴신호(TP)와 어드레스신호(ADR)가 인가되고, 예를 들면 피시험 메모리(MUT)가 NAND형 플래시 메모리의 경우이면, 시험 대상 블록내의 모든 메모리 셀에 논리값「0」이 기록된다. 피시험 메모리(MUT)는 로 어드레스에 의하여 각각의 블록이 선택되고, 각 블록내에서는 칼럼 어드레스 방향으로 1 어드레스씩 액세스되어 기록된 논리값의 판독이 행해진다. 즉, 피시험 메모리(MUT)에 있어서 로 어드레스 라인위의 각 메모리 셀에 기록된 논리값이 칼럼 어드레스 방향으로 순차로 판독된다.

도 3은 피시험 메모리의 로 어드레스 라인과 칼럼 어드레스 라인의 배치의 일예를 설명하기 위한 개략도이다. 로 어드레스 라인(ROLIN)은 도면에 있어서 좌우 방향의 어드레스 라인이고, 로어드레스에 의하여 액세스된다. 칼럼 어드레스 라인 (COLIN)은 도면에 있어서 상하 방향의 어드레스라인이고, 칼럼 어드레스에 의하여액세스된다. 로어드레스 라인(ROLIN)은 칼럼 어드레스 방향과 같은 방향이고, 칼럼 어드레스 라인(COLIN)은 로어드레스 방향과 같은 방향이다.

패턴 발생기(PG)로부터 피시험 메모리(MUT)로 인가되는 어드레스 신호(ADR)을 칼럼 어드레스 선택기(206)에도 공급하고, 이 어드레스 신호(ADR)중에서 칼럼 어드레스 신호를 인출하여 레지스터(FCM)에 공급한다. 레지스터(FCM)는 공급된 칼럼 어드레스 신호에 의하여 액세스된 어드레스에 논리비교기(LOC)로부터 출력되는 논리비교결과에 대응하는 데이터를 기억한다. 이미 기재된 바와 같이, 논리 비교기(LOC)는 피시험 메모리(MUT)로부터 판독되는 응답신호와 패턴발생기(PG)로부터 공급되는 기대값 신호(EXP)가 불일치하는 경우에는 메모리 셀의 페일러(불량)을 나타내는 페일러 검출신호(FC)를 출력한다. 이로서 레지스터(FCM)의 특정 어드레스(피시험 메모리(MUT)의 칼럼 어드레스와 일치하고 있다)에 페일러 데이터(논리값「1」)가 기록되기 때문에, 이 페일러 데이터가 기록된 어드레스에 대응하는 피시험 메모리(MUT)의 칼럼 어드레스의 메모리 셀은 불량인 것을 알 수 있다. 더욱이 도 2에는 1개의 레지스터(FCM) 밖에 도시되어 있지 않지만, 실제로는 예를 들면 6개 정도의 레지스터가 설치되고, 한번에 6개의 로 어드레스 라인위의 메모리 셀 열을 시험한다.

최종 칼럼 어드레스 신호에 의하여 레지스터(FCM)의 최종 어드레스가 액세스되고, 피시험 메모리(MUT)의 최종 칼럼어드레스의 논리비교 결과가 레지스터(FCM)에 기록되면, 그 시점에서 레지스터(FCM)에 기록되어 있던 페일 데이터는 배드 어드레스 라인 검출 및 기억장치(203)의 일 구성소자인 적산 레지스터(FCSM)에 각 비트마다 대응시켜서 수송됨과 동시에 레지스터(FCM)의 각 어드레스의 기억데이터가 판독되어 페일러 검출기(FCD)에 공급된다. 페일러 검출기(FCD)는 레지스터(FCM)로부터 페일러 데이터인 논리값「1」이 출력될 때마다 그 논리값「1」을 페일러카운터(FCCON)에 입력하고, 페일러카운터(FCCON)에 페일러의 개수를 계수시킨다.

페일러 카운터(FCCON)가 계수하고 있는 계수값은 제1비교기(CP1)에 있어서 제1레지스터(RG1)에 미리 설정된 수치와 비교된다. 상술한 바와 같이 제1레지스터 (RG1)에는 스페어칼럼 셀 열(SC)의 개수에 1을 가산한 값이 설정되어 있다. 따라서, 도 6에 도시한 바와 같이 스페어 칼럼 셀 열(SC)이 4개였던 경우에는 제1레지스터(RG1)에는 수치「5」가 미리 설정된다.

페일러 카운터(FCCON)의 계수값이 「5」에 도달하면, 제1비교기(CP1)는 배드 블록인 것을 나타내는 데이터, 예를 들면 논리값「1」을 출력해서 배드 블록 메모리에 인가하고, 배드 블록 메모리(BBM)에 이 논리값「1」를 기록한다. 베드 블록 메모리(BBM)는 피시험 메모리 (MUT)에 인가되는 로 어드레스 신호와 같은 로 어드레스 신호가 로 어드레스 선택기(207)로부터 공급되고 있어서, 피시험 메모리(MUT)의 블록과 동일한 블록이 액세스되고 있다. 따라서, 배드 블록 메모리(BBM)는 피시험 메모리(MUT)의 시험되고 있는 블록의 어드레스와 동일한 어드레스가 액세스되므로, 배드 블록으로 판정된 블록의 어드레스와 같은 어드레스 논리값「1」이 기록되게 되어, 배드블록을 기억할 수가 있다.

배드 블록 메모리(BBM)에 배드 블록을 나타내는 논리값「1」이 기록되면, 그 정보가 마스크 제어장치(205)로 전송된다. 마스크 제어장치(205)는 이 정보에 응답하여 마스크 데이터를 패턴 발생기(PG), 논리비교기(LOC) 등에 공급하고, 그 시점에서 시험중의 블록을 마스크한다(예를 들면 피시험 메모리(MUT)에 대한 기록 가능화 신호의 인가금지, 논리비교기(LOC)에 있어서 논리판정의 금지 등에 의하여 그 블록의 시험을 종료시킨다).

피시험 메모리(MUT)가 1개인 경우에는 다음 블록의 시험이 진행된다. 이에 대하여, 동시에 다수의 메모리를 시험하고 있는 경우에는 배드 블록이 검출된 메모리만, 그 블록의 시험이 중단되지만, 이 중단하고 있는 동안 나머지의 메모리 시험은 계속된다.

레지스터(FCM)의 각 어드레스의 기억데이터가 판독된 후, 레지스터(FCM)의 기억내용은 리셋된다. 배드 블록 메모리(BBM)에 배드블록을 나타내는 논리값「1」이 기록되지 않았을 경우에는, 피시험 메모리(MUT)의 동일 블록내의 다음 어드레스 지정된 로 어드레스 라인(ROLIN) 위의 각 메모리 셀의 기억내용이 판독되고, 논리비교기(LOC)로 비교판정이 행해진다.

배드블록으로 판정되지 않은 채, 동일 블록내의 모든 로 어드레스 라인위의 메모리 셀의 기억내용이 판독되고, 그 양부의 판정결과를 나타내는 모든 데이터가 레지스터(FCM)에 기록되면 시험은 다음 블록으로 이동한다.

여기서 배드 어드레스 라인 검출 및 기억장치(203)는 상술한 적산 레지스터 (FCSM)와, 미리 정해진 수치가 설정되는 제2레지스터(RG2)와, 이 제2레지스터(RG2)의 출력데이터와 적산 레지스터(FCSM)의 출력데이터를 비교하는 제2비교기(CP2)와 배드어드레스라인을 기억하는 배드어드레스 라인 메모리(PM)에 의하여 구성할 수가있다.

적산 레지스터(FCSM)는 각 칼럼 어드레스 라인(COLIN)위의 불량 메모리 셀의 수를 적산하여 축적한다. 각 칼럼 어드레스 라인(COLIN)위의 불량 메모리 셀 수의 적산이 행해질 때마다 적단 레지스터(FCSM)는 그 축적값이 판독되어 제2비교기(CP2)에 공급된다. 따라서, 각 칼럼 어드레스 라인(COLIN)에 대하여 불량 메모리 셀 수가 적산될때마다 적산 레지스터(FCSM)로부터 제2비교기(CP2)에 그 적산값이 공급된다.

제2비교기(CP2)는 제2레지스터(RG2)에 미리 설정된 수치, 예를 들면 스페어 블록(SB)의 수에 1을 가산한 값(이 실시예에서는 스페어 블록(SB)의 수를 4개로 하고 있으므로 수치는「5」가 된다)와, 각 칼럼 어드레스 라인위의 불량 메모리 셀의 적산값을 비교하고, 칼럼 어드레스 라인(COLIN)위의 불량 메모리 셀의 적산값이 제2레지스터(RG2)에 설정된 수치 「5」에 도달하면, 그 칼럼 어드레스 라인을 배드 어드레스 라인으로 판정하고, 이 사실을 나타내는 정보를 배드 어드레스 라인 메모리(PM)에 공급한다. 이 배드 어드레스 라인을 나타내는 정보(이하, 배드 어드레스 라인 정보라 칭함)는 배드 어드레스 라인 메모리(PM)에 기억된다. 배드 어드레스 라인 정보가 기억됨으로써 그의 칼럼 어드레스 라인은 스페어 칼럼 셀 열(SC)중의 하나에 의하여 불량구제되는 것으로 인식된다.

배드 어드레스 라인 메모리(PM)는 배드 어드레스 라인 정보를 이 실시예에서는 칼럼 어드레스로서 기억하고, 그후에 피시험 메모리(MUT)에 배드 어드레스 라인으로 판정된 칼럼 어드레스 라인의 칼럼 어드레스와 같은 칼럼 어드레스가 인가될때마다 셀렉터(SL)를 제어하고, 제4레지스터(RG4)의 출력신호를 피시험 메모리(MUT)에 인가시킨다. 제4레지터(RG4)에는 배드 어드레스 라인의 칼럼 어드레스에 대하여 강제적으로 기록하여야 할 데이터(강제 기록 데이터 또는 신호)가 미리 설정되어 있다. 따라서, 배드 어드레스 라인의 칼럼 어드레스가 인가될때마다, 배드 어드레스 라인 위의 메모리 셀에는 제4레지스터(RG4)에 기억된 강제 기록 신호가 기록된다.

강제 기록 신호란, NAND형 플래시 메모리의 경우에는 논리값「1」의 기록신호가 그에 해당한다. 논리값「1」을 기록함으로써, 플래시 메모리의 내부에서는 메모리셀이 불량일지라도 기록이 정상적으로 행해지는 것으로 판정됨으로 재기록 동작을 반복하는 일 없이 다음의 동작이 행해진다. 따라서 금후에 시험하여야 할 블록에 있어서 배드 어드레스 라인위에 메모리 셀이 불량일지라도, 논리값「1」이 기록됨으로써 기록이 완료된 것으로 간주되므로, 그때마다 재기록을 행할 필요없이, 곧바로 그 메모리 셀의 판독이 실행된다. 따라서 재기록에 기인하는 시험의 중단이 없으므로 시험 시간을 단축할 수가 있다.

배드 메모리 검출 및 기억장치(204)는 배드 블록 메모리(BBM)에 기억된 배드 블록의 수를 계수하는 배드 블록 카운터(BBC)와 미리 정해진 수치가 설정되는 제3레지스터(RG3)와 이 제3레지스터(RG3)의 출력데이터와 배드블록 카운터(BBC)의 출력데이터를 비교하는 제3비교기(CP3)에 의하여 구성할 수가 있다.

제3레지스터(RG3)에는 스페어블록(SB)의 수에 피시험메모리(MUT)의 제1 및 제2메모리 형성부(A1,A2;도 6 참조)에 형성된 블록의 개수의 수%를 더한 수치를 설정한다. 스페어블록(SB)의 수를 「4」, 제1 및 제2메모리 형성부(A1,A2)에 형성된 블록수를 「512」로 하고, 그 수의 2%를 더하는 것으로 하면 제3레지스터(RG3)에는 「4+10=14」의 수값이 미리 설정된다.

배드블록의 수가 4개이면, 이들 배드블록은 스페어블록(SB)에 의하여 구제가능하다. 그위에 4개의 스페어 칼럼 셀 열(SC)에 의하여 구제할 수 있는 배드블록도 존재할 수 있으므로, 최대로 8개의 배드블록을 구제할 수가 있다. 한편 구제가 불능한 배드블록이 존재하더라도, 그 배드 블록을 마스크하여 사용하는 사용방법이 채용되는 일도 있으므로 제3레지스터(RG3)에 설정되는 허용치는 반드시 구제가능한 수치에 일치하는 것은 아니다.

배드 블록 카운터(BBC)가 허용값을 초과하는 배드블록수를 계수하면, 제3비교기(CP3)는 현재 시험중인 메모리를 배드 메모리로 판정하여 그 사실을 나타내는 마스크 제어신호를 출력해서, 마스크 제어장치(205)에 공급한다. 이 마스크 제어신호를 수신하면, 마스크 제어장치(205)는 마스크 데이터를 패턴 발생기(PG), 논리비교기(LOC) 등에 공급해서, 이 배드 메모리에 대한 시험을 정지시킨다. 따라서, 1개의 메모리를 시험하는 메모리 시험장치의 경우에는 그 시점에서 시험이 중지되므로, 불량 메모리에 대하여 언제까지나 시험을 계속하는 일이 없어진다. 이에 대하여, 동시에 복수의 메모리를 시험하는 메모리 시험장치의 경우에는, 나머지의 피시험 메모리에 대한 시험은 계속되므로, 불량 메모리 셀의 수가 많은 메모리가 존재하기 때문에 시험기간이 대폭으로 길어지는 좋지 않는 상황을 제거할 수가 있다.

더욱이, 상기 실시예에 있어서는 스페어 칼럼 셀 열의 수를 4, 스페어블록의수를 4, 제1 및 제2메모리 형성부에 형성된 블록수를 512로 하였지만, 이는 단순한 예시이고 필요에 따라 이들 수치는 변경된다. 또, 제3레지스터(RG3)에는 스페어 블록의 수에, 제1 및 제2메모리 형성부에 형성된 블록 수의 2% 더한 수치를 설정하였지만, 2%에 한정되는 것은 아니다. 더욱이, 플래시 메모리는 NAND형에 한정되지 않는다.

이상의 설명에서 명백한 바와 같이, 본 발명에 의하면, 메모리 시험중에 불량구제처리의 판정을 내리기 때문에, 불량구제 처리방법을 시험 종료후에 해석할 필요가 없다. 게다가, 불량 메모리 셀의 수가 많은 피시험 메모리에 대해서는 배드 블록으로 판정한 시점 혹은 배드 어드레스 라인으로 판정한 시점으로부터는, 그 배드 블록 혹은 배드어드레스 라인 위의 메모리 셀의 시험을 실질적으로 행하지 않는 시험방법을 취하고 있기 때문에, 불량 메모리 셀에 만날때마다 재기록을 행하는 동작을 대폭으로 적게할 수가 있다. 그 결과 시험에 소요되는 시간을 대폭으로 단축할 수 있는 현저한 이점을 얻을 수 있다.

이상, 본 발명을 도시한 바람직한 실시예에 대하여 기재하였지만, 본 발명의 정신 및 범위에서 일탈하는 일없이, 상술한 실시예에 관하여 여러가지 변형, 변경 및 개량을 할 수 있는 것은 이 분야의 기술자에게는 명백할 것이다. 따라서, 본 발명은, 예시의 실시예에 한정되는 것이 아니고, 첨부된 청구범위에 의하여 정해지는 본 발명의 범위내에 들어가는 모든 그와 같은 변형, 변경 및 개량까지도 포함하는 것임을 이해하여야 한다.

Claims

블록기능을 구비한 메모리의 각 블록을 구성하는 메모리 셀에 소정의 논리값을 기록하는 단계,

각 블록의 메모리 셀로부터 기록된 논리값을 판독하는 단계,

기록된 논리값과 판독된 논리값이 불일치할 때에 그 메모리 셀을 불량메모리 셀로 판정하는 단계,

시험중인 블록의 불량 메모리 셀의 수가 미리 정해진 수에 도달하면, 그 블록의 시험을 중지하는 단계를 포함하는 것을 특징으로 하는 메모리 시험방법.
제 1 항에 있어서, 상기 블록의 시험을 중지한 시점에서 시험 대상 블록을 다음 블록으로 옮기는 단계를 더 포함하는 것을 특징으로 하는 메모리 시험방법.
제 1 항에 있어서, 시험중인 블록의 불량 메모리 셀의 수가 미리 정해진 수에 도달하면, 그 블록을 스페어 블록에 의하여 구제하는 것으로 판정하는 단계를 더 포함하고, 그 구제판정이 내려지면 그 블록의 시험을 중지하는 것을 특징으로 하는 메모리 시험방법.
제 1 항에 있어서, 동시에 복수의 메모리가 시험되고 있는 경우에, 시험중인 어떤 메모리의 블록이 스페어 블록에 의하여 구제되는 것으로 판정되었을 때에는,그 메모리는 그 블록의 시험을 중단하고, 다음 블록의 시험은 나머지 메모리의 시험이 다음의 블록으로 이동하는 것과 동기하여 개시되는 것을 특징으로 하는 메모리 시험방법.
블록기능을 구비한 메모리의 각 블록을 구성하는 메모리 셀에 소정의 논리값을 기록하는 단계,

각 블록의 메모리로부터 기록된 논리값을 판독하는 단계,

기록된 논리값과 판독된 논리값이 불일치할 때에 그 메모리 셀을 불량 메모리 셀로 판정하는 단계,

동일 어드레스 라인위의 불량 메모리 셀의 수가 미리 정해진 수에 도달하면 그후에 시험하는 다른 블록에 있어서는 그 어드레스 라인위의 메모리 셀의 시험을 마스크하는 단계를 포함하는 것을 특징으로 하는 메모리 시험방법.
제 1 항 내지 제 4 항중 어느 한 항에 있어서, 스페어 블록에 의하여 구제되는 것으로 판정된 블록수가 미리 정해진 허용값을 초과한 시점에서, 시험중인 메모리의 그후의 시험을 종료하는 것을 특징으로 하는 메모리 시험장치.
블록기능을 구비한 메모리의 각 블록을 구성하는 메모리 셀에 소정의 논리값이 정상으로 기록되었는가 여부를 시험하는 메모리 시험장치에 있어서,

각 블록내의 불량 메모리 셀의 존재를 검출하고, 각 블록내의 불량 메모리셀의 수가 미리 정해진 수에 도달하면 그 블록을 배드 블록으로 판정하고 기억하는 배드 블록 검출 및 기억 수단,

동일 어드레스 라인위의 불량 메모리 셀의 존재를 검출하고, 이 어드레스 라인위의 불량 메모리 셀의 수가 미리 정해진 수에 도달하면 그 어드레스 라인을 배드 어드레스 라인으로 판정하고 기억하는 배드 어드레스 라인 검출 및 기억수단, 및

상기 배드 블록 검출 및 기억수단이 시험중인 블록을 배드 블록으로 판정한 시점에서 그 시험중인 블록의 시험을 중단시킴과 동시에, 상기 배드 어드레스 라인 검출 및 기억수단이 배드 어드레스 라인을 검출한 시점에서 그 후에 시험을 행하는 다른 블록 시험에서는 검출된 배드 어드레스 라인 상의 메모리 셀에 강제 기록 신호를 기록, 그 메모리 셀을 시험 대상에서 제외하는 제어를 행하는 마스크 제어수단을 구비한 것을 특징으로 하는 메모리 시험장치.
제 7 항에 있어서, 상기 배드 블록 검출 및 기억수단에 미리 정해진 수의 배드 블록이 기억된 것을 검출하면, 이들 배드 블록이 발생된 메모리를 배드 메모리로 판정하는 배드 메모리 검출수단, 및 이 배드 메모리 검출수단이 시험중인 메모리를 배드 메모리로 판정한 시점부터, 그 메모리에 대한 시험을 정지시키는 제어를 행하는 마스크 제어수단을 더 포함한 것을 특징으로 하는 시험장치.