KR100832174B1 - 시험 장치 및 제조 방법 - Google Patents

시험 장치 및 제조 방법 Download PDF

Info

Publication number
KR100832174B1
KR100832174B1 KR1020060062187A KR20060062187A KR100832174B1 KR 100832174 B1 KR100832174 B1 KR 100832174B1 KR 1020060062187 A KR1020060062187 A KR 1020060062187A KR 20060062187 A KR20060062187 A KR 20060062187A KR 100832174 B1 KR100832174 B1 KR 100832174B1
Authority
KR
South Korea
Prior art keywords
address
memory
pattern
test
bad block
Prior art date
Application number
KR1020060062187A
Other languages
English (en)
Other versions
KR20070004451A (ko
Inventor
신야 사토
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20070004451A publication Critical patent/KR20070004451A/ko
Application granted granted Critical
Publication of KR100832174B1 publication Critical patent/KR100832174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

배드 블럭을 포함하는 메모리에 대해서도, 소정의 데이터 패턴의 전체를 효율적으로 기입할 수 있는 시험 장치를 제공한다.
피시험 메모리에 입력해야 하는 시험 패턴을 격납하는 패턴 메모리와, 시험 패턴을 기입해야 하는 피시험 메모리의 어드레스를 순차적으로 출력하는 어드레스 생성부와, 어드레스 생성부가 출력하는 피시험 메모리의 어드레스에 동기하여, 패턴 메모리의 각 어드레스를 순차적으로 지정하고, 패턴 메모리에 시험 패턴을 출력시키는 포인터부와, 피시험 메모리의 배드 블럭의 어드레스를 미리 격납하는 배드 블럭 메모리와, 어드레스 생성부가 생성한 피시험 메모리의 어드레스가, 배드 블럭 메모리에 격납되어 있는 어드레스 중 어느 하나에 일치한 경우, 포인터부가 출력하는 패턴 메모리의 어드레스를 동일하게 보유한 상태로, 어드레스 생성부에 피시험 메모리의 다음 어드레스를 출력시키는 포인터 제어부를 포함하는 시험 장치를 제공한다.
Figure R1020060062187
배드 블럭, 시험 패턴, 패턴 메모리, 어드레스, 시험 장치

Description

시험 장치 및 제조 방법 {TEST APPARATUS AND MANUFACTURING METHOD}
도 1은, 본 발명의 실시 형태에 의한 시험 장치 100의 구성의 일례를 나타내는 도면이다.
도 2는, 시험 장치 100의 동작의 일례를 나타내는 도면이다.
도 3은, 각 테스트 보드 20의 동작의 일례를 나타내는 타이밍 차트이다.
도 4는, 소정의 데이터 패턴이 기입된 반도체 메모리를 제조하는 제조 방법의 일례를 나타내는 흐름도이다.
[부호의 설명]
10 … ALPG, 20 … 테스트 보드, 22 … BBM 어드레스 선택부, 24 … 배드 블럭 메모리, 26 … 포인터 제어부, 28 … 포인터부, 30 … PM 어드레스 선택부, 32 … 패턴 메모리, 34 … 파형 성형부, 36 … 데이터 선택부, 38 … 드라이버, 40 … 파형 성형부, 42 … 드라이버, 44 … 판정부, 46 … 비교기, 100 … 시험 장치, 200 … 피시험 메모리.
본 발명은, 반도체 메모리 등의 피시험 메모리를 시험하는 시험 장치, 및 소정의 데이터 패턴이 기입된 반도체 메모리를 제조하는 제조 방법에 관한 것이다.
종래, 반도체 메모리 등의 피시험 메모리를 시험하는 장치로서, 피시험 메모리에 소정의 패턴을 기입하는 수단과, 피시험 메모리에 당해 패턴이 정상적으로 기입되었는지 아닌지를 판정하는 수단을 포함하는 장치가 알려져 있다. 예를 들면, 피시험 메모리는, 복수의 기억 블럭을 포함하고 있고, 시험 장치는, 각각의 기억 블럭에 불량이 있는지 없는지를 판정한다.
또한, 당해 시험 장치는, 피시험 메모리를 탑재하는 장치에 사용하는 데이터를, 미리 피시험 메모리에 격납하는 경우가 있다. 즉, 출하하는 피시험 메모리에, 출하 후에 사용할 데이터를 미리 기입하는 경우가 있다. 이와 같은 데이터의 기입은, 상술한 기입 수단을 이용하여 행해진다.
종래의 시험 장치는, 당해 기입 수단으로서, 예를 들면 미리 정해진 패턴을 격납하는 패턴 메모리와, 기입해야 하는 데이터를 격납한 패턴 메모리의 어드레스 및 당해 데이터를 기입해야 하는 피시험 메모리의 어드레스를 생성하는 수단을 포함한다. 이때, 어드레스 생성 수단이 생성하는 패턴 패모리의 어드레스는, 생성한 피시험 메모리의 어드레스를 패턴 메모리의 어드레스에 변환한 것이 이용된다.
현재, 관련된 특허 문헌 등은 인식하고 있지 않기 때문에, 그 기재를 생략한다.
그러나, 출하용의 패턴을 피시험 메모리에 격납하는 경우, 피시험 메모리에 불량 블럭이 존재하면, 당해 불량 블럭에는 데이터를 기입할 수 없다. 종래의 시험 장치는, 피시험 메모리의 어드레스와, 패턴 메모리의 어드레스를 일대일로 대응시켜 생성하고 있다. 이 때문에, 기입해야 하는 패턴 중, 불량 블럭에 대응하는 데이터는, 불량 블럭에 대해서만 기입되게 된다. 이 때문에, 불량 블럭에 대응하는 데이터는, 피시험 메모리에 기입된 후에 이용할 수 없었다.
이 때문에, 종래의 시험 장치는, 피시험 메모리에 출하용의 패턴을 기입하는 경우, 불량 블럭이 존재하지 않는 피시험 메모리를 미리 선별하고, 패턴의 기입을 행하고 있었다. 그러나, 당해 선별을 행함으로써, 시험의 수율(yield)이 악화되어 버린다. 특히 최근, 기입해야 하는 패턴의 데이터량이 증대하고 있고, 당해 선별에 의해 시험의 수율이 매우 악화하고 있다.
이 때문에 본 발명은, 상술한 과제를 해결할 수 있는 시험 장치, 및 제조 방법을 제공하는 것을 목적으로 한다. 이러한 목적은, 청구범위에 있어서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 더욱 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해, 본 발명의 제1의 형태에 있어서는, 피시험 메모 리를 시험하는 시험 장치에 있어서, 피시험 메모리에 입력해야 하는 시험 패턴을 격납하는 패턴 메모리와, 시험 패턴을 기입해야 하는 피시험 메모리의 어드레스를 순차적으로 출력하는 어드레스 생성부와, 어드레스 생성부가 출력하는 피시험 메모리의 어드레스에 동기하여, 패턴 메모리의 각 어드레스를 순차적으로 지정하고, 패턴 메모리에 시험 패턴을 출력시키는 포인터부와, 피시험 메모리의 기억 영역 중, 불량이 존재하는 배드 블럭의 어드레스를 미리 격납하는 배드 블럭 메모리와, 어드레스 생성부가 생성한 피시험 메모리의 어드레스가, 배드 블럭 메모리에 격납되어 있는 어드레스 중 어느 하나에 일치한 경우, 포인터부가 출력하는 패턴 메모리의 어드레스를 동일하게 보유한 상태로, 어드레스 생성부에 피시험 메모리의 다음 어드레스를 출력시키는 포인터 제어부를 포함하는 시험 장치를 제공한다.
패턴 메모리는, 피시험 메모리를 탑재하는 장치에 사용하는 데이터 패턴을, 시험 패턴으로서 격납해도 좋다. 시험 장치는, 복수의 피시험 메모리를 병렬로 시험하고, 복수의 피시험 메모리에 대응하여, 복수의 패턴 메모리, 복수의 포인터부, 복수의 배드 블럭 메모리, 및 복수의 포인터 제어부를 포함하고, 어드레스 생성부는, 피시험 메모리에 대하여 공통의 어드레스를 생성하고, 각각의 배드 블럭 메모리는, 대응하는 피시험 메모리의 배드 블럭의 어드레스를 격납하며, 각각의 포인터 제어부는, 대응하는 배드 블럭 메모리에 격납되어 있는 어드레스에 기초하여, 대응하는 포인터부를 각각 독립하여 제어해도 좋다.
어드레스 생성부는, 패턴 메모리의 랜덤 어드레스를 더 생성하고, 포인터부는, 패턴 메모리의 시리얼 어드레스를 생성하며, 시험 장치는, 어드레스 생성부가 생성한 랜덤 어드레스, 또는 포인터부가 생성하는 시리얼 어드레스 중 어느 하나를 선택하여, 패턴 메모리에 입력하는 패턴 메모리 어드레스 선택부를 더 포함해도 좋다.
시험 장치는, 시험 패턴을 생성하는 패턴 발생부와, 패턴 발생부가 생성하는 시험 패턴, 또는 패턴 메모리가 출력하는 시험 패턴 중 어느 하나를 선택하여, 피시험 메모리에 입력하는 데이터 선택부를 더 포함해도 좋다.
시험 장치는, 피시험 메모리의 각 어드레스에 기입된 데이터를 독출(讀出)하고, 독출한 데이터에 기초하여 각 어드레스에 대응하는 블럭의 양부를 판정하는 판정부를 더 포함하고, 배드 블럭 메모리는, 데이터 선택부가 패턴 발생부로부터의 시험 패턴을 선택한 경우에, 판정부에 있어서 배드 블럭과 판정된 블럭의 어드레스를 격납하며, 패턴 메모리는, 피시험 메모리를 탑재하는 장치에 사용하는 데이터 패턴을, 시험 패턴으로서 격납하고, 데이터 선택부는, 배드 블럭 메모리가 배드 블럭의 어드레스를 격납한 후에, 패턴 메모리가 출력하는 시험 패턴을 선택해도 좋다.
본 발명의 제2의 형태에 있어서는, 소정의 데이터 패턴이 기입된 반도체 메모리를 제조하는 제조 방법에 있어서, 반도체 메모리를 준비하는 준비 단계와, 반도체 메모리의 기억 영역 중, 사용할 수 없는 배드 블럭을 판정하는 판정 단계와, 반도체 메모리의 기억 영역 중, 배드 블럭 이외의 영역에, 소정의 데이터 패턴을 기입하는 기입 단계를 포함하고, 기입 단계는, 패턴 메모리에 데이터 패턴을 격납하는 패턴 준비 단계와, 데이터 패턴을 기입해야 하는 반도체 메모리의 어드레스를 순차적으로 생성하는 어드레스 생성 단계와, 어드레스 생성 단계에서 생성한 반도체 메모리의 어드레스에 따라, 패턴 메모리의 각 어드레스를 순차적으로 지정하는 어드레스를 생성하고, 패턴 메모리에 입력하는 포인터 단계와, 배드 블럭의 어드레스를 미리 격납하고, 어드레스 생성 단계에서 생성한 반도체 메모리의 어드레스가, 배드 블럭의 어드레스 중 어느 하나와 일치하는 경우에, 포인터 단계에서 출력하는 패턴 메모리의 어드레스를 동일하게 보유한 상태로, 어드레스 생성 단계에서 출력하는 반도체 메모리의 어드레스를 다음의 어드레스로 변경시키는 포인터 제어 단계를 포함하는 제조 방법을 제공한다.
또한, 상기 발명의 개요는, 본 발명의 필요한 특징의 전체를 열거한 것은 아니며, 이와 같은 특징군의 서브 콤비네이션도 또한, 발명이 될 수 있다.
이하, 발명의 실시 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 속하는 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수적인 것으로 한정되지는 않는다.
도 1은, 본 발명의 실시 형태에 의한 시험 장치 100의 구성의 일례를 나타내는 도면이다. 시험 장치 100은, 반도체 메모리 등의 피시험 메모리 200을 시험하는 장치에 있어서, 알고리즘 패턴 발생기(이하, 「ALPG」라 한다) 10, 및 복수의 테스트 보드(20-1, -2, …, 이하 20으로 총칭한다)를 포함한다. 복수의 테스트 보드 20은, 시험해야 하는 복수의 피시험 메모리 200에 대응하여 제공된다. 각각의 테스트 보드 20은, 대응하는 피시험 메모리 200과 접속되고, 대응하는 피시험 메모리 200에 데이터를 기입하며, 또한 피시험 메모리 200이 격납한 데이터를 독출한다.
또한, ALPG 10은, 각각의 피시험 메모리 200에 대해, 데이터를 기입해야 하는 어드레스를 지정하는 어드레스 생성부로서 기능한다. ALPG 10은, 복수의 테스트 보드 20에, 동일한 어드레스 값을 출력한다. 즉, 복수의 테스트 보드 20은, 복수의 피시험 메모리 200을 동시에 시험한다. 또한, ALPG 10은, 각각의 테스트 보드 20을 제어하는 신호, 및 피시험 메모리 200에 기입해야 하는 데이터 등을 생성하여 테스트 보드 20에 출력해도 좋다.
다음으로, 각각의 테스트 보드 20에 대해 설명한다. 각각의 테스트 보드 20은, 배드 블럭 메모리 어드레스 선택부(이하, 「BBM 어드레스 선택부」라 한다) 22, 배드 블럭 메모리 24, 포인터 제어부 26, 포인터부 28, 패턴 메모리 어드레스 선택부(이하, 「PM 어드레스 선택부」라 한다) 30, 패턴 메모리 32, 파형 성형부 34, 데이터 선택부 36, 드라이버 38, 파형 성형부 40, 드라이버 42, 판정부 44, 및 비교기 46을 포함한다.
본 예에 있어서 시험 장치 100은, 우선 각각의 피시험 메모리 200의 배드 블럭(불량 블럭)을 검출하고, 다음으로 피시험 메모리 200에 출하용의 패턴을 기입한다. 여기서, 피시험 메모리 200의 기억 영역은, 미리 복수의 데이터 블럭으로 분할되어 있다. 배드 블럭은, 데이터 블럭에 포함되는 셀 중, 예를 들면 1 이상의 셀이 불량인 데이터 블럭을 가리켜도 좋고, 또한 소정의 개수 이상의 셀이 불량인 데이터 블럭을 가리켜도 좋다.
피시험 메모리 200의 배드 블럭을 검출하는 경우, ALPG 10은, 시험 패턴을 기입해야 하는 피시험 메모리 200의 어드레스를 순차적으로 생성하여 출력한다. 또한, ALPG 10은, 피시험 메모리 200에 입력할 시험 패턴을 생성하고, 데이터 선택부 36 및 드라이버 38을 거쳐 피시험 메모리 200에 입력해도 좋고, 또, 패턴 메모리 32가 미리 격납한 시험 패턴을, 피시험 메모리 200에 입력해도 좋다. ALPG 10이 출력하는 어드레스, 시험 패턴 등은, 각각의 테스트 보드 20에 입력된다.
판정부 44는, 대응하는 피시험 메모리 200으로부터 독출한 데이터를, 비교기 46을 거쳐 수취한다. 그리고, 판정부 44는, 대응하는 피시험 메모리 200의 각 데이터 블럭에 불량이 있는지 없는지를 판정한다. 예를 들면, 판정부 44는, 대응하는 피시험 메모리 200에 입력된 데이터와, 대응하는 피시험 메모리 200으로부터 독출한 데이터를 비교함으로써, 각 데이터 블럭에 불량이 있는지 없는지를 판정한다.
배드 블럭 메모리 24는, 대응하는 피시험 메모리 200의 기억 영역 중, 불량이 존재하는 배드 블럭의 어드레스를 격납한다. 즉, 배드 블럭 메모리 24는, 판정부 44에 있어서 불량이 존재한다고 판정된 데이터 블럭의 어드레스를 격납한다. 이때, 배드 블럭 메모리 24는, 판정부 44가 판정한 데이터 블럭의 어드레스를, ALPG 10으로부터 수취해도 좋다.
다음으로, 피시험 메모리 200에 출하용의 패턴을 기입하는 경우에 대해 설명한다. 패턴 메모리 32는, 출하용의 패턴에 따른 시험 패턴을 미리 격납한다. 각 테스트 보드 20의 패턴 메모리 32는, 동일한 시험 패턴을 격납해도 좋고, 또, 다른 시험 패턴을 격납해도 좋다. ALPG 10은, 패턴 메모리 32가 격납한 시험 패턴을 기입해야 하는 피시험 메모리 200의 어드레스를 순차적으로 출력한다. 당해 어드레스는, 피시험 메모리 200 및 각 테스트 보드 20의 BBM 어드레스 선택부 22에 입력된다.
포인터부 28은, ALPG 10이 출력하는 피시험 메모리 200의 어드레스에 동기하여, 패턴 메모리 32의 각 어드레스를 순차적으로 지정하고, 패턴 메모리 32에 시험 패턴을 출력시킨다. 예를 들면, ALPG 10은, 피시험 메모리 200의 어드레스의 출력을 개시함과 동시에, 포인터부 28을 동작시키는 제어 신호를 포인터부 28에 출력한다. 포인터부 28은, 당해 제어 신호를 수취하고 나서, ALPG 10이 어드레스를 출력하는 주기와 실질적으로 동일한 주기로, 패턴 메모리 32의 어드레스를 출력한다. 예를 들면, 포인터부 28은, 패턴 메모리 32의 어드레스를 순차적으로 증가시켜 지정해도 좋다.
파형 성형부 34는, 패턴 메모리 32가 출력하는 시험 패턴에 기초하여, 피시험 메모리 200에 입력하는 신호를 성형하고, 데이터 선택부 36 및 드라이버 38을 거쳐 피시험 메모리 200에 입력한다. 피시험 메모리 200에 배드 블럭이 없는 경우, 이상의 동작에 의해, 패턴 메모리 32가 격납한 시험 패턴을, 모두 피시험 메모리 200에 격납할 수 있다.
BBM 어드레스 선택부 22는, ALPG 10으로부터 수취한 어드레스를, 배드 블럭 메모리 24에 대한 어드레스로 변환한다. 포인터 제어부 26은, ALPG 10이 출력한 피시험 메모리 200의 어드레스가, 배드 블럭 메모리 24에 격납된 배드 블럭의 어드 레스의 어느 하나에 일치한 경우에, 포인터부 28이 출력하는 어드레스를 동일하게 보유한 상태로, ALPG 10에 피시험 메모리 200의 다음 어드레스를 출력시킨다. 예를 들면, 포인터 제어부 26은, ALPG 10이 출력한 피시험 메모리 200의 어드레스가, 배드 블럭 메모리 24에 격납된 배드 블럭의 어드레스 중 어느 하나에 일치한 경우에, 포인터부 28에 있어서의 어드레스의 인크리먼트를 금지한다. 또한, 포인터 제어부 26은, ALPG 10이 출력한 피시험 메모리 200의 어드레스가, 배드 블럭 메모리 24에 격납된 배드 블럭의 어드레스의 어느 것에도 일치하지 않는 경우에는, 포인터부 28이 다음의 어드레스를 출력하는 것을 금지하지 않는다.
또한, 피시험 메모리 200에 데이터를 기입하는 경우, ALPG 10은, 파형 성형부 40 및 드라이버 42를 거쳐, 데이터의 기입을 허가하는 라이트 이네이블(write enable) 신호를 피시험 메모리 200에 공급한다. 여기서, ALPG 10이 출력한 피시험 메모리 200의 어드레스가, 배드 블럭 메모리 24에 격납된 배드 블럭의 어드레스 중 어느 하나에 일치한 경우에는, 포인터 제어부 26은, 파형 성형부 40이 라이트 이네이블 신호를 출력하는 것을 금지한다.
이와 같이, 피시험 메모리 200에 입력하는 어드레스와, 패턴 메모리 32에 입력하는 어드레스를 각각 독립하여 제어함으로써, 피시험 메모리 200에 있어서의 배드 블럭을 건너뛰고, 불량이 없는 데이터 블럭을 선택하여, 기입해야 하는 데이터를 기입할 수 있다. 이 때문에, 배드 블럭이 존재하는 피시험 메모리 200에 대해서도, 전체 데이터를 기입할 수 있다. 즉, 출하용의 데이터를 기입하는 경우에, 미리 불량이 없는 피시험 메모리 200을 선별할 필요가 없고, 시험의 수율을 향상시 킬 수 있다.
또한, ALPG 10은, 패턴 메모리의 어드레스를 랜덤하게 지정하는 랜덤 어드레스를 더 생성해도 좋다. 또한, 포인터부 28은, 패턴 메모리 32의 어드레스를 시리얼에 지정하는 시리얼 어드레스를 생성한다. 이러한 경우, 당해 랜덤 어드레스 및 당해 시리얼 어드레스는, PM 어드레스 선택부 30에 입력된다.
PM 어드레스 선택부 30은, 피시험 메모리 200의 배드 블럭을 검출하는 경우에, 패턴 메모리 32에 미리 격납한 시험 패턴을 이용할지, 또는 랜덤인 시험 패턴을 이용할지에 따라, 시리얼 어드레스 또는 랜덤 어드레스 중 어느 하나를 선택한다. PM 어드레스 선택부 30이, 어느 어드레스를 선택할지는, 사용자가 미리 설정해도 좋다.
이와 같은 구성에 의해, 피시험 메모리 200의 배드 블럭을 검출하는 경우에, 미리 격납한 시험 패턴을 이용할지, 또는 랜덤인 시험 패턴을 이용할지를 선택할 수 있다. 예를 들면, 패턴 메모리 32가, 피시험 메모리 200을 탑재하는 장치에 사용하는 데이터 패턴을, 시험 패턴으로서 격납하고 있는 경우에, 당해 시험 패턴을 이용하여, 랜덤인 시험 패턴을 생성할 수 있다. PM 어드레스 선택부 30은, 피시험 메모리 200의 배드 블럭을 검출하는 경우에 랜덤 어드레스를 선택하고, 피시험 메모리 200에 출하용의 데이터를 기입하는 경우에 시리얼 어드레스를 선택해도 좋다.
또한, ALPG 10은, 피시험 메모리 200의 배드 블럭을 검출하는 경우에, 피시험 메모리 200에 입력하는 시험 패턴을 생성하는 패턴 발생부로서 더 기능해도 좋다. 데이터 선택부 36은, ALPG 10이 생성하는 시험 패턴, 또는 패턴 메모리 32가 출력하는 시험 패턴 중 어느 하나를 선택하여, 피시험 메모리 200에 입력한다. 예를 들면, 데이터 선택부 36은, 피시험 메모리 200의 배드 블럭을 검출하는 경우에, ALPG 10으로부터 수취하는 시험 패턴을 선택하고, 피시험 메모리 200에 출하용의 데이터를 기입하는 경우에 패턴 메모리 32로부터 수취하는 시험 패턴을 선택해도 좋다.
도 2는, 시험 장치 100의 동작의 일례를 나타내는 도면이다. 본 예에 있어서는, 피시험 메모리 200에 출하용의 데이터를 기입하는 경우의 동작을 설명한다. 도 1에 있어서 설명한 바와 같이, 배드 블럭 메모리 24는, 피시험 메모리 200의 각 데이터 블럭에 불량이 존재하는지 아닌지를 나타내는 정보를 격납한다.
BBM 어드레스 선택부 22는, ALPG 10이 출력하는 피시험 메모리 200의 어드레스와 대응하는 데이터 블럭의 양부 정보를, 배드 블럭 메모리 24로부터 포인터 제어부 26에 출력시킨다. 포인터 제어부 26은, 당해 어드레스에 대응하는 데이터 블럭이 배드 블럭인 경우, 포인터부 28이 어드레스를 인크리먼트하는 것을 금지한다. 즉, 당해 어드레스에 대응하는 데이터 블럭이 배드 블럭인 경우, 패턴 메모리 32는, 피시험 메모리 200에 다음의 어드레스가 입력될 때까지 동일한 데이터를 출력한다. 이와 같은 동작에 의해, 피시험 메모리 200에는, 패턴 메모리 32가 격납한 시험 패턴의 각 데이터가, 불량이 없는 데이터 블럭에 순차적으로 기입된다.
도 3은, 각 테스트 보드 20의 동작의 일례를 나타내는 타이밍 차트이다. 본 예에 있어서는, 복수의 피시험 메모리 200(DUT 1 ~ DUT 3)에 동일한 출하용의 데이터(Data 1 ~ Data 4)를 기입하는 경우의 동작을 설명한다. 또한, 도 3에 있어서 는, ALPG 10이 피시험 메모리 200의 어드레스를 생성하는 주기를 점선으로 나타낸다. 즉, 점선으로 나타내어진 각 주기에 있어서, ALPG 10은, 피시험 메모리 200의 다른 어드레스를 생성한다.
DUT 1 ~ DUT 3 에 대응하는 각 테스트 보드의 동작은, 도 1 및 도 2에 있어서 설명한 대로이다. 즉, 각 테스트 보드 20은, 피시험 메모리 200에 있어서의 배드 블럭을 스킵하여, 불량이 없는 데이터 블럭을 선택하여, 데이터를 기입한다. 또한, 도 3에 있어서 「BBM」은, 각 주기에 있어서 ALPG 10이 생성하는 어드레스에 대응하는 데이터 블럭에 대해, 각 배드 블럭 메모리 24가 격납하고 있는 불량 정보를 나타낸다. 또한, 「WE」는, 드라이버 42가 피시험 메모리 200에 공급하는 라이트 이네이블 신호이고, 「기입 데이터」는, 드라이버 38이 피시험 메모리 200에 기입하는 데이터를 나타낸다.
각 피시험 메모리 200에 대응하는 포인터 제어부 26은, 각 주기에 있어서 ALPG 10으로부터 공급되는 피시험 메모리 200의 어드레스가, 대응하는 피시험 메모리 200의 배드 블럭 메모리의 어드레스인지 아닌지에 따라, 파형 성형부 40이 출력하는 라이트 이네이블 신호, 및 포인터부 28이 출력하는 패턴 메모리 32의 어드레스를, 피시험 메모리 200 마다에 각각 독립하여 제어한다.
예를 들면, DUT 1에 있어서, 제1, 제4, 제5, 제7, 제9 주기에 대응하는 피시험 메모리 200의 어드레스가, 배드 블럭의 어드레스가 아닌 경우, DUT 1에 대응하는 포인터 제어부 26은, 당해 각 주기에 있어서, 드라이버 42에 라이트 이네이블 신호를 출력시킨다. 또한, 당해 포인터 제어부 26은, 당해 각 주기의 다음 주기 에, 포인터부 28에 다음의 어드레스를 출력시킨다. 이와 같은 동작에 의해, 당해 각 주기에 있어서, 피시험 메모리 200에 기입해야 하는 데이터(Data 1 ~ Data 4)가, 피시험 메모리 200에 기입된다. 또한, 본 예에 있어서는, 제7 주기에 있어서, 전체의 데이터가 피시험 메모리 200에 기입되므로, 제8 주기 이후는, 피시험 메모리 200에 기입 금지 데이터가 입력된다. 기입 금지 데이터는, 피시험 메모리 200의 각 셀의 초기값을 나타내는 데이터이고, 예를 들면 H 레벨에 고정된 데이터이다. 당해 기입 금지 데이터는, 패턴 메모리 32에 있어서, 기입해야 하는 데이터에 계속하여 격납된다.
이것에 대해, 예를 들면 DUT 3에 있어서는, 제1 ~ 제5 주기에 대응하는 피시험 메모리 200의 어드레스가, 배드 블럭의 어드레스가 아니다. 이 경우, DUT 3에 대하여는, 제4 주기에 있어서, 전체의 데이터가 피시험 메모리 200에 기입된다. 이 때문에, 제5 주기 이후는, 피시험 메모리 200에 기입 금지 데이터가 입력된다.
이와 같이, 각 피시험 메모리 200의 배드 블럭의 정보를, 대응하는 테스트 보드 20의 배드 블럭 메모리 24에 각각 격납함으로써, 배드 블럭이 존재하는 어드레스가 다른 복수의 피시험 메모리 200을 동시에 시험할 수 있다. 즉, 복수의 피시험 메모리 200에 대하여, 각 테스트 보드 20에 있어서, 대응하는 피시험 메모리 200의 배드 블럭 정보에 따라 각 데이터의 입력 타이밍을 독립하여 제어함으로써, 배드 블럭이 존재하는 어드레스가 다른 복수의 피시험 메모리 200에 대하여, 동일한 데이터를 동시에 기입할 수 있다. 이에 의해, 시험의 효율을 향상시킬 수 있다.
도 4는, 소정의 데이터 패턴이 기입된 반도체 메모리를 제조하는 제조 방법의 일례를 나타내는 흐름도이다. 본 예에 있어서의 제조 방법은, 도 1 내지 도 3에 있어서 설명한 시험 장치를 이용하여, 소정의 데이터 패턴이 기입된 반도체 메모리를 제조한다.
우선, 준비 단계 S102에 있어서, 반도체 메모리를 준비한다. 예를 들면, 반도체 메모리로서, 데이터 스토리지 타입의 플래시 메모리를 준비한다. 다음으로, 판정 단계 S104에 있어서, 반도체 메모리의 기억 영역 중, 사용할 수 없는 배드 블럭을 판정한다. 판정 단계 S104는, 도 1에 관련하여 설명한 판정부 44를 이용하여 행하여도 좋다. 또한, 판정 단계 S104에 있어서 판정된 배드 블럭의 어드레스는, 배드 블럭 메모리 24에 격납된다.
다음으로, 기입 단계 S106 ~ S116에 있어서, 반도체 메모리의 기억 영역 중, 배드 블럭 이외의 영역에, 소정의 데이터 패턴을 기입한다. 또한, 패턴 준비 단계 S106에 있어서, 패턴 메모리 32에, 당해 데이터 패턴을 격납한다. 다음으로, 포인터 단계 S108에 있어서, 패턴 메모리 32의 각 어드레스를 순차적으로 지정하는 어드레스를 생성하고, 패턴 메모리 32에 입력한다. 포인터 단계 S108은, 도 1에 관련하여 설명한 포인터부 28을 이용하여 행하여도 좋다.
다음으로, 어드레스 생성 단계 S110에 있어서, 데이터 패턴을 기입해야 하는 반도체 메모리의 어드레스를 순차적으로 생성한다. 어드레스 생성 단계 S110은, 도 1에 관련하여 설명한 ALPG 10을 이용하여 행하여도 좋다. 또한, S108 및S110에 있어서는, 반도체 메모리의 어드레스와, 패턴 메모리의 어드레스를 동기하여 생성 한다.
다음으로, 어드레스 생성 단계 S110에 있어서 생성한 반도체 메모리의 어드레스가, 배드 블럭의 어드레스 중 어느 하나와 일치하는지 아닌지를 판정한다(S112). 반도체 메모리의 어드레스가, 배드 블럭의 어드레스와 일치한 경우, 포인터 단계 S108에 있어서 출력하는 패턴 메모리 32의 어드레스를 동일하게 보유한 상태로, 어드레스 생성 단계 S110에 있어서 출력하는 반도체 메모리의 어드레스를 다음 어드레스로 변경시킨다. 반도체 메모리의 어드레스가, 배드 블럭의 어드레스와 일치하지 않는 경우, 당해 반도체 메모리의 어드레스에, 패턴 메모리 32가 출력하는 데이터를 기입한다(S114).
다음으로, 반도체 메모리에 기입해야 하는 데이터의 전체를 기입했는지 아닌지를 판정한다(S114). 전체 데이터의 기입이 종료하고 있지 않은 경우, S108 ~ S116의 처리를 반복한다. 전체 데이터의 기입이 종료하고 있는 경우, 반도체 메모리의 제조를 종료한다.
이와 같은 제조 방법에 의해, 배드 블럭을 포함하는 반도체 메모리에 대해서도, 소정의 데이터 패턴의 전체를 기입할 수 있다. 이 때문에, 배드 블럭이 없는 반도체 메모리를 미리 선별할 필요가 없고, 제조의 수율을 향상시킬 수 있다.
이상, 실시 형태를 이용하여 본 발명을 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가하는 것이 가능하다는 것이 당업자에게 명백하다. 그러한 다양한 변경 도는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허청구범위의 기재로부터 명백하다.
상기로부터 명백한 바와 같이, 본 발명에 의하면, 배드 블럭을 포함하는 메모리에 대해서도, 소정의 데이터 패턴의 전체를 효율적으로 기입할 수 있다. 이 때문에, 배드 블럭이 없는 메모리를 미리 선별할 필요가 없고, 피시험 메모리의 시험의 수율, 또는 제조의 수율을 향상시킬 수 있다.

Claims (7)

  1. 피시험 메모리를 시험하는 시험 장치에 있어서,
    상기 피시험 메모리에 입력해야 하는 시험 패턴을 격납하는 패턴 메모리와,
    상기 시험 패턴을 기입해야 하는 상기 피시험 메모리의 어드레스를 순차적으로 출력하는 어드레스 생성부와,
    상기 어드레스 생성부가 출력하는 상기 피시험 메모리의 어드레스에 동기하여, 상기 패턴 메모리의 각 어드레스를 순차적으로 지정하고, 상기 패턴 메모리에 상기 시험 패턴을 출력시키는 포인터부와,
    상기 피시험 메모리의 기억 영역 중, 불량이 존재하는 배드 블럭의 어드레스를 미리 격납하는 배드 블럭 메모리와,
    상기 어드레스 생성부가 생성한 상기 피시험 메모리의 어드레스가, 상기 배드 블럭 메모리에 격납되어 있는 어드레스 중 어느 하나에 일치한 경우, 상기 포인터부가 출력하는 상기 패턴 메모리의 어드레스를 동일하게 보유한 상태로, 상기 어드레스 생성부에 상기 피시험 메모리의 다음 어드레스를 출력시키는 포인터 제어부를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 패턴 메모리는, 상기 피시험 메모리를 탑재하는 장치에서 사용하는 데 이터 패턴을, 상기 시험 패턴으로서 격납하는 시험 장치.
  3. 제1항에 있어서,
    상기 시험 장치는, 복수의 상기 피시험 메모리를 병렬로 시험하고, 상기 복수의 피시험 메모리에 대응하여, 복수의 상기 패턴 메모리, 복수의 상기 포인터부, 복수의 상기 배드 블럭 메모리, 및 복수의 상기 포인터 제어부를 포함하고,
    상기 어드레스 생성부는, 상기 피시험 메모리에 대하여 공통의 어드레스를 생성하고,
    각각의 상기 배드 블럭 메모리는, 대응하는 상기 피시험 메모리의 상기 배드 블럭의 어드레스를 격납하며,
    각각의 상기 포인터 제어부는, 대응하는 상기 배드 블럭 메모리에 격납되어 있는 상기 어드레스에 기초하여, 대응하는 상기 포인터부를 각각 독립하여 제어하는 시험 장치.
  4. 제1항에 있어서,
    상기 어드레스 생성부는, 상기 패턴 메모리의 랜덤 어드레스를 더 생성하고,
    상기 포인터부는, 상기 패턴 메모리의 시리얼 어드레스를 생성하며,
    상기 시험 장치는, 상기 어드레스 생성부가 생성한 상기 랜덤 어드레스, 또 는 상기 포인터부가 생성하는 상기 시리얼 어드레스 중 어느 하나를 선택하여, 상기 패턴 메모리에 입력하는 패턴 메모리 어드레스 선택부를 더 포함하는 시험 장치.
  5. 제1항에 있어서,
    상기 시험 패턴을 생성하는 패턴 발생부와,
    상기 패턴 발생부가 생성하는 상기 시험 패턴, 또는 상기 패턴 메모리가 출력하는 상기 시험 패턴 중 어느 하나를 선택하여, 상기 피시험 메모리에 입력하는 데이터 선택부를 더 포함하는 시험 장치.
  6. 제5항에 있어서,
    상기 피시험 메모리의 각 어드레스에 기입된 데이터를 독출하고, 독출한 데이터에 기초하여 각 어드레스에 대응하는 블럭의 양부를 판정하는 판정부를 더 포함하며,
    상기 배드 블럭 메모리는, 상기 데이터 선택부가 상기 패턴 발생부로부터의 상기 시험 패턴을 선택한 경우에, 상기 판정부에서 상기 배드 블럭으로 판정된 블럭의 어드레스를 격납하고,
    상기 패턴 메모리는, 상기 피시험 메모리를 탑재하는 장치에서 사용하는 데 이터 패턴을, 상기 시험 패턴으로서 격납하며,
    상기 데이터 선택부는, 상기 배드 블럭 메모리가 상기 배드 블럭의 어드레스를 격납한 후에, 상기 패턴 메모리가 출력하는 상기 시험 패턴을 선택하는 시험 장치.
  7. 소정의 데이터 패턴이 기입된 반도체 메모리를 제조하는 제조 방법에 있어서,
    상기 반도체 메모리를 준비하는 준비 단계와,
    상기 반도체 메모리의 기억 영역 중, 사용할 수 없는 배드 블럭을 판정하는 판정 단계와,
    상기 반도체 메모리의 기억 영역 중, 상기 배드 블럭 이외의 영역에, 상기 소정의 데이터 패턴을 기입하는 기입 단계를 포함하고,
    상기 기입 단계는,
    패턴 메모리에 상기 데이터 패턴을 격납하는 패턴 준비 단계와,
    상기 데이터 패턴을 기입해야 하는 상기 반도체 메모리의 어드레스를 순차적으로 생성하는 어드레스 생성 단계와,
    상기 어드레스 생성 단계에서 생성한 상기 반도체 메모리의 어드레스에 따라, 상기 패턴 메모리의 각 어드레스를 순차적으로 지정하는 어드레스를 생성하고, 상기 패턴 메모리에 입력하는 포인터 단계와,
    상기 배드 블럭의 어드레스를 미리 격납하고, 상기 어드레스 생성 단계에서 생성한 상기 반도체 메모리의 어드레스가, 상기 배드 블럭의 어드레스 중 어느 하나와 일치하는 경우에, 상기 포인터 단계에서 출력하는 상기 패턴 메모리의 어드레스를 동일하게 보유한 상태로, 상기 어드레스 생성 단계에서 출력하는 상기 반도체 메모리의 어드레스를 다음의 어드레스로 변경시키는 포인터 제어 단계를 포함하는 제조 방법.
KR1020060062187A 2005-07-04 2006-07-03 시험 장치 및 제조 방법 KR100832174B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00194704 2005-07-04
JP2005194704A JP4859402B2 (ja) 2005-07-04 2005-07-04 試験装置、及び製造方法

Publications (2)

Publication Number Publication Date
KR20070004451A KR20070004451A (ko) 2007-01-09
KR100832174B1 true KR100832174B1 (ko) 2008-05-23

Family

ID=37590742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062187A KR100832174B1 (ko) 2005-07-04 2006-07-03 시험 장치 및 제조 방법

Country Status (3)

Country Link
US (1) US7661043B2 (ko)
JP (1) JP4859402B2 (ko)
KR (1) KR100832174B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508724B2 (en) * 2006-11-30 2009-03-24 Mosaid Technologies Incorporated Circuit and method for testing multi-device systems
JP5080501B2 (ja) 2007-02-16 2012-11-21 株式会社アドバンテスト 試験装置および試験方法
US8301942B2 (en) * 2009-04-10 2012-10-30 International Business Machines Corporation Managing possibly logically bad blocks in storage devices
TWI467593B (zh) * 2010-09-06 2015-01-01 Fugu Tech Entpr Co Ltd 用於一非揮發性記憶體陣列之標記方法及初始化方法
US9003247B2 (en) * 2011-04-28 2015-04-07 Hewlett-Packard Development Company, L.P. Remapping data with pointer
JPWO2013018202A1 (ja) * 2011-08-02 2015-03-02 富士通株式会社 データ通信装置および制御方法
WO2013018202A1 (ja) * 2011-08-02 2013-02-07 富士通株式会社 データ通信装置および制御方法
EP2902669A1 (en) 2012-09-26 2015-08-05 Jatco Ltd Automatic transmission equipped with friction element having locking mechanism attached thereto, and control method therefor
US20160350711A1 (en) * 2015-06-01 2016-12-01 Accenture Global Services Limited Alternative delivery destination system
KR102377362B1 (ko) * 2015-07-08 2022-03-23 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
CN112822386B (zh) * 2019-11-15 2022-04-29 合肥美亚光电技术股份有限公司 数据的采集方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146098A (ja) * 1994-11-24 1996-06-07 Advantest Corp 半導体メモリ試験装置
JPH10106293A (ja) 1996-09-30 1998-04-24 Asia Electron Inc 半導体メモリ試験方法及びその装置
JPH10125092A (ja) 1996-10-22 1998-05-15 Advantest Corp フラッシュメモリ試験装置
KR20000031139A (ko) * 1998-11-03 2000-06-05 정선종 회로내부의 메모리 시험회로
JP2001256798A (ja) 2000-03-14 2001-09-21 Nec Corp 半導体試験装置及び半導体試験方法並びにプログラムを記録した機械読み取り可能な記録媒体
KR20010100939A (ko) * 2000-05-02 2001-11-14 오우라 히로시 메모리 시험방법 및 메모리 시험장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5127097A (en) * 1987-11-09 1992-06-30 Mitsubishi Denki Kabushiki Kaisha Memory writing apparatus
JPH01273297A (ja) * 1988-04-26 1989-11-01 Casio Electron Mfg Co Ltd 不揮発性記憶素子の寿命検知装置
JP3237473B2 (ja) * 1995-06-29 2001-12-10 安藤電気株式会社 マスク制御装置
JP3631557B2 (ja) * 1996-05-29 2005-03-23 株式会社アドバンテスト 半導体メモリ試験装置
JPH11316259A (ja) * 1998-04-30 1999-11-16 Toshiba Corp 半導体試験装置およびこれを用いた半導体試験方法
JP4121634B2 (ja) * 1998-09-21 2008-07-23 株式会社アドバンテスト メモリ試験装置
JP2000276367A (ja) * 1999-03-23 2000-10-06 Advantest Corp データ書込装置、データ書込方法、及び試験装置
KR100330164B1 (ko) * 1999-04-27 2002-03-28 윤종용 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법
US6553525B1 (en) * 1999-11-08 2003-04-22 International Business Machines Corporation Method and apparatus for selectively enabling and disabling functions on a per array basis
US6249465B1 (en) * 2000-02-18 2001-06-19 Hewlett-Packard Company Redundancy programming using addressable scan paths to reduce the number of required fuses
JP2002083499A (ja) * 2000-06-21 2002-03-22 Advantest Corp データ書込装置、データ書込方法、試験装置、及び試験方法
JP4416339B2 (ja) * 2001-02-21 2010-02-17 Ｏｋｉセミコンダクタ株式会社 メモリ試験装置及びメモリ試験方法
JP3822081B2 (ja) * 2001-09-28 2006-09-13 東京エレクトロンデバイス株式会社 データ書込装置、データ書込制御方法及びプログラム
JP4041801B2 (ja) * 2001-11-09 2008-02-06 株式会社アドバンテスト 半導体デバイス試験装置
JP2003194891A (ja) * 2001-12-28 2003-07-09 Ando Electric Co Ltd 半導体集積回路試験装置及び方法
JP2004199827A (ja) * 2002-12-20 2004-07-15 Nec Access Technica Ltd データ書き込み装置
US7861059B2 (en) * 2004-02-03 2010-12-28 Nextest Systems Corporation Method for testing and programming memory devices and system for same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146098A (ja) * 1994-11-24 1996-06-07 Advantest Corp 半導体メモリ試験装置
JPH10106293A (ja) 1996-09-30 1998-04-24 Asia Electron Inc 半導体メモリ試験方法及びその装置
JPH10125092A (ja) 1996-10-22 1998-05-15 Advantest Corp フラッシュメモリ試験装置
KR20000031139A (ko) * 1998-11-03 2000-06-05 정선종 회로내부의 메모리 시험회로
JP2001256798A (ja) 2000-03-14 2001-09-21 Nec Corp 半導体試験装置及び半導体試験方法並びにプログラムを記録した機械読み取り可能な記録媒体
KR20010100939A (ko) * 2000-05-02 2001-11-14 오우라 히로시 메모리 시험방법 및 메모리 시험장치

Also Published As

Publication number Publication date
JP2007012221A (ja) 2007-01-18
US20070005286A1 (en) 2007-01-04
KR20070004451A (ko) 2007-01-09
US7661043B2 (en) 2010-02-09
JP4859402B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
KR100832174B1 (ko) 시험 장치 및 제조 방법
US7171596B2 (en) Circuit and method for testing embedded DRAM circuits through direct access mode
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US20030120985A1 (en) Method and apparatus for memory self testing
KR100733234B1 (ko) 반도체 시험 장치 및 그 제어 방법
CN106448742B (zh) 半导体装置，测试装置及测试系统
US8020054B2 (en) Test apparatus and test method
US7254757B2 (en) Flash memory test system and method capable of test time reduction
KR100973859B1 (ko) 시험 장치, 및 시험 방법
KR100939199B1 (ko) 시험 장치, 시험 방법, 프로그램, 및 기록 매체
JP4874391B2 (ja) 試験装置
JP2000137996A (ja) メモリｉｃテストシステム
JP4156105B2 (ja) Ｉｃ試験装置
JP2014049165A (ja) 半導体装置及びメモリ試験方法
JPH11316259A (ja) 半導体試験装置およびこれを用いた半導体試験方法
JPH10253707A (ja) 集積回路試験装置
US20090248347A1 (en) Testing module, testing apparatus and testing method
US8543877B2 (en) Method of performing a chip burn-in scanning with increased efficiency
JP2006208190A (ja) 集積回路およびその試験方法
JP4472999B2 (ja) 半導体集積回路の試験装置
US6295239B1 (en) Control apparatus for testing a random access memory
JP4855597B2 (ja) アンドフェイル検出回路及び半導体メモリ試験装置
JP2001124822A (ja) テストバーンイン装置及びバーンイン試験方法
JP2005037261A (ja) 試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 12