KR100265929B1 - 메모리 시험장치 및 방법 - Google Patents

메모리 시험장치 및 방법 Download PDF

Info

Publication number
KR100265929B1
KR100265929B1 KR1019980013209A KR19980013209A KR100265929B1 KR 100265929 B1 KR100265929 B1 KR 100265929B1 KR 1019980013209 A KR1019980013209 A KR 1019980013209A KR 19980013209 A KR19980013209 A KR 19980013209A KR 100265929 B1 KR100265929 B1 KR 100265929B1
Authority
KR
South Korea
Prior art keywords
memory
defective
test
failure
analysis
Prior art date
Application number
KR1019980013209A
Other languages
English (en)
Other versions
KR19980081380A (ko
Inventor
히로시 다케모토
에이이치 세키네
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR19980081380A publication Critical patent/KR19980081380A/ko
Application granted granted Critical
Publication of KR100265929B1 publication Critical patent/KR100265929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체메모리에 대하여 복수의 기능시험을 연속적으로 실행하고, 각 기능시험의 종료마다 상기 메모리의 불량구제해석을 행할지 여부를 판정하는 메모리 시험장치에 있어서, 불량해석메모리(13) 후단에 불량 셀카운터(15)를 설치하고, 각 기능시험에 있어서, 피시험메모리(MUT)에서 불량메모리셀이 검출되면, 불량셀카운터에 피시험메모리의 불량메모리셀 개수를 계수시킨다. 주제어기는 금회(今回)의 기능시험에서 검출된 불량메모리셀수가 전회의 기능시험에서 검출된 불량메모리셀수보다 많을 경우에만 피시험메모리의 불량구제해석을 실시하도록 메모리 시험장치(TS)의 동작을 제어한다.

Description

메모리 시험장치 및 방법
본 발명은 반도체집적회로(IC)에 의해 구성되는 메모리(IC메모리)를 시험하는 메모리 시험장치 및 방법에 관한 것으로, 상세하게는, 메모리의 불량구제해석에 관한 것이다.
도 4에 이 종류의 종래의 메모리 시험장치의 기본구성을 표시한다. 예시하는 메모리 시험장치(TS)는 패턴발생기(10)와, 파형생성기(11)와, 논리비교기(12)와, 불량해석메모리(13)와, 마스크메모리(14)에 의해 구성되고, 또, 메모리 시험장치(TS)의 동작을 제어하는 주제어기(CP)를 포함한다. 이 주제어기(CP)는 컴퓨터에 의해 구성되고, 패턴발생기(10) 및 논리비교기(12)는 주제어기(CP)에도 접속되어 있다.
패턴발생기(10)는 주제어기(CP)의 제어하에 어드레스신호 및 시험패턴데이터신호를 발생하여 파형생성기(11)에 부여한다. 파형생성기(11)는 부여된 신호에 의거하여 시험하고자 하는 반도체메모리(이하 피시험메모리라 함; MUT) 시험에 필요한 파형을 갖는 어드레스신호 및 시험패턴신호를 생성하고, 이들 신호를 피시험메모리(MUT)에 인가하여, 피시험메모리(MUT)의 각 어드레스에 시험패턴신호를 기입한다.
피시험메모리(MUT)에 기입된 시험패턴신호는 그 후 판독되어 논리비교기(12)에 부여되고, 주제어기(CP)의 제어하에 패턴발생기(10)에서 이 논리비교기(12)에 부여되는 기대치데이터신호(EXP)와 비교된다. 논리비교기(12)는 양 신호간에 불일치가 존재하면 불량해석메모리(13)에 고장(failure)신호를 출력하고, 패턴발생기(10)에 불량해석메모리(13)에 주어지는 어드레스신호(도시않음)에 의해 지정되는 불량해석메모리(13)의 어드레스에, 이 고장신호(고장데이터)를 기억시킨다. 동시에, 논리비교기(12)는 주제어기(CP)에 불량메모리셀 발생을 알린다. 통상 데이터판독시에 피시험메모리(MUT)에 주어지는 어드레스신호가 불량해석메모리(13)에도 주어지므로, 피시험메모리(MUT)의 어드레스와 같은 불량해석메모리(13)의 어드레스에 고장데이터가 기억된다.
이렇게 하여 하나의 시험사이클중에 발생한 피시험메모리(MUT)의 불량메모리셀위치를 나타내는 고장데이터가 불량해석메모리(13)에 기억된다.
통상, 메모리 시험장치(TS)는 가령 시험패턴신호의 진폭치를 바꾸거나, 피시험메모리에 대한 동작전압을 변경하거나 하여 동일 피시험메모리(MUT)에 대하여 복수항목의 기능시험(펑크션테스트)을 실행하여 불량메모리셀을 검출하고 있다. 이 경우, 각 기능시험마다 발생하는 불량메모리셀을 불량해석메모리(13)에 기억하고, 이 기억데이터를 참조하여 피시험메모리를 구제하기가 가능한지 여부를 판정하는 메모리의 불량구제해석을 실행한다.
메모리의 불량구제해석을 실행하는데는 어느 소정시간이 필요하여, 각 기능시험마다 불량구제해석을 실행하면 상당한 시간이 필요해진다. 따라서, 불량구제해석의 실행은 필요 최소한도로 그치게 할 필요가 있다.
이 때문에 도 4 표시와 같이, 종래 불량해석메모리(13) 외에, 마스크메모리(14)를 설치하여, 이 마스크메모리(14)에 전회의 기능시험에서 불량이라 판정된 불량메모리셀을 기억시켜, 다음 기능시험에 있어서는 마스크메모리(14)에 이미 기억된 불량메모리셀위치와 같은 메모리셀위치에 대해서는 논리비교기(12)가 논리비교동작을 행하는 것을 금지하는 마스크데이터(MASK)를 논리비교기(12)에 부여한다. 이 불량메모리셀위치의 마스크에 의해 논리비교기(12)가 새로이 불량메모리셀을 검출하지 않을 경우는 논리비교기(12)는 주제어기(CP)에 불량메모리 발생을 통지하지 않으므로 주제어기(CP)는 「불량메모리 검출없음」이라 판정하고, 메모리의 불량구제해석의 실행을 생략하여 다음 기능시험으로 점프하도록 메모리시험장치(TS)의 동작을 제어한다.
상기 주제어장치(CP)의 제어동작에 대하여 도 5 표시 플로우차트를 참조하여 다시 설명한다. 도 5는 제1 기능시험루틴(LU1), 제2 기능시험루틴(LU2), 제3 기능시험루틴(LU3)의 3개 연속의 기능시험루틴과, 각 기능시험루틴(LU1∼LU3)에 있어서의 불량해석메모리(13) 및 마스크메모리(14)의 불량메모리셀의 기억상태를 예시한다.
우선, 제1 기능시험루틴(LU1)의 제1 기능시험개시시점(스타트)에서 불량해석메모리(13)와 마스크메모리(14)의 기억내용을 클리어하여 모든 기억데이터를 소거한다.
다음에, 스텝(SP1)의 제1 기능시험을 곧 실행하고, 이 기능시험중에 논리비교기(12)에서 불일치를 나타내는 고장신호가 출력되면 피시험메모리(MUT)의 불량메모리셀이 존재하는 어드레스와 같은 불량해석메모리(13)의 어드레스에, 불량메모리셀을 표시하는 가령 논리「1」의 고장데이터가 기억된다. 도 5의 예에서는 피시험메모리의 3개의 메모리셀에 불량이 발생한 경우를 표시한다.
스텝(SP1)의 제1 기능시험중에 피시험메모리의 메모리셀에 1개라도 불량이 발생하면, 논리비교기(12)는 이것을 주제어기(CP)에 통지하므로 주제어기(CP)는 제1 기능시험중에 불량메모리셀이 발생한 것을 인식한다. 주제어기(CP)는 제1 기능시험루틴(LU1)에서 불량메모리셀 발생이 있었다는 것을 인식하고 있으므로 그 인식데이터에 의해 패스/고장판정스텝(SP2)에서는 고장 판정이 내려지고, 스텝(SP3)의 메모리 불량구제해석을 실행한다.
메모리 불량구제 해석스텝(SP3)에 있어서는 불량해석메모리(13)에 기억된 불량메모리셀수를 계수하여, 계수된 불량메모리셀을 기타 대체용 메모리셀과 치환가능 여부를 판정한다. 치환가능의 경우는 제2 기능시험루틴(LU2)으로 진행한다.
제2 기능시험루틴(LU2)에 있어서는 우선 스텝(SP4)의 제2 기능시험을 실행하기 전에 불량해석메모리(13)의 기억데이터를 마스크메모리(14)에 전송하고, 제1 기능시험에서 검출된 불량메모리셀의 위치정보를 불량해석 메모리(13)에서 마스크메메모리(14)에 카피한다.
스텝(SP4)의 제2 기능시험을 실행할 때에는 마스크메모리(14)의 기억내용이 논리비교기(12)에 마스크데이터로서 부여되고, 마스크메모리(14)에 이미 기억되어 있는 불량메모리셀위치(도시예는 3개)와 같은 메모리셀 위치에 대해서는 논리비교기(12)가 논리비교동작을 행하는 것을 금지한다. 따라서, 스텝(SP4)의 제2 기능시험 실행시에, 전회에 검출된 불량메모리셀 이외의 메모리셀에 불량이 없으면 논리비교기(12)는 불량메모리셀을 검출하지 않으므로 주제어기(CP)는 제2 기능시험에서는 불량이라 판정되는 메모리셀은 「전혀 없었다」고 인정한다. 이 결과, 불량메모리셀 수는 제1 기능시험 결과와 동일하므로 스텝(SP5)에서 행하는 패스/고장 판정은 패스라 판정되고, 메모리의 불량구제해석스텝(SP6)을 실행하지 않고 다음 제3 기능시험루틴(LU3)으로 진행한다.
도시하는 제3 기능시험루틴(LU3)은 그 스텝(SP7)의 제3 기능시험 실행에 의해, 새로이 피시험메모리에 2개의 불량메모리셀이 발생한 사례를 나타낸다. 새로이 불량메모리셀이 발생함으로써 주제어기(CP)는 불량메모리셀의 발생을 인식하므로 스텝(SP7)의 제3 기능시험종료후에 스텝(SP8)에서 고장이라 판정하여 메모리의 불량구제해석스텝(SP9)을 실행한다.
상기와 같이, 종래는 과거에 실시한 기능시험으로 불량이라 판정된 메모리셀의 위치정보를 마스크메모리(14)에 기억하고, 이 마스크메모리(14)에 기억한 불량메모리셀의 위치정보를 논리비교기(12)에 부여하여 이 메모리셀위치에 대해서는 논리비교기(12)의 비교동작을 마스크(금지)하고 있다. 이에 따라 과거에 불량이라 판정된 메모리셀 위치에서는 논리비교동작이 실행되지 않으므로 그 후의 기능시험에 있어서, 과거에 불량이라 판정된 메모리셀 위치와 같은 위치에 불량메모리셀이 존재하여도 고장신호는 발생되지 않는다. 즉, 새로운 메모리셀에 불량이 검출될 경우에 한하여 메모리의 불량구제해석이 실행되므로 메모리의 불량구제해석의 실행회수를 적게 할 수 있고, 피시험메모리 시험시간을 단축할 수 있다.
그러나, 종래 구성은 불량해석메모리(13)에 첨가하여 마스크메모리(14)를 필요로 하는 결점이 있다. 즉, 불량해석메모리(13)는 대용량이고, 이 마스크메모리(14)는 불량해석메모리(13)와 동일한 기억용량을 필요로 하므로, 대용량의 메모리를 여분으로 1개 추가하게 되어, 제조비가 상당히 높아지는 결점이 있다.
본 발명의 한 목적은, 마스크메모리를 설치하지 않더라도 복수의 기능시험의 각 종료시에, 반도체메모리의 불량구제해석을 행할지 여부를 판정할 수 있는 메모리시험장치를 제공함에 있다.
본 발명의 다른 목적은, 복수의 기능시험 각각에 있어 검출되는 피시험메모리의 불량메모리셀수의 비교에 의해 각 기능시험종료시에 반도체메모리의 불량구제해석을 행할지 여부를 판정할 수 있는 메모리 시험방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 있어서는, 시험하고자 하는 반도체메모리에 대하여 복수의 기능시험을 연속적으로 실행하여, 각 기능시험 종료마다 상기 반도체메모리에서 검출된 불량메모리셀을 불량해석메모리에 기억하고, 이 불량해석메모리에 기억된 불량메모리셀의 개수에 따라 상기 반도체메모리가 구제가능한지 여부를 판정하는 메모리 시험장치에 있어서, 하나의 기능시험을 실행한 후, 전회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리셀 개수와 금회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리셀 개수를 비교하여, 금회의 검출된 불량메모리셀 개수가 전회의 개수보다 많을 경우에만 상기 피시험메모리의 불량구제해석을 실행하도록 구성되어 있는 메모리시험장치가 제공된다.
상기 메모리 시험장치는 적어도 패턴발생기와, 파형생성기와, 논리비교기와, 불량해석메모리와, 상기 메모리 시험장치의 동작을 제어하는 주제어기를 포함하는 것이 바람직하다.
상기 패턴발생기는, 상기 주제어기 제어하에, 시험패턴 데이터신호를 발생하여 상기 파형생성기에 부여하고, 상기 파형생성기는 상기 패턴발생기에서 부여된 신호에 의거하여 반도체 메모리시험에 필요한 파형을 갖는 시험패턴신호를 생성하여 상기 반도체메모리에 인가하고, 상기 논리비교기는 상기 반도체메모리에서 판독된 신호와 상기 주제어기 제어하에 상기 패턴발생기에서 이 논리비교기에 부여되는 기대치 데이터신호를 비교하고, 양 신호간에 불일치가 존재하면 상기 반도체메모리의 메모리셀이 불량이라 판정하여 메모리셀 불량을 표시하는 고장신호를 상기 불량해석메모리에 부여함과 동시에, 상기 주제어기에 불량메모리셀 발생을 알리고, 상기 불량해석 메모리는 상기 메모리셀의 불량을 표시하는 고장신호 또는 거기에 대응하는 고장데이터를 기억함과 동시에, 기억된 고장데이터 개수를 상기 주제어기에 공급한다.
바람직한 일 실시예에 있어서는, 상기 메모리 시험장치는 패턴발생기와, 파형생성기와, 논리비교기와, 불량해석메모리와, 불량셀카운터와, 상기 메모리 시험장치의 동작을 제어하는 주제어기를 포함하고, 상기 패턴발생기, 논리비교기, 및 불량셀카운터는 상기 주제어기에도 접속돼 있고, 상기 패턴발생기는 상기 주제어기 제어하에 시험패턴 데이터신호를 발생하여 상기 파형생성기에 부여하고, 상기 파형생성기는 상기 패턴발생기에서 부여된 신호에 의거하여 반도체메모리시험에 필요한 파형을 갖는 시험패턴신호를 생성하여 상기 반도체메모리에 인가하고, 상기 논리비교기는 상기 반도체메모리에서 판독된 신호와, 상기 주제어기 제어하에 상기 패턴발생기에서 이 논리비교기에 부여되는 기대치데이터신호를 비교하여, 양 신호간에 불일치가 존재하면 상기 반도체메모리의 메모리셀이 불량이라 판단하여 메모리셀의 불량을 나타내는 고장신호를 상기 불량해석 메모리에 부여함과 동시에, 상기 주제어기에 불량메모리셀 발생을 알리고, 상기 불량해석메모리는 상기 메모리셀의 불량을 나타내는 고장신호 또는 거기에 대응하는 고장데이터를 기억하고, 상기 불량셀카운터는 상기 불량해석메모리에 기억된 고장데이터 개수를 계수하여 상기 주제어기에 공급한다.
또, 상기 주제어기는 각 기능시험에 있어서, 피시험반도체메모리에서 불량메모리셀이 검출되지 않을 경우에는 제어동작을 즉시 다음 기능시험루틴으로 진행하고, 피시험반도체메모리에서 불량메모리셀이 검출될 경우에는 현재의 기능시험 종료후에 상기 불량해석메모리에 기억된 불량메모리셀 개수를 계수시켜, 최초의 기능시험루틴을 제외한 후속의 각 기능시험루틴에 있어서, 상기 불량메모리셀의 계수치와 전회의 기능시험 종료후에 계수된 불량메모리셀 계수치를 비교하고, 금회의 계수치가 전회의 계수치와 같거나 또는 작을 경우는 제어동작을 다음 기능시험루틴으로 진행하고, 금회의 계수치가 전회의 계수치보다 클 경우는 피시험메모리의 불량구제해석을 실행후 제어동작을 다음 기능시험루틴으로 진행하도록 상기 메모리 시험장치를 제어한다.
본 발명의 다른 면에 있어서는 시험하고자 하는 반도체메모리에 대하여 복수의 기능시험을 연속적으로 실행하고, 각 기능시험 종료마다 상기 반도체메모리에서 검출된 불량메모리를 불량해석메모리에 기억하고, 이 불량해석메모리에 기억된 불량메모리셀 개수에 응하여 상기 반도체메모리가 구제가능한지 여부를 판정하는 메모리 시험장치에 있어서, 하나의 기능시험을 실행후, 전회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리 개수와 금회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리셀 개수를 비교하는 스텝과, 금회 검출된 불량메모리셀 개수가 전회의 개수보다 많을 경우에만 상기 피시험메모리의 불량구제해석을 실행하는 스텝을 포함하는 메모리시험 방법이 제공된다.
바람직한 일 실시예에 있어서는, 각 기능시험에 있어서, 피시험 반도체메모리에서 불량메모리셀이 검출되지 않을 경우는 제어동작을 즉시 다음 기능시험루틴으로 진행하는 스텝과, 피시험반도체메모리에서 불량메모리셀이 검출될 경우는 현재의 기능시험이 종료된 후에 상기 불량해석메모리에 기억된 불량메모리셀 개수를 계수시키는 스텝을 다시 포함하고, 상기 비교하는 스텝은 최초의 기능시험루틴을 제외한 후속의 각 기능시험루틴에 있어서, 상기 금회 검출된 불량메모리셀 개수와 전회의 불량메모리셀 개수를 비교하고, 상기 금회 검출된 불량메모리셀 개수가 전회의 불량메모리셀 개수와 같거나 또는 작을 경우는 제어동작을 다음 기능시험루틴으로 진행하고, 상기 금회 검출된 불량메모리셀 개수가 전회의 불량메모리셀 개수보다 클 경우는 제어동작을 상기 피시험메모리의 불량구제해석을 실행하는 스텝으로 진행한다.
상기 본 발명의 메모리시험장치 및 방법에 따르면, 금회 실시한 기능시험에 있어서 검출된 불량메모리셀 수가 과거의 기능시험에 있어서 불량이라 판정된 메모리셀 수와 동수의 경우는, 새로이 불량이라 판정된 메모리셀은 피시험메모리에 존재하지 않는다고 판정되고, 메모리의 불량구제해석은 실행되지 않는다. 또, 금회의 기능시험에서 검출된 불량메모리셀의 수가 과거의 기능시험에서 검출된 불량메모리셀 수를 초과할 경우는 새로이 불량이라 판정된 메모리셀이 피시험메모리에 존재한다고 판정되고, 메모리의 불량구제해석이 실행된다. 따라서, 마스크메모리를 설치하지 않아도 각 기능시험마다 메모리의 불량구제해석을 행할지 여부를 판정할 수 있게 된다.
도 1은 본 발명에 따른 메모리 시험장치의 일 실시예의 기본구성을 주제어기와 함께 나타내는 블록도,
도 2는 도 1 표시의 메모리 시험장치의 동작을 설명하기 위한 플로우차트,
도 3은 도 2 표시의 플로우차트에 계속되는 플로우차트,
도 4는 종래의 메모리 시험장치의 일례의 기본구성을 주제어기와 함께 나타내는 블록도,
도 5는 도 4 표시의 메모리 시험장치의 동작을 설명하기 위한 플로우차트.
이하, 본 발명에 따른 메모리 시험장치의 일 실시예에 대하여 도 1∼도 3을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 메모리 시험장치의 일 실시예의 기본구성을 주제어기와 함께 나타내는 블록도이다. 또한, 도 1에 있어서, 도 4와 대응하는 부분 및 블록에는 동일부호를 부기하고, 필요없는 한 그 설명은 생략한다. 예시의 메모리 시험장치(TS)는 도 4 표시의 종래예의 메모리 시험장치와 동일하게, 패턴발생기(10)와, 파형생성기(11)와, 논리비교기(12)와, 불량해석메모리(13)를 포함하고, 또, 이 메모리시험장치(TS)의 동작을 제어하는 주제어기(CP)를 포함한다.
본 발명에 있어서는 불량해석메모리(13) 후단에 불량셀카운터(15)를 설치하고, 하나의 기능시험에 있어서 피시험메모리(MUT)에서 불량메모리셀이 검출될 경우는 그 기능시험이 종료된 후에 불량해석메모리(13)에 기억된 고장데이터를 이 불량셀카운터(15)에 입력하여 피시험메모리(MUT)의 불량메모리셀 개수를 계수시킨다. 불량셀카운터(15)는 주제어기(CP)에도 접속돼 있고, 계수한 불량메모리셀 개수를 주제어기(CP)에 부여한다.
주제어기(CP)는 금회 입력된 불량메모리셀 개수가 전회 입력된 불량메모리셀 개수와 같거나 그 이하일 경우는 피시험메모리(MUT)의 불량구제해석을 실행하지 않고 다음 기능시험으로 진행하도록 메모리시험장치(TS)의 동작을 제어한다. 또, 금회 입력된 불량메모리 개수가 전회 입력된 불량메모리셀 개수보다 많을 경우는 피시험메모리(MUT)에서 금회의 기능시험에서 새로이 불량메모리셀이 검출되었다고 판정하고, 피시험메모리(MUT)의 불량구제해석을 실시하도록 메모리시험장치(TS)의 동작을 제어한다.
다음에, 상기 주제어기(CP)의 제어동작에 대하여 도 2 및 도 3 표시의 플로우차트를 참조하여 설명한다.
도 2는 제1 기능시험루틴(LU1) 및 제2 기능시험루틴(LU2)과, 이들 기능시험루틴(LU1, LU2)에 있어서의 불량해석메모리(13)의 불량메모리셀의 기억상태를 예시한다. 또, 도 3은 제3 기능시험루틴(LU3)과, 이 제3 기능시험루틴(LU3)에 있어서의 불량해석메모리(13)의 불량메모리셀의 기억상태를 예시한다.
우선 제1 기능시험루틴(LU1)의 제1 기능시험개시시점(스타트)에서 불량해석메모리(13)의 기억내용을 클리어하여 모든 기억데이터를 소거한다.
다음에, 스텝(SP1) 제1 기능시험을 곧 실행하고, 이 기능시험중에 논리비교기(12)에서 불일치를 나타내는 고장신호가 출력되면, 피시험메모리(MUT)의 불량메모리셀이 존재하는 어드레스와 같은 불량해석 메모리(13)의 어드레스에, 불량메모리셀을 나타내는 가령 논리「1」의 고장데이터를 기입한다. 이와 함께 논리비교기(12)는 주제어기(CP)에 불량메모리셀을 검출한 것을 알리는 신호를 출력하고, 주제어기(CP)에, 제1 기능시험에서 불량메모리셀이 존재한다는 것을 인식시킨다. 도 2의 예에서는 제1 기능시험에서 피시험메모리(MUT)에서 3개의 불량메모리셀을 검출한 경우를 나타낸다.
또한, 스텝(SP1)의 제1 기능시험에 있어서, 피시험메모리(MUT)에서 불량메모리셀이 검출되지 않을 경우는 스텝(SP2)의 패스/고장 판정박스에 있어서 패스라 판정되므로 곧 다음 제2 기능시험루틴(LU2)으로 진행한다.
제1 기능시험을 종료한 시점에서, 주제어기(CP)는 피시험메모리(MUT)에 불량메모리셀이 존재하는 것을 인식하고 있으므로 스텝(SP2)에서는 고장이라 판정하고, 제어동작은 스텝(SP3)으로 진행한다.
이 스텝(SP3)에 있어서는 불량셀카운터(15)를 기동시켜, 불량해석메모리(13)에 기억한 불량메모리셀 수를 계수시킨다. 즉, 불량해석메모리(13)의 기억내용을 판독하여 고장데이터를 불량셀카운터(15)에 입력하여 불량메모리셀 개수를 계수시킨다.
제1 기능시험을 실행한 시점에서는 이전의 기능시험은 행해지지 않았으므로 불량셀카운터(15)의 계수치는 0이다. 따라서, 불량메모리셀이 발생할 경우에는 그대로 스텝(SP4)으로 진행하고, 불량셀카운터(15) 계수치를 기초로 하여 메모리의 불량구제해석을 실행한다.
스텝(SP4)의 메모리 불량구제해석 실행후, 제어동작은 제2 기능시험루틴(LU2)으로 진행한다. 이 제2 기능시험루틴(LU2)에 있어서는 불량해석메모리(13)의 기억데이터를 그대로 한 상태로 스텝(SP5)의 제2 기능시험을 실행한다. 이 제2 기능시험에 있어서도 스텝(SP1)의 제1 기능시험에서 불량이라 판정된 피시험메모리(MUT)의 메모리셀은 재차 불량이라 판정된다. 따라서, 주제어기(CP)는 제2 기능시험에 있어서도 불량메모리가 피시험메모리(MUT)에서 검출된 것을 인식한다. 따라서, 주제어기(CP)는 스텝(SP6)에 있어서 고장이라 판정하므로 제어동작은 스텝(SP7)으로 진행한다.
스텝(SP7)에 있어서는 불량셀카운터(15)를 기동시켜 불량해석메모리(13)에 기억한 불량메모리셀 개수를 계수시킨다. 즉, 불량해석메모리(13)의 기억내용을 판독하여 고장데이터를 불량셀카운터(15)에 입력하고, 불량메모리셀 개수를 계수시킨다.
다음에, 스텝(SP8)으로 진행하고, 전회의 기능시험(제1 기능시험)에서 검출된 불량메모리셀 수와 금회의 기능시험(제2 기능시험)에서 검출된 불량메모리셀 수를 비교한다. 도 2의 예는 금회의 불량메모리셀 수가 전회의 불량메모리셀 수와 동일의 경우를 나타낸다. 전회의 불량메모리셀 수와 금회의 불량메모리셀 수가 동일의 경우는 스텝(SP9)의 메모리의 불량구제해석을 실행하지 않고 곧 도 3 표시의 제3 기능시험루틴(LU3)으로 진행한다.
이 제3 기능시험루틴(LU3)에 있어서도 불량해석메모리(13)의 기억데이터를 그대로 한 상태로 스텝(SP10)의 제3 기능시험을 실행한다. 이 제3 기능시험에 있어서도 스텝(SP1)의 제1 기능시험에서 불량이라 판정된 피시험메모리(MUT)의 메모리셀은 재차 불량이라 판정된다. 도시하는 예에서는 스텝(SP10)의 제3 기능시험 실행에서 전회와 동수의 불량메모리셀이 피시험메모리(MUT)에서 검출된 경우를 나타낸다. 따라서, 주제어기(CP)는 제3 기능시험에 있어서도 불량메모리셀이 피시험메모리(MUT)에서 검출된 것을 인식한다. 따라서, 주제어기(CP)는 스텝(SP11)에 있어서 고장이라 판정하기 때문에 제어동작은 스텝(SP12)으로 진행한다.
스텝(SP12)에 있어서는 불량셀카운터(15)를 기동시켜 불량해석메모리(13)에 기억한 불량메모리셀 개수를 계수시킨다. 즉, 불량해석메모리(13) 기억내용을 판독하여 고장데이터를 불량셀카운터(15)에 입력하고, 불량메모리셀 개수를 계수시킨다.
다음에, 스텝(SP13)으로 진행하고, 전회의 기능시험(제2 기능기험)으로 검출된 불량메모리셀수와 금회의 기능시험(제3 기능시험)으로 검출된 불량메모리셀수를 비교한다. 도 3의 예에서는 금회의 불량메모리셀수와 전회의 불량메모리셀수가 동일이므로 스텝(SP14) 메모리의 불량구제해석을 실행하지 않고 곧 차단(次段)의 기능시험루틴(도시않음)으로 진행한다.
상기 제어동작은 소정수의 기능시험루틴이 종료되기까지 행해진다. 모든 기능시험루틴이 종료된 후, 피시험메모리가 불량인지 여부의 최종결정이 행해지게 된다.
이상 설명한 바와 같이, 본 발명에 있어서는 각 기능시험 종료시에 피시험메모리(MUT)에서 불량메모리셀이 검출될 경우에는 불량해석메모리(13)에 기억한 불량메모리셀 개수를 계수하고, 그 계수치가 전회의 기능시험으로 검출된 불량메모리셀수와 일치하고 있을 경우는 메모리의 불량구제해석을 행할 필요없다고 판정하여 메모리의 불량구제해석을 실행하지 않고 금회의 기능시험에 의해 검출된 불량메모리셀 개수가 증가하고 있는 경우에만 새로운 불량메모리셀을 검출했다고 판정하여 메모리의 불량구제해석을 실행하도록 구성했기 때문에, 각 기능시험 종료마다 불량메모리셀 개수를 계수할 수 있는 계수수단을 설치하는 것만으로 족하다. 따라서, 도 4에 표시한 종래기술과 같이 마스크메모리를 사용할 필요가 없기 때문에 메모리시험장치를 염가로 제공할 수 있는 이점이 얻어진다.
또한, 상기 실시예에 있어서, 제1 기능시험루틴(LU1)의 제1 기능시험스텝(SP1)의 실행으로 피시험메모리(MUT)에서 불량메모리셀이 검출되지 않을 경우는 상기와 같이 제2 기능시험루틴(LU2)의 제2 기능시험스텝(SP5)이 곧 실행된다. 이 경우, 제1 기능시험을 실행한 후의 불량셀카운터(15) 계수치는 0이나, 피시험메모리(MUT)에서 불량메모리셀이 검출되면 스텝(SP6)의 판정은 고장이므로, 다음 스텝(SP7, SP8, SP9)이 실행되고 불량셀카운터(15)의 계수치를 기초로 한 피시험메모리(MUT)의 불량구제해석이 실행되게 된다.
상기 실시예는 피시험메모리(MUT) 수에 대해서는 특별히 접하지 않았으나, 메모리시험장치는 복수개의 메모리를 동시에 시험하도록 구성되어 있는 것이 일반적이다. 따라서, 동시에 복수의 메모리를 시험하는 메모리시험장치에도 본 발명을 적용할 수 있다는 것은 쉽게 이해될 것이다. 그 경우에는 각 피시험메모리마다 불량셀카운터(15)를 설치하여 불량메모리셀 개수를 계수할 수 있도록 구성하여 피시험메모리의 불량구제해석이 필요한지 여부를 판정하게 된다.
또한, 불량셀카운터(15)를 별개로 설치하지 않고 불량해석메모리(13)에 불량메모리셀 개수를 계수하는 기능을 갖게 하여도 좋다.

Claims (6)

  1. 시험하고자 하는 반도체메모리에 대하여 복수의 기능시험을 연속적으로 실행하고, 각 기능시험 종료마다 상기 반도체메모리에서 검출된 불량메모리셀을 불량해석메모리에 기억하고, 이 불량해석메모리에 기억된 불량메모리셀 개수에 따라 상기 반도체메모리가 구제가능한지 여부를 판정하는 메모리 시험장치에 있어서,
    하나의 기능시험을 실행한 후, 전회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리셀 개수와 금회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리셀 개수를 비교하여, 금회 검출된 불량메모리셀 개수가 전회의 개수보다 많을 경우에만 상기 피시험메모리의 불량구제해석을 실행하도록 구성되어 있는 것을 특징으로 하는 메모리 시험장치.
  2. 제 1 항에 있어서, 상기 메모리 시험장치는 패턴발생기와, 파형생성기와, 논리비교기와, 불량해석메모리와, 상기 메모리시험장치의동작을 제어하는 주제어기를 포함하고,
    상기 패턴발생기는 상기 주제어기의 제어하에, 시험패턴데이터신호를 발생하여 상기 파형생성기에 부여하고,
    상기 파형생성기는 상기 패턴발생기에서 부여된 신호에 의거하여 반도체메모리시험에 필요한 파형을 갖는 시험패턴신호를 생성하여 상기 반도체메모리에 인가하고,
    상기 논리비교기는 상기 반도체메모리에서 판독된 신호와, 상기 주제어기의 제어하에 상기 패턴발생기에서 이 논리비교기에 부여되는 기대치데이터신호를 비교하고, 양 신호간에 불일치가 존재하면 상기 반도체메모리의 메모리셀이 불량이라 판정하여 메모리셀의 불량을 나타내는 고장신호를 상기 불량해석메모리에 부여함과 동시에, 상기 주제어기에 불량메모리셀 발생을 알리고,
    상기 불량해석메모리는 상기 메모리셀의 불량을 나타내는 고장신호 또는 거기에 대응하는 고장데이터를 기억함과 동시에, 기억된 고장데이터 개수를 상기 주제어기에 공급하는 것을 특징으로 하는 메모리 시험장치.
  3. 제 1 항에 있어서, 상기 메모리시험장치는, 패턴발생기와, 파형생성기와, 논리비교기와, 불량해석메모리와, 불량셀카운터와, 상기 메모리시험장치의 동작을 제어하는 주제어기를 포함하고,
    상기 패턴발생기, 논리비교기, 및 불량셀카운터는 상기 주제어기에도 접속되어 있고,
    상기 패턴발생기는 상기 주제어기의 제어하에, 시험패턴데이터신호를 발생하여 상기 파형생성기에 부여하고,
    상기 파형생성기는 상기 패턴발생기에서 부여된 신호에 의거하여 반도체메모리시험에 필요한 파형을 갖는 시험패턴신호를 생성하여 상기 반도체메모리에 인가하고,
    상기 논리비교기는 상기 반도체메모리에서 판독된 신호와, 상기 주제어기의 제어하에 상기 패턴발생기에서 이 논리비교기에 부여되는 기대치데이터신호를 비교하고, 양 신호간에 불일치가 존재하면 상기 반도체메모리의 메모리셀이 불량이라 판정하여 메모리셀의 불량을 나타내는 고장신호를 상기 불량해석메모리에 부여함과 동시에, 상기 주제어기에 불량메모리셀 발생을 알리고,
    상기 불량해석메모리는 상기 메모리셀의 불량을 나타내는 고장신호 또는 거기에 대응하는 고장데이터를 기억하고,
    상기 불량셀카운터는 상기 불량해석메모리에 기억된 고장데이터 개수를 계수하여 상기 주제어기에 공급하는 것을 특징으로 하는 메모리 시험장치.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 주제어기는,
    각 기능시험에 있어서, 피시험반도체메모리에서 불량메모리셀이 검출되지 않을 경우는, 제어동작을 곧 다음 기능시험루틴으로 진행시키고,
    피시험 반도체 메모리에서 불량메모리셀이 검출된 경우에는, 현재의 기능시험이 종료된 후에 상기 불량해석메모리에 기억된 불량메모리셀 개수를 계수시키고,
    최초의 기능시험루틴을 제외한 후속의 각 기능시험루틴에 있어서, 상기 불량메모리셀 계수치와, 전회의 기능시험 종료후에 계수된 불량메모리셀 계수치를 비교하여, 금회의 계수치가 전회의 계수치와 같거나 또는 작을 경우는 제어동작을 다음 기능시험루틴으로 진행시키고, 금회의 계수치가 전회의 계수치보다 클 경우는 피시험메모리의 불량구제해석을 실행한 후, 제어동작을 다음 기능시험루틴으로 진행시키도록 상기 메모리 시험장치를 제어하는 것을 특징으로 하는 메모리 시험장치.
  5. 시험하고자 하는 반도체메모리에 대하여 복수의 기능시험을 연속적으로 실행하고, 각 기능시험 종료마다 상기 반도체메모리에서 검출된 불량메모리셀을 불량해석메모리에 기억하고, 이 불량해석메모리에 기억된 불량메모리셀 개수에 응하여 상기 반드체메모리가 구제가능한지 여부를 판정하는 메모리 시험장치에 있어서,
    하나의 기능시험을 실행한 후, 전회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리셀 개수와 금회의 기능시험에 있어서 검출된 피시험메모리의 불량메모리셀 개수를 비교하는 스텝과,
    금회 검출된 불량메모리셀 개수가 전회의 개수보다 많을 경우에만 상기 피시험메모리의 불량구제해석을 실행하는 스텝을 포함하는 것을 특징으로 하는 메모리시험방법.
  6. 제 5 항에 있어서, 각 기능시험에 있어서, 피시험 반도체 메모리에서 불량메모리셀이 검출되지 않을 경우는, 제어동작을 곧 다음 기능시험루틴으로 진행시키는 스텝과,
    피시험 반도체 메모리에서 불량메모리셀이 검출될 경우에는 현재의 기능시험이 종료된 후에 상기 불량해석 메모리에 기억된 불량메모리셀 개수를 계수시키는 스텝을 더 포함하고,
    상기 비교하는 스텝은 최초의 기능시험루틴을 제외한 후속의 각 기능시험루틴에 있어서, 상기 금회 검출된 불량메모리셀 개수와 전회의 불량메모리 셀 개수를 비교하여, 상기 금회 검출된 불량메모리셀 개수가 전회의 불량메모리셀 개수와 같거나 또는 작을 경우는 제어동작을 다음 기능시험루틴으로 진행시키고, 상기 금회 검출된 불량메모리셀 개수가 전회의 불량메모리셀 개수보다 클 경우는 제어동작을 상기 피시험 메모리의 불량구제해석을 실행하는 스텝으로 진행시키는 것을 특징으로 하는 메모리 시험방법.
KR1019980013209A 1997-04-14 1998-04-14 메모리 시험장치 및 방법 KR100265929B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-095679 1997-04-14
JP9095679A JPH10289597A (ja) 1997-04-14 1997-04-14 メモリ試験装置

Publications (2)

Publication Number Publication Date
KR19980081380A KR19980081380A (ko) 1998-11-25
KR100265929B1 true KR100265929B1 (ko) 2000-09-15

Family

ID=14144197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013209A KR100265929B1 (ko) 1997-04-14 1998-04-14 메모리 시험장치 및 방법

Country Status (3)

Country Link
US (1) US5862088A (ko)
JP (1) JPH10289597A (ko)
KR (1) KR100265929B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909448A (en) * 1995-09-22 1999-06-01 Advantest Corporation Memory testing apparatus using a failure cell array
US6072737A (en) * 1998-08-06 2000-06-06 Micron Technology, Inc. Method and apparatus for testing embedded DRAM
US6425095B1 (en) * 1998-08-14 2002-07-23 Advantest Corporation Memory testing apparatus
US6034900A (en) 1998-09-02 2000-03-07 Micron Technology, Inc. Memory device having a relatively wide data bus
JP4121634B2 (ja) * 1998-09-21 2008-07-23 株式会社アドバンテスト メモリ試験装置
US6115303A (en) 1998-10-09 2000-09-05 Micron Technology, Inc. Method and apparatus for testing memory devices
JP2000195295A (ja) * 1998-12-24 2000-07-14 Advantest Corp メモリデバイス試験装置
JP2000276367A (ja) * 1999-03-23 2000-10-06 Advantest Corp データ書込装置、データ書込方法、及び試験装置
US6536005B1 (en) * 1999-10-26 2003-03-18 Teradyne, Inc. High-speed failure capture apparatus and method for automatic test equipment
US6499118B1 (en) 2000-05-17 2002-12-24 Teradyne, Inc. Redundancy analysis method and apparatus for ATE
EP1273923A1 (en) * 2001-07-03 2003-01-08 Koninklijke Philips Electronics N.V. Testing a batch of electrical components
JP4286634B2 (ja) * 2002-11-20 2009-07-01 パナソニック株式会社 メモリ故障救済回路
JP4119789B2 (ja) * 2003-05-23 2008-07-16 横河電機株式会社 メモリ試験装置及びメモリ試験方法
US6937531B2 (en) * 2003-07-21 2005-08-30 Infineon Technologies Ag Memory device and method of storing fail addresses of a memory cell
JP2006179101A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd 半導体記憶装置
US7508724B2 (en) * 2006-11-30 2009-03-24 Mosaid Technologies Incorporated Circuit and method for testing multi-device systems
KR20210109085A (ko) 2020-02-26 2021-09-06 삼성전자주식회사 메모리 장치에 대한 테스트 방법, 메모리 장치를 테스트하는 테스트 장치의 동작 방법, 및 셀프-테스트 기능을 구비한 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691945A (en) * 1995-05-31 1997-11-25 Macronix International Co., Ltd. Technique for reconfiguring a high density memory

Also Published As

Publication number Publication date
US5862088A (en) 1999-01-19
KR19980081380A (ko) 1998-11-25
JPH10289597A (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
KR100265929B1 (ko) 메모리 시험장치 및 방법
KR100432791B1 (ko) 메모리 시험방법 및 메모리 시험장치
US6728916B2 (en) Hierarchical built-in self-test for system-on-chip design
US7356435B2 (en) Semiconductor test apparatus and control method therefor
US6067262A (en) Redundancy analysis for embedded memories with built-in self test and built-in self repair
EP1453062B1 (en) Built-in testing methodology in flash memory
CN110120242B (zh) 存储器测试方法、装置、计算机设备以及存储介质
US20080229163A1 (en) Test apparatus, test method and machine readable medium storing a program therefor
JP2002538465A (ja) 単一のテスターチャンネルを使用して複数のデバイスの同時テストを行うための分散型インターフェース
US5577199A (en) Majority circuit, a controller and a majority LSI
WO2008131347A1 (en) Jtag controlled self-repair after packaging
US8006146B2 (en) Test apparatus and test method for testing a plurality of devices under test
US20020039799A1 (en) Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices
US5659549A (en) Memory test system having a pattern generator for a multi-bit test
JPH11111000A (ja) 半導体メモリの故障自己診断装置
US7518918B2 (en) Method and apparatus for repairing embedded memory in an integrated circuit
US6711705B1 (en) Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method
KR100200481B1 (ko) 테스트 회로
US20050102595A1 (en) Method and apparatus for testing semiconductor memory device and related testing methods
US7536611B2 (en) Hard BISR scheme allowing field repair and usage of reliability controller
KR100579049B1 (ko) 메모리 테스트 장치 및 이를 수행하는 방법
KR100253707B1 (ko) 반도체 메모리소자의 테스트장치 및 방법
JP2002032997A (ja) 半導体メモリ試験方法・半導体メモリ試験装置
US20070118778A1 (en) Method and/or apparatus to detect and handle defects in a memory
JPH0628896A (ja) Ｂｉｓｔによるメモリのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070608

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee