TWI831366B - 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

資料寫入方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI831366B
TWI831366B TW111134061A TW111134061A TWI831366B TW I831366 B TWI831366 B TW I831366B TW 111134061 A TW111134061 A TW 111134061A TW 111134061 A TW111134061 A TW 111134061A TW I831366 B TWI831366 B TW I831366B
Authority
TW
Taiwan
Prior art keywords
unit
physical
state
data
memory
Prior art date
Application number
TW111134061A
Other languages
English (en)
Other versions
TW202412003A (zh
Inventor
李韋成
沈育仲
徐佳莉
陳秉正
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW111134061A priority Critical patent/TWI831366B/zh
Priority to US17/967,884 priority patent/US20240086109A1/en
Application granted granted Critical
Publication of TWI831366B publication Critical patent/TWI831366B/zh
Publication of TW202412003A publication Critical patent/TW202412003A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

一種資料寫入方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：從主機系統接收寫入指令，其中寫入指令包含第一資料；檢查第一實體抹除單元中的第一實體程式化單元的狀態；以及響應於第一實體程式化單元的狀態為第一狀態，發送第一指令序列，其中第一指令序列用以指示可複寫式非揮發性記憶體模組將第一資料的至少部分資料儲存至第一實體程式化單元中。

Description

資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種資料寫入方法、記憶體儲存裝置及記憶體控制電路單元。
行動電話與筆記型電腦等可攜式電子裝置在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式電子裝置中。
傳統上，可複寫式非揮發性記憶體模組中執行的寫入操作都是以一或多個實體頁作為基本單位進資料寫入。但是，實際上可複寫式非揮發性記憶體模組在對某一個實體頁(亦稱為第一實體頁)進行資料寫入時，可能會因「字元線短路(word line short)」而連帶影響到其他的實體頁(亦稱為第二實體頁)也被非預期地寫入資料。爾後，當實際使用此第二實體頁來儲存資料時，第二實體頁會被重複寫入，從而導致後續儲存於第二實體頁中的資料的正確性降低。
本發明提供一種資料寫入方法、記憶體儲存裝置及記憶體控制電路單元，可改善上述問題。
本發明的範例實施例提供一種資料寫入方法，其用於可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，所述多個實體抹除單元包括第一實體抹除單元，所述資料寫入方法包括：從主機系統接收寫入指令，其中所述寫入指令包含第一資料；在儲存所述第一資料之前，檢查所述第一實體抹除單元中的第一實體程式化單元的狀態；以及響應於所述第一實體程式化單元的所述狀態為第一狀態，發送第一指令序列，其中所述第一指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一資料的至少部分資料儲存至所述第一實體程式化單元中。
在本發明的一範例實施例中，所述的資料寫入方法更包括：根據所述第一資料的資料量，決定所述第一實體程式化單元的總數。
在本發明的一範例實施例中，所述多個實體抹除單元更包括第二實體抹除單元，且所述資料寫入方法更包括：響應於所述第一實體程式化單元的所述狀態非為所述第一狀態，發送第二指令序列，其中所述第二指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一資料的所述至少部分資料儲存至所述第二實體程式化單元中。
在本發明的一範例實施例中，所述的資料寫入方法更包括：響應於所述第一實體程式化單元的所述狀態非為所述第一狀態，發送第三指令序列，其中所述第三指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一實體抹除單元中的至少部分資料搬移至所述第二實體抹除單元中。
在本發明的一範例實施例中，檢查所述第一實體抹除單元中的所述第一實體程式化單元的所述狀態的步驟包括：發送第四指令序列，其中所述第四指令序列用以指示所述可複寫式非揮發性記憶體模組對所述第一實體程式化單元執行讀取操作，以獲得對應於所述第一實體程式化單元的狀態資料，其中所述狀態資訊反映所述第一實體程式化單元中的至少部分記憶胞的狀態；以及根據所述狀態資料決定所述第一實體程式化單元的所述狀態。
在本發明的一範例實施例中，根據所述狀態資料決定所述第一實體程式化單元的所述狀態的步驟包括：根據所述狀態資料中的特定資料，判定所述第一實體程式化單元的所述狀態非為所述第一狀態，其中所述特定資料反映所述第一實體程式化單元中的至少一記憶胞非處於抹除狀態。
在本發明的一範例實施例中，所述第一實體程式化單元包括P個記憶胞，所述狀態資料反映所述第一實體程式化單元中的Q個記憶胞的狀態，且Q小於P。
在本發明的一範例實施例中，檢查所述第一實體抹除單元中的所述第一實體程式化單元的所述狀態的步驟包括：檢查所述第一實體程式化單元中是否存在不處於抹除狀態的記憶胞；以及響應於所述第一實體程式化單元中存在不處於所述抹除狀態的所述記憶胞，判定所述第一實體程式化單元的所述狀態非為所述第一狀態。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括主機介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述主機介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體抹除單元。所述多個實體抹除單元包括第一實體抹除單元。所述記憶體控制電路單元耦接至所述主機介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：從所述主機系統接收寫入指令，其中所述寫入指令包含第一資料；在儲存所述第一資料之前，檢查所述第一實體抹除單元中的第一實體程式化單元的狀態；以及響應於所述第一實體程式化單元的所述狀態為第一狀態，發送第一指令序列，其中所述第一指令序列用以指示所述可複寫式非揮發性記憶體模組用以將所述第一資料的至少部分資料儲存至所述第一實體程式化單元中。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以：根據所述第一資料的總資料量，決定所述第一實體程式化單元的總數。
在本發明的一範例實施例中，所述多個實體抹除單元更包括第二實體抹除單元，且所述記憶體控制電路單元更用以：響應於所述第一實體程式化單元的所述狀態非為所述第一狀態，發送第二指令序列，其中所述第二指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一資料的所述至少部分資料儲存至所述第二實體程式化單元中。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以：響應於所述第一實體程式化單元的所述狀態非為所述第一狀態，發送第三指令序列，其中所述第三指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一實體抹除單元中的至少部分資料搬移至所述第二實體抹除單元中。
在本發明的一範例實施例中，所述記憶體控制電路單元檢查所述第一實體抹除單元中的所述第一實體程式化單元的所述狀態的操作包括：發送第四指令序列，其中所述第四指令序列用以指示所述可複寫式非揮發性記憶體模組對所述第一實體程式化單元執行讀取操作，以獲得對應於所述第一實體程式化單元的狀態資料，其中所述狀態資訊反映所述第一實體程式化單元中的至少部分記憶胞的狀態；以及根據所述狀態資料決定所述第一實體程式化單元的所述狀態。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述狀態資料決定所述第一實體程式化單元的所述狀態的操作包括：根據所述狀態資料中的特定資料，判定所述第一實體程式化單元的所述狀態非為所述第一狀態，其中所述特定資料反映所述第一實體程式化單元中的至少一記憶胞非處於抹除狀態。
在本發明的一範例實施例中，所述記憶體控制電路單元檢查所述第一實體抹除單元中的所述第一實體程式化單元的所述狀態的操作包括：檢查所述第一實體程式化單元中是否存在不處於抹除狀態的記憶胞；以及響應於所述第一實體程式化單元中存在不處於所述抹除狀態的所述記憶胞，判定所述第一實體程式化單元的所述狀態非為所述第一狀態。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，所述多個實體抹除單元包括第一實體抹除單元，所述記憶體控制電路單元包括主機介面、記憶體介面、緩衝記憶體及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面、所述記憶體介面及所述緩衝記憶體。所述記憶體管理電路用以：從所述主機系統接收寫入指令，其中所述寫入指令包含第一資料；在儲存所述第一資料之前，檢查所述第一實體抹除單元中的第一實體程式化單元的狀態；以及響應於所述第一實體程式化單元的所述狀態為第一狀態，發送第一指令序列，其中所述第一指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一資料的至少部分資料儲存至所述第一實體程式化單元中。
在本發明的一範例實施例中，所述記憶體管理電路更用以：根據所述第一資料的總資料量，決定所述第一實體程式化單元的總數。
在本發明的一範例實施例中，所述多個實體抹除單元更包括第二實體抹除單元，且所述記憶體管理電路更用以：響應於所述第一實體程式化單元的所述狀態非為所述第一狀態，發送第二指令序列，其中所述第二指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一資料的所述至少部分資料儲存至所述第二實體程式化單元中。
在本發明的一範例實施例中，所述記憶體管理電路更用以：響應於所述第一實體程式化單元的所述狀態非為所述第一狀態，發送第三指令序列，其中所述第三指令序列用以指示所述可複寫式非揮發性記憶體模組將所述第一實體抹除單元中的至少部分資料搬移至所述第二實體抹除單元中。
在本發明的一範例實施例中，所述記憶體管理電路檢查所述第一實體抹除單元中的所述第一實體程式化單元的所述狀態的操作包括：發送第四指令序列，其中所述第四指令序列用以指示所述可複寫式非揮發性記憶體模組對所述第一實體程式化單元執行讀取操作，以獲得對應於所述第一實體程式化單元的狀態資料，其中所述狀態資訊反映所述第一實體程式化單元中的至少部分記憶胞的狀態；以及根據所述狀態資料決定所述第一實體程式化單元的所述狀態。
在本發明的一範例實施例中，所述記憶體管理電路根據所述狀態資料決定所述第一實體程式化單元的所述狀態的操作包括：根據所述狀態資料中的特定資料，判定所述第一實體程式化單元的所述狀態非為所述第一狀態，其中所述特定資料反映所述第一實體程式化單元中的至少一記憶胞非處於抹除狀態。
在本發明的一範例實施例中，所述記憶體管理電路檢查所述第一實體抹除單元中的所述第一實體程式化單元的所述狀態的操作包括：檢查所述第一實體程式化單元中是否存在不處於抹除狀態的記憶胞；以及響應於所述第一實體程式化單元中存在不處於所述抹除狀態的所述記憶胞，判定所述第一實體程式化單元的所述狀態非為所述第一狀態。
基於上述，本發明實施例提供的資料寫入方法、記憶體儲存裝置及記憶體控制電路單元，可在對第一實體程式化單元進行資料寫入之前，先檢查第一實體程式化單元的狀態。若第一實體程式化單元的狀態符合預期(即第一實體程式化單元的狀態為第一狀態)，可允許對第一實體程式化單元執行第一寫入操作，以將第一資料儲存至第一實體程式化單元中。藉此，可有效避免對特定實體程式化單元進行重複寫入從而降低寫入資料的正確性。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。
請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52及記憶體介面53。記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元42還包括錯誤檢查與校正電路54、緩衝記憶體55及電源管理電路56。
錯誤檢查與校正電路54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code, EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體抹除單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。每一個實體抹除單元可包括多個實體程式化單元。
儲存區601中的實體抹除單元610(0)~610(A)用以儲存使用者資料(例如來自圖1的主機系統11的使用者資料)。例如，儲存區601中的實體抹除單元610(0)~610(A)可儲存有效(valid)資料及/或無效(invalid)資料。閒置區602中的實體抹除單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體抹除單元未儲存有效資料，則此實體抹除單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體抹除單元(或未儲存有效資料的實體單元)可被抹除。在寫入新資料時，一或多個實體抹除單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體抹除單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。
須注意的是，一個邏輯單元可被映射至一或多個實體抹除單元。若某一實體抹除單元當前有被某一邏輯單元映射，則表示此實體抹除單元當前儲存的資料包括有效資料。反之，若某一實體抹除單元當前未被任一邏輯單元映射，則表示此實體抹除單元當前儲存的資料為無效資料。
記憶體管理電路51可將描述邏輯單元與實體抹除單元之間的映射關係的管理資料(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路51可根據此邏輯至實體映射表中的資訊來存取可複寫式非揮發性記憶體模組43。
圖7是根據本發明的範例實施例所繪示的記憶體儲存裝置的使用情境的示意圖。
請參照圖7，在一範例實施例中，記憶體管理電路51可從圖1的主機系統11接收寫入指令。此寫入指令可包含資料(亦稱為第一資料)701。例如，此寫入指令可指示將資料701儲存於特定的邏輯單元。然後，記憶體管理電路51可將資料701暫存於緩衝記憶體55中。
在一範例實施例中，可複寫式非揮發性記憶體模組43包括實體抹除單元(亦稱為第一實體抹除單元)71。實體抹除單元71包括實體程式化單元711(0)~711(D)。記憶體管理電路51可根據待儲存的資料701從可複寫式非揮發性記憶體模組43中決定實體抹除單元71。例如，記憶體管理電路51可從圖6的閒置區602中選擇實體抹除單元610(A+1)~610(B)的其中之一作為實體抹除單元71。
在一範例實施例中，在根據寫入指令來儲存資料701之前，記憶體管理電路51可檢查實體抹除單元71中的至少部分實體程式化單元(亦稱為第一實體程式化單元)的狀態。響應於第一實體程式化單元的狀態為特定狀態(亦稱為第一狀態)，記憶體管理電路51可根據資料701對第一實體程式化單元執行資料寫入操作(亦稱為第一寫入操作)。第一寫入操作可用以將資料701的至少部分資料儲存至第一實體程式化單元中。例如，在第一寫入操作中，記憶體管理電路51可發送寫入指令序列(亦稱為第一指令序列)至可複寫式非揮發性記憶體模組43。此第一指令序列可用以指示可複寫式非揮發性記憶體模組43將資料701中的至少部分資料儲存至第一實體程式化單元中。
換言之，響應於第一實體程式化單元的狀態為第一狀態，記憶體管理電路51可允許將資料701儲存至預先選定的實體抹除單元71(或第一實體程式化單元)中。在一範例實施例中，第一實體程式化單元的狀態為第一狀態亦可以是指第一實體程式化單元的狀態符合預設條件。
在一範例實施例中，記憶體管理電路51可根據待儲存的資料701的總資料量，決定實體抹除單元71中可用來儲存資料701的第一實體程式化單元的總數。在一範例實施例中，假設一個實體程式化單元的容量為16千位元組(KB)。若資料701的總資料量小於或等於一個實體程式化單元的容量(即16KB)，則第一實體程式化單元的總數可為一個。或者，若資料701的總資料量大於一個實體程式化單元的容量(即16KB)，則第一實體程式化單元的總數可為多個。爾後，響應於第一實體程式化單元的狀態為第一狀態，記憶體管理電路51可根據資料701對第一實體程式化單元執行第一寫入操作。
圖8A是根據本發明的範例實施例所繪示的第一寫入操作的示意圖。
請參照圖8A，假設在將資料701存入實體抹除單元71之前，實體抹除單元71中已經儲存有資料702。記憶體管理電路51可根據待儲存的資料701將實體抹除單元71中的實體程式化單元711(I)決定為第一實體程式化單元。響應於實體程式化單元711(I)的狀態為第一狀態，記憶體管理電路51可根據資料701對實體程式化單元711(I)執行第一寫入操作，以將資料701儲存至實體程式化單元711(I)中。
圖8B是根據本發明的範例實施例所繪示的第一寫入操作的示意圖。
請參照圖8B，假設在將資料701存入實體抹除單元71之前，實體抹除單元71中同樣已經儲存有資料702。記憶體管理電路51可根據待儲存的資料701將實體抹除單元71中的多個實體程式化單元711(I)~711(J)皆決定為第一實體程式化單元。亦即，第一實體程式化單元可以是指實體程式化單元711(I)~711(J)中的任一者。響應於實體程式化單元711(I)~711(J)的狀態皆為第一狀態，記憶體管理電路51可根據資料701對實體程式化單元711(I)~711(J)執行第一寫入操作，以將資料701儲存至實體程式化單元711(I)~711(J)中。亦即，實體程式化單元711(I)~711(J)分別用以儲存資料701中的一部分資料。
請回到圖7，在一範例實施例中，可複寫式非揮發性記憶體模組43還包括實體抹除單元(亦稱為第二實體抹除單元)72。實體抹除單元72包括實體程式化單元712(0)~712(D)。響應於第一實體程式化單元(即實體抹除單元71)的狀態非為第一狀態，記憶體管理電路51可根據待儲存的資料701從可複寫式非揮發性記憶體模組43中決定實體抹除單元72。例如，記憶體管理電路51可從圖6的閒置區602中選擇實體抹除單元610(A+1)~610(B)的其中之另一作為實體抹除單元72。響應於第一實體程式化單元(即實體抹除單元71)的狀態非為第一狀態，記憶體管理電路51可使用實體抹除單元72來取代實體抹除單元71以儲存資料701。
在一範例實施例中，在決定實體抹除單元72後，記憶體管理電路51可同樣檢查實體抹除單元72中的至少部分實體程式化單元(亦稱為第二實體程式化單元)的狀態。第二實體程式化單元的總數同樣可根據資料701的總資料量而決定。響應於第二實體程式化單元的狀態為第一狀態，記憶體管理電路51可根據資料701對第二實體程式化單元執行資料寫入操作(亦稱為第二寫入操作)。第二寫入操作可用以將資料701的至少部分資料儲存至第二實體程式化單元中。例如，在第二寫入操作中，記憶體管理電路51可發送寫入指令序列(亦稱為第二指令序列)至可複寫式非揮發性記憶體模組43。此第二指令序列可用以指示可複寫式非揮發性記憶體模組43將資料701中的至少部分資料儲存至第二實體程式化單元中。
換言之，響應於第一實體程式化單元的狀態非為第一狀態，記憶體管理電路51可不允許將資料701儲存至預先選定的實體抹除單元71(或第一實體程式化單元)中。取而代之的是，響應於第二實體程式化單元的狀態為第一狀態，記憶體管理電路51可透過第二寫入操作將資料701儲存至實體抹除單元72(或第二實體程式化單元)中。在一範例實施例中，第二實體程式化單元的狀態為第一狀態亦可以是指第二實體程式化單元的狀態符合預設條件。
在一範例實施例中，若第二實體程式化單元的狀態也非為第一狀態，則可複寫式非揮發性記憶體模組43中的另一個實體抹除單元(亦稱為第三實體抹除單元)亦可被決定，且第三實體抹除單元中的至少部分實體程式化單元(亦稱為第三實體程式化單元)可以在滿足預設條件(即第三實體程式化單元的狀態為第一狀態)的前提下被用來取代第二實體程式化單元以儲存資料701。
在一範例實施例中，響應於第一實體程式化單元的狀態非為第一狀態，記憶體管理電路51還可對第一實體抹除單元執行資料搬移操作。此資料搬移操作可用以將第一實體抹除單元中的至少部分資料搬移至第二實體抹除單元中。例如，在資料搬移操作中，記憶體管理電路51可發送特定的指令序列(亦稱為第三指令序列)至可複寫式非揮發性記憶體模組43。此第三指令序列可用以指示可複寫式非揮發性記憶體模組43將第一實體抹除單元中的至少部分資料搬移至第二實體抹除單元中。特別是，在此資料搬移操作中進行搬移的資料可包括已經儲存於第一實體抹除單元中的有效資料。此外，此資料搬移操作可在第二寫入操作之前、之後執行或與第二寫入操作同步執行，本發明不加以限制。
圖9是根據本發明的範例實施例所繪示的第二寫入操作與資料搬移操作的示意圖。
請參照圖9，假設在將資料701存入實體抹除單元71之前，實體抹除單元71中已經儲存有資料702。響應於第一實體程式化單元(例如實體程式化單元711(I))的狀態非為第一狀態，記憶體管理電路51可選擇實體抹除單元72來取代實體抹除單元71，以儲存資料701。同時，記憶體管理電路51可根據待儲存的資料701將實體抹除單元72中的實體程式化單元712(I)決定為第二實體程式化單元。響應於實體程式化單元712(I)的狀態為第一狀態，記憶體管理電路51可根據資料701對實體程式化單元712(I)執行第二寫入操作，以將資料701儲存至實體程式化單元712(I)中。此外，資料701亦可以儲存於實體抹除單元72中更多的第二實體程式化單元中，視資料701的總資料量而定。
另一方面，記憶體管理電路51可對實體抹除單元71執行資料搬移操作，以將儲存於實體抹除單元71中的資料702(即有效資料)搬移至實體抹除單元72中進行儲存。例如，資料702可被儲存於實體抹除單元72中的實體程式化單元712(0)~712(I-1)中。此外，資料701與702在實體抹除單元72中的實際儲存位址亦可根據實務需求調整，本發明不加以限制。例如，在一範例實施例中，在實體抹除單元72中，用以儲存資料701的實體程式化單元亦可以排序在用以儲存資料702的實體程式化單元之前，本發明不加以限制。
圖10是根據本發明的範例實施例所繪示的第一實體程式化單元在不同狀態下的記憶胞的臨界電壓分布的示意圖。
請參照圖10，在程式化第一實體程式化單元後，在程式化狀態下，第一實體程式化單元中的記憶胞的臨界電壓分布可包含狀態1010與1020。屬於狀態1010的記憶胞以及屬於狀態1020的記憶胞可分別用以儲存不同的位元資料。例如，屬於狀態1010的記憶胞可用以儲存位元“1”，而屬於狀態1020的記憶胞可用以儲存位元“0”。然而，須注意的是，圖10中的記憶胞的臨界電壓分布僅為範例，而非用以限制本發明。在另一範例實施例中，對記憶胞執行不同類型的程式化操作，第一實體程式化單元中的記憶胞可具有不同的狀態，且每一個狀態所對應的位元資料亦可根據實務需求進行設定，本發明不加以限制。
當欲從第一實體程式化單元讀取資料時，讀取電壓準位V(Read)可以被施加至第一實體程式化單元(例如第一實體程式化單元所在的字元線)。可複寫式非揮發性記憶體模組43可將對應於第一實體程式化單元的讀取結果回傳給記憶體管理電路51。例如，此讀取結果可反映出屬於狀態1010的某一記憶胞的臨界電壓小於讀取電壓準位V(Read)及/或屬於狀態1020的某一記憶胞的臨界電壓大於讀取電壓準位V(Read)。藉此，記憶體管理電路51可獲得第一實體程式化單元中的各個記憶胞的狀態，進而根據此些記憶胞的狀態獲得此些記憶胞所各別儲存的資料。
在一範例實施例中，在對第一實體程式化單元(或包含第一實體程式化單元的第一實體抹除單元)執行抹除操作後，第一實體程式化單元中的各個記憶胞理論上都會處於狀態1030。狀態1030亦稱為抹除狀態。在抹除狀態下，第一實體程式化單元中先前儲存的資料皆已被抹除(即清除)。
須注意的是，在前述範例實施例中，在理想狀態下，由記憶體管理電路51挑選用來儲存新資料(例如資料701)的實體程式化單元(例如第一實體程式化單元)中的所有記憶胞皆應處於抹除狀態，以避免在後續的資料寫入操作中對同一記憶胞執行重複的資料寫入。重複的資料寫入會導致新寫入的資料的寫入品質下降(例如位元錯誤率上升)。
然而，實務上經過抹除的實體程式化單元(例如第一實體程式化單元)仍可能因為「字元線短路(word line short)」等因素而處於程式化狀態，而非預設的抹除狀態。例如，受字元線短路的影響，即便第一實體程式化單元已被抹除且第一實體程式化單元中的記憶胞皆處於抹除狀態，當可複寫式非揮發性記憶體模組43中的另一實體程式化單元被程式化以寫入新資料時，第一實體程式化單元中的至少部分記憶胞可能也會被同步程式化，導致第一實體程式化單元中的至少部分記憶胞意外地從預設的抹除狀態被切換為程式化狀態。爾後，若記憶體管理電路51未察覺第一實體程式化單元中的至少部分記憶胞的狀態已處於程式化狀態而對第一實體程式化單元進行資料寫入操作以儲存新資料，則可能因記憶胞的重複寫入而導致資料的寫入品質下降(例如位元錯誤率上升)。
在一範例實施例中，在檢查第一實體程式化單元的狀態的過程中，記憶體管理電路51可檢查第一實體程式化單元中是否存在不處於抹除狀態的記憶胞。響應於第一實體程式化單元中存在不處於抹除狀態的記憶胞，記憶體管理電路51可判定第一實體程式化單元的狀態非為第一狀態。反之，響應於第一實體程式化單元中所檢測到的記憶胞皆處於抹除狀態，則記憶體管理電路51可判定第一實體程式化單元的狀態為第一狀態。
在一範例實施例中，在檢查第一實體程式化單元的狀態的過程中，記憶體管理電路51可判斷所檢測到的第一實體程式化單元中不處於抹除狀態的記憶胞(即處於程式化狀態的記憶胞)的總數是否超過臨界值。響應於所檢測到的第一實體程式化單元中不處於抹除狀態的記憶胞的總數超過此臨界值，記憶體管理電路51可判定第一實體程式化單元的狀態非為第一狀態。反之，響應於所檢測到的第一實體程式化單元中不處於抹除狀態的記憶胞的總數未超過此臨界值，記憶體管理電路51仍可判定第一實體程式化單元的狀態為第一狀態。
在一範例實施例中，記憶體管理電路51可根據第一實體程式化單元中的記憶胞的總數來決定此臨界值。例如，此臨界值可為將第一實體程式化單元中的記憶胞的總數乘上一個比例值而獲得。例如，此比例值可為2%、5%或10%等，且此比例值可根據實務需求調整。
在一範例實施例中，在檢查第一實體程式化單元的狀態的過程中，記憶體管理電路51可發送特定的指令序列(亦稱為第四指令序列)至可複寫式非揮發性記憶體模組43。此第四指令序列可用以指示可複寫式非揮發性記憶體模組43對第一實體程式化單元執行讀取操作，以獲得對應於第一實體程式化單元的狀態資料。此狀態資訊可反映第一實體程式化單元中的至少部分記憶胞的狀態。記憶體管理電路51可根據所述狀態資料決定第一實體程式化單元的狀態。例如，記憶體管理電路51可根據所述狀態資料決定第一實體程式化單元的狀態是否為第一狀態。
在一範例實施例中，記憶體管理電路51可判斷所述狀態資料中是否包括特定資料。此特定資料可反映第一實體程式化單元中的至少一記憶胞非處於抹除狀態。若所述狀態資料中包括此特定資料，記憶體管理電路51可根據此特定資料(例如此特定資料的總數)判定第一實體程式化單元的狀態非為第一狀態。若所述狀態資料中不包括此特定資料，記憶體管理電路51可判定第一實體程式化單元的狀態為第一狀態。
圖11是根據本發明的範例實施例所繪示的第一實體程式化單元中的記憶胞的臨界電壓分布的示意圖。
請參照圖11，在一範例實施例中，假設經過抹除的第一實體程式化單元的記憶胞的臨界電壓分布包括狀態1030與1110。其中，絕大多數的記憶胞皆因已被抹除而處於抹除狀態(即狀態1030)，僅少部分的記憶胞因字元線短路等因素而再次處於程式化狀態(即狀態1110)。然而，第一實體程式化單元的記憶胞的臨界電壓分布可根據實務狀況有所不同，本發明不加以限制。
在一範例實施例中，在檢查第一實體程式化單元的狀態的過程中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43使用讀取電壓準位V(Read)來讀取第一實體程式化單元。根據可複寫式非揮發性記憶體模組43回傳的讀取結果，記憶體管理電路51可獲得對應於第一實體程式化單元的狀態資料。例如，此狀態資料可包含大量的位元“1”以及少數的位元“0”，其中位元“1”的總數可反映出屬於狀態1030的記憶胞的總數，而位元“0”的總數則可反映出屬於狀態1110的記憶胞的總數。
在一範例實施例中，所述特定資料可包括所述狀態資料中的位元“1”。記憶體管理電路51可根據所述狀態資料中的位元“1”的總數、位元“0”的總數及/或位元“1”與位元“0”的比例，決定第一實體程式化單元的狀態。例如，記憶體管理電路51可根據位元“1”的總數是否大於臨界值、位元“0”的總數是否大於臨界值或位元“1”與位元“0”的比例是否大於一比例值，來決定第一實體程式化單元的狀態。例如，在一範例實施例中，響應於所述狀態資料中的位元“1”的總數大於臨界值、位元“0”的總數小於臨界值或位元“1”與位元“0”的比例大於比例值，記憶體管理電路51可判定第一實體程式化單元的狀態為第一狀態。反之，響應於所述狀態資料中的位元“1”的總數不大於臨界值、位元“0”的總數不小於臨界值或位元“1”與位元“0”的比例未大於比例值，則記憶體管理電路51可判定第一實體程式化單元的狀態非為第一狀態。
在一範例實施例中，所述狀態資料可反映第一實體程式化單元中所有記憶胞的狀態。在一範例實施例中，所述狀態資料只反映第一實體程式化單元中一部分記憶胞的狀態。例如，假設第一實體程式化單元包括P個記憶胞，則所述狀態資料可反映第一實體程式化單元中的Q個記憶胞的狀態，且Q小於P。或者，假設第一實體程式化單元儲存的資料量為16KB，則所述狀態資料可能只有4KB或其他小於16KB的數值。藉此，可有效減少需讀取及/或分析的資料量。
從另一角度而言，在一範例實施例中，記憶體管理電路51根據第一實體程式化單元中一部分記憶胞的狀態即可決定第一實體程式化單元的狀態，而不需要完整讀取整個第一實體程式化單元(或第一實體程式化單元中的所有記憶胞)。藉此，可提高決定第一實體程式化單元之狀態的效率。
在一範例實施例中，若第一實體程式化單元的狀態為第一狀態，表示第一實體程式化單元中應處於抹除狀態但實際上處於程式化狀態的記憶胞的總數未超過容許值(或者不存在處於程式化狀態的記憶胞)。因此，記憶體管理電路51可持續使用第一實體程式化單元來儲存資料。然而，若第一實體程式化單元的狀態非為第一狀態，表示第一實體程式化單元中應處於抹除狀態但實際上處於程式化狀態的記憶胞的總數已超過容許值。因此，記憶體管理電路51可改為使用其他的實體抹除單元(例如第二實體抹除單元)來儲存資料，藉以提高資料的儲存品質。同時，第一實體抹除單元中的有效資料可被同步搬移到新的實體抹除單元(例如第二實體抹除單元)進行儲存，且第一實體抹除單元可被再次抹除並回收至圖6的閒置區602。當下次再挑選到第一實體抹除單元來儲存資料時，相同的操作可被用來驗證第一實體抹除單元，以確保針對第一實體抹除單元(或第一實體程式化單元)的資料寫入品質。相關操作細節皆已詳述於上，在此不重複贅述。
圖12是根據本發明的範例實施例所繪示的資料寫入方法的流程圖。
請參照圖12，在步驟S1201中，從主機系統接收寫入指令，其中寫入指令包含第一資料。在步驟S1202中，檢查第一實體抹除單元中的第一實體程式化單元的狀態。在步驟S1203，判斷第一實體程式化單元的狀態是否為第一狀態。響應於第一實體程式化單元的狀態為第一狀態，在步驟S1204，根據第一資料對第一實體程式化單元執行第一寫入操作。例如，第一寫入操作用以將第一資料的至少部分資料儲存至第一實體程式化單元中。或者，響應於第一實體程式化單元的狀態非為第一狀態，在步驟S1205，根據第一資料對第二實體抹除單元中的第二實體程式化單元執行第二寫入操作。例如，第二寫入操作用以將第一資料的至少部分資料儲存至第二實體程式化單元中。
圖13是根據本發明的範例實施例所繪示的資料寫入方法的流程圖。
請參照圖13，在步驟S1301中，對第一實體抹除單元中的特定實體程式化單元(亦稱為目標實體程式化單元)執行讀取操作。例如，目標實體程式化單元為多個第一實體程式化單元的其中之一。在步驟S1302中，根據讀取結果決定目標實體程式化單元的狀態。在步驟S1303中，判斷目標實體程式化單元的狀態是否為第一狀態。響應於目標實體程式化單元的狀態為第一狀態，在步驟S1304中，根據第一資料的一部份資料對目標實體程式化單元執行資料寫入操作。在步驟S1305中，切換目標實體程式化單元。例如，將目標實體程式化單元切換為多個第一實體程式化單元的其中之另一。然後，步驟S1301可重複執行。另一方面，響應於目標實體程式化單元的狀態非為第一狀態，在步驟S1306中，將用以儲存第一資料的實體抹除單元從第一實體抹除單元改變為第二實體抹除單元。
圖14是根據本發明的範例實施例所繪示的資料寫入方法的流程圖。
請參照圖14，在步驟S1401中，對第一實體抹除單元中的多個目標實體程式化單元執行讀取操作。例如，每一個目標實體程式化單元為多個第一實體程式化單元的其中之一。在步驟S1402中，根據讀取結果決定所述多個目標實體程式化單元的狀態。在步驟S1403中，判斷所述多個目標實體程式化單元的狀態是否皆為第一狀態。響應於所述多個目標實體程式化單元的狀態皆為第一狀態，在步驟S1404中，根據第一資料對所述多個目標實體程式化單元執行資料寫入操作。或者，響應於所述多個目標實體程式化單元的狀態非皆為第一狀態(即至少一個目標實體程式化單元非為第一狀態)，在步驟S1405中，將用以儲存第一資料的實體抹除單元從第一實體抹除單元改變為第二實體抹除單元。
然而，圖12至圖14中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖12至圖14中各步驟可以實作為多個程式碼或是電路，本案不加以限制。此外，圖12至圖14的方法可以搭配以上範例實施例使用，也可以單獨使用，本案不加以限制。
綜上所述，本發明實施例提供的資料寫入方法、記憶體儲存裝置及記憶體控制電路單元，可在對第一實體程式化單元進行資料寫入之前，先檢查第一實體程式化單元的狀態。若第一實體程式化單元的狀態符合預期(即第一實體程式化單元的狀態為第一狀態)，可允許對第一實體程式化單元執行第一寫入操作，以將第一資料儲存至第一實體程式化單元中。然而，若第一實體程式化單元的狀態不符合預期(即第一實體程式化單元的狀態非為第一狀態)，則第二實體抹除單元可用來取代第一實體抹成單元，以儲存第一資料。藉此，可有效避免對特定實體程式化單元進行重複寫入並提高資料的寫入品質。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案的精神和範圍內，當可作些許的更動與潤飾，故本案的保護範圍當視後附的申請專利範圍所界定者為準。
10,30:記憶體儲存裝置
11,31:主機系統
110:系統匯流排
111:處理器
112:隨機存取記憶體
113:唯讀記憶體
114:資料傳輸介面
12:輸入/輸出(I/O)裝置
20:主機板
201:隨身碟
202:記憶卡
203:固態硬碟
204:無線記憶體儲存裝置
205:全球定位系統模組
206:網路介面卡
207:無線傳輸裝置
208:鍵盤
209:螢幕
210:喇叭
32:SD卡
33:CF卡
34:嵌入式儲存裝置
341:嵌入式多媒體卡
342:嵌入式多晶片封裝儲存裝置
41:連接介面單元
42:記憶體控制電路單元
43:可複寫式非揮發性記憶體模組
51:記憶體管理電路
52:主機介面
53:記憶體介面
54:錯誤檢查與校正電路
55:緩衝記憶體
56:電源管理電路
601:儲存區
602:閒置區
610(0)~610(B),71,72:實體抹除單元
612(0)~612(C):邏輯單元
701:資料
711(0)~711(D),711(i),711(j),712(0)~712(D),712(i),712(i-1):實體程式化單元
1010,1020,1030,1110:狀態
V(Read):讀取電壓準位
S1201:步驟(從主機系統接收寫入指令，其中寫入指令包含第一資料)
S1202:步驟(檢查第一實體抹除單元中的第一實體程式化單元的狀態)
S1203:步驟(第一狀態?)
S1204:步驟(根據第一資料對第一實體程式化單元執行第一寫入操作)
S1205:步驟(根據第一資料對第二實體抹除單元中的第二實體程式化單元執行第二寫入操作)
S1301:步驟(對第一實體抹除單元中的目標實體程式化單元執行讀取操作)
S1302:步驟(根據讀取結果決定目標實體程式化單元的狀態)
S1303:步驟(第一狀態?)
S1304:步驟(根據第一資料的一部份資料對目標實體程式化單元執行資料寫入操作)
S1305:步驟(切換目標實體程式化單元)
S1306:步驟(將用以儲存第一資料的實體抹除單元改變為第二實體抹除單元)
S1401:步驟(對第一實體抹除單元中的多個目標實體程式化單元執行讀取操作)
S1402:步驟(根據讀取結果決定所述多個目標實體程式化單元的狀態)
S1403:步驟(皆為第一狀態?)
S1404:步驟(根據第一資料對所述多個目標實體程式化單元執行資料寫入操作)
S1405:步驟(將用以儲存第一資料的實體抹除單元改變為第二實體抹除單元)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。 圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的範例實施例所繪示的記憶體儲存裝置的使用情境的示意圖。 圖8A是根據本發明的範例實施例所繪示的第一寫入操作的示意圖。 圖8B是根據本發明的範例實施例所繪示的第一寫入操作的示意圖。 圖9是根據本發明的範例實施例所繪示的第二寫入操作與資料搬移操作的示意圖。 圖10是根據本發明的範例實施例所繪示的第一實體程式化單元在不同狀態下的記憶胞的臨界電壓分布的示意圖。 圖11是根據本發明的範例實施例所繪示的第一實體程式化單元中的記憶胞的臨界電壓分布的示意圖。 圖12是根據本發明的範例實施例所繪示的資料寫入方法的流程圖。 圖13是根據本發明的範例實施例所繪示的資料寫入方法的流程圖。 圖14是根據本發明的範例實施例所繪示的資料寫入方法的流程圖。
S1201:步驟(從主機系統接收寫入指令，其中寫入指令包括第一資料)
S1202:步驟(檢查第一實體抹除單元中的第一實體程式化單元的狀態)
S1203:步驟(第一狀態？)
S1204:步驟(根據第一資料對第一實體程式化單元執行第一寫入操作)
S1205:步驟(根據第一資料對第二實體抹除單元中的第二實體程式化單元執行第二寫入操作)

Claims (21)

  1. 一種資料寫入方法，用於可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該多個實體抹除單元包括第一實體抹除單元，該資料寫入方法包括：從主機系統接收寫入指令，其中該寫入指令包含第一資料；在儲存該第一資料之前，檢查該第一實體抹除單元中的第一實體程式化單元的狀態；以及響應於該第一實體程式化單元的該狀態為第一狀態，發送第一指令序列，其中該第一指令序列用以指示該可複寫式非揮發性記憶體模組將該第一資料的至少部分資料儲存至該第一實體程式化單元中，其中檢查該第一實體抹除單元中的該第一實體程式化單元的該狀態的步驟包括：檢查該第一實體程式化單元中是否存在不處於抹除狀態的記憶胞；以及響應於該第一實體程式化單元中存在不處於該抹除狀態的該記憶胞，判定該第一實體程式化單元的該狀態非為該第一狀態。
  2. 如請求項1所述的資料寫入方法，更包括：根據該第一資料的資料量，決定該第一實體程式化單元的總數。
  3. 如請求項1所述的資料寫入方法，其中該多個實體抹除單元更包括第二實體抹除單元，且該資料寫入方法更包括：響應於該第一實體程式化單元的該狀態非為該第一狀態，發送第二指令序列，其中該第二指令序列用以指示該可複寫式非揮發性記憶體模組將該第一資料的該至少部分資料儲存至該第二實體抹除單元中。
  4. 如請求項3所述的資料寫入方法，更包括：響應於該第一實體程式化單元的該狀態非為該第一狀態，發送第三指令序列，其中該第三指令序列用以指示該可複寫式非揮發性記憶體模組將該第一實體抹除單元中的至少部分資料搬移至該第二實體抹除單元中。
  5. 如請求項1所述的資料寫入方法，其中檢查該第一實體抹除單元中的該第一實體程式化單元的該狀態的步驟包括：發送第四指令序列，其中該第四指令序列用以指示該可複寫式非揮發性記憶體模組對該第一實體程式化單元執行讀取操作，以獲得對應於該第一實體程式化單元的狀態資料，其中該狀態資訊反映該第一實體程式化單元中的至少部分記憶胞的狀態；以及根據該狀態資料決定該第一實體程式化單元的該狀態。
  6. 如請求項5所述的資料寫入方法，其中根據該狀態資料決定該第一實體程式化單元的該狀態的步驟包括：根據該狀態資料中的特定資料，判定該第一實體程式化單元的該狀態非為該第一狀態， 其中該特定資料反映該第一實體程式化單元中的至少一記憶胞非處於該抹除狀態。
  7. 如請求項5所述的資料寫入方法，其中該第一實體程式化單元包括P個記憶胞，該狀態資料反映該第一實體程式化單元中的Q個記憶胞的狀態，且Q小於P。
  8. 一種記憶體儲存裝置，包括：主機介面單元，用以耦接至主機系統；可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，且該多個實體抹除單元包括第一實體抹除單元；以及記憶體控制電路單元，耦接至該主機介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以：從該主機系統接收寫入指令，其中該寫入指令包含第一資料；在儲存該第一資料之前，檢查該第一實體抹除單元中的第一實體程式化單元的狀態；以及響應於該第一實體程式化單元的該狀態為第一狀態，發送第一指令序列，其中該第一指令序列用以指示該可複寫式非揮發性記憶體模組用以將該第一資料的至少部分資料儲存至該第一實體程式化單元中，其中該記憶體控制電路單元檢查該第一實體抹除單元中的該 第一實體程式化單元的該狀態的操作包括：檢查該第一實體程式化單元中是否存在不處於抹除狀態的記憶胞；以及響應於該第一實體程式化單元中存在不處於該抹除狀態的該記憶胞，判定該第一實體程式化單元的該狀態非為該第一狀態。
  9. 如請求項8所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以：根據該第一資料的總資料量，決定該第一實體程式化單元的總數。
  10. 如請求項8所述的記憶體儲存裝置，其中該多個實體抹除單元更包括第二實體抹除單元，且該記憶體控制電路單元更用以：響應於該第一實體程式化單元的該狀態非為該第一狀態，發送第二指令序列，其中該第二指令序列用以指示該可複寫式非揮發性記憶體模組將該第一資料的該至少部分資料儲存至該第二實體抹除單元中。
  11. 如請求項10所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以：響應於該第一實體程式化單元的該狀態非為該第一狀態，發送第三指令序列，其中該第三指令序列用以指示該可複寫式非揮發性記憶體模組將該第一實體抹除單元中的至少部分資料搬移至 該第二實體抹除單元中。
  12. 如請求項8所述的記憶體儲存裝置，其中該記憶體控制電路單元檢查該第一實體抹除單元中的該第一實體程式化單元的該狀態的操作包括：發送第四指令序列，其中該第四指令序列用以指示該可複寫式非揮發性記憶體模組對該第一實體程式化單元執行讀取操作，以獲得對應於該第一實體程式化單元的狀態資料，其中該狀態資訊反映該第一實體程式化單元中的至少部分記憶胞的狀態；以及根據該狀態資料決定該第一實體程式化單元的該狀態。
  13. 如請求項12所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該狀態資料決定該第一實體程式化單元的該狀態的操作包括：根據該狀態資料中的特定資料，判定該第一實體程式化單元的該狀態非為該第一狀態，其中該特定資料反映該第一實體程式化單元中的至少一記憶胞非處於該抹除狀態。
  14. 如請求項12所述的記憶體儲存裝置，其中該第一實體程式化單元包括P個記憶胞，該狀態資料反映該第一實體程式化單元中的Q個記憶胞的狀態，且Q小於P。
  15. 一種記憶體控制電路單元，用於控制可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實 體抹除單元，該多個實體抹除單元包括第一實體抹除單元，該記憶體控制電路單元包括：主機介面，用以耦接至主機系統；記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；緩衝記憶體；以及記憶體管理電路，耦接至該主機介面、該記憶體介面及該緩衝記憶體，其中該記憶體管理電路用以：從該主機系統接收寫入指令，其中該寫入指令包含第一資料；在儲存該第一資料之前，檢查該第一實體抹除單元中的第一實體程式化單元的狀態；以及響應於該第一實體程式化單元的該狀態為第一狀態，發送第一指令序列，其中該第一指令序列用以指示該可複寫式非揮發性記憶體模組將該第一資料的至少部分資料儲存至該第一實體程式化單元中，其中該記憶體管理電路檢查該第一實體抹除單元中的該第一實體程式化單元的該狀態的操作包括：檢查該第一實體程式化單元中是否存在不處於抹除狀態的記憶胞；以及響應於該第一實體程式化單元中存在不處於該抹除狀態的該記憶胞，判定該第一實體程式化單元的該狀態非為該第一狀 態。
  16. 如請求項15所述的記憶體控制電路單元，其中該記憶體管理電路更用以：根據該第一資料的總資料量，決定該第一實體程式化單元的總數。
  17. 如請求項15所述的記憶體控制電路單元，其中該多個實體抹除單元更包括第二實體抹除單元，且該記憶體管理電路更用以：響應於該第一實體程式化單元的該狀態非為該第一狀態，發送第二指令序列，其中該第二指令序列用以指示該可複寫式非揮發性記憶體模組將該第一資料的該至少部分資料儲存至該第二實體抹除單元中。
  18. 如請求項17所述的記憶體控制電路單元，其中該記憶體管理電路更用以：響應於該第一實體程式化單元的該狀態非為該第一狀態，發送第三指令序列，其中該第三指令序列用以指示該可複寫式非揮發性記憶體模組將該第一實體抹除單元中的至少部分資料搬移至該第二實體抹除單元中。
  19. 如請求項15所述的記憶體控制電路單元，其中該記憶體管理電路檢查該第一實體抹除單元中的該第一實體程式化單元的該狀態的操作包括：發送第四指令序列，其中該第四指令序列用以指示該可複寫 式非揮發性記憶體模組對該第一實體程式化單元執行讀取操作，以獲得對應於該第一實體程式化單元的狀態資料，其中該狀態資訊反映該第一實體程式化單元中的至少部分記憶胞的狀態；以及根據該狀態資料決定該第一實體程式化單元的該狀態。
  20. 如請求項19所述的記憶體控制電路單元，其中該記憶體管理電路根據該狀態資料決定該第一實體程式化單元的該狀態的操作包括：根據該狀態資料中的特定資料，判定該第一實體程式化單元的該狀態非為該第一狀態，其中該特定資料反映該第一實體程式化單元中的至少一記憶胞非處於該抹除狀態。
  21. 如請求項19所述的記憶體控制電路單元，其中該第一實體程式化單元包括P個記憶胞，該狀態資料反映該第一實體程式化單元中的Q個記憶胞的狀態，且Q小於P。
TW111134061A 2022-09-08 2022-09-08 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元 TWI831366B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111134061A TWI831366B (zh) 2022-09-08 2022-09-08 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
US17/967,884 US20240086109A1 (en) 2022-09-08 2022-10-17 Data writing method, memory storage device, and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111134061A TWI831366B (zh) 2022-09-08 2022-09-08 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI831366B true TWI831366B (zh) 2024-02-01
TW202412003A TW202412003A (zh) 2024-03-16

Family

ID=90142070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134061A TWI831366B (zh) 2022-09-08 2022-09-08 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US20240086109A1 (zh)
TW (1) TWI831366B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038165A (en) * 1995-01-31 2000-03-14 Hitachi, Ltd. Nonvolatile memory device and refreshing method
TWI222076B (en) * 2000-05-02 2004-10-11 Advantest Corp Memory testing method and memory testing apparatus
US20050219909A1 (en) * 2003-07-04 2005-10-06 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device, method for sub-block erase and electric device with the same
TWI306255B (en) * 2006-09-26 2009-02-11 Ite Tech Inc Control device for accelerating memory to execute iterant command
TW201316340A (zh) * 2011-10-07 2013-04-16 Fluiditech Ip Ltd 快閃記憶體測試方法
TWI657453B (zh) * 2017-05-04 2019-04-21 旺宏電子股份有限公司 記憶體系統及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9996302B2 (en) * 2015-04-03 2018-06-12 Toshiba Memory Corporation Storage device writing data on the basis of stream

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038165A (en) * 1995-01-31 2000-03-14 Hitachi, Ltd. Nonvolatile memory device and refreshing method
TWI222076B (en) * 2000-05-02 2004-10-11 Advantest Corp Memory testing method and memory testing apparatus
US20050219909A1 (en) * 2003-07-04 2005-10-06 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device, method for sub-block erase and electric device with the same
TWI306255B (en) * 2006-09-26 2009-02-11 Ite Tech Inc Control device for accelerating memory to execute iterant command
TW201316340A (zh) * 2011-10-07 2013-04-16 Fluiditech Ip Ltd 快閃記憶體測試方法
TWI657453B (zh) * 2017-05-04 2019-04-21 旺宏電子股份有限公司 記憶體系統及其操作方法

Also Published As

Publication number Publication date
US20240086109A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
CN111258505B (zh) 快闪存储器的数据合并方法、控制电路单元与存储装置
TWI717816B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TW202109536A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI757216B (zh) 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
CN112445417B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN113140253A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112835536A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TW202221715A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111831210A (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI810719B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI793966B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN117632038B (zh) 损耗平衡方法、存储器存储装置及存储器控制电路单元
TWI834149B (zh) 表格管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI777519B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN114138207B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI813498B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
TWI810865B (zh) 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
TW202412003A (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元