TWI810865B - 表格排序方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

表格排序方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI810865B
TWI810865B TW111111354A TW111111354A TWI810865B TW I810865 B TWI810865 B TW I810865B TW 111111354 A TW111111354 A TW 111111354A TW 111111354 A TW111111354 A TW 111111354A TW I810865 B TWI810865 B TW I810865B
Authority
TW
Taiwan
Prior art keywords
data
memory
value
voltage management
management table
Prior art date
Application number
TW111111354A
Other languages
English (en)
Other versions
TW202338613A (zh
Inventor
王智麟
朱啟傲
張靜
胡健
Original Assignee
大陸商合肥兆芯電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥兆芯電子有限公司 filed Critical 大陸商合肥兆芯電子有限公司
Application granted granted Critical
Publication of TWI810865B publication Critical patent/TWI810865B/zh
Publication of TW202338613A publication Critical patent/TW202338613A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G06F16/2282—Tablespace storage structures; Management thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/23—Updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)

Abstract

一種表格排序方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從第一實體單元讀取第一資料；解碼所述第一資料；響應於所述第一資料被成功解碼，更新對應於所述第一電壓管理資訊的計數資訊；以及響應於所述計數資訊符合預設條件，提高所述第一電壓管理表格在所述多個電壓管理表格中的使用優先權。

Description

表格排序方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種表格排序方法、記憶體儲存裝置及記憶體控制電路單元。
智慧型手機、平板電腦及筆記型電腦在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，在將資料儲存至可複寫式非揮發性記憶體模組之前，資料會先被編碼。當欲讀取資料時，可對所讀取的資料進行解碼，以嘗試更正其中的錯誤。此外，用於讀取資料的讀取電壓準位之設定對所讀取之資料的正確性也影響很大。一般來說，可複寫式非揮發性記憶體模組中可儲存有多個管理表格。當欲讀取資料時，這些管理表格可根據一預設順序進行查詢，以根據此些管理表格中排序最前面的管理表格中的資訊來決定當次讀取所使用的讀取電壓準位。若使用此讀取電壓準位所讀取的資料無法被正確的解碼，則排序在此管理表格之後的下一個管理表格中的資訊可被查詢以決定下一次的讀取所使用的讀取電壓準位。但是，根據所述預設順序來依序查詢此些管理表格，可能會因為可複寫式非揮發性記憶體模組中記憶胞的臨界電壓分布發生變化而導致資料解碼效率下降。
本發明提供一種表格排序方法、記憶體儲存裝置及記憶體控制電路單元，可提高解碼效率。
本發明的範例實施例提供一種表格排序方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述表格排序方法包括：根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從所述多個實體單元中的第一實體單元讀取第一資料；解碼所述第一資料；響應於所述第一資料被成功解碼，更新對應於所述第一電壓管理表格的計數資訊；以及響應於所述計數資訊符合預設條件，提高所述第一電壓管理表格在所述多個電壓管理表格中的使用優先權。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從所述多個實體單元中的第一實體單元讀取第一資料；解碼所述第一資料；響應於所述第一資料被成功解碼，更新對應於所述第一電壓管理表格的計數資訊；以及響應於所述計數資訊符合預設條件，提高所述第一電壓管理表格在所述多個電壓管理表格中的使用優先權。
本發明的範例實施例另提供一種記憶體控制電路單元，其包括主機介面、記憶體介面、解碼電路及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體管理電路耦接至所述主機介面、所述記憶體介面及所述解碼電路。所述記憶體管理電路用以根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從所述多個實體單元中的第一實體單元讀取第一資料。所述解碼電路用以解碼所述第一資料。響應於所述第一資料被成功解碼，所述記憶體管理電路更用以更新對應於所述第一電壓管理表格的計數資訊。響應於所述計數資訊符合預設條件，所述記憶體管理電路更用以提高所述第一電壓管理表格在所述多個電壓管理表格中的使用優先權。
基於上述，在根據第一電壓管理表格來使用第一讀取電壓準位從第一實體單元讀取第一資料後，第一資料可被解碼。響應於所述第一資料被成功解碼，對應於所述第一電壓管理表格的計數資訊可被更新。特別是，響應於所述計數資訊符合預設條件，所述第一電壓管理表格在多個電壓管理表格中的使用優先權可被提高。藉此，可提高往後使用所述多個電壓管理表格來執行解碼操作的解碼效率。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52、記憶體介面53及錯誤檢查與校正電路54。
記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
錯誤檢查與校正電路(亦稱為解碼電路)54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
在一範例實施例中，記憶體控制電路單元42還包括緩衝記憶體55與電源管理電路56。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。
在一範例實施例中，一個實體單元是指一個實體位址或一個實體程式化單元。在一範例實施例中，一個實體單元亦可以是由多個連續或不連續的實體位址組成。在一範例實施例中，一個實體單元亦可以是指一個虛擬區塊(VB)。一個虛擬區塊可包括多個實體位址或多個實體程式化單元。
儲存區601中的實體單元610(0)~610(A)用以儲存使用者資料(例如來自圖1的主機系統11的使用者資料)。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體單元未儲存有效資料，則此實體單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體單元(或未儲存有效資料的實體單元)可被抹除。在寫入新資料時，一或多個實體單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。
須注意的是，一個邏輯單元可被映射至一或多個實體單元。若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料包括有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。
記憶體管理電路51可將描述邏輯單元與實體單元之間的映射關係的管理資料(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路51可根據此邏輯至實體映射表中的資訊來存取可複寫式非揮發性記憶體模組43。
在一範例實施例中，記憶體管理電路51可將多個管理表格儲存於可複寫式非揮發性記憶體模組43中(例如儲存於專用以儲存系統資訊的系統區)。所述管理表格中的資訊可用以決定讀取電壓準位。例如，所述管理表格可記載電壓偏移值。所述電壓偏移值可用以調整基準電壓準位以獲得欲使用的讀取電壓準位。所決定的讀取電壓準位可用以讀取儲存區601中的實體單元以獲得此實體單元所儲存的資料。
在一範例實施例中，錯誤檢查與校正電路54可對從實體單元中讀取的資料執行解碼操作，以嘗試更正此資料中的錯誤位元。例如，錯誤檢查與校正電路54可支援低密度奇偶檢查碼(Low Density Parity Check code, LDPC code)或BCH等各式編/解碼演算法。若某一解碼操作可成功解碼某一資料，則成功解碼的資料可被輸出，例如傳送給主機系統10以回覆主機系統10的讀取請求。然而，若某一解碼操作無法成功解碼某一資料，則記憶體管理電路51可使用不同的讀取電壓準位來再次讀取第一實體單元，以嘗試減少所讀取之資料中的錯誤位元的總數及/或提高對所讀取之資料的解碼成功率。爾後，錯誤檢查與校正電路54可再次對所讀取之資料進行解碼。
圖7是根據本發明的範例實施例所繪示的管理表格及其使用順序的示意圖。圖8是根據本發明的範例實施例所繪示的在解碼操作中依序使用不同的讀取電壓準位來讀取資料的示意圖。
請參照圖7，管理表格(亦稱為電壓管理表格)701(0)~701(E)可儲存於可複寫式非揮發性記憶體模組43中。管理表格701(0)~701(E)中的資訊可分別用以決定圖8中的讀取電壓準位801(0)~801(E)。例如，管理表格701(0)中的資訊可用以決定讀取電壓準位801(0)，管理表格701(j)中的資訊可用以決定讀取電壓準位801(j)，管理表格701(i)中的資訊可用以決定讀取電壓準位801(i)，且管理表格701(E)中的資訊可用以決定讀取電壓準位801(E)。i與j為大於0且小於E的正整數，且i不等於j。
須注意的是，在針對從同一個實體單元中讀取的資料的解碼操作中，管理表格701(0)~701(E)的使用順序如圖7所示。例如，此使用順序可反映出，管理表格701(0)的使用優先權高於管理表格701(j)的使用優先權，管理表格701(j)的使用優先權高於管理表格701(i)的使用優先權，且管理表格701(i)的使用優先權高於管理表格701(E)的使用優先權。此外，管理表格701(0)~701(E)的使用順序之資訊可記載於一排序資訊中。此排序資訊亦可儲存於可複寫式非揮發性記憶體模組43中。此排序資訊可反映管理表格701(0)~701(E)在解碼操作中的使用順序。
請參照圖8，當欲從某一實體單元(亦稱為第一實體單元)讀取資料時，記憶體管理電路51可查詢所述排序資訊以獲得管理表格701(0)~701(E)的使用順序。以圖7為例，所述排序資訊可反映當前管理表格701(0)的使用優先權最高。因此，記憶體管理電路51可先根據管理表格701(0)中的資訊決定讀取電壓準位801(0)並根據讀取電壓準位801(0)發送讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用讀取電壓準位801(0)來從第一實體單元讀取資料。
在一範例實施例中，假設第一實體單元中的多個記憶胞的臨界電壓分布包括狀態810與820。屬於狀態810的記憶胞用以儲存某一位元(或位元組合)。屬於狀態820的記憶胞用以儲存另一位元(或另一位元組合)。例如，屬於狀態810的記憶胞可用以儲存位元“1”及/或屬於狀態820的記憶胞可用以儲存位元“0”等，本發明不加以限制。
根據接收到的讀取指令序列，可複寫式非揮發性記憶體模組43可將讀取電壓準位801(0)設定為目標讀取電壓準位並將讀取電壓準位801(0)施加至第一實體單元中的多個記憶胞。若某一記憶胞可被讀取電壓準位801(0)導通(例如此記憶胞的臨界電壓小於讀取電壓準位801(0))，則記憶體管理電路51可判定此記憶胞屬於狀態810。反之，若某一記憶胞未被讀取電壓準位801(0)導通(例如此記憶胞的臨界電壓大於讀取電壓準位801(0))，則記憶體管理電路51可判定此記憶胞屬於狀態820。藉此，記憶體管理電路51可獲得使用讀取電壓準位801(0)從第一實體單元中讀取的資料。例如，此資料可反映讀取電壓準位801(0)對第一實體單元中的記憶胞的導通狀態。然後，錯誤檢查與校正電路54可對此資料進行解碼。若此資料可被成功解碼，則錯誤檢查與校正電路54可輸出成功解碼的資料。
若使用讀取電壓準位801(0)讀取的資料無法被成功解碼，則記憶體管理電路51可根據所述排序資訊讀取管理表格701(j)中的資訊。記憶體管理電路51可根據管理表格701(j)中的資訊決定下一個讀取電壓準位，即讀取電壓準位801(j)。記憶體管理電路51可根據讀取電壓準位801(j)發送讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用讀取電壓準位801(j)來讀取第一實體單元中的資料。根據此讀取指令序列，可複寫式非揮發性記憶體模組43可將讀取電壓準位801(j)設定為目標讀取電壓準位並將讀取電壓準位801(j)施加至第一實體單元中的多個記憶胞。藉此，記憶體管理電路51可獲得使用讀取電壓準位801(j)從第一實體單元中讀取的資料。此資料可反映讀取電壓準位801(j)對第一實體單元中的記憶胞的導通狀態。然後，錯誤檢查與校正電路54可對此資料進行解碼。若此資料可被成功解碼，則錯誤檢查與校正電路54可輸出成功解碼的資料。
若使用讀取電壓準位801(j)讀取的資料無法被成功解碼，則記憶體管理電路51可根據所述排序資訊讀取管理表格701(i)中的資訊。記憶體管理電路51可根據管理表格701(i)中的資訊決定下一個讀取電壓準位，即讀取電壓準位801(i)。然後，記憶體管理電路51可根據讀取電壓準位801(i)發送讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用讀取電壓準位801(i)來讀取第一實體單元中的資料。根據此讀取指令序列，可複寫式非揮發性記憶體模組43可將讀取電壓準位801(i)設定為目標讀取電壓準位並將讀取電壓準位801(i)施加至第一實體單元中的多個記憶胞。藉此，記憶體管理電路51可獲得使用讀取電壓準位801(i)來從第一實體單元讀取的資料。此資料可反映讀取電壓準位801(i)對第一實體單元中的記憶胞的導通狀態。然後，錯誤檢查與校正電路54可對此資料進行解碼。依此類推，根據管理表格701(0)~701(E)，多個讀取電壓準位801(0)~801(E)可依序被使用以從第一實體單元讀取資料。
在一範例實施例中，圖8的範例實施例中可重複執行的解碼操作亦稱為硬解碼操作。此硬解碼操作可用以重覆針對使用不同的讀取電壓準位從第一實體單元中讀取的資料進行解碼，直到管理表格701(0)~701(E)被用盡(即解碼操作的執行次數達到預設次數)或者所讀取的資料被成功解碼為止。須注意的是，圖8的讀取電壓準位801(0)~801(E)各別的電壓位置、讀取電壓準位801(0)~801(E)的總數以及狀態810、820的型態皆為範例，非用以限定本發明。
在一範例實施例中，假設讀取電壓準位801(i)被設定為目標讀取電壓準位並用以從第一實體單元讀取資料(亦稱為第一資料)。響應於所讀取的第一資料被成功解碼，記憶體管理電路51可更新對應於管理表格701(i)的計數資訊(亦稱為第一計數資訊)。例如，所述第一計數資訊可反映使用讀取電壓準位801(i)所讀取的資料被成功解碼的次數。此外，若第一資料未被成功解碼(即對應於第一資料的解碼是失敗的)，則記憶體管理電路51可不更新所述第一計數資訊。
在更新所述第一計數資訊後，記憶體管理電路51可判斷所述第一計數資訊是否符合預設條件。響應於所述第一計數資訊符合預設條件，記憶體管理電路51可提高管理表格701(i)在管理表格701(0)~701(E)中的使用優先權。然而，若所述第一計數資訊不符合預設條件，記憶體管理電路51可不改變(即維持)管理表格701(i)在管理表格701(0)~701(E)中的使用優先權。
在一範例實施例中，所述第一計數資訊包括一個計數值。響應於所讀取的第一資料被成功解碼，記憶體管理電路51可更新所述計數值，例如將所述計數值從當前數值(亦稱為第一數值)更新為另一數值(亦稱為第二數值)。特別是，第二數值大於第一數值。例如，記憶體管理電路51可將第一數值加“1”以獲得第二數值。
在一範例實施例中，記憶體管理電路51可將更新後的所述計數值(即第二數值)與一個臨界值進行比較。所述臨界值大於零。例如，所述臨界值可被設定為5、10或20等，視實務需求而定。響應於更新後的所述計數值(即第二數值)大於所述臨界值，記憶體管理電路51可判定所述第一計數資訊符合預設條件。此外，響應於更新後的所述計數值(即第二數值)不大於所述臨界值，記憶體管理電路51可判定所述第一計數資訊不符合預設條件。
圖9是根據本發明的範例實施例所繪示的提高第一電壓管理表格在多個電壓管理表格中的使用優先權的示意圖。請參照圖9，假設管理表格701(i)為第一電壓管理表格。響應於所述第一計數資訊符合預設條件，記憶體管理電路51可更新管理表格701(0)~701(E)的排序資訊。例如，記憶體管理電路51可將管理表格701(i)的使用優先權提高至高於管理表格701(j)或701(0)的使用優先權。例如，管理表格701(i)的使用優先權可被提高至最高或者只要高於管理表格701(i)原先的使用優先權即可。調整後的管理表格701(0)~701(E)的使用順序可如圖9所示。
當下一次需要根據管理表格701(0)~701(E)來決定用來讀取資料的讀取電壓準位時，根據更新後的排序資訊，管理表格701(0)~701(E)可依序被使用(例如查詢)。以圖9為例，更新後的排序資訊反映管理表格701(i)的使用優先權最高。因此，管理表格701(i)可優先被查詢以決定讀取電壓準位801(i)，且讀取電壓準位801(i)可優先被用於讀取待解碼之資料。若使用讀取電壓準位801(i)所讀取的資料可被成功解碼，則成功解碼的資料可被輸出。
然而，若用讀取電壓準位801(i)所讀取的資料無法被成功解碼，則其餘的讀取電壓準位(例如讀取電壓準位801(0)、801(j)及801(E))可根據更新後的管理表格701(0)~701(E)的使用順序而依序被決定與使用，直到管理表格701(0)~701(E)被用盡或解碼成功為止。關於如何根據管理表格701(0)~701(E)的使用順序來決定並使用讀取電壓準位的操作細節皆已詳述於上，在此便不贅述。
在一範例實施例中，僅在第一計數資訊符合預設條件時調整(例如提高)第一電壓管理表格的使用優先權，可提高在記憶體儲存裝置10出廠並交付給使用者後，對於多個電壓管理表格的使用順序進行自動化調整的嚴謹度。藉此，可減少對電壓管理表格執行無意義或不恰當的調整的機率。
在一範例實施例中，管理表格701(0)~701(E)中的每一個管理表格都對應至一個計數資訊，且此計數資訊的初始值為零。一旦使用某一個讀取電壓準位所讀取的資料被成功解碼，則用以產生此讀取電壓準位的管理表格(例如管理表格701(i))所對應的計數資訊可被更新(例如將管理表格701(i))所對應的計數值加“1”)。
在一範例實施例中，記憶體管理電路51亦可根據管理表格701(0)~701(E)所分別對應的計數資訊(即計數值)的數值分布，來更新(即調整)管理表格701(0)~701(E)的使用順序。
以圖9為例，假設管理表格701(i)所對應的計數值大於管理表格701(0)所對應的計數值，且管理表格701(0)所對應的計數值大於管理表格701(j)所對應的計數值，則更新後的管理表格701(0)~701(E)的使用順序可反映出管理表格701(i)的使用優先權高於管理表格701(0)的使用優先權，且管理表格701(0)的使用優先權高於管理表格701(j)的使用優先權。
或者，在一範例實施例中，若管理表格701(i)所對應的計數值介於管理表格701(0)所對應的計數值與管理表格701(j)所對應的計數值之間，則更新後的管理表格701(0)~701(E)的使用順序可反映出管理表格701(i)的使用優先權介於管理表格701(0)的使用優先權與管理表格701(j)的使用優先權之間。
在一範例實施例中，記憶體管理電路51可偵測特定的系統事件。例如，所述系統事件可包括可複寫式非揮發性記憶體模組43被重新上電(例如重開機)、可複寫式非揮發性記憶體模組43的溫度達到溫度臨界值及可複寫式非揮發性記憶體模組43的損耗評估值達到於損耗臨界值的其中之一。響應於所述系統事件，記憶體管理電路51可重置各個管理表格所對應的計數資訊(包含第一計數值)，例如，將各個管理表格所對應的計數資訊歸零。爾後，在記憶體儲存裝置10的運作過程中，各個管理表格所對應的計數資訊可被持續更新。
在一範例實施例中，可複寫式非揮發性記憶體模組43的損耗評估值可反映可複寫式非揮發性記憶體模組43的損耗程度。例如，可複寫式非揮發性記憶體模組43的損耗評估值可根據可複寫式非揮發性記憶體模組43的(平均)抹除計數、(平均)程式化計數、(平均)讀取計數及/或(平均)位元錯誤率等可反映可複寫式非揮發性記憶體模組43的損耗程度的各式參數值而獲得。所述(平均)抹除計數可反映可複寫式非揮發性記憶體模組43中的至少一實體單元的(平均)抹除次數。所述(平均)程式化計數可反映可複寫式非揮發性記憶體模組43中的至少一實體單元的(平均)程式化次數。所述(平均)讀取計數可反映可複寫式非揮發性記憶體模組43中的至少一實體單元的(平均)讀取次數。所述(平均)位元錯誤率可反映可複寫式非揮發性記憶體模組43中的至少一實體單元的(平均)位元錯誤率。
圖10是根據本發明的範例實施例所繪示的表格排序方法的流程圖。請參照圖10，在步驟S1001中，根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從第一實體單元讀取第一資料。在步驟S1002中，解碼第一資料。在步驟S1003中，判斷第一資料是否解碼成功。響應於第一資料被成功解碼，在步驟S1004中，更新對應於第一電壓管理表格的計數資訊。或者，若第一資料未被成功解碼，則在步驟S1005中，將所述多個電壓管理表格中的另一電壓管理表格決定為第一電壓管理表格，並重覆步驟S1001。
在更新對應於第一電壓管理表格的計數資訊後，在步驟S1006中，判斷更新後的計數資訊是否符合預設條件。響應於所述計數資訊符合預設條件，在步驟S1007中，提高第一電壓管理表格在所述多個電壓管理表格中的使用優先權。此外，若所述計數資訊不符合預設條件，則可不更新第一電壓管理表格的使用優先權。
然而，圖10中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖10中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖10的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明所提出的範例實施例可動態調整電壓管理表格在解碼操作或資料讀取操作中的使用順序，從而提高往後的資料解碼效率。特別是，透過僅在特定電壓管理表格所對應的計數資訊符合預設條件時提高此電壓管理表格的使用優先權，可有效減少執行無意義或不恰當的調整之機率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10, 30:記憶體儲存裝置 11, 31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 41:連接介面單元 42:記憶體控制電路單元 43:可複寫式非揮發性記憶體模組 51:記憶體管理電路 52:主機介面 53:記憶體介面 54:錯誤檢查與校正電路 55:緩衝記憶體 56:電源管理電路 601:儲存區 602:閒置區 610(0)~610(B):實體單元 612(0)~612(C):邏輯單元 701(0)~701(E):管理表格 810, 820:狀態 801(0)~801(E):讀取電壓準位 S1001:步驟(根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從第一實體單元讀取第一資料) S1002:步驟(解碼第一資料) S1003:步驟(是否解碼成功) S1004:步驟(更新對應於第一電壓管理表格的計數資訊) S1005:步驟(將所述多個電壓管理表格中的另一電壓管理表格決定為第一電壓管理表格) S1006:步驟(計數資訊是否符合預設條件) S1007:步驟(提高第一電壓管理表格在所述多個電壓管理表格中的使用優先權)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。 圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的範例實施例所繪示的管理表格及其使用順序的示意圖。 圖8是根據本發明的範例實施例所繪示的在解碼操作中依序使用不同的讀取電壓準位來讀取資料的示意圖。 圖9是根據本發明的範例實施例所繪示的提高第一電壓管理表格在多個電壓管理表格中的使用優先權的示意圖。 圖10是根據本發明的範例實施例所繪示的表格排序方法的流程圖。
S1001:步驟(根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從第一實體單元讀取第一資料)
S1002:步驟(解碼第一資料)
S1003:步驟(是否解碼成功)
S1004:步驟(更新對應於第一電壓管理表格的計數資訊)
S1005:步驟(將所述多個電壓管理表格中的另一電壓管理表格決定為第一電壓管理表格)
S1006:步驟(計數資訊是否符合預設條件)
S1007:步驟(提高第一電壓管理表格在所述多個電壓管理表格中的使用優先權)

Claims (15)

  1. 一種表格排序方法，用於可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體單元，且該表格排序方法包括：根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從該多個實體單元中的第一實體單元讀取第一資料；解碼該第一資料；響應於該第一資料被成功解碼，更新對應於該第一電壓管理表格的第一計數資訊；以及響應於該第一計數資訊符合預設條件，提高該第一電壓管理表格在該多個電壓管理表格中的使用優先權，其中該第一計數資訊包括計數值，且響應於該第一資料被成功解碼，更新對應於該第一電壓管理表格的該第一計數資訊的步驟包括：將該計數值從第一數值更新為第二數值，其中該第二數值大於該第一數值。
  2. 如請求項1所述的表格排序方法，其中該第一計數資訊反映使用該第一讀取電壓準位所讀取的資料被成功解碼的次數。
  3. 如請求項1所述的表格排序方法，更包括：將該計數值與臨界值進行比較，其中該臨界值大於零；以及響應於該計數值大於該臨界值，判定該第一計數資訊符合該 預設條件。
  4. 如請求項1所述的表格排序方法，其中提高該第一電壓管理表格在該多個電壓管理表格中的該使用優先權的步驟包括：將該第一電壓管理表格在該多個電壓管理表格中的該使用優先權提高至高於第二電壓管理表格在該多個電壓管理表格中的使用優先權。
  5. 如請求項1所述的表格排序方法，更包括：響應於系統事件，重置該第一計數資訊，其中該系統事件包括該可複寫式非揮發性記憶體模組被重新上電、該可複寫式非揮發性記憶體模組的溫度達到溫度臨界值及該可複寫式非揮發性記憶體模組的損耗評估值達到於損耗臨界值的其中之一。
  6. 一種記憶體儲存裝置，包括：連接介面單元，用以耦接至主機系統；可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以：根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從該多個實體單元中的第一實體單元讀取第一資 料；解碼該第一資料；響應於該第一資料被成功解碼，更新對應於該第一電壓管理表格的第一計數資訊；以及響應於該第一計數資訊符合預設條件，提高該第一電壓管理表格在該多個電壓管理表格中的使用優先權，其中該第一計數資訊包括計數值，且響應於該第一資料被成功解碼，更新對應於該第一電壓管理表格的該第一計數資訊的操作包括：將該計數值從第一數值更新為第二數值，其中該第二數值大於該第一數值。
  7. 如請求項6所述的記憶體儲存裝置，其中該第一計數資訊反映使用該第一讀取電壓準位所讀取的資料被成功解碼的次數。
  8. 如請求項6所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以：將該計數值與臨界值進行比較，其中該臨界值大於零；以及響應於該計數值大於該臨界值，判定該第一計數資訊符合該預設條件。
  9. 如請求項6所述的記憶體儲存裝置，其中提高該第一電壓管理表格在該多個電壓管理表格中的該使用優先權的操作包括： 將該第一電壓管理表格在該多個電壓管理表格中的該使用優先權提高至高於第二電壓管理表格在該多個電壓管理表格中的使用優先權。
  10. 如請求項6所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以：響應於系統事件，重置該第一計數資訊，其中該系統事件包括該可複寫式非揮發性記憶體模組被重新上電、該可複寫式非揮發性記憶體模組的溫度達到溫度臨界值及該可複寫式非揮發性記憶體模組的損耗評估值達到於損耗臨界值的其中之一。
  11. 一種記憶體控制電路單元，包括：主機介面，用以耦接至主機系統；記憶體介面，用以耦接至可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；解碼電路；以及記憶體管理電路，耦接至該主機介面、該記憶體介面及該解碼電路，其中該記憶體管理電路用以根據多個電壓管理表格中的第一電壓管理表格來使用第一讀取電壓準位從該多個實體單元中的第一實體單元讀取第一資料，該解碼電路用以解碼該第一資料，響應於該第一資料被成功解碼，該記憶體管理電路更用以更 新對應於該第一電壓管理表格的第一計數資訊，並且響應於該第一計數資訊符合預設條件，該記憶體管理電路更用以提高該第一電壓管理表格在該多個電壓管理表格中的使用優先權，其中該第一計數資訊包括計數值，且響應於該第一資料被成功解碼，更新對應於該第一電壓管理表格的該第一計數資訊的操作包括：將該計數值從第一數值更新為第二數值，其中該第二數值大於該第一數值。
  12. 如請求項11所述的記憶體控制電路單元，其中該第一計數資訊反映使用該第一讀取電壓準位所讀取的資料被成功解碼的次數。
  13. 如請求項11所述的記憶體控制電路單元，其中該記憶體管理電路更用以：將該計數值與臨界值進行比較，其中該臨界值大於零；以及響應於該計數值大於該臨界值，判定該第一計數資訊符合該預設條件。
  14. 如請求項11所述的記憶體控制電路單元，其中提高該第一電壓管理表格在該多個電壓管理表格中的該使用優先權的操作包括：將該第一電壓管理表格在該多個電壓管理表格中的該使用優先權提高至高於第二電壓管理表格在該多個電壓管理表格中的使 用優先權。
  15. 如請求項11所述的記憶體控制電路單元，其中該記憶體管理電路更用以：響應於系統事件，重置該第一計數資訊，其中該系統事件包括該可複寫式非揮發性記憶體模組被重新上電、該可複寫式非揮發性記憶體模組的溫度達到溫度臨界值及該可複寫式非揮發性記憶體模組的損耗評估值達到於損耗臨界值的其中之一。
TW111111354A 2022-03-18 2022-03-25 表格排序方法、記憶體儲存裝置及記憶體控制電路單元 TWI810865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210269910.4 2022-03-18
CN202210269910.4A CN114661233A (zh) 2022-03-18 2022-03-18 表格排序方法、存储器存储装置及存储器控制电路单元

Publications (2)

Publication Number Publication Date
TWI810865B true TWI810865B (zh) 2023-08-01
TW202338613A TW202338613A (zh) 2023-10-01

Family

ID=82029825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111354A TWI810865B (zh) 2022-03-18 2022-03-25 表格排序方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (3)

Country Link
US (1) US20230297232A1 (zh)
CN (1) CN114661233A (zh)
TW (1) TWI810865B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200917270A (en) * 2007-10-04 2009-04-16 Phison Electronics Corp Wear leveling method and controller using the same
CN109933455A (zh) * 2017-12-18 2019-06-25 西部数据技术公司 动态多级解码
CN110299184A (zh) * 2019-05-15 2019-10-01 深圳市金泰克半导体有限公司 闪存读电压确定方法、装置、计算机设备和存储介质
TW202129496A (zh) * 2020-01-30 2021-08-01 旺宏電子股份有限公司 記憶體系統及記憶體控制器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475523B2 (en) * 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
KR102114234B1 (ko) * 2013-10-22 2020-05-25 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR20180064088A (ko) * 2016-12-05 2018-06-14 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
US10025661B1 (en) * 2016-12-27 2018-07-17 Sandisk Technologies Llc Adaptive hard and soft bit decoding
CN111104044B (zh) * 2018-10-25 2024-04-30 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
TWI731338B (zh) * 2019-05-30 2021-06-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111538687B (zh) * 2020-04-22 2022-01-04 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
CN113140253B (zh) * 2021-04-29 2024-03-26 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
CN113724774B (zh) * 2021-09-14 2023-08-29 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200917270A (en) * 2007-10-04 2009-04-16 Phison Electronics Corp Wear leveling method and controller using the same
CN109933455A (zh) * 2017-12-18 2019-06-25 西部数据技术公司 动态多级解码
CN110299184A (zh) * 2019-05-15 2019-10-01 深圳市金泰克半导体有限公司 闪存读电压确定方法、装置、计算机设备和存储介质
TW202129496A (zh) * 2020-01-30 2021-08-01 旺宏電子股份有限公司 記憶體系統及記憶體控制器

Also Published As

Publication number Publication date
US20230297232A1 (en) 2023-09-21
CN114661233A (zh) 2022-06-24
TW202338613A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
CN113140253B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI768764B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI751620B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI691961B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI805379B (zh) 基於資料優先級的風險評估方法、記憶體儲存裝置及記憶體控制電路單元
TWI783522B (zh) 資料重建方法、記憶體儲存裝置及記憶體控制電路單元
TW202301326A (zh) 記憶體存取方法、記憶體儲存裝置及記憶體控制電路單元
TWI810865B (zh) 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
TWI777519B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11817172B2 (en) Table management method, memory storage device and memory control circuit unit
TWI810719B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI808483B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US12008239B1 (en) Memory management method, memory storage device and memory control circuit unit
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI799031B (zh) 解碼電路模組、記憶體控制電路單元及記憶體儲存裝置
TWI793966B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN113724773B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202311956A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN116841471A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202427209A (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
CN117174132A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN116052746A (zh) 电压校正方法、存储器存储装置及存储器控制电路单元
CN113360429A (zh) 数据重建方法、存储器存储装置及存储器控制电路单元
CN117912523A (zh) 解码参数更新方法、存储装置及存储器控制电路单元
CN118051182A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元