CN114661233A - 表格排序方法、存储器存储装置及存储器控制电路单元 - Google Patents

表格排序方法、存储器存储装置及存储器控制电路单元 Download PDF

Info

Publication number
CN114661233A
CN114661233A CN202210269910.4A CN202210269910A CN114661233A CN 114661233 A CN114661233 A CN 114661233A CN 202210269910 A CN202210269910 A CN 202210269910A CN 114661233 A CN114661233 A CN 114661233A
Authority
CN
China
Prior art keywords
value
data
memory
voltage management
management table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210269910.4A
Other languages
English (en)
Inventor
王智麟
朱启傲
张静
胡健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Core Storage Electronic Ltd
Original Assignee
Hefei Core Storage Electronic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Core Storage Electronic Ltd filed Critical Hefei Core Storage Electronic Ltd
Priority to CN202210269910.4A priority Critical patent/CN114661233A/zh
Priority to TW111111354A priority patent/TWI810865B/zh
Priority to US17/717,168 priority patent/US20230297232A1/en
Publication of CN114661233A publication Critical patent/CN114661233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G06F16/2282—Tablespace storage structures; Management thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/23—Updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种表格排序方法、存储器存储装置及存储器控制电路单元。所述方法包括：根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从第一实体单元读取第一数据；解码所述第一数据；响应于所述第一数据被成功解码，更新对应于所述第一电压管理信息的计数信息；以及响应于所述计数信息符合预设条件，提高所述第一电压管理表格在所述多个电压管理表格中的使用优先权。藉此，可提高解码效率。

Description

表格排序方法、存储器存储装置及存储器控制电路单元
技术领域
本发明涉及一种存储器管理技术，且尤其涉及一种表格排序方法、存储器存储装置及存储器控制电路单元。
背景技术
智能手机、平板计算机及笔记本计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
一般来说，在将数据存储至可复写式非易失性存储器模块之前，数据会先被编码。当欲读取数据时，可对所读取的数据进行解码，以尝试更正其中的错误。此外，用于读取数据的读取电压电平的设定对所读取的数据的正确性也影响很大。一般来说，可复写式非易失性存储器模块中可存储有多个管理表格。当欲读取数据时，这些管理表格可根据一预设顺序进行查询，以根据此些管理表格中排序最前面的管理表格中的信息来决定当次读取所使用的读取电压电平。若使用此读取电压电平所读取的数据无法被正确的解码，则排序在此管理表格之后的下一个管理表格中的信息可被查询以决定下一次的读取所使用的读取电压电平。但是，根据所述预设顺序来依序查询此些管理表格，可能会因为可复写式非易失性存储器模块中存储单元的临界电压分布发生变化而导致数据解码效率下降。
发明内容
本发明提供一种表格排序方法、存储器存储装置及存储器控制电路单元，可提高解码效率。
本发明的范例实施例提供一种表格排序方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述表格排序方法包括：根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从所述多个实体单元中的第一实体单元读取第一数据；解码所述第一数据；响应于所述第一数据被成功解码，更新对应于所述第一电压管理表格的计数信息；以及响应于所述计数信息符合预设条件，提高所述第一电压管理表格在所述多个电压管理表格中的使用优先权。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从所述多个实体单元中的第一实体单元读取第一数据；解码所述第一数据；响应于所述第一数据被成功解码，更新对应于所述第一电压管理表格的计数信息；以及响应于所述计数信息符合预设条件，提高所述第一电压管理表格在所述多个电压管理表格中的使用优先权。
本发明的范例实施例另提供一种存储器控制电路单元，其包括主机接口、存储器接口、解码电路及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器管理电路连接至所述主机接口、所述存储器接口及所述解码电路。所述存储器管理电路用以根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从所述多个实体单元中的第一实体单元读取第一数据。所述解码电路用以解码所述第一数据。响应于所述第一数据被成功解码，所述存储器管理电路还用以更新对应于所述第一电压管理表格的计数信息。响应于所述计数信息符合预设条件，所述存储器管理电路还用以提高所述第一电压管理表格在所述多个电压管理表格中的使用优先权。
基于上述，在根据第一电压管理表格来使用第一读取电压电平从第一实体单元读取第一数据后，第一数据可被解码。响应于所述第一数据被成功解码，对应于所述第一电压管理表格的计数信息可被更新。特别是，响应于所述计数信息符合预设条件，所述第一电压管理表格在多个电压管理表格中的使用优先权可被提高。藉此，可提高往后使用所述多个电压管理表格来执行解码操作的解码效率。
附图说明
图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；
图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图；
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
图7是根据本发明的范例实施例所示出的管理表格及其使用顺序的示意图；
图8是根据本发明的范例实施例所示出的在解码操作中依序使用不同的读取电压电平来读取数据的示意图；
图9是根据本发明的范例实施例所示出的提高第一电压管理表格在多个电压管理表格中的使用优先权的示意图；
图10是根据本发明的范例实施例所示出的表格排序方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至系统总线(systembus)110。
在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11可通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。
在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线保真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，主机系统11为计算机系统。在一范例实施例中，主机系统11可为可实质地与存储器存储装置配合以存储数据的任意系统。在一范例实施例中，存储器存储装置10与主机系统11可分别包括图3的存储器存储装置30与主机系统31。
图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，存储器存储装置30可与主机系统31搭配使用以存储数据。例如，主机系统31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统。例如，存储器存储装置30可为主机系统31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。
连接接口单元41用以将存储器存储装置10连接主机系统11。存储器存储装置10可经由连接接口单元41与主机系统11通信。在一范例实施例中，连接接口单元41是相容于高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元41亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、通用串行总线(UniversalSerial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal FlashStorage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。
存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块43用以存储主机系统11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷捕捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。
在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效位元(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效位元(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52、存储器接口53及错误检查与校正电路54。
存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。
在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。
主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机系统11通信。主机接口52可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机系统11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会经由存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
错误检查与校正电路(亦称为解码电路)54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机系统11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(error correcting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
在一范例实施例中，存储器控制电路单元42还包括缓冲存储器55与电源管理电路56。
缓冲存储器55是连接至存储器管理电路51并且用以暂存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。
在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路51可将可复写式非易失性存储器模块43中的实体单元610(0)～610(B)逻辑地分组至存储区601与闲置(spare)区602。
在一范例实施例中，一个实体单元是指一个实体地址或一个实体程序化单元。在一范例实施例中，一个实体单元亦可以是由多个连续或不连续的实体地址组成。在一范例实施例中，一个实体单元亦可以是指一个虚拟区块(VB)。一个虚拟区块可包括多个实体地址或多个实体程序化单元。
存储区601中的实体单元610(0)～610(A)用以存储用户数据(例如来自图1的主机系统11的用户数据)。例如，存储区601中的实体单元610(0)～610(A)可存储有效(valid)数据与无效(invalid)数据。闲置区602中的实体单元610(A+1)～610(B)未存储数据(例如有效数据)。例如，若某一个实体单元未存储有效数据，则此实体单元可被关联(或加入)至闲置区602。此外，闲置区602中的实体单元(或未存储有效数据的实体单元)可被抹除。在写入新数据时，一或多个实体单元可被从闲置区602中提取以存储此新数据。在一范例实施例中，闲置区602亦称为闲置池(free pool)。
存储器管理电路51可配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在一范例实施例中，每一个逻辑单元对应一个逻辑地址。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address,LBA)或其他的逻辑管理单元。在一范例实施例中，一个逻辑单元也可对应一个逻辑程序化单元或者由多个连续或不连续的逻辑地址组成。
须注意的是，一个逻辑单元可被映射至一或多个实体单元。若某一实体单元当前有被某一逻辑单元映射，则表示此实体单元当前存储的数据包括有效数据。反之，若某一实体单元当前未被任一逻辑单元映射，则表示此实体单元当前存储的数据为无效数据。
存储器管理电路51可将描述逻辑单元与实体单元之间的映射关系的管理数据(亦称为逻辑至实体映射信息)记录于至少一逻辑至实体映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路51可根据此逻辑至实体映射表中的信息来存取可复写式非易失性存储器模块43。
在一范例实施例中，存储器管理电路51可将多个管理表格存储于可复写式非易失性存储器模块43中(例如存储于专用以存储系统信息的系统区)。所述管理表格中的信息可用以决定读取电压电平。例如，所述管理表格可记载电压偏移值。所述电压偏移值可用以调整基准电压电平以获得欲使用的读取电压电平。所决定的读取电压电平可用以读取存储区601中的实体单元以获得此实体单元所存储的数据。
在一范例实施例中，错误检查与校正电路54可对从实体单元中读取的数据执行解码操作，以尝试更正此数据中的错误比特。例如，错误检查与校正电路54可支援低密度奇偶检查码(Low Density Parity Check code,LDPC code)或BCH等各式编/解码算法。若某一解码操作可成功解码某一数据，则成功解码的数据可被输出，例如传送给主机系统10以回复主机系统10的读取请求。然而，若某一解码操作无法成功解码某一数据，则存储器管理电路51可使用不同的读取电压电平来再次读取第一实体单元，以尝试减少所读取的数据中的错误比特的总数和/或提高对所读取的数据的解码成功率。尔后，错误检查与校正电路54可再次对所读取的数据进行解码。
图7是根据本发明的范例实施例所示出的管理表格及其使用顺序的示意图。图8是根据本发明的范例实施例所示出的在解码操作中依序使用不同的读取电压电平来读取数据的示意图。
请参照图7，管理表格(亦称为电压管理表格)701(0)～701(E)可存储于可复写式非易失性存储器模块43中。管理表格701(0)～701(E)中的信息可分别用以决定图8中的读取电压电平801(0)～801(E)。例如，管理表格701(0)中的信息可用以决定读取电压电平801(0)，管理表格701(j)中的信息可用以决定读取电压电平801(j)，管理表格701(i)中的信息可用以决定读取电压电平801(i)，且管理表格701(E)中的信息可用以决定读取电压电平801(E)。i与j为大于0且小于E的正整数，且i不等于j。
须注意的是，在针对从同一个实体单元中读取的数据的解码操作中，管理表格701(0)～701(E)的使用顺序如图7所示。例如，此使用顺序可反映出，管理表格701(0)的使用优先权高于管理表格701(j)的使用优先权，管理表格701(j)的使用优先权高于管理表格701(i)的使用优先权，且管理表格701(i)的使用优先权高于管理表格701(E)的使用优先权。此外，管理表格701(0)～701(E)的使用顺序的信息可记载于一排序信息中。此排序信息亦可存储于可复写式非易失性存储器模块43中。此排序信息可反映管理表格701(0)～701(E)在解码操作中的使用顺序。
请参照图8，当欲从某一实体单元(亦称为第一实体单元)读取数据时，存储器管理电路51可查询所述排序信息以获得管理表格701(0)～701(E)的使用顺序。以图7为例，所述排序信息可反映当前管理表格701(0)的使用优先权最高。因此，存储器管理电路51可先根据管理表格701(0)中的信息决定读取电压电平801(0)并根据读取电压电平801(0)发送读取指令序列至可复写式非易失性存储器模块43。此读取指令序列可指示可复写式非易失性存储器模块43使用读取电压电平801(0)来从第一实体单元读取数据。
在一范例实施例中，假设第一实体单元中的多个存储单元的临界电压分布包括状态810与820。属于状态810的存储单元用以存储某一比特(或比特组合)。属于状态820的存储单元用以存储另一比特(或另一比特组合)。例如，属于状态810的存储单元可用以存储比特“1”和/或属于状态820的存储单元可用以存储比特“0”等，本发明不加以限制。
根据接收到的读取指令序列，可复写式非易失性存储器模块43可将读取电压电平801(0)设定为目标读取电压电平并将读取电压电平801(0)施加至第一实体单元中的多个存储单元。若某一存储单元可被读取电压电平801(0)导通(例如此存储单元的临界电压小于读取电压电平801(0))，则存储器管理电路51可判定此存储单元属于状态810。反之，若某一存储单元未被读取电压电平801(0)导通(例如此存储单元的临界电压大于读取电压电平801(0))，则存储器管理电路51可判定此存储单元属于状态820。藉此，存储器管理电路51可获得使用读取电压电平801(0)从第一实体单元中读取的数据。例如，此数据可反映读取电压电平801(0)对第一实体单元中的存储单元的导通状态。然后，错误检查与校正电路54可对此数据进行解码。若此数据可被成功解码，则错误检查与校正电路54可输出成功解码的数据。
若使用读取电压电平801(0)读取的数据无法被成功解码，则存储器管理电路51可根据所述排序信息读取管理表格701(j)中的信息。存储器管理电路51可根据管理表格701(j)中的信息决定下一个读取电压电平，即读取电压电平801(j)。存储器管理电路51可根据读取电压电平801(j)发送读取指令序列至可复写式非易失性存储器模块43。此读取指令序列可指示可复写式非易失性存储器模块43使用读取电压电平801(j)来读取第一实体单元中的数据。根据此读取指令序列，可复写式非易失性存储器模块43可将读取电压电平801(j)设定为目标读取电压电平并将读取电压电平801(j)施加至第一实体单元中的多个存储单元。藉此，存储器管理电路51可获得使用读取电压电平801(j)从第一实体单元中读取的数据。此数据可反映读取电压电平801(j)对第一实体单元中的存储单元的导通状态。然后，错误检查与校正电路54可对此数据进行解码。若此数据可被成功解码，则错误检查与校正电路54可输出成功解码的数据。
若使用读取电压电平801(j)读取的数据无法被成功解码，则存储器管理电路51可根据所述排序信息读取管理表格701(i)中的信息。存储器管理电路51可根据管理表格701(i)中的信息决定下一个读取电压电平，即读取电压电平801(i)。然后，存储器管理电路51可根据读取电压电平801(i)发送读取指令序列至可复写式非易失性存储器模块43。此读取指令序列可指示可复写式非易失性存储器模块43使用读取电压电平801(i)来读取第一实体单元中的数据。根据此读取指令序列，可复写式非易失性存储器模块43可将读取电压电平801(i)设定为目标读取电压电平并将读取电压电平801(i)施加至第一实体单元中的多个存储单元。藉此，存储器管理电路51可获得使用读取电压电平801(i)来从第一实体单元读取的数据。此数据可反映读取电压电平801(i)对第一实体单元中的存储单元的导通状态。然后，错误检查与校正电路54可对此数据进行解码。依此类推，根据管理表格701(0)～701(E)，多个读取电压电平801(0)～801(E)可依序被使用以从第一实体单元读取数据。
在一范例实施例中，图8的范例实施例中可重复执行的解码操作亦称为硬解码操作。此硬解码操作可用以重复针对使用不同的读取电压电平从第一实体单元中读取的数据进行解码，直到管理表格701(0)～701(E)被用尽(即解码操作的执行次数达到预设次数)或者所读取的数据被成功解码为止。须注意的是，图8的读取电压电平801(0)～801(E)各别的电压位置、读取电压电平801(0)～801(E)的总数以及状态810、820的型态皆为范例，非用以限定本发明。
在一范例实施例中，假设读取电压电平801(i)被设定为目标读取电压电平并用以从第一实体单元读取数据(亦称为第一数据)。响应于所读取的第一数据被成功解码，存储器管理电路51可更新对应于管理表格701(i)的计数信息(亦称为第一计数信息)。例如，所述第一计数信息可反映使用读取电压电平801(i)所读取的数据被成功解码的次数。此外，若第一数据未被成功解码(即对应于第一数据的解码是失败的)，则存储器管理电路51可不更新所述第一计数信息。
在更新所述第一计数信息后，存储器管理电路51可判断所述第一计数信息是否符合预设条件。响应于所述第一计数信息符合预设条件，存储器管理电路51可提高管理表格701(i)在管理表格701(0)～701(E)中的使用优先权。然而，若所述第一计数信息不符合预设条件，存储器管理电路51可不改变(即维持)管理表格701(i)在管理表格701(0)～701(E)中的使用优先权。
在一范例实施例中，所述第一计数信息包括一个计数值。响应于所读取的第一数据被成功解码，存储器管理电路51可更新所述计数值，例如将所述计数值从当前数值(亦称为第一数值)更新为另一数值(亦称为第二数值)。特别是，第二数值大于第一数值。例如，存储器管理电路51可将第一数值加“1”以获得第二数值。
在一范例实施例中，存储器管理电路51可将更新后的所述计数值(即第二数值)与一个临界值进行比较。所述临界值大于零。例如，所述临界值可被设定为5、10或20等，视实务需求而定。响应于更新后的所述计数值(即第二数值)大于所述临界值，存储器管理电路51可判定所述第一计数信息符合预设条件。此外，响应于更新后的所述计数值(即第二数值)不大于所述临界值，存储器管理电路51可判定所述第一计数信息不符合预设条件。
图9是根据本发明的范例实施例所示出的提高第一电压管理表格在多个电压管理表格中的使用优先权的示意图。请参照图9，假设管理表格701(i)为第一电压管理表格。响应于所述第一计数信息符合预设条件，存储器管理电路51可更新管理表格701(0)～701(E)的排序信息。例如，存储器管理电路51可将管理表格701(i)的使用优先权提高至高于管理表格701(j)或701(0)的使用优先权。例如，管理表格701(i)的使用优先权可被提高至最高或者只要高于管理表格701(i)原先的使用优先权即可。调整后的管理表格701(0)～701(E)的使用顺序可如图9所示。
当下一次需要根据管理表格701(0)～701(E)来决定用来读取数据的读取电压电平时，根据更新后的排序信息，管理表格701(0)～701(E)可依序被使用(例如查询)。以图9为例，更新后的排序信息反映管理表格701(i)的使用优先权最高。因此，管理表格701(i)可优先被查询以决定读取电压电平801(i)，且读取电压电平801(i)可优先被用于读取待解码的数据。若使用读取电压电平801(i)所读取的数据可被成功解码，则成功解码的数据可被输出。
然而，若用读取电压电平801(i)所读取的数据无法被成功解码，则其余的读取电压电平(例如读取电压电平801(0)、801(j)及801(E))可根据更新后的管理表格701(0)～701(E)的使用顺序而依序被决定与使用，直到管理表格701(0)～701(E)被用尽或解码成功为止。关于如何根据管理表格701(0)～701(E)的使用顺序来决定并使用读取电压电平的操作细节皆已详述于上，在此便不赘述。
在一范例实施例中，仅在第一计数信息符合预设条件时调整(例如提高)第一电压管理表格的使用优先权，可提高在存储器存储装置10出厂并交付给用户后，对于多个电压管理表格的使用顺序进行自动化调整的严谨度。藉此，可减少对电压管理表格执行无意义或不恰当的调整的机率。
在一范例实施例中，管理表格701(0)～701(E)中的每一个管理表格都对应至一个计数信息，且此计数信息的初始值为零。一旦使用某一个读取电压电平所读取的数据被成功解码，则用以产生此读取电压电平的管理表格(例如管理表格701(i))所对应的计数信息可被更新(例如将管理表格701(i))所对应的计数值加“1”)。
在一范例实施例中，存储器管理电路51亦可根据管理表格701(0)～701(E)所分别对应的计数信息(即计数值)的数值分布，来更新(即调整)管理表格701(0)～701(E)的使用顺序。
以图9为例，假设管理表格701(i)所对应的计数值大于管理表格701(0)所对应的计数值，且管理表格701(0)所对应的计数值大于管理表格701(j)所对应的计数值，则更新后的管理表格701(0)～701(E)的使用顺序可反映出管理表格701(i)的使用优先权高于管理表格701(0)的使用优先权，且管理表格701(0)的使用优先权高于管理表格701(j)的使用优先权。
或者，在一范例实施例中，若管理表格701(i)所对应的计数值介于管理表格701(0)所对应的计数值与管理表格701(j)所对应的计数值之间，则更新后的管理表格701(0)～701(E)的使用顺序可反映出管理表格701(i)的使用优先权介于管理表格701(0)的使用优先权与管理表格701(j)的使用优先权之间。
在一范例实施例中，存储器管理电路51可侦测特定的系统事件。例如，所述系统事件可包括可复写式非易失性存储器模块43被重新上电(例如重开机)、可复写式非易失性存储器模块43的温度达到温度临界值及可复写式非易失性存储器模块43的损耗评估值达到于损耗临界值的其中之一。响应于所述系统事件，存储器管理电路51可重置各个管理表格所对应的计数信息(包含第一计数值)，例如，将各个管理表格所对应的计数信息归零。尔后，在存储器存储装置10的运作过程中，各个管理表格所对应的计数信息可被持续更新。
在一范例实施例中，可复写式非易失性存储器模块43的损耗评估值可反映可复写式非易失性存储器模块43的损耗程度。例如，可复写式非易失性存储器模块43的损耗评估值可根据可复写式非易失性存储器模块43的(平均)抹除计数、(平均)程序化计数、(平均)读取计数和/或(平均)比特错误率等可反映可复写式非易失性存储器模块43的损耗程度的各式参数值而获得。所述(平均)抹除计数可反映可复写式非易失性存储器模块43中的至少一实体单元的(平均)抹除次数。所述(平均)程序化计数可反映可复写式非易失性存储器模块43中的至少一实体单元的(平均)程序化次数。所述(平均)读取计数可反映可复写式非易失性存储器模块43中的至少一实体单元的(平均)读取次数。所述(平均)比特错误率可反映可复写式非易失性存储器模块43中的至少一实体单元的(平均)比特错误率。
图10是根据本发明的范例实施例所示出的表格排序方法的流程图。请参照图10，在步骤S1001中，根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从第一实体单元读取第一数据。在步骤S1002中，解码第一数据。在步骤S1003中，判断第一数据是否解码成功。响应于第一数据被成功解码，在步骤S1004中，更新对应于第一电压管理表格的计数信息。或者，若第一数据未被成功解码，则在步骤S1005中，将所述多个电压管理表格中的另一电压管理表格决定为第一电压管理表格，并重复步骤S1001。
在更新对应于第一电压管理表格的计数信息后，在步骤S1006中，判断更新后的计数信息是否符合预设条件。响应于所述计数信息符合预设条件，在步骤S1007中，提高第一电压管理表格在所述多个电压管理表格中的使用优先权。此外，若所述计数信息不符合预设条件，则可不更新第一电压管理表格的使用优先权。
然而，图10中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图10中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图10的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，本发明所提出的范例实施例可动态调整电压管理表格在解码操作或数据读取操作中的使用顺序，从而提高往后的数据解码效率。特别是，通过仅在特定电压管理表格所对应的计数信息符合预设条件时提高此电压管理表格的使用优先权，可有效减少执行无意义或不恰当的调整的机率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种表格排序方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体单元，且所述表格排序方法包括：
根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从所述多个实体单元中的第一实体单元读取第一数据；
解码所述第一数据；
响应于所述第一数据被成功解码，更新对应于所述第一电压管理表格的第一计数信息；以及
响应于所述第一计数信息符合预设条件，提高所述第一电压管理表格在所述多个电压管理表格中的使用优先权。
2.根据权利要求1所述的表格排序方法，其中所述第一计数信息反映使用所述第一读取电压电平所读取的数据被成功解码的次数。
3.根据权利要求1所述的表格排序方法，其中所述第一计数信息包括计数值，且响应于所述第一数据被成功解码，更新对应于所述第一电压管理表格的所述第一计数信息的步骤包括：
将所述计数值从第一数值更新为第二数值，其中所述第二数值大于所述第一数值。
4.根据权利要求1所述的表格排序方法，其中所述第一计数信息包括计数值，且所述表格排序方法还包括：
将所述计数值与临界值进行比较，其中所述临界值大于零；以及
响应于所述计数值大于所述临界值，判定所述第一计数信息符合所述预设条件。
5.根据权利要求1所述的表格排序方法，其中提高所述第一电压管理表格在所述多个电压管理表格中的所述使用优先权的步骤包括：
将所述第一电压管理表格在所述多个电压管理表格中的所述使用优先权提高至高于第二电压管理表格在所述多个电压管理表格中的使用优先权。
6.根据权利要求1所述的表格排序方法，还包括：
响应于系统事件，重置所述第一计数信息，
其中所述系统事件包括所述可复写式非易失性存储器模块被重新上电、所述可复写式非易失性存储器模块的温度达到温度临界值及所述可复写式非易失性存储器模块的损耗评估值达到于损耗临界值的其中之一。
7.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以：
根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从所述多个实体单元中的第一实体单元读取第一数据；
解码所述第一数据；
响应于所述第一数据被成功解码，更新对应于所述第一电压管理表格的第一计数信息；以及
响应于所述第一计数信息符合预设条件，提高所述第一电压管理表格在所述多个电压管理表格中的使用优先权。
8.根据权利要求7所述的存储器存储装置，其中所述第一计数信息反映使用所述第一读取电压电平所读取的数据被成功解码的次数。
9.根据权利要求7所述的存储器存储装置，其中所述第一计数信息包括计数值，且响应于所述第一数据被成功解码，更新对应于所述第一电压管理表格的所述第一计数信息的操作包括：
将所述计数值从第一数值更新为第二数值，其中所述第二数值大于所述第一数值。
10.根据权利要求7所述的存储器存储装置，其中所述第一计数信息包括计数值，且所述存储器控制电路单元还用以：
将所述计数值与临界值进行比较，其中所述临界值大于零；以及
响应于所述计数值大于所述临界值，判定所述第一计数信息符合所述预设条件。
11.根据权利要求7所述的存储器存储装置，其中提高所述第一电压管理表格在所述多个电压管理表格中的所述使用优先权的操作包括：
将所述第一电压管理表格在所述多个电压管理表格中的所述使用优先权提高至高于第二电压管理表格在所述多个电压管理表格中的使用优先权。
12.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元还用以：
响应于系统事件，重置所述第一计数信息，
其中所述系统事件包括所述可复写式非易失性存储器模块被重新上电、所述可复写式非易失性存储器模块的温度达到温度临界值及所述可复写式非易失性存储器模块的损耗评估值达到于损耗临界值的其中之一。
13.一种存储器控制电路单元，其特征在于，包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；
解码电路；以及
存储器管理电路，连接至所述主机接口、所述存储器接口及所述解码电路，
其中所述存储器管理电路用以根据多个电压管理表格中的第一电压管理表格来使用第一读取电压电平从所述多个实体单元中的第一实体单元读取第一数据，
所述解码电路用以解码所述第一数据，
响应于所述第一数据被成功解码，所述存储器管理电路还用以更新对应于所述第一电压管理表格的第一计数信息，并且
响应于所述第一计数信息符合预设条件，所述存储器管理电路还用以提高所述第一电压管理表格在所述多个电压管理表格中的使用优先权。
14.根据权利要求13所述的存储器控制电路单元，其中所述第一计数信息反映使用所述第一读取电压电平所读取的数据被成功解码的次数。
15.根据权利要求13所述的存储器控制电路单元，其中所述第一计数信息包括计数值，且响应于所述第一数据被成功解码，更新对应于所述第一电压管理表格的所述第一计数信息的操作包括：
将所述计数值从第一数值更新为第二数值，其中所述第二数值大于所述第一数值。
16.根据权利要求13所述的存储器控制电路单元，其中所述第一计数信息包括计数值，且所述存储器管理电路还用以：
将所述计数值与临界值进行比较，其中所述临界值大于零；以及
响应于所述计数值大于所述临界值，判定所述第一计数信息符合所述预设条件。
17.根据权利要求13所述的存储器控制电路单元，其中提高所述第一电压管理表格在所述多个电压管理表格中的所述使用优先权的操作包括：
将所述第一电压管理表格在所述多个电压管理表格中的所述使用优先权提高至高于第二电压管理表格在所述多个电压管理表格中的使用优先权。
18.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路还用以：
响应于系统事件，重置所述第一计数信息，
其中所述系统事件包括所述可复写式非易失性存储器模块被重新上电、所述可复写式非易失性存储器模块的温度达到温度临界值及所述可复写式非易失性存储器模块的损耗评估值达到于损耗临界值的其中之一。
CN202210269910.4A 2022-03-18 2022-03-18 表格排序方法、存储器存储装置及存储器控制电路单元 Pending CN114661233A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210269910.4A CN114661233A (zh) 2022-03-18 2022-03-18 表格排序方法、存储器存储装置及存储器控制电路单元
TW111111354A TWI810865B (zh) 2022-03-18 2022-03-25 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
US17/717,168 US20230297232A1 (en) 2022-03-18 2022-04-11 Table sorting method, memory storage device, and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210269910.4A CN114661233A (zh) 2022-03-18 2022-03-18 表格排序方法、存储器存储装置及存储器控制电路单元

Publications (1)

Publication Number Publication Date
CN114661233A true CN114661233A (zh) 2022-06-24

Family

ID=82029825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210269910.4A Pending CN114661233A (zh) 2022-03-18 2022-03-18 表格排序方法、存储器存储装置及存储器控制电路单元

Country Status (3)

Country Link
US (1) US20230297232A1 (zh)
CN (1) CN114661233A (zh)
TW (1) TWI810865B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271031A1 (en) * 2013-05-31 2017-09-21 Western Digital Technologies, Inc. Updating read voltages
CN109933455A (zh) * 2017-12-18 2019-06-25 西部数据技术公司 动态多级解码
CN111104044A (zh) * 2018-10-25 2020-05-05 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
CN111538687A (zh) * 2020-04-22 2020-08-14 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
CN113140253A (zh) * 2021-04-29 2021-07-20 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
CN113724774A (zh) * 2021-09-14 2021-11-30 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373772B (en) * 2007-10-04 2012-10-01 Phison Electronics Corp Wear leveling method and controller using the same
KR102114234B1 (ko) * 2013-10-22 2020-05-25 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR20180064088A (ko) * 2016-12-05 2018-06-14 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
US10025661B1 (en) * 2016-12-27 2018-07-17 Sandisk Technologies Llc Adaptive hard and soft bit decoding
CN110299184B (zh) * 2019-05-15 2021-05-25 深圳市金泰克半导体有限公司 闪存读电压确定方法、装置、计算机设备和存储介质
TWI731338B (zh) * 2019-05-30 2021-06-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11386972B2 (en) * 2020-01-30 2022-07-12 Macronix International Co., Ltd. Determining read voltages for memory systems with machine learning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271031A1 (en) * 2013-05-31 2017-09-21 Western Digital Technologies, Inc. Updating read voltages
CN109933455A (zh) * 2017-12-18 2019-06-25 西部数据技术公司 动态多级解码
CN111104044A (zh) * 2018-10-25 2020-05-05 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
CN111538687A (zh) * 2020-04-22 2020-08-14 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
CN113140253A (zh) * 2021-04-29 2021-07-20 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
CN113724774A (zh) * 2021-09-14 2021-11-30 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
TWI810865B (zh) 2023-08-01
TW202338613A (zh) 2023-10-01
US20230297232A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
CN113140253B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112925481A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI751620B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN116959531A (zh) 读取电压调整方法、存储装置及存储器控制电路单元
CN116230062A (zh) 电压预测方法、存储器存储装置及存储器控制电路单元
CN115202933A (zh) 映射表重建方法、存储器存储装置及存储器控制电路单元
CN114822664A (zh) 基于数据优先级的风险评估方法、存储装置及控制电路
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI810865B (zh) 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
US11817172B2 (en) Table management method, memory storage device and memory control circuit unit
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI777519B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN111863099B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN113419683B (zh) 存储器存取方法、存储器存储装置及存储器控制电路单元
CN116564392A (zh) 读取电压校正方法、存储装置及存储器控制电路单元
CN114300020A (zh) 解码电路模块、存储器控制电路单元及存储器存储装置
CN117174132A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN118838553A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN118796532A (zh) 数据检查方法、存储器存储装置及存储器控制电路单元
CN116149569A (zh) 基于文件系统的数据整理方法、存储装置及控制电路
CN115857808A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN118051182A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN117912523A (zh) 解码参数更新方法、存储装置及存储器控制电路单元
CN118800304A (zh) 电性参数调整方法、存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination