CN115202933A - 映射表重建方法、存储器存储装置及存储器控制电路单元 - Google Patents

映射表重建方法、存储器存储装置及存储器控制电路单元 Download PDF

Info

Publication number
CN115202933A
CN115202933A CN202210847451.3A CN202210847451A CN115202933A CN 115202933 A CN115202933 A CN 115202933A CN 202210847451 A CN202210847451 A CN 202210847451A CN 115202933 A CN115202933 A CN 115202933A
Authority
CN
China
Prior art keywords
unit
mapping table
data
mapping
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210847451.3A
Other languages
English (en)
Inventor
王智麟
朱启傲
牛玉婷
张洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Core Storage Electronic Ltd
Original Assignee
Hefei Core Storage Electronic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Core Storage Electronic Ltd filed Critical Hefei Core Storage Electronic Ltd
Priority to CN202210847451.3A priority Critical patent/CN115202933A/zh
Priority to TW111127699A priority patent/TWI814501B/zh
Priority to US17/882,610 priority patent/US20240028506A1/en
Publication of CN115202933A publication Critical patent/CN115202933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种映射表重建方法、存储器存储装置及存储器控制电路单元。所述方法包括：从主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元；根据所述写入指令执行程序化操作，以将第一数据与第一逻辑单元的识别信息存储至第一实体单元；响应于所述程序化操作，更新映射表格；检测与所述映射表格有关的表格异常事件；响应于所述表格异常事件，从第一实体单元中读取第一逻辑单元的识别信息；以及根据第一逻辑单元的识别信息重建映射表格。由此，可提高映射表格的重建效率。

Description

映射表重建方法、存储器存储装置及存储器控制电路单元
技术领域
本发明涉及一种存储器管理技术，尤其涉及一种映射表重建方法、存储器存储装置及存储器控制电路单元。
背景技术
智能手机、平板计算机及个人计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
一般来说，当欲将数据存储至可复写式非易失性存储器模块时，存储器控制器会将与此笔数据有关的映射信息存储至映射表格中。例如，此映射信息可反映此笔数据所属的逻辑地址与实际用以存储此笔数据的实体地址之间的映射信息。尔后，当欲读取此笔数据时，存储器控制器可根据映射表格中的上述映射信息，获得用以存储此笔数据的实体地址并从此实体地址将此笔数据读取出来。但是，一旦映射表格发生异常(例如表格毁损或数据读取异常)，则存储器控制器将无法顺利完成数据存取作业。
发明内容
有鉴于此，本发明提供一种映射表重建方法、存储器存储装置及存储器控制电路单元，可提高映射表格的重建效率。
本发明的范例实施例提供一种映射表重建方法，其用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体单元，所述映射表重建方法包括：从主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元；根据所述写入指令执行程序化操作，以将所述第一数据与所述第一逻辑单元的识别信息存储至所述多个实体单元中的第一实体单元；响应于所述程序化操作，更新映射表格；检测与所述映射表格有关的表格异常事件；响应于所述表格异常事件，从所述第一实体单元中读取所述第一逻辑单元的所述识别信息；以及根据所述第一逻辑单元的所述识别信息执行表格重建操作，以重建所述映射表格。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：从所述主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元；根据所述写入指令执行程序化操作，以将所述第一数据与所述第一逻辑单元的识别信息存储至所述多个实体单元中的第一实体单元；响应于所述程序化操作，更新映射表格；检测与所述映射表格有关的表格异常事件；响应于所述表格异常事件，从所述第一实体单元中读取所述第一逻辑单元的所述识别信息；以及根据所述第一逻辑单元的所述识别信息执行表格重建操作，以重建所述映射表格。
本发明的范例实施例另提供一种存储器控制电路单元，其包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器管理电路连接至所述主机接口与所述可复写式非易失性存储器模块。所述存储器管理电路用以：从所述主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元；根据所述写入指令执行程序化操作，以将所述第一数据与所述第一逻辑单元的识别信息存储至所述多个实体单元中的第一实体单元；响应于所述程序化操作，更新映射表格；检测与所述映射表格有关的表格异常事件；响应于所述表格异常事件，从所述第一实体单元中读取所述第一逻辑单元的所述识别信息；以及根据所述第一逻辑单元的所述识别信息执行表格重建操作，以重建所述映射表格。
基于上述，在从主机系统接收指示将第一数据存储至第一逻辑单元的写入指令后，程序化操作可根据所述写入指令而执行，以将第一数据与第一逻辑单元的识别信息存储至第一实体单元中。同时，响应于所述程序化操作，映射表格可被更新。在检测到与所述映射表格有关的表格异常事件后，响应于所述表格异常事件，第一逻辑单元的识别信息可从第一实体单元中读取，且用于重建所述映射表格。由此，可有效提高映射表格的重建效率。
附图说明
图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；
图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图；
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
图7是根据本发明的范例实施例所示出的存储第一数据与第一逻辑单元的识别信息的示意图；
图8是根据本发明的范例实施例所示出的表格重建操作的示意图；
图9是根据本发明的范例实施例所示出的映射表重建方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至系统总线(systembus)110。
在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可通过数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11可通过系统总线110与I/O装置12连接。例如，主机系统11可通过系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以通过有线或无线方式连接至存储器存储装置10。
在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，主机系统11为计算机系统。在一范例实施例中，主机系统11可为可实质地与存储器存储装置10配合以存储数据的任意系统。在一范例实施例中，存储器存储装置10与主机系统11可分别包括图3的存储器存储装置30与主机系统31。
图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，存储器存储装置30可与主机系统31搭配使用以存储数据。例如，主机系统31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统。例如，存储器存储装置30可为主机系统31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统31的基板上的嵌入式存储装置。
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。
连接接口单元41用以将存储器存储装置10连接主机系统11。存储器存储装置10可通过连接接口单元41与主机系统11通信。在一范例实施例中，连接接口单元41是相容于外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准。在一范例实施例中，连接接口单元41亦可以是符合串行高级技术附件(SerialAdvanced Technology Attachment,SATA)标准、并行高级技术附件(Parallel AdvancedTechnology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electricaland Electronic Engineers,IEEE)1394标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(UltraHigh Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。
存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块43用以存储主机系统11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个位元的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个位元的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个位元的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个位元的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个位元。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个位元。
在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的位元，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效位元(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效位元(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据位元区与冗余(redundancy)位元区。数据位元区包含多个实体扇，用以存储用户数据，而冗余位元区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据位元区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据位元区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体块(block)。
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。
存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。
在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。
主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机系统11通信。主机接口52可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机系统11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会通过存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压准位或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。
错误检查与校正电路54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机系统11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
缓冲存储器55是连接至存储器管理电路51并且用以缓存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。
在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路51可将可复写式非易失性存储器模块43中的实体单元610(0)～610(B)逻辑地分组至存储区601与闲置(spare)区602。
在一范例实施例中，一个实体单元是指一个实体地址或一个实体程序化单元。在一范例实施例中，一个实体单元亦可以是由多个连续或不连续的实体地址组成。
存储区601中的实体单元610(0)～610(A)用以存储用户数据(例如来自图1的主机系统11的用户数据)。例如，存储区601中的实体单元610(0)～610(A)可存储有效(valid)数据与无效(invalid)数据。闲置区602中的实体单元610(A+1)～610(B)未存储数据(例如有效数据)。例如，若某一个实体单元未存储有效数据，则此实体单元可被关联(或加入)至闲置区602。此外，闲置区602中的实体单元(或未存储有效数据的实体单元)可被抹除。在写入新数据时，一或多个实体单元可被从闲置区602中提取以存储此新数据。在一范例实施例中，闲置区602亦称为闲置池(free pool)。
存储器管理电路51可配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在一范例实施例中，每一个逻辑单元对应一个逻辑地址。例如，一个逻辑地址可包括一或多个逻辑块地址(Logical Block Address,LBA)或其他的逻辑管理单元。在一范例实施例中，一个逻辑单元也可对应一个逻辑程序化单元或者由多个连续或不连续的逻辑地址组成。
须注意的是，一个逻辑单元可被映射至一或多个实体单元。若某一实体单元当前有被某一逻辑单元映射，则表示此实体单元当前存储的数据包括有效数据。反之，若某一实体单元当前未被任一逻辑单元映射，则表示此实体单元当前存储的数据为无效数据。
存储器管理电路51可将描述逻辑单元与实体单元之间的映射关系的映射信息(亦称为逻辑至实体映射信息)记录于至少一映射表格(亦称为逻辑至实体映射表)。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路51可根据此映射表格中的信息(即映射信息)来存取可复写式非易失性存储器模块43。
在一范例实施例中，存储器管理电路51可从主机系统11接收写入指令。所述写入指令用以指示将特定数据(亦称为第一数据)存储至特定逻辑单元(亦称为第一逻辑单元)。例如，第一逻辑单元可包括图6中的逻辑单元612(0)～612(C)的其中之一。存储器管理电路51可根据所述写入指令执行一个程序化操作(或称为写入操作)。在所述程序化操作中，存储器管理电路51可指示可复写式非易失性存储器模块43将第一数据与第一逻辑单元的识别信息存储至特定实体单元(亦称为第一实体单元)。例如，第一逻辑单元的所述识别信息包括第一逻辑单元的地址信息。例如，第一逻辑单元的地址信息可包括第一逻辑单元所对应的逻辑地址。此外，第一实体单元可包括图6中的实体单元610(0)～610(B)的其中之一。
图7是根据本发明的范例实施例所示出的存储第一数据与第一逻辑单元的识别信息的示意图。请参照图7，假设第一数据包括数据701，第一逻辑单元的地址信息包括对应于第一逻辑单元的逻辑地址702，且第一实体单元包括实体单元71。
在接收到指示存储数据701的写入指令后，响应于此写入指令，存储器管理电路51可执行程序化操作，以将数据701与逻辑地址702同步存储(或写入)至实体单元71中的数据区710与闲置区720。例如，数据区710可包括实体单元71中的数据位元区，且闲置区720可包括实体单元71中的冗余位元区。
另一方面，响应于所述程序化操作，存储器管理电路51可更新所述映射表格。例如，存储器管理电路51可将与第一数据有关的映射信息存储于所述映射表格中。特别是，所述映射信息可反映第一逻辑单元与第一实体单元之间的映射关系。在更新所述映射表格后，存储器管理电路51可根据所述映射表格中的映射信息来从第一实体单元中读取第一数据。例如，当欲读取第一数据时，存储器管理电路51可从所述映射表格中读取与第一数据有关的映射信息。存储器管理电路51可根据此映射信息获得第一逻辑单元与第一实体单元之间的映射关系。然后，存储器管理电路51可根据此映射关系指示可复写式非易失性存储器模块43从第一实体单元中读取第一数据。
在一范例实施例中，存储器管理电路51可检测与所述映射表格有关的异常事件(亦称为表格异常事件)。例如，存储器管理电路51可从主机系统11接收读取指令。所述读取指令用以指示从第一逻辑单元读取数据(即第一数据)。存储器管理电路51可根据所述读取指令执行表格查询操作，以尝试从所述映射表格中读取与第一数据有关的映射信息。若可顺利从所述映射表格中读取与第一数据有关的映射信息，存储器管理电路51可根据此映射信息从第一实体单元中读取第一数据。
另一方面，响应于所述映射信息无法被正确读取，存储器管理电路51可判定发生与所述映射表格有关的表格异常事件。例如，当发生表格损毁、表格数据遗失或从所述映射表格中读取的信息包含过多错误等错误事件，而导致所述映射表格中的信息(即映射信息)无法被正确读取时，存储器管理电路51可判定发生与所述映射表格有关的表格异常事件。
在一范例实施例中，存储器管理电路51可定期或在特定情况下(例如存储器存储装置10处于闲置状态、执行关机程序或执行开机程序时)执行表格扫描操作，以扫描所述映射表格。例如，在表格扫描操作中，存储器管理电路51可尝试逐一将所述映射表格中的信息(即映射信息)读出并对其解码。当解码结果反映所述映射表格中的特定信息存在错误时，存储器管理电路51可尝试更正此错误并将更新后的映设信息重新存储至映射表格中。
在一范例实施例中，响应于针对所述映射表格的扫描出现异常，存储器管理电路51可判定发生与所述映射表格有关的表格异常事件。例如，当发生表格损毁、表格数据遗失或从所述映射表格中读取的信息包含过多错误等错误事件，而导致针对所述映射表格的扫描出现异常时，存储器管理电路51可判定发生与所述映射表格有关的表格异常事件。
在一范例实施例中，响应于所述表格异常事件，存储器管理电路51可从第一实体单元中读取第一逻辑单元的识别信息。然后，存储器管理电路51可根据所述识别信息执行一个表格重建操作，以重建所述映射表格。
以图7为例，在表格重建操作中，存储器管理电路51可从实体单元71中读取逻辑地址702(即第一逻辑单元的识别信息)。存储器管理电路51可根据当前用以存储数据701的实体单元71的地址信息(即实体单元71的实体地址)与逻辑地址702建立第一实体单元与第一逻辑单元之间的映射关系。然后，存储器管理电路51可根据此映射关系来重建映射表格。例如，存储器管理电路51可将描述此映射关系的映射信息存储至重建后的映射表格中。
图8是根据本发明的范例实施例所示出的表格重建操作的示意图。请参照图8，假设映射表格81包括索引表格801与子映射表格802(0)～802(n)。索引表格801用以记载索引信息Index(0)～Index(n)。索引信息Index(0)～Index(n)分别对应至子映射表格802(0)～802(n)。例如，索引信息Index(i)对应至子映射表格802(i)。
子映射表格802(0)～802(n)中的每一个子映射表格用以记载与特定的逻辑范围内的多个逻辑单元有关的映射信息(即逻辑至实体映射信息)。例如，子映射表格802(0)用以记载与某一个逻辑范围(亦称为第一逻辑范围)内的多个逻辑单元有关的映射信息L2P(0)～L2P(m)，且子映射表格802(1)用以记载与另一个逻辑范围(亦称为第二逻辑范围)内的多个逻辑单元有关的映射信息L2P(m+1)～L2P(2m+1)，依此类推。
请参照图7与图8，假设实体单元71中存储的数据701属于逻辑地址702，且逻辑地址702是位于子映射表格802(0)所负责或对应的逻辑范围内。在对于映射表格81(或子映射表格802(0))的表格重建操作中，存储器管理电路51可根据从实体单元71中读取的逻辑地址702(即第一逻辑单元的识别信息)，将映射信息L2P(0)重新存储至子映射表格802(0)中。例如，映射信息L2P(0)可用以描述第一逻辑单元与第一实体单元之间的映射关系。依此类推，在对于映射表格81(或子映射表格802(0)～802(n)中的任一者)的表格重建操作中，存储器管理电路51可从相关的实体单元中读取各个逻辑单元的识别信息，并根据此识别信息来逐步更新各个(子)映射表格中的映射信息。由此，可逐步完成表格重建操作。
须注意的是，图8的范例实施例是以两层的表格管理架构来管理映射表格81作为范例(即索引表格801位于第一层，且子映射表格802(0)～802(n)位于第二层)，但本发明不限于此。在另一范例实施例中，映射表格81还可以实作为单层的表格管理架构或更多层的表格管理架构，本发明不加以限制。
须注意的是，在前述范例实施例中，皆是以第一数据与第一逻辑单元的识别信息存储于同一实体单元中作为范例，但本发明不限于此。在另一范例实施例中，第一数据与第一逻辑单元的识别信息亦可以分别存储于不同的实体单元中，视实务需求而定。
图9是根据本发明的范例实施例所示出的映射表重建方法的流程图。请参照图9，在步骤S901中，从主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元。在步骤S902中，根据所述写入指令执行程序化操作，以将第一数据与第一逻辑单元的识别信息存储至第一实体单元。在步骤S903中，响应于所述程序化操作，更新映射表格。在步骤S904中，检测与所述映射表格有关的表格异常事件。在步骤S905中，响应于所述表格异常事件，从第一实体单元中读取第一逻辑单元的识别信息。在步骤S906中，根据第一逻辑单元的识别信息重建映射表格。
然而，图9中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图9中各步骤可以实作为多个程序码或是电路，本案不加以限制。此外，图9的方法可以搭配以上范例实施例使用，也可以单独使用，本案不加以限制。
综上所述，本发明的范例实施例提出在存储数据时，将所述数据及所述数据所属的逻辑单元的识别信息一并存储于实体单元中。尔后，当检测到与映射表格有关的表格异常事件时，存储于此实体单元中的逻辑单元的识别信息即可用以重建所述映射表格。由此，可有效提高映射表格的重建效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种映射表重建方法，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体单元，所述映射表重建方法包括：
从主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元；
根据所述写入指令执行程序化操作，以将所述第一数据与所述第一逻辑单元的识别信息存储至所述多个实体单元中的第一实体单元；
响应于所述程序化操作，更新映射表格；
检测与所述映射表格有关的表格异常事件；
响应于所述表格异常事件，从所述第一实体单元中读取所述第一逻辑单元的所述识别信息；以及
根据所述第一逻辑单元的所述识别信息执行表格重建操作，以重建所述映射表格。
2.根据权利要求1所述的映射表重建方法，其中所述第一逻辑单元的所述识别信息包括所述第一逻辑单元的地址信息。
3.根据权利要求1所述的映射表重建方法，其中响应于所述程序化操作，更新所述映射表格的步骤包括：
将与所述第一数据有关的映射信息存储于所述映射表格中，其中所述映射信息反映所述第一逻辑单元与所述第一实体单元之间的映射关系。
4.根据权利要求1所述的映射表重建方法，其中检测与所述映射表格有关的所述表格异常事件的步骤包括：
从所述主机系统接收读取指令，其中所述读取指令指示从所述第一逻辑单元读取数据；
根据所述读取指令执行表格查询操作，以从所述映射表格中读取与所述第一数据有关的映射信息；以及
响应于所述映射信息无法被正确读取，判定发生所述表格异常事件。
5.根据权利要求1所述的映射表重建方法，其中检测与所述映射表格有关的所述表格异常事件的步骤包括：
执行表格扫描操作，以扫描所述映射表格；以及
响应于针对所述映射表格的扫描出现异常，判定发生所述表格异常事件。
6.根据权利要求1所述的映射表重建方法，其中所述第一数据存储于所述第一实体单元中的数据区，且所述第一逻辑单元的所述识别信息存储于所述第一实体单元中的闲置区。
7.一种存储器存储装置，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块，包括多个实体单元；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以：
从所述主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元；
根据所述写入指令执行程序化操作，以将所述第一数据与所述第一逻辑单元的识别信息存储至所述多个实体单元中的第一实体单元；
响应于所述程序化操作，更新映射表格；
检测与所述映射表格有关的表格异常事件；
响应于所述表格异常事件，从所述第一实体单元中读取所述第一逻辑单元的所述识别信息；以及
根据所述第一逻辑单元的所述识别信息执行表格重建操作，以重建所述映射表格。
8.根据权利要求7所述的存储器存储装置，其中所述第一逻辑单元的所述识别信息包括所述第一逻辑单元的地址信息。
9.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元响应于所述程序化操作，更新所述映射表格的操作包括：
将与所述第一数据有关的映射信息存储于所述映射表格中，其中所述映射信息反映所述第一逻辑单元与所述第一实体单元之间的映射关系。
10.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元检测与所述映射表格有关的所述表格异常事件的操作包括：
从所述主机系统接收读取指令，其中所述读取指令指示从所述第一逻辑单元读取数据；
根据所述读取指令执行表格查询操作，以从所述映射表格中读取与所述第一数据有关的映射信息；以及
响应于所述映射信息无法被正确读取，判定发生所述表格异常事件。
11.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元检测与所述映射表格有关的所述表格异常事件的操作包括：
执行表格扫描操作，扫描所述映射表格；以及
响应于针对所述映射表格的扫描出现异常，判定发生所述表格异常事件。
12.根据权利要求7所述的存储器存储装置，其中所述第一数据存储于所述第一实体单元中的数据区，且所述第一逻辑单元的所述识别信息存储于所述第一实体单元中的闲置区。
13.一种存储器控制电路单元，包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及
存储器管理电路，连接至所述主机接口与所述可复写式非易失性存储器模块，
其中所述存储器管理电路用以：
从所述主机系统接收写入指令，其中所述写入指令指示将第一数据存储至第一逻辑单元；
根据所述写入指令执行程序化操作，以将所述第一数据与所述第一逻辑单元的识别信息存储至所述多个实体单元中的第一实体单元；
响应于所述程序化操作，更新映射表格；
检测与所述映射表格有关的表格异常事件；
响应于所述表格异常事件，从所述第一实体单元中读取所述第一逻辑单元的所述识别信息；以及
根据所述第一逻辑单元的所述识别信息执行表格重建操作，以重建所述映射表格。
14.根据权利要求13所述的存储器控制电路单元，其中所述第一逻辑单元的所述识别信息包括所述第一逻辑单元的地址信息。
15.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路响应于所述程序化操作，更新所述映射表格的操作包括：
将与所述第一数据有关的映射信息存储于所述映射表格中，其中所述映射信息反映所述第一逻辑单元与所述第一实体单元之间的映射关系。
16.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路检测与所述映射表格有关的所述表格异常事件的操作包括：
从所述主机系统接收读取指令，其中所述读取指令指示从所述第一逻辑单元读取数据；
根据所述读取指令执行表格查询操作，以从所述映射表格中读取与所述第一数据有关的映射信息；以及
响应于所述映射信息无法被正确读取，判定发生所述表格异常事件。
17.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路检测与所述映射表格有关的所述表格异常事件的操作包括：
执行表格扫描操作，扫描所述映射表格；以及
响应于针对所述映射表格的扫描出现异常，判定发生所述表格异常事件。
18.根据权利要求13所述的存储器控制电路单元，其中所述第一数据存储于所述第一实体单元中的数据区，且所述第一逻辑单元的所述识别信息存储于所述第一实体单元中的闲置区。
CN202210847451.3A 2022-07-19 2022-07-19 映射表重建方法、存储器存储装置及存储器控制电路单元 Pending CN115202933A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210847451.3A CN115202933A (zh) 2022-07-19 2022-07-19 映射表重建方法、存储器存储装置及存储器控制电路单元
TW111127699A TWI814501B (zh) 2022-07-19 2022-07-25 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元
US17/882,610 US20240028506A1 (en) 2022-07-19 2022-08-08 Mapping table re-building method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210847451.3A CN115202933A (zh) 2022-07-19 2022-07-19 映射表重建方法、存储器存储装置及存储器控制电路单元

Publications (1)

Publication Number Publication Date
CN115202933A true CN115202933A (zh) 2022-10-18

Family

ID=83582809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210847451.3A Pending CN115202933A (zh) 2022-07-19 2022-07-19 映射表重建方法、存储器存储装置及存储器控制电路单元

Country Status (3)

Country Link
US (1) US20240028506A1 (zh)
CN (1) CN115202933A (zh)
TW (1) TWI814501B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534098A (en) * 2003-12-10 2005-10-16 Qualcomm Inc High data rate interface with improved link synchronization
US8015348B2 (en) * 2004-06-30 2011-09-06 Super Talent Electronics, Inc. Memory address management systems in a large capacity multi-level cell (MLC) based flash memory device
TWI495998B (zh) * 2012-08-01 2015-08-11 Phison Electronics Corp 資料管理方法、記憶體控制器與記憶體儲存裝置
US10007451B2 (en) * 2015-03-20 2018-06-26 SK Hynix Inc. Scalable SPOR algorithm for flash memories
TWI579696B (zh) * 2015-11-06 2017-04-21 群聯電子股份有限公司 資料重建方法與系統及其記憶體控制電路單元
CN107678679B (zh) * 2016-08-02 2020-09-08 建兴储存科技(广州)有限公司 运用于固态储存装置的超级区块的扫描方法
TWI639917B (zh) * 2017-04-25 2018-11-01 慧榮科技股份有限公司 資料儲存裝置及映射表重建方法
KR20190046169A (ko) * 2017-10-25 2019-05-07 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
US20210382828A1 (en) * 2020-06-03 2021-12-09 Alibaba Group Holding Limited Method and system for facilitating acceleration of a mapping table reconstruction

Also Published As

Publication number Publication date
TW202405662A (zh) 2024-02-01
TWI814501B (zh) 2023-09-01
US20240028506A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US20200065187A1 (en) Data access method, memory control circuit unit and memory storage device
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
TWI797464B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
US11715532B1 (en) Risk assessment method based on data priority, memory storage device, and memory control circuit unit
US11983069B2 (en) Data rebuilding method, memory storage apparatus, and memory control circuit unit
CN112732199B (zh) 数据存取方法、存储器控制电路单元及存储器存储装置
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN110874282B (zh) 数据存取方法、存储器控制电路单元与存储器存储装置
CN111610937A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
TWI814501B (zh) 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元
CN113419683B (zh) 存储器存取方法、存储器存储装置及存储器控制电路单元
CN112347010B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11669394B2 (en) Crossing frames encoding management method, memory storage apparatus and memory control circuit unit
CN114527941B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US20220413763A1 (en) Mapping information management method, memory storage device and memory control circuit unit
US20230326502A1 (en) Table management method, memory storage device and memory control circuit unit
CN113360429A (zh) 数据重建方法、存储器存储装置及存储器控制电路单元
CN116149571A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN118051182A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN116959531A (zh) 读取电压调整方法、存储装置及存储器控制电路单元
CN115857808A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN114661233A (zh) 表格排序方法、存储器存储装置及存储器控制电路单元
CN117912522A (zh) 解码参数更新方法、存储装置及存储器控制电路
CN117289873A (zh) 装置控制方法、存储器存储装置及存储器控制电路单元
CN116052746A (zh) 电压校正方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination