KR20190046169A - 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법 - Google Patents

데이터 처리 시스템 및 데이터 처리 시스템의 동작방법 Download PDF

Info

Publication number
KR20190046169A
KR20190046169A KR1020170139422A KR20170139422A KR20190046169A KR 20190046169 A KR20190046169 A KR 20190046169A KR 1020170139422 A KR1020170139422 A KR 1020170139422A KR 20170139422 A KR20170139422 A KR 20170139422A KR 20190046169 A KR20190046169 A KR 20190046169A
Authority
KR
South Korea
Prior art keywords
information
data
write data
write
transaction
Prior art date
Application number
KR1020170139422A
Other languages
English (en)
Inventor
최해기
김경로
김수창
홍성관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170139422A priority Critical patent/KR20190046169A/ko
Priority to US16/000,451 priority patent/US10733056B2/en
Priority to CN201810988447.2A priority patent/CN109710174B/zh
Publication of KR20190046169A publication Critical patent/KR20190046169A/ko
Priority to US16/925,656 priority patent/US11403177B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1474—Saving, restoring, recovering or retrying in transactions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 메모리 시스템에 저장하는 데이터 처리 시스템에 관한 것으로서, 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들 및 상기 라이트 데이터들 각각의 트랜젝션정보를 포함하는 다수의 라이트 커맨드들을 생성하는 호스트; 및 상기 호스트로부터 전달된 상기 라이트 커맨드들에 응답하여 상기 라이트 데이터들을 내부에 포함된 메모리 장치의 노말(normal)영역에 저장하고, 상기 라이트 커맨드들 각각에 포함된 상기 트랜젝션정보를 상기 노말영역에 대응하는 상기 메모리 장치의 스페어(spare)영역에 저장하는 메모리 시스템을 포함한다.

Description

데이터 처리 시스템 및 데이터 처리 시스템의 동작방법{DATA PROCESSING SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 데이터 처리 시스템에 관한 것으로서, 구체적으로 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 메모리 시스템에 저장하는 데이터 처리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 메모리 시스템에 효율적으로 저장할 수 있는 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들 및 상기 라이트 데이터들 각각의 트랜젝션정보를 포함하는 다수의 라이트 커맨드들을 생성하는 호스트; 및 상기 호스트로부터 전달된 상기 라이트 커맨드들에 응답하여 상기 라이트 데이터들을 내부에 포함된 메모리 장치의 노말(normal)영역에 저장하고, 상기 라이트 커맨드들 각각에 포함된 상기 트랜젝션정보를 상기 노말영역에 대응하는 상기 메모리 장치의 스페어(spare)영역에 저장하는 메모리 시스템을 포함할 수 있다.
또한, 상기 라이트 데이터들 각각의 트랜젝션정보는, 트랜젝션 아이디(IDentify)정보와, 커밋(commit)정보, 및 어보트(abort)정보를 포함할 수 있다.
또한, 상기 호스트는, 제1 트랜젝션으로 그룹화되는 제1 라이트 데이터들 각각의 트랜젝션정보에 제1 아이디정보와 커밋정보를 포함시키며, 상기 메모리 시스템은, 상기 호스트로부터 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제1 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제1 라이트 커맨드들로 구분하고, 상기 제1 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제1 라이트 데이터들로 구분한 뒤, 상기 제1 라이트 커맨드들에 응답하여 상기 제1 라이트 데이터들을 제1 노말영역에 저장할 때, 상기 제1 라이트 커맨드들에 포함된 트랜젝션정보를 로딩(loading)하여 상기 제1 노말영역에 대응하는 제1 스페어영역에 저장할 수 있다.
또한, 상기 호스트는, 제2 트랜젝션으로 그룹화되는 제2 라이트 데이터들 각각의 트랜젝션정보에 제2 아이디정보와 커밋정보를 포함시키며, 상기 메모리 시스템은, 상기 호스트로부 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제2 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제2 라이트 커맨드들로 구분하고, 상기 제2 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제2 라이트 데이터들로 구분한 뒤, 상기 제2 라이트 커맨드들에 응답하여 상기 제2 라이트 데이터들을 제2 노말영역에 저장할 때, 상기 제2 라이트 커맨드들에 포함된 트랜젝션정보를 로딩하여 상기 제2 노말영역에 대응하는 제2 스페어영역에 저장할 수 있다.
또한, 상기 메모리 장치는, 다수의 페이지들을 포함하며, 상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 제1 데이터섹션(section)이고, 상기 제2 노말영역은 상기 제1 페이지의 제2 데이터섹션이며, 상기 제1 스페어영역은 상기 제1 페이지의 제1 스페어섹션이고, 상기 제2 스페어영역은 상기 제1 페이지의 제2 스페어섹션일 수 있다.
또한, 상기 메모리 장치는, 다수의 페이지들을 포함하며, 상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 데이터섹션이고, 상기 제2 노말영역은 상기 페이지들 중 제2 페이지의 데이터섹션이며, 상기 제1 스페어영역은 상기 제1 페이지의 스페어섹션이고, 상기 제2 스페어영역은 상기 제2 페이지의 스페어섹션일 수 있다.
또한, 상기 메모리 장치는, 다수의 페이지들을 각각 포함하며, 상기 제1 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제1 페이지 그룹의 데이터섹션이고, 상기 제2 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제2 페이지 그룹의 데이터섹션이며, 상기 제1 스페어영역은 상기 제1 페이지 그룹의 스페어섹션이고, 상기 제2 스페어영역은 상기 제2 페이지 그룹의 스페어섹션일 수 있다.
또한, 상기 호스트는, 상기 라이트 데이터들을 유효(valid)화하기 위해 상기 라이트 데이터들 중 마지막데이터의 트랜젝션정보에 활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성하고, 상기 라이트 데이터들을 무효(invalid)화하기 위해 상기 마지막데이터의 트랜젝션정보에 비활성화된 커밋정보 및 활성화된 어보트정보를 포함시켜 생성하며, 상기 라이트 데이터들 중 상기 마지막데이터가 아닌 나머지 중간데이터들 각각의 트랜젝션정보에 비활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성할 수 있다.
또한, 상기 메모리 시스템은, 상기 라이트 데이터들을 상기 메모리 장치에 저장하는 도중에 SPO(Sudden Power Off)가 발생한 후, 다시 전원이 공급된 부팅구간에서 상기 라이트 데이터들을 복구할 때, 상기 스페어영역에 저장된 상기 라이트 데이터들 각각의 트랜젝션정보를 리드하여 확인한 결과, 활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 정상상태로 판단하여 복구하고, 활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되지 않거나, 또는 활성화된 어보트정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 비정상상태로 판단하여 복구하지 않을 수 있다.,
또한, 상기 라이트 데이터들 각각의 트랜젝션정보는, 시작(start)정보를 더 포함하며, 상기 호스트는, 상기 중간데이터들 중 시작데이터의 트랜젝션정보에 비활성화된 커밋정보와 비활성화된 어보트정보 및 활성화된 시작정보를 포함시켜 생성할 수 있다.
또한, 상기 메모리 시스템은, 상기 라이트 데이터들을 상기 메모리 장치에 저장하는 도중에 SPO(Sudden Power Off)가 발생한 후, 다시 전원이 공급된 부팅구간에서 상기 라이트 데이터들을 복구할 때, 상기 스페어영역에 저장된 상기 라이트 데이터들 각각의 트랜젝션정보를 리드하여 확인한 결과, 활성화된 커밋정보를 포함하는 트랜젝션정보와 활성화된 시작정보를 포함하는 트랜젝션정보가 모두 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 정상상태로 판단하여 복구하고, 활성화된 시작정보를 포함하는 트랜젝션정보와 활성화된 커밋정보를 포함하는 트랜젝션정보 중 어느 하나의 트랜젝션정보가 검색되지 않는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 비정상상태로 판단하여 복구하지 않을 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들 및 다수의 라이트 커맨드들을 생성하는 호스트, 및 상기 호스트로부터 전달된 상기 라이트 커맨드들에 응답하여 상기 라이트 데이터들을 내부에 포함된 메모리 장치에 저장하는 메모리 시스템을 포함하는 데이터 처리 시스템의 동작방법에 있어서, 상기 호스트에서 상기 라이트 데이터들 각각의 트랜젝션정보를 상기 라이트 커맨드들에 포함시켜 생성하는 생성단계; 및 상기 메모리 시스템에서 상기 라이트 데이터들을 상기 메모리 장치의 노말(normal)영역에 저장하고, 상기 라이트 커맨드들 각각에 포함된 상기 트랜젝션정보를 상기 노말영역에 대응하는 상기 메모리 장치의 스페어(spare)영역에 저장하는 저장단계를 포함할 수 있다.
또한, 상기 라이트 데이터들 각각의 트랜젝션정보는, 트랜젝션 아이디(IDentify)정보와, 커밋(commit)정보, 및 어보트(abort)정보를 포함할 수 있다.
또한, 제1 트랜젝션으로 그룹화되는 제1 라이트 데이터들 각각의 트랜젝션정보에 제1 아이디정보와 커밋정보 및 어보트정보가 포함되고, 상기 저장단계는, 상기 호스트로부 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제1 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제1 라이트 커맨드들로 구분하고, 상기 제1 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제1 라이트 데이터들로 구분하는 단계; 및 상기 제1 라이트 커맨드들에 응답하여 상기 제1 라이트 데이터들을 제1 노말영역에 저장할 때, 상기 제1 라이트 커맨드들에 포함된 트랜젝션정보를 로딩(loading)하여 상기 제1 노말영역에 대응하는 제1 스페어영역에 저장하는 단계를 포함할 수 있다.
또한, 제2 트랜젝션으로 그룹화되는 제2 라이트 데이터들 각각의 트랜젝션정보에 제2 아이디정보와 시작정보 및 완료정보가 포함되고, 상기 저장단계는, 상기 호스트로부 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제2 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제2 라이트 커맨드들로 구분하고, 상기 제2 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제2 라이트 데이터들로 구분하는 단계; 및 상기 제2 라이트 커맨드들에 응답하여 상기 제2 라이트 데이터들을 제2 노말영역에 저장할 때, 상기 제2 라이트 커맨드들에 포함된 트랜젝션정보를 로딩(loading)하여 상기 제2 노말영역에 대응하는 제2 스페어영역에 저장하는 단계를 더 포함할 수 있다.
또한, 상기 메모리 장치는, 다수의 페이지들을 포함하며, 상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 제1 데이터섹션(section)이고, 상기 제2 노말영역은 상기 제1 페이지의 제2 데이터섹션이며, 상기 제1 스페어영역은 상기 제1 페이지의 제1 스페어섹션이고, 상기 제2 스페어영역은 상기 제1 페이지의 제2 스페어섹션일 수 있다.
또한, 상기 메모리 장치는, 다수의 페이지들을 포함하며, 상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 데이터섹션이고, 상기 제2 노말영역은 상기 페이지들 중 제2 페이지의 데이터섹션이며, 상기 제1 스페어영역은 상기 제1 페이지의 스페어섹션이고, 상기 제2 스페어영역은 상기 제2 페이지의 스페어섹션일 수 있다.
또한, 상기 메모리 장치는, 다수의 페이지들을 각각 포함하며, 상기 제1 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제1 페이지 그룹의 데이터섹션이고, 상기 제2 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제2 페이지 그룹의 데이터섹션이며, 상기 제1 스페어영역은 상기 제1 페이지 그룹의 스페어섹션이고, 상기 제2 스페어영역은 상기 제2 페이지 그룹의 스페어섹션일 수 있다.
또한, 상기 생성단계는, 상기 라이트 데이터들을 유효(valid)화하기 위해 상기 라이트 데이터들 중 마지막데이터의 트랜젝션정보에 활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성하는 단계; 상기 라이트 데이터들을 무효(invalid)화하기 위해 상기 마지막데이터의 트랜젝션정보에 비활성화된 커밋정보 및 활성화된 어보트정보를 포함시켜 생성하는 단계; 및 상기 라이트 데이터들 중 상기 마지막데이터가 아닌 나머지 중간데이터들 각각의 트랜젝션정보에 비활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성하는 단계를 포함할 수 있다.
또한, 상기 메모리 시스템에서 상기 라이트 데이터들을 상기 메모리 장치에 저장하는 도중에 SPO(Sudden Power Off)가 발생한 후, 다시 전원이 공급된 부팅구간에서 상기 라이트 데이터들을 복구할 때, 상기 스페어영역에 저장된 상기 라이트 데이터들 각각의 트랜젝션정보를 리드하여 확인하는 단계; 상기 확인하는 단계의 결과 활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 정상상태로 판단하여 복구하는 단계; 및 상기 확인하는 단계의 결과 활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되지 않거나, 또는 활성화된 어보트정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 비정상상태로 판단하여 복구하지 않는 단계를 더 포함하는 데이터 처리 시스템의 동작방법.
본 기술은 호스트 및 메모리 시스템을 포함하는 데이터 처리 시스템에 있어서, 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들 및 그에 대응하는 다수의 커맨드들을 호스트에서 생성할 때, 라이트 데이터들 각각의 트랜젝션 아이디정보와 시작정보 및 완료정보가 포함된 트랜젝션정보가 라이트 커맨드들에 각각 포함되도록 호스트를 동작시킨다. 이를 통해, 메모리 시스템에서 라이트 커맨드들을 확인하는 동작만을 통해 라이트 데이터들 각각의 트랜젝션정보를 확인하는 것이 가능하다.
또한, 메모리 시스템에서 라이트 데이터들을 노말영역에 저장할 때, 라이트 커맨드들로부터 분리되는 라이트 데이터들의 트랜젝션정보를 노말영역에 대응하는 스페어영역에 저장한다. 이를 통해, SPO(Sudden Power Off)가 발생한 후, 라이트 데이터들을 복구할 때, 스페어영역만을 확인한 상태에서 어떤 라이트 데이터들을 복구할지 선택하는 것이 가능하다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5는 본 발명의 실시예에 따른 데이터 처리 시스템에서 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 처리하는 동작을 설명하기 위해 도시한 도면.
도 6a 내지 도 6c는 도 5에서 설명된 본 발명의 실시예에 따른 데이터 처리 시스템에서 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 처리하는 동작의 일 예를 설명하기 위해 도시한 도면.
도 7a 및 도 7b은 도 5에서 설명된 본 발명의 실시예에 따른 데이터 처리 시스템에서 트랜젝션정보의 형식의 일 예를 설명하기 위해 도시한 도면.
도 8은 도 5에서 설명된 본 발명의 실시예에 따른 데이터 처리 시스템에서 SPO(Sudden Power Off) 발생 이후 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 복구(Rebuild)하는 동작을 설명하기 위해 도시한 도면.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하도록 하겠다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 본 발명의 실시예에 따른 데이터 처리 시스템에서 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 처리하는 동작을 설명하기 위해 도시한 도면이다.
도 6a 내지 도 6c는 도 5에서 설명된 본 발명의 실시예에 따른 데이터 처리 시스템에서 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 처리하는 동작의 일 예를 설명하기 위해 도시한 도면이다.
도 7a 및 도 7b은 도 5에서 설명된 본 발명의 실시예에 따른 데이터 처리 시스템에서 트랜젝션정보의 형식의 일 예를 설명하기 위해 도시한 도면이다.
먼저, 도 5를 참조하면, 도 1에 도시된 데이터 처리 시스템(100)의 구성을 참조하여 호스트(102) 및 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 구성이 도시된 것을 알 수 있다.
여기서, 메모리 시스템(110)은, 도 1에서 설명한 것과 같이 컨트롤러(130) 및 메모리 장치(150)를 포함한다.
또한, 메모리 장치(150)는, 도 1에서 설명한 것과 같이 다수의 메모리 블록들(152, 154,...)을 포함한다. 또한, 메모리 블록들(152, 154,...) 각각은, 도 2에서 설명한 바와 같이 다수의 다수의 페이지들(2^M PAGES)을 포함한다.
참고로, 도 5에서는 메모리 시스템(110)에 하나의 비휘발성 메모리 장치(150)만 포함되는 구성을 개시하였는데, 이는 설명의 편의를 위해 실제로는 더 많은 개수의 비휘발성 메모리 장치가 포함될 수 있다. 또한, 도 5에서는 다수의 메모리 블록(152, 154,...) 각각에 포함된 페이지들(P1<0:5>, P2<0:5>,...)의 도면부호가 도 2에서 설명한 것과 다르게 기재되어 있는데, 이는 설명의 편의를 위해 도면부호를 변경하여 기재한 것일 뿐이다.
또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 호스트 인터페이스(132)와, 프로세서(134)와, ECC 유닛(138)과, 파워 관리 유닛(140)와 낸드 플래시 컨트롤러(142), 및 메모리(144)가 도 5에는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
도 5를 참조하면, 호스트(102)는 트랜젝션으로 그룹화된 다수의 라이트 데이터들(WTDT<1:N+M>) 및 라이트 데이터들(WTDT<1:N+M>)을 메모리 시스템(110)에 저장하는 동작을 제어하기 위한 다수의 라이트 커맨드들(WCMD<1:N+M>)을 생성하여 메모리 시스템(110)으로 전달한다.
그리고, 메모리 시스템(110)은, 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:N+M>)에 응답하여 라이트 데이터들(WTDT<1:N+M>)을 내부의 메모리 장치(150)에 저장한다.
이때, 라이트 데이터들(WTDT<1:N+M>)이 트랜젝션으로 그룹화된 형태이기 때문에, 기존의 일반적인 데이터 처리 시스템(100)에서 수행되는 라이트 동작과는 다르다.
도 5에 도시된 데이터 처리 시스템(100)의 동작을 구체적으로 설명하기에 앞서, 라이트 데이터들(WTDT<1:N+M>)을 트랜젝션으로 그룹화된다는 것은, 라이트 데이터들(WTDT<1:N+M>) 중 같은 용도로 사용되는 여러개의 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>)이 각각 하나의 트랜젝션으로 그룹화된다는 것을 의미한다.
예컨대, 데이터 베이스(data base)에서 이미 저장된 데이터의 수정/추가/업데이트 등의 용도를 위해 사용되는 데이터들이 각각의 용도에 따라 하나의 트랜젝션으로 그룹화될 수 있다. 이때, 데이터 베이스의 수정을 위한 용도의 데이터들이 하나의 트랜젝션 그룹이되고, 데이터 베이스의 추가를 위한 용도의 데이터들이 또 다른 하나의 트랜젝션 그룹이 되는 방식으로 설정될 수 있다.
따라서, 하나의 트랜젝션으로 그룹화된 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>)이 호스트(102)에서 메모리 시스템(110)으로 전송될 때는, 모두 정상적으로 전송 및 저장되어 모두 유효(valid)한 커밋(commit)상태 아니면, 어느 하나라도 제대로 전송 및 저장되지 못하거나 호스트(102)의 어보트(abort) 요청에 따라 모두 무효(invalid)한 어보트(abort)상태만 존재한다. 즉, 하나의 트랜젝션으로 그룹화된 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>)은 모두 정상적으로 전송 및 저장되어 모두 유효한 커밋상태일 때에만 의미가 있다.
예컨대, 제1 트랜젝션으로 그룹화된 제1 라이트 데이터들(1st_WTDT<1:N>)이 메모리 시스템(110)에서 커밋상태로 확인되기 위해서는, N개의 제1 라이트 데이터들(1st_WTDT<1:N>)이 모두 호스트(102)에서 메모리 시스템(110)으로 정상적으로 전송 및 저장이 완료되어야 하고, 동시에 호스트(102)로부터 어보트 요청이 없어야 한다. 만약, N개의 제1 라이트 데이터들(1st_WTDT<1:N>) 중 어느 하나의 라이트 데이터라도 정상적으로 전송 및 저장되지 못하거나 호스트(102)로부터 어보트 요청이 있게되면, 제1 라이트 데이터들(1st_WTDT<1:N>)은 모두 메모리 시스템(110)에서 어보트상태로 확인될 것이다.
참고로, 전술한 것과 같이 트랜젝션으로 그룹화된 라이트 데이터들(WTDT<1:N+M>)을 커밋상태 또는 어보트상태로 구분하여 관리하는 동작을, 일반적으로는 트랜젝션의 어토믹(atomic)을 보장하기 위한 동작이라고 한다.
그리고, 호스트(102)에서 메모리 시스템(110)으로 라이트 데이터들(WTDT<1:N+M>)이 전송될 때는, 여러개의 트랜젝션으로 각각 그룹화된 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>)이 무작위로 섞여서 전송될 수 있다. 예컨대, 제1 트랜젝션으로 그룹화된 제1 라이트 데이터들(1st_WTDT<1:N>)과 제2 트랜젝션으로 그룹화된 제2 라이트 데이터들(2nd_WTDT<1:M>)이 호스트(102)에서 메모리 시스템(110)으로 전송될 때, 제1 라이트 데이터들(1st_WTDT<1:N>)과 제2 라이트 데이터들(2nd_WTDT<1:M>)은 트랜젝션 아이디(IDentify)를 확인하여 구별할 수 있을 뿐이며, 그 전송순서는 무작위로 섞인 상태에서 라이트 데이터들(WTDT<1:N+M>)로서 전송될 수 있다.
전술한 바와 같이 호스트(102)에서 생성되는 트랜젝션으로 그룹화된 라이트 데이터들(WTDT<1:N+M>)은 무작위로 섞여서 메모리 시스템(110)으로 전송될 수 있기 때문에, 일반적으로 데이터 처리 시스템(100)에서는 트랜젝션으로 그룹화된 라이트 데이터들(WTDT<1:N+M>)을 도 6a에 도시된 것과 같은 방식으로 처리한다.
구체적으로, 도 6a를 참조하면, 호스트(102)는 제1 트랜젝션으로 그룹화된 2개의 제1 라이트 데이터들(1st_WTDT<1:2>) 및 제1 라이트 데이터들(1st_WTDT<1:2>)을 메모리 시스템(110)에 저장하는 동작을 제어하기 위해 제1 트랜젝션 아이디(TID1)를 포함하는 2개의 제1 라이트 커맨드들(1st_WCMD<1:2>)을 생성하여 메모리 시스템(110)으로 전송한다.
또한, 호스트(102)는 제2 트랜젝션으로 그룹화된 3개의 제2 라이트 데이터들(2nd_WTDT<1:3>) 및 제2 라이트 데이터들(2nd_WTDT<1:3>)을 메모리 시스템(110)에 저장하는 동작을 제어하기 위해 제2 트랜젝션 아이디(TID2)를 포함하는 3개의 제2 라이트 커맨드들(2nd_WCMD<1:3>)을 생성하여 메모리 시스템(110)으로 전송한다.
이때, 2개의 제1 라이트 커맨드들(1st_WCMD<1:2>) 및 제1 라이트 데이터들(1st_WTDT<1:2>)은 연속적이지 않은 T1시점과 T3시점에서 전송되고, 3개의 제2 라이트 커맨드들(2nd_WCMD<1:3>) 및 제2 라이트 데이터들(2nd_WTDT<1:3>)도 연속적이지 않은 T2시점과 T5시점 및 T6시점에서 전송된다.
이렇게, 2개의 제1 라이트 커맨드들(1st_WCMD<1:2>) 및 제1 라이트 데이터들(1st_WTDT<1:2>)과, 3개의 제2 라이트 커맨드들(2nd_WCMD<1:3>) 및 제2 라이트 데이터들(2nd_WTDT<1:3>)은, 서로 무작위로 섞여서 호스트(102)에서 메모리 시스템(110)으로 전송되는 것을 알 수 있다.
그리고, 메모리 시스템(110)은, T1시점과 T3시점에 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)에 제1 트랜젝션 아이디(TID1)가 포함되어 있음을 확인한 결과로서, T1시점과 T3시점에서 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)이 제1 라이트 커맨드들(1st_WCMD<1:2>)이고, T1시점과 T3시점에서 호스트(102)로부터 인가되는 라이트 데이터들(WTDT<1:2+3>)이 제1 트랜젝션으로 그룹화된 제1 라이트 데이터들(1st_WTDT<1:2>)이라는 것을 알 수 있다.
그에 따라, 메모리 시스템(110)은, 제1 라이트 커맨드들(1st_WCMD<1:2>)에 응답하여 제1 라이트 데이터들(1st_WTDT<1:2>)을 내부의 메모리 장치(150)에 저장한다. 이때, 메모리 시스템(110)은, T1시점과 T3시점에서 메모리 장치(150)에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)이 제1 트랜젝션 그룹에 포함되었다는 것을 나타내기 위한 제1 맵 정보(TID1_MAP)를 관리한다. 즉, 메모리 시스템(110)은, 제1 라이트 데이터들(1st_WTDT<1:2>)에 대한 물리주소와 논리주소의 매핑(mapping)관계를 관리하는 제1 맵 정보(TID1_MAP)에 제1 라이트 데이터들(1st_WTDT<1:2>)이 제1 트랜젝션으로 그룹화되었음을 나타내는 정보를 포함시키는 방식을 사용한다. 이와 같은, 제1 맵 정보(TID1_MAP)는, 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태로 확인되기 전에는 메모리 시스템(110) 내부에서 휘발성 특성을 갖는 메모리(144)에서 관리되다가 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태로 확인되면 비휘발성 특성을 갖는 메모리 장치(150)에 저장된다.
이때, 제1 라이트 데이터들(1st_WTDT<1:2>)이 2개라는 것은 호스트(102)가 알고 있을 뿐, 메모리 시스템(110)은 알지 못한다.
따라서, 2개의 제1 라이트 데이터들(1st_WTDT<1:2>)이 호스트(102)에서 메모리 시스템(110)으로 모두 전송된 후, 호스트(102)는 제1 라이트 데이터들(1st_WTDT<1:2>)의 전송이 완료되었음을 나타내기 위한 제1 커밋커맨드(1st_COMMIT)를 생성하여 메모리 시스템(110)으로 전송한다. 즉, 도면에서와 같이 제1 라이트 데이터들(1st_WTDT<1:2>)의 전송이 완료된 T3시점 이후, 이어지는 T4시점에서 호스트(102)는 제1 커밋커맨드(1st_COMMIT)를 생성하여 메모리 시스템(110)으로 전송한다. 그에 따라, 메모리 시스템(110)은, 제1 라이트 데이터들(1st_WTDT<1:2>)을 커밋상태로 확인하고, 메모리(144)에서 관리되던 제1 맵 정보(TID1_MAP)를 메모리 장치(150)에 저장한다.
마찬가지로, 메모리 시스템(110)은, T2시점과 T5시점 및 T6시점에 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)에 제2 트랜젝션 아이디(TID2)가 포함되어 있음을 확인한 결과로서, T2시점과 T5시점 및 T6시점에서 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)이 제2 라이트 커맨드들(2nd_WCMD<1:3>)이고, T2시점과 T5시점 및 T6시점에서 호스트(102)로부터 인가되는 라이트 데이터들(WTDT<1:2+3>)이 제2 트랜젝션으로 그룹화된 제2 라이트 데이터들(2nd_WTDT<1:3>)이라는 것을 알 수 있다.
그에 따라, 메모리 시스템(110)은, 제2 라이트 커맨드들(2nd_WCMD<1:3>)에 응답하여 제2 라이트 데이터들(2nd_WTDT<1:3>)을 내부의 메모리 장치(150)에 저장한다. 이때, 메모리 시스템(110)은, T2시점과 T5시점 및 T6시점에서 메모리 장치(150)에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)이 제2 트랜젝션 그룹에 포함되었다는 것을 나타내기 위한 제2 맵 정보(TID2_MAP)를 관리한다. 즉, 메모리 시스템(110)은, 제2 라이트 데이터들(2nd_WTDT<1:3>)에 대한 물리주소와 논리주소의 매핑(mapping)관계를 관리하는 제2 맵 정보(TID2_MAP)에 제2 라이트 데이터들(2nd_WTDT<1:3>)이 제2 트랜젝션으로 그룹화되었음을 나타내는 정보를 포함시키는 방식을 사용한다. 이와 같은, 제2 맵 정보(TID2_MAP)는, 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태로 확인되기 전에는 메모리 시스템(110) 내부에서 휘발성 특성을 갖는 메모리(144)에서 관리되다가 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태로 확인되면 비휘발성 특성을 갖는 메모리 장치(150)에 저장된다.
이때, 제2 라이트 데이터들(2nd_WTDT<1:3>)이 3개라는 것은 호스트(102)가 알고 있는 정보일 뿐, 메모리 시스템(110)은 알지 못하는 정보이다.
따라서, 3개의 제2 라이트 데이터들(2nd_WTDT<1:3>)이 호스트(102)에서 메모리 시스템(110)으로 모두 전송된 후, 호스트(102)는 제2 라이트 데이터들(2nd_WTDT<1:3>)의 전송이 완료되었음을 나타내기 위한 제2 커밋커맨드(2nd_COMMIT)를 생성하여 메모리 시스템(110)으로 전송한다. 즉, 도면에서와 같이 제2 라이트 데이터들(2nd_WTDT<1:3>)의 전송이 완료된 T6시점 이후, 이어지는 T7시점에서 호스트(102)는 제2 커밋커맨드(2nd_COMMIT)를 생성하여 메모리 시스템(110)으로 전송한다. 그에 따라, 메모리 시스템(110)은, 제2 라이트 데이터들(2nd_WTDT<1:3>)을 커밋상태로 확인하고, 메모리(144)에서 관리되던 제2 맵 정보(TID2_MAP)를 메모리 장치(150)에 저장한다.
참고로, 전술한 설명에서는 제1 라이트 데이터들(1st_WTDT<1:2>)과 제2 라이트 데이터들(2nd_WTDT<1:3>)이 모두 커밋상태로 확인되는 경우를 예시하였다. 만약, 호스트(102)의 어보트 요청에 따라 제1 라이트 데이터들(1st_WTDT<1:2>) 또는 제2 라이트 데이터들(2nd_WTDT<1:3>)을 어보트상태로 전환하고자 할 경우, 시점과 상관없이 호스트(102)에서 메모리 시스템(110)으로 어보트 커맨드(미도시)를 전달할 수 있다. 예컨대, 제1 라이트 데이터들(1st_WTDT<1:2>)을 어보트상태로 전환하고자 할 경우, 호스트(102)가 T3시점에서 두 번째 제1 라이트 커맨드(1st_WCMD<2>) 및 두 번째 제1 라이트 데이터(1st_WTDT<2>)를 메모리 시스템(110)에 전달하는 대신에 어보트 커맨드(미도시)를 메모리 시스템(110)에 전달할 수 있다. 또 다른 예를 들면, 제1 라이트 데이터들(1st_WTDT<1:2>)을 어보트상태로 전환하고자 할 경우, 호스트(102)가 T4시점에서 제1 커밋커맨드(1st_COMMIT)를 메모리 시스템(110)에 전달하는 대신에 어보트 커맨드(미도시)를 메모리 시스템(110)에 전달할 수 있다.
한편, 전술한 도 6a에 대한 설명에서와 같이, 트랜젝션으로 그룹화된 라이트 데이터들(WTDT<1:2+3>)을 호스트(102)에서 생성하여 메모리 시스템(110)으로 전송하면서, 트렌젝션의 어토믹(atomic)을 보장하기 위해 별도로 커밋커맨드(1st_COMMIT, 2nd_COMMIT)를 생성하여 전달하는 것을 알 수 있다. 또한, 메모리 시스템(110)에서는, 호스트(102)로부터 별도의 커밋커맨드(1st_COMMIT, 2nd_COMMIT)가 전달되기 전에는 트랜젝션으로 그룹화된 라이트 데이터들(WTDT<1:2+3>)에 대한 맵 정보(TID1_MAP, TID2_MAP)을 메모리(144)에서만 관리하고, 전달된 후에 메모리 장치(150)에 저장함으로써, 트렌젝션의 어토믹(atomic)을 보장하는 동작을 지원한다.
그런데, 도 6a와 같은 동작에서는 단지 트렌젝션의 어토믹을 보장하는 동작을 지원하기 위해 호스트(102)에서는 별도의 커밋커맨드(1st_COMMIT, 2nd_COMMIT)를 생성해야 하는 부담이 있고, 메모리 시스템(110)에서는 트랜젝션의 커밋이 확인될 때마다 맵 정보(TID1_MAP, TID2_MAP)를 메모리 장치(150)에 저장해야 하는 부담이 있다.
따라서, 본 발명의 실시예에 따른 데이터 처리 시스템(100)에서는 도 5과 도 6b 및 도 6c에 도시된 것과 같은 방식으로 처리한다.
먼저, 도 5를 참조하면, 호스트(102)는, 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들(WTDT<1:N+M>) 및 라이트 데이터들(WTDT<1:N+M>) 각각의 트랜젝션정보(TRINFO<1:N+M>)를 포함하는 다수의 라이트 커맨드들(WCMD<1:N+M>)을 생성한다. 예컨대, 호스트(102)는, 제1 트랜젝션에 대응하는 다수의 제1 라이트 데이터들(1st_WTDT<1:N>) 및 제1 라이트 데이터들(1st_WTDT<1:N>)을 메모리 시스템(110)에 저장하는 동작을 제어하기 위한 다수의 제1 라이트 커맨드들(1st_WCMD<1:N>)을 생성한다(1021). 이때, 호스트(102)는, 제1 라이트 데이터들(1st_WTDT<1:N>) 각각의 트랜젝션정보(TRINFO<1:N>)를 제1 라이트 커맨드들(1st_WCMD<1:N>) 각각에 포함시킨다(1023). 또한, 호스트(102)는, 제2 트랜젝션에 대응하는 다수의 제2 라이트 데이터들(2nd_WTDT<1:M>) 및 제2 라이트 데이터들(2nd_WTDT<1:M>)을 메모리 시스템(110)에 저장하는 동작을 제어하기 위한 다수의 제2 라이트 커맨드들(2nd_WCMD<1:M>)을 생성한다(1022). 이때, 호스트(102)는, 제2 라이트 데이터들(2nd_WTDT<1:M>) 각각의 트랜젝션정보(TRINFO<N+1:N+M>)를 제2 라이트 커맨드들(2nd_WCMD<1:M>) 각각에 포함시킨다(1023).
그리고, 호스트(102)에서 생성되는 라이트 데이터들(WTDT<1:N+M>) 각각의 트랜젝션정보(TRINFO<1:N+M>)는, 도 7a에 도시된 것과 같이 트랜젝션 아이디(IDentify)정보와, 커밋(commit)정보, 및 어보트(abort)정보를 포함할 수 있다.
여기서, 트랜젝션 아이디정보는, 라이트 데이터들(WTDT<1:N+M>) 각각이 어떤 트랜젝션으로 그룹화되었는지를 나타내는 정보이다. 예컨대, 호스트(102)에서는 제1 트랜젝션으로 그룹화되는 제1 라이트 데이터들(1st_WTDT<1:N>)과 제2 트랜젝션으로 그룹화되는 제2 라이트 데이터들(2nd_WTDT<1:M>)을 생성하는 것을 가정할 수 있다. 이 상태에서, 제1 라이트 데이터들(1st_WTDT<1:N>)에 대응하는 트랜젝션정보(TRINFO<1:N>)는, 제1 라이트 데이터들(1st_WTDT<1:N>)이 제1 트랜젝션으로 그룹화됨을 나타내는 제1 트랜젝션 아이디(TID1)를 트랜젝션 아이디정보로서 포함한다. 마찬가지로, 제2 라이트 데이터들(2nd_WTDT<1:M>)에 대응하는 트랜젝션정보(TRINFO<N+1:N+M>)는, 제2 라이트 데이터들(2nd_WTDT<1:M>)이 제2 트랜젝션으로 그룹화됨을 나타내는 제2 트랜젝션 아이디(TID2)를 트랜젝션 아이디정보로서 포함한다.
그리고, 커밋정보 및 어보트정보는, 라이트 데이터들(WTDT<1:N+M>)이 모두 유효(valid)한 커밋상태인지 아니면 라이트 데이터들(WTDT<1:N+M>)이 모두 무효(invalid)한 어보트상태인지를 나타내는 정보이다.
예컨대, 제1 라이트 데이터들(1st_WTDT<1:N>) 중 마지막 데이터인 N번째 제1 라이트 데이터(1st_WTDT<N>)에 커밋정보가 포함되는 경우 제1 라이트 데이터들(1st_WTDT<1:N>)은 모두 유효한 커밋상태가 될 것이다. 반대로, 제1 라이트 데이터들(1st_WTDT<1:N>) 중 마지막 데이터인 N번째 제1 라이트 데이터(1st_WTDT<N>)에 어보트정보가 포함되는 경우 제1 라이트 데이터들(1st_WTDT<1:N>)은 모두 무효한 어보트상태가 될 것이다.
마찬가지로, 제2 라이트 데이터들(2nd_WTDT<1:M>) 중 마지막 데이터인 M번째 제2 라이트 데이터(2nd_WTDT<M>)에 커밋정보가 포함되는 경우 제2 라이트 데이터들(2nd_WTDT<1:M>)은 모두 유효한 커밋상태가 될 것이다. 반대로, 제2 라이트 데이터들(2nd_WTDT<1:M>) 중 마지막 데이터인 M번째 제2 라이트 데이터(2nd_WTDT<M>)에 어보트정보가 포함되는 경우 제2 라이트 데이터들(2nd_WTDT<1:M>)은 모두 무효한 어보트상태가 될 것이다.
이때, 커밋정보 및 어보트정보가 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>) 중 마지막 데이터(1st_WTDT<N> or 2nd_WTDT<M>)에 포함되는 것은, 커밋정보 및 어보트정보가 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>)을 커밋상태 및 어보트상태로 결정하는 정보이기 때문이다.
따라서, 첫 번째 내지 N-1번째 제1 라이트 데이터들(1st_WTDT<1:N-1>)에 대응하는 트랜젝션정보(TRINFO<1:N-1>)는 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(CM_NO)를 포함하며, N번째 제1 라이트 데이터(1st_WTDT<N>)에 대응하는 트랜젝션정보(TRINFO<N>)는 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(CM_NO)를 포함하거나 또는 비활성화된 커밋정보(CM_NO) 및 활성화된 어보트정보(CM_YES)를 포함한다.
마찬가지로, 첫 번째 내지 M-1번째 제2 라이트 데이터들(2nd_WTDT<1:M-1>)에 대응하는 트랜젝션정보(TRINFO<N+1:N+M-1>)는 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(CM_NO)를 포함하며, M번째 제2 라이트 데이터(2nd_WTDT<M>)에 대응하는 트랜젝션정보(TRINFO<N+M>)는 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(CM_NO)를 포함하거나 또는 비활성화된 커밋정보(CM_NO) 및 활성화된 어보트정보(CM_YES)를 포함한다.
여기서, 트랜젝션정보(TRINFO<1:N+M>)의 일 예는 도 7a에 도시된 트랜젝션정보(TRINFO<1:N+M>)의 형식(Format)을 참조할 수 있다. 예컨대, 트랜젝션정보(TRINFO<1:N+M>) 각각이 1바이트(1Byte) 크기를 갖는다고 가정하였을 때, 5비트(0bit 내지 4bit)는 트랜젝션 아이디정보로서 할당되고, 1비트(5bit)는 커밋정보로서 할당되며, 1비트(6bit)는 어보트정보로서 할당되고, 나머지 1비트(7bit)는 예비정보(Reserved)로서 할당될 수 있다.
그리고, 호스트(102)에서 생성되는 라이트 데이터들(WTDT<1:N+M>) 각각의 트랜젝션정보(TRINFO<1:N+M>)는, 도 7b에 도시된 것과 같이 트랜젝션 아이디(IDentify)정보와, 시작(start)정보와, 커밋(commit)정보, 및 어보트(abort)정보를 포함할 수 있다.
여기서, 트랜젝션 아이디정보는, 라이트 데이터들(WTDT<1:N+M>) 각각이 어떤 트랜젝션으로 그룹화되었는지를 나타내는 정보이다. 예컨대, 호스트(102)에서는 제1 트랜젝션으로 그룹화되는 제1 라이트 데이터들(1st_WTDT<1:N>)과 제2 트랜젝션으로 그룹화되는 제2 라이트 데이터들(2nd_WTDT<1:M>)을 생성하는 것을 가정할 수 있다. 이 상태에서, 제1 라이트 데이터들(1st_WTDT<1:N>)에 대응하는 트랜젝션정보(TRINFO<1:N>)는, 제1 라이트 데이터들(1st_WTDT<1:N>)이 제1 트랜젝션으로 그룹화됨을 나타내는 제1 트랜젝션 아이디(TID1)를 트랜젝션 아이디정보로서 포함한다. 마찬가지로, 제2 라이트 데이터들(2nd_WTDT<1:M>)에 대응하는 트랜젝션정보(TRINFO<N+1:N+M>)는, 제2 라이트 데이터들(2nd_WTDT<1:M>)이 제2 트랜젝션으로 그룹화됨을 나타내는 제2 트랜젝션 아이디(TID2)를 트랜젝션 아이디정보로서 포함한다.
그리고, 커밋정보 및 어보트정보는, 라이트 데이터들(WTDT<1:N+M>)이 모두 유효(valid)한 커밋상태인지 아니면 라이트 데이터들(WTDT<1:N+M>)이 모두 무효(invalid)한 어보트상태인지를 나타내는 정보이다.
예컨대, 제1 라이트 데이터들(1st_WTDT<1:N>) 중 마지막 데이터인 N번째 제1 라이트 데이터(1st_WTDT<N>)에 커밋정보가 포함되는 경우 제1 라이트 데이터들(1st_WTDT<1:N>)은 모두 유효한 커밋상태가 될 것이다. 반대로, 제1 라이트 데이터들(1st_WTDT<1:N>) 중 마지막 데이터인 N번째 제1 라이트 데이터(1st_WTDT<N>)에 어보트정보가 포함되는 경우 제1 라이트 데이터들(1st_WTDT<1:N>)은 모두 무효한 어보트상태가 될 것이다.
마찬가지로, 제2 라이트 데이터들(2nd_WTDT<1:M>) 중 마지막 데이터인 M번째 제2 라이트 데이터(2nd_WTDT<M>)에 커밋정보가 포함되는 경우 제2 라이트 데이터들(2nd_WTDT<1:M>)은 모두 유효한 커밋상태가 될 것이다. 반대로, 제2 라이트 데이터들(2nd_WTDT<1:M>) 중 마지막 데이터인 M번째 제2 라이트 데이터(2nd_WTDT<M>)에 어보트정보가 포함되는 경우 제2 라이트 데이터들(2nd_WTDT<1:M>)은 모두 무효한 어보트상태가 될 것이다.
이때, 커밋정보 및 어보트정보가 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>) 중 마지막 데이터(1st_WTDT<N> or 2nd_WTDT<M>)에 포함되는 것은, 커밋정보 및 어보트정보가 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>)을 커밋상태 및 어보트상태로 결정하는 정보이기 때문이다.
그리고, 시작정보는 라이트 데이터들(1st_WTDT<1:N> or 2nd_WTDT<1:M>)의 시작 데이터(1st_WTDT<1> or 2nd_WTDT<1>)인지를 나타내는 정보이다.
따라서, 첫 번재 제1 라이트 데이터(1st_WTDT<1>)에 대응하는 트랜젝션정보(TRINFO<1>)는 활성화된 시작정보(ST_YES)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(CM_NO)를 포함하고, 두 번째 내지 N-1번째 제1 라이트 데이터들(1st_WTDT<2:N-1>)에 대응하는 트랜젝션정보(TRINFO<2:N-1>)는 비활성화된 시작정보(ST_NO)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(CM_NO)를 포함하며, N번째 제1 라이트 데이터(1st_WTDT<N>)에 대응하는 트랜젝션정보(TRINFO<N>)는 비활성화된 시작정보(ST_NO)와 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(CM_NO)를 포함하거나 또는 비활성화된 시작정보(ST_NO)와 비활성화된 커밋정보(CM_NO) 및 활성화된 어보트정보(CM_YES)를 포함한다.
마찬가지로, 첫 번째 제2 라이트 데이터(2nd_WTDT<1>)에 대응하는 트랜젝션정보(TRINFO<N+1>)는 활성화된 시작정보(ST_YES)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(CM_NO)를 포함하고, 두 번째 내지 M-1번째 제2 라이트 데이터들(2nd_WTDT<2:M-1>)에 대응하는 트랜젝션정보(TRINFO<N+2:N+M-1>)는 비활성화된 시작정보(ST_NO)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(CM_NO)를 포함하며, M번째 제2 라이트 데이터(2nd_WTDT<M>)에 대응하는 트랜젝션정보(TRINFO<N+M>)는 비활성화된 시작정보(ST_NO)와 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(CM_NO)를 포함하거나 또는 비활성화된 시작정보(ST_NO)와 비활성화된 커밋정보(CM_NO) 및 활성화된 어보트정보(CM_YES)를 포함한다.
여기서, 트랜젝션정보(TRINFO<1:N+M>)의 일 예는 도 7b에 도시된 트랜젝션정보(TRINFO<1:N+M>)의 형식(Format)을 참조할 수 있다. 예컨대, 트랜젝션정보(TRINFO<1:N+M>) 각각이 1바이트(1Byte) 크기를 갖는다고 가정하였을 때, 5비트(0bit 내지 4bit)는 트랜젝션 아이디정보로서 할당되고, 1비트(5bit)는 커밋정보로서 할당되며, 1비트(6bit)는 어보트정보로서 할당되고, 나머지 1비트(7bit)는 시작정보로서 할당될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)로부터 전달된 라이트 커맨드들(WCMD<1:N+M>)에 응답하여 라이트 데이터들(WTDT<1:N+M>)을 내부의 메모리 장치(150)에 저장하는 동작을 제어하기 위한 컨트롤러(130), 및 컨트롤러(130)의 제어에 따라 라이트 데이터들(WTDT<1:N+M>)을 저장하기 위한 메모리 장치(150)를 포함한다.
여기서, 메모리 장치(150)는, 다수의 메모리 블록들(152, 154,...)을 포함하고, 메모리 블록들(152, 154,...) 각각은 다수의 페이지들(P1<0:5>, P2<0:5>,...)을 포함하며, 페이지들(P1<0:5>, P2<0:5>,...) 각각은 노말영역(N1, N2, N3, N4)과 스페어영역(S1, S2, S3, S4)을 포함한다.
그리고, 컨트롤러(130)는, 호스트(102)로부터 전달된 라이트 커맨드들(WCMD<1:N+M>)에 응답하여 라이트 데이터들(WTDT<1:N+M>)을 메모리 장치(150)의 노말(normal)영역(N1, N2, N3, N4)에 저장하고, 라이트 커맨드들(WCMD<1:N+M>) 각각에 포함된 트랜젝션정보(TRINFO<1:N+M>)를 노말영역(N1, N2, N3, N4)에 대응하는 스페어(spare)영역(S1, S2, S3, S4)에 저장한다.
구체적으로, 컨트롤러(130)는, 호스트(102)로부터 전송된 라이트 커맨드들(WCMD<1:N+M>) 각각의 트랜젝션정보(TRINFO<1:N+M>)를 확인한다(1301).
1301동작의 확인결과, 트랜젝션정보(TRINFO<1:N+M>) 중 트랜젝션 아이디정보로서 제1 트랜젝션 아이디(TID1)를 포함하는 라이트 커맨드들(WCMD<1:N>)을 제1 라이트 커맨드들(1st_WCMD<1:N>)로 구분한다(1302). 또한, 1301동작의 확인결과, 트랜젝션정보(TRINFO<1:N+M>) 중 트랜젝션 아이디정보로서 제2 트랜젝션 아이디(TID2)를 포함하는 라이트 커맨드들(WCMD<N+1:N+M>)을 제2 라이트 커맨드들(2nd_WCMD<1:M>)로 구분한다(1302).
1302동작의 구분결과, 제1 라이트 커맨드들(1st_WCMD<1:N>)에 대응하는 라이트 데이터들(WTDT<1:N>)을 제1 라이트 데이터들(1st_WTDT<1:N>)로 구분한다(1303). 또한 1302동작의 구분결과, 제2 라이트 커맨드들(2nd_WCMD<1:M>)에 대응하는 라이트 데이터들(WTDT<N+1:N+M>)을 제2 라이트 데이터들(2nd_WTDT<1:M>)로 구분한다(1303).
1302동작 및 1302동작이후, 제1 라이트 커맨드들(1st_WCMD<1:N>)에 응답하여 제1 라이트 데이터들(1st_WTDT<1:N>)을 메모리 장치(150)의 '제1 노말영역'에 저장할 때, 제1 라이트 커맨드들(1st_WCMD<1:N>)에 포함된 트랜젝션정보(TRINFO<1:N>)를 로딩(loading)하여 '제1 노말영역'에 대응하는 '제1 스페어영역'에 저장한다(1304). 또한, 1302동작 및 1302동작이후, 제2 라이트 커맨드들(2nd_WCMD<1:M>)에 응답하여 제2 라이트 데이터들(2nd_WTDT<1:M>)을 메모리 장치(150)의 '제2 노말영역'에 저장할 때, 제2 라이트 커맨드들(2nd_WCMD<1:M>)에 포함된 트랜젝션정보(TRINFO<N+1:N+M>)를 로딩(loading)하여 '제2 노말영역'에 대응하는 '제2 스페어영역'에 저장한다(1304).
전술한 설명에서, 제1 라이트 데이터들(1st_WTDT<1:N>)이 저장되는 '제1 노말영역'과, 제1 라이트 데이터들(1st_WTDT<1:N>)에 대응하는 트랜젝션정보(TRINFO<1:N>)가 저장되는 '제1 스페어영역'과, 제2 라이트 데이터들(2nd_WTDT<1:M>)이 저장되는 '제2 노말영역'과, 제2 라이트 데이터들(2nd_WTDT<1:M>)에 대응하는 트랜젝션정보(TRINFO<N+1:N+M>)가 저장되는 '제2 스페어영역'은 다음과 같은 여러 가지 실시예에 따라 정의될 수 있다.
첫 번째 실시예는, 메모리 장치(150)에 포함된 다수의 페이지들(P1<0:5>, P2<0:5>,...) 중 어느 하나의 페이지, 예컨대, 첫 번째 메모리 블록(152)의 첫 번째 페이지(P10)의 제1 데이터 섹션(N1)을 '제1 노말영역'으로 설정하고, 첫 번째 페이지(P10)에서 제1 데이터 섹션(N1)에 대응하는 제1 스페어섹션(S1)을 '제1 스페어영역'으로 설정하며, 첫 번째 페이지(P10)의 제2 데이터 섹션(N2)을 '제2 노말영역'으로 설정하고, 첫 번째 페이지(P10)에서 제2 데이터 섹션(N2)에 대응하는 제2 스페어섹션(S2)을 '제2 스페어영역'으로 설정할 수 있다.
또 다른 첫 번째 실시예는, 메모리 장치(150)에 포함된 다수의 페이지들(P1<0:5>, P2<0:5>,...) 중 어느 하나의 페이지, 예컨대, 첫 번째 메모리 블록(152)의 첫 번째 페이지(P10)의 제1 및 제2 데이터 섹션(N1, N2)을 '제1 노말영역'으로 설정하고, 첫 번째 페이지(P10)에서 제1 및 제2 데이터 섹션(N1, N2)에 대응하는 제1 및 제2 스페어섹션(S1, S2)을 '제1 스페어영역'으로 설정하며, 첫 번째 페이지(P10)의 제3 및 제4 데이터 섹션(N3, N4)을 '제2 노말영역'으로 설정하고, 첫 번째 페이지(P10)에서 제3 및 제4 데이터 섹션(N3, N4)에 대응하는 제3 및 제4 스페어섹션(S3, S4)을 '제2 스페어영역'으로 설정할 수 있다.
즉, 첫 번째 실시예는, 메모리 장치(150)에 포함된 페이지들(P1<0:5>, P2<0:5>,...) 중 어느 하나의 페이지에 '제1 노말영역'과 '제2 노말영역'과 '제1 스페어영역' 및 '제2 스페어영역'이 모두 포함되는 형태를 의미한다.
두 번째 실시예는, 메모리 장치(150)에 포함된 다수의 페이지들(P1<0:5>, P2<0:5>,...) 중 어느 하나의 페이지, 예컨대, 첫 번째 메모리 블록(152)의 첫 번째 페이지(P10)의 데이터 섹션(N1, N2, N3, N4)을 '제1 노말영역'으로 설정하고, 첫 번째 메모리 블록(152)의 첫 번째 페이지(P10) 스페어섹션(S1, S2, S3, S4)을 '제1 스페어영역'으로 설정하며, 첫 번째 메모리 블록(152)의 두 번째 페이지(P11)의 데이터 섹션(N1, N2, N3, N4)을 '제2 노말영역'으로 설정하고, 첫 번째 메모리 블록(152)의 두 번째 페이지(P11) 스페어섹션(S1, S2, S3, S4)을 '제2 스페어영역'으로 설정할 수 있다.
또 다른 두 번째 실시예는, 메모리 장치(150)에 포함된 다수의 페이지들(P1<0:5>, P2<0:5>,...) 중 어느 하나의 페이지, 예컨대, 첫 번째 메모리 블록(152)의 첫 번째 페이지(P10)의 데이터 섹션(N1, N2, N3, N4)을 '제1 노말영역'으로 설정하고, 첫 번째 메모리 블록(152)의 첫 번째 페이지(P10) 스페어섹션(S1, S2, S3, S4)을 '제1 스페어영역'으로 설정하며, 두 번째 메모리 블록(154)의 첫 번째 페이지(P20)의 데이터 섹션(N1, N2, N3, N4)을 '제2 노말영역'으로 설정하고, 두 번째 메모리 블록(154)의 첫 번째 페이지(P20) 스페어섹션(S1, S2, S3, S4)을 '제2 스페어영역'으로 설정할 수 있다.
즉, 두 번째 실시예는, 메모리 장치(150)에 포함된 페이지들(P1<0:5>, P2<0:5>,...) 중 어느 하나의 페이지에 '제1 노말영역'과 '제1 스페어영역'이 포함되면, 다른 하나의 페이지에 '제2 노말영역'과 '제2 스페어영역'이 포함되는 형태를 의미한다.
세 번째 실시예는, 메모리 장치(150)에 포함된 다수의 페이지들(P1<0:5>, P2<0:5>,...) 중 적어도 두 개 이상의 페이지, 예컨대, 첫 번째 메모리 블록(152)의 첫 번째 및 두 번째 페이지(P10, P11)의 데이터 섹션(N1, N2, N3, N4)을 '제1 노말영역'으로 설정하고, 첫 번째 메모리 블록(152)의 첫 번째 및 두 번째 페이지(P10, P11)을 스페어섹션(S1, S2, S3, S4)을 '제1 스페어영역'으로 설정하며, 첫 번째 메모리 블록(152)의 세 번째 및 네 번째 페이지(P12, P13)의 데이터 섹션(N1, N2, N3, N4)을 '제2 노말영역'으로 설정하고, 첫 번째 메모리 블록(152)의 세 번째 및 네 번째 페이지(P12, P13)을 스페어섹션(S1, S2, S3, S4)을 '제2 스페어영역'으로 설정할 수 있다.
또 다른 세 번째 실시예는, 메모리 장치(150)에 포함된 다수의 페이지들(P1<0:5>, P2<0:5>,...) 중 적어도 두 개 이상의 페이지, 예컨대, 첫 번째 메모리 블록(152)의 첫 번째 및 두 번째 페이지(P10, P11)의 데이터 섹션(N1, N2, N3, N4)을 '제1 노말영역'으로 설정하고, 첫 번째 메모리 블록(152)의 첫 번째 및 두 번째 페이지(P10, P11)을 스페어섹션(S1, S2, S3, S4)을 '제1 스페어영역'으로 설정하며, 두 번째 메모리 블록(154)의 첫 번째 및 두 번째 페이지(P20, P21)의 데이터 섹션(N1, N2, N3, N4)을 '제2 노말영역'으로 설정하고, 첫 번째 메모리 블록(152)의 첫 번째 및 두 번째 페이지(P20, P21)을 스페어섹션(S1, S2, S3, S4)을 '제2 스페어영역'으로 설정할 수 있다.
즉, 세 번째 실시예는, 메모리 장치(150)에 포함된 페이지들(P1<0:5>, P2<0:5>,...) 중 적어도 두 개 이상의 페이지에 '제1 노말영역'과 '제1 스페어영역'이 포함되면, 다른 두 개 이상의 페이지에 '제2 노말영역'과 '제2 스페어영역'이 포함되는 형태를 의미한다.
참고로, 전술한 '제1 노말영역'과, '제1 스페어영역'과, '제2 노말영역'과, '제2 스페어영역'에 대한 첫 번째 내지 세 번째 실시예에서 '제1 노말영역'과 '제2 노말영역'이 항상 같은 크기를 갖는 것처럼 설명되었고, 그에 따라 '제1 스페어영역'과 '제2 스페어영역'도 항상 같은 크기를 갖는 것처럼 설명되었는데, 이는, 어디까지나 하나의 실시예일 뿐이다. 예컨대, '제1 노말영역' 및 '제1 스페어영역'에 대해서는 첫 번째 실시예가 적용되고, '제2 노말영역' 및 '제2 스페어영역'에 대해서는 두 번째 실시예가 적용되는 형태가 되는 것도 얼마든지 가능하다.
도 6b 및 도 6c 함께 참조하면, 호스트(102)는 제1 트랜젝션으로 그룹화된 2개의 제1 라이트 데이터들(1st_WTDT<1:2>) 및 제1 라이트 데이터들(1st_WTDT<1:2>)을 메모리 시스템(110)에 저장하는 동작을 제어하기 위해 제1 트랜젝션 아이디(TID1)가 포함된 2개의 트랜젝션정보(TRINFO<1:2>)를 포함하는 2개의 제1 라이트 커맨드들(1st_WCMD<1:2>)을 생성하여 메모리 시스템(110)으로 전송한다.
또한, 호스트(102)는 제2 트랜젝션으로 그룹화된 3개의 제2 라이트 데이터들(2nd_WTDT<1:3>) 및 제2 라이트 데이터들(2nd_WTDT<1:3>)을 메모리 시스템(110)에 저장하는 동작을 제어하기 위해 제2 트랜젝션 아이디(TID2)가 포함된 3개의 트랜젝션정보(TRINFO<3:5>)를 포함하는 3개의 제2 라이트 커맨드들(2nd_WCMD<1:3>)을 생성하여 메모리 시스템(110)으로 전송한다.
이때, 2개의 제1 라이트 커맨드들(1st_WCMD<1:2>) 및 제1 라이트 데이터들(1st_WTDT<1:2>)은 연속적이지 않은 T1시점과 T3시점에서 전송되고, 3개의 제2 라이트 커맨드들(2nd_WCMD<1:3>) 및 제2 라이트 데이터들(2nd_WTDT<1:3>)도 연속적이지 않은 T2시점과 T4시점 및 T5시점에서 전송된다.
이렇게, 2개의 제1 라이트 커맨드들(1st_WCMD<1:2>) 및 제1 라이트 데이터들(1st_WTDT<1:2>)과, 3개의 제2 라이트 커맨드들(2nd_WCMD<1:3>) 및 제2 라이트 데이터들(2nd_WTDT<1:3>)은, 서로 무작위로 섞여서 호스트(102)에서 메모리 시스템(110)으로 전송되는 것을 알 수 있다.
그리고, 메모리 시스템(110)은, T1시점과 T3시점에 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)에 포함된 트랜젝션정보(TRINFO<1:2+3>)에 제1 트랜젝션 아이디(TID1)가 포함되어 있음을 확인한 결과로서, T1시점과 T3시점에서 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)이 제1 라이트 커맨드들(1st_WCMD<1:2>)이고, T1시점과 T3시점에서 호스트(102)로부터 인가되는 라이트 데이터들(WTDT<1:2+3>)이 제1 트랜젝션으로 그룹화된 제1 라이트 데이터들(1st_WTDT<1:2>)이라는 것을 알 수 있다.
그에 따라, 메모리 시스템(110)은, 제1 라이트 커맨드들(1st_WCMD<1:2>)에 응답하여 제1 라이트 데이터들(1st_WTDT<1:2>)을 내부의 메모리 장치(150)에 포함된 '제1 노말영역' 저장하고, 제1 라이트 커맨드들(1st_WCMD<1:2>)에 포함된 제1 라이트 데이터들(1st_WTDT<1:2>)에 대응하는 트랜젝션정보(TRINFO<1:2>)를 로딩하여 내부의 메모리 장치(150)에 포함된 '제1 스페어영역' 저장한다. 즉, 메모리 시스템(110)은, 제1 라이트 데이터들(1st_WTDT<1:2>)이 저장되는 '제1 노말영역'에 저장한 뒤, 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)를 '제1 노말영역'에 대응되는 '제1 스페어영역'에 저장한다.
그리고, 메모리 시스템(110)은, T2시점과 T4시점 및 T5시점에 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)에 포함된 트랜젝션정보(TRINFO<1:2+3>)에 제2 트랜젝션 아이디(TID2)가 포함되어 있음을 확인한 결과로서, T2시점과 T4시점 및 T5시점에서 호스트(102)로부터 인가되는 라이트 커맨드들(WCMD<1:2+3>)이 제2 라이트 커맨드들(2nd_WCMD<1:3>)이고, T2시점과 T4시점 및 T5시점에서 호스트(102)로부터 인가되는 라이트 데이터들(WTDT<1:2+3>)이 제2 트랜젝션으로 그룹화된 제2 라이트 데이터들(2nd_WTDT<1:3>)이라는 것을 알 수 있다.
그에 따라, 메모리 시스템(110)은, 제2 라이트 커맨드들(2nd_WCMD<1:3>)에 응답하여 제2 라이트 데이터들(2nd_WTDT<1:3>)을 내부의 메모리 장치(150)에 포함된 '제2 노말영역' 저장하고, 제2 라이트 커맨드들(2nd_WCMD<1:3>)에 포함된 제2 라이트 데이터들(2nd_WTDT<1:3>)에 대응하는 트랜젝션정보(TRINFO<3:5>)를 로딩하여 내부의 메모리 장치(150)에 포함된 '제2 스페어영역' 저장한다. 즉, 메모리 시스템(110)은, 제2 라이트 데이터들(2nd_WTDT<1:3>)이 저장되는 '제2 노말영역'에 저장한 뒤, 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)를 '제2 노말영역'에 대응되는 '제2 스페어영역'에 저장한다.
여기서, 도 6b를 참조하면, 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)에는 제1 트랜젝션 아이디(TID1)가 트랜젝션 아이디정보로서 포함되어 있을뿐만 아니라 커밋정보 및 어보트정보가 포함되어 있다는 것을 알 수 있다.
따라서, '제1 스페어영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)를 확인하는 동작을 통해 '제1 노말영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태인지 아니면 어보트상태인지를 알 수 있다.
예컨대, T1시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제1 스페어영역'에 저장된 첫 번째 제1 라이트 데이터(1st_WTDT<1>)의 트랜젝션정보(TRINFO<1>)에는, 제1 트랜젝션 아이디(TID1)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(AB_NO)가 포함되는 것을 알 수 있다. 그리고, T3시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제1 스페어 영역'에 저장된 두 번째 제1 라이트 데이터(1st_WTDT<2>)의 트랜젝션정보(TRINFO<2>)에는, 제1 트랜젝션 아이디(TID1)와 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(AB_NO)가 포함된 것을 알 수 있다.
따라서, 메모리 장치(150)의 '제1 스페어영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)를 확인하는 동작을 통해 '제1 노말영역'에 저장된 데이터가 제1 라이트 데이터들(1st_WTDT<1:2>)이라는 것을 확인할 수 있고, 동시에 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태라는 것을 알 수 있다.
정리하면, 호스트(102)에서 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)에 제1 트랜젝션 아이디(TID1)라는 트랜젝션 아이디정보뿐만 아니라 커밋정보 및 어보트정보를 포함시켰고, 메모리 시스템(110)에서 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)를 '제1 스페어영역'에 저장하였기 때문에, '제1 스페어영역'을 확인하는 동작만으로도 '제1 노말영역'에 저장된 데이터가 제1 라이트 데이터들(1st_WTDT<1:2>)이라는 것을 확인할 수 있고, 동시에 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태인지 아니면 어보트상태인지 여부를 판단할 수 있다.
그리고, 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)에는 제2 트랜젝션 아이디(TID2)가 트랜젝션 아이디정보로서 포함되어 있을뿐만 아니라 커밋정보 및 어보트정보가 포함되어 있다는 것을 알 수 있다.
따라서, '제2 스페어영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)를 확인하는 동작을 통해 '제2 노말영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태인지 아니면 어보트상태인지를 알 수 있다.
예컨대, T2시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제2 스페어영역'에 저장된 첫 번째 제2 라이트 데이터(2nd_WTDT<1>)의 트랜젝션정보(TRINFO<3>)에는, 제2 트랜젝션 아이디(TID2)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(AB_NO)가 포함되는 것을 알 수 있다. 그리고, T4시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제2 스페어 영역'에 저장된 두 번째 제2 라이트 데이터(2nd_WTDT<2>)의 트랜젝션정보(TRINFO<4>)에는, 제2 트랜젝션 아이디(TID2)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(AB_NO)가 포함된 것을 알 수 있다. 그리고, T5시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제2 스페어 영역'에 저장된 세 번째 제2 라이트 데이터(2nd_WTDT<3>)의 트랜젝션정보(TRINFO<5>)에는, 제2 트랜젝션 아이디(TID2)와 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(AB_NO)가 포함된 것을 알 수 있다.
따라서, 메모리 장치(150)의 '제2 스페어영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)를 확인하는 동작을 통해 '제2 노말영역'에 저장된 데이터가 제2 라이트 데이터들(2nd_WTDT<1:3>)이라는 것을 확인할 수 있고, 동시에 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태라는 것을 알 수 있다.
정리하면, 호스트(102)에서 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)에 제2 트랜젝션 아이디(TID2)라는 트랜젝션 아이디정보뿐만 아니라 커밋정보 및 어보트정보를 포함시켰고, 메모리 시스템(110)에서 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)를 '제2 스페어영역'에 저장하였기 때문에, '제2 스페어영역'을 확인하는 동작만으로도 '제2 노말영역'에 저장된 데이터가 제2 라이트 데이터들(2nd_WTDT<1:3>)이라는 것을 확인할 수 있고, 동시에 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태인지 아니면 어보트상태인지 여부를 판단할 수 있다.
이렇게, 도 6b를 통해 설명된 메모리 시스템(110)은, '제1 스페어영역'을 확인하는 동작을 통해 '제1 노말영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태 여부를 판단할 수 있고, '제2 스페어영역'을 확인하는 동작을 통해 '제2 노말영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태 여부를 판단할 수 있기 때문에, 앞서 설명된 도 6a에서와 같이 호스트(102)가 제1 라이트 데이터들(1st_WTDT<1:2>)의 전송이 완료되었음을 나타내기 위한 제1 커밋커맨드(1st_COMMIT) 및 제2 커밋커맨드(2nd_COMMIT)를 생성하여 메모리 시스템(110)으로 전송할 필요가 없다.
그리고, 도 6c를 참조하면, 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)에는 제1 트랜젝션 아이디(TID1)가 트랜젝션 아이디정보로서 포함되어 있을뿐만 아니라 시작정보와 커밋정보 및 어보트정보가 포함되어 있다는 것을 알 수 있다.
따라서, '제1 스페어영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)를 확인하는 동작을 통해 '제1 노말영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)에 트랜젝션의 시작데이터가 포함되어 있는지 여부를 알 수 있고, 동시에 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태인지 아니면 어보트상태인지를 알 수 있다.
예컨대, T1시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제1 스페어영역'에 저장된 첫 번째 제1 라이트 데이터(1st_WTDT<1>)의 트랜젝션정보(TRINFO<1>)에는, 제1 트랜젝션 아이디(TID1)와 활성화된 시작정보(ST_YES)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(AB_NO)가 포함되는 것을 알 수 있다. 그리고, T3시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제1 스페어 영역'에 저장된 두 번째 제1 라이트 데이터(1st_WTDT<2>)의 트랜젝션정보(TRINFO<2>)에는, 제1 트랜젝션 아이디(TID1)와 비활성화된 시작정보(ST_NO)와 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(AB_NO)가 포함된 것을 알 수 있다.
따라서, 메모리 장치(150)의 '제1 스페어영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)를 확인하는 동작을 통해 '제1 노말영역'에 저장된 데이터가 제1 라이트 데이터들(1st_WTDT<1:2>)이라는 것을 확인할 수 있고, 동시에 첫 번째 제1 라이트 데이터(1st_WTDT<1>)가 시작데이터이며, 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태라는 것을 알 수 있다.
정리하면, 호스트(102)에서 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)에 제1 트랜젝션 아이디(TID1)라는 트랜젝션 아이디정보뿐만 아니라 시작정보와 커밋정보 및 어보트정보를 포함시켰고, 메모리 시스템(110)에서 제1 라이트 데이터들(1st_WTDT<1:2>)의 트랜젝션정보(TRINFO<1:2>)를 '제1 스페어영역'에 저장하였기 때문에, '제1 스페어영역'을 확인하는 동작만으로도 '제1 노말영역'에 저장된 데이터가 제1 라이트 데이터들(1st_WTDT<1:2>)이라는 것을 확인할 수 있고, 제1 라이트 데이터들(1st_WTDT<1:2>)에 트랜젝션의 시작데이터가 포함되어 있는지 여부를 알 수 있으며, 동시에 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태인지 아니면 어보트상태인지 여부를 판단할 수 있다.
이때, 제1 라이트 데이터들(1st_WTDT<1:2>)에 시작데이터가 포함되었는지 여부를 확인하는 동작의 이점은, 제1 트랜젝션의 시작시점을 명확하게 구분할 수 있다는 것이다. 즉, 호스트(102)로부터 여러개의 트랜젝션이 섞여서 메모리 시스템(110)에 전달될 때, 각 트랜젝션의 시작데이터가 명확하게 구별된다면, 메모리 시스템(110)에서 여러개의 트랜젝션 각각을 구분하는 동작이 더 간단해질 수 있다.
그리고, 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)에는 제2 트랜젝션 아이디(TID2)가 트랜젝션 아이디정보로서 포함되어 있을뿐만 아니라 시작정보와 커밋정보 및 어보트정보가 포함되어 있다는 것을 알 수 있다.
따라서, '제2 스페어영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)를 확인하는 동작을 통해 '제2 노말영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)에 트랜젝션의 시작데이터가 포함되어 있는지 여부를 알 수 있고, 동시에 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태인지 아니면 어보트상태인지를 알 수 있다.
예컨대, T2시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제2 스페어영역'에 저장된 첫 번째 제2 라이트 데이터(2nd_WTDT<1>)의 트랜젝션정보(TRINFO<3>)에는, 제2 트랜젝션 아이디(TID2)와 활성화된 시작정보(ST_YES)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(AB_NO)가 포함되는 것을 알 수 있다. 그리고, T4시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제2 스페어 영역'에 저장된 두 번째 제2 라이트 데이터(2nd_WTDT<2>)의 트랜젝션정보(TRINFO<4>)에는, 제2 트랜젝션 아이디(TID2)와 비활성화된 시작정보(ST_NO)와 비활성화된 커밋정보(CM_NO) 및 비활성화된 어보트정보(AB_NO)가 포함된 것을 알 수 있다. 그리고, T5시점에서 호스트(102)로부터 생성 및 전송되어 메모리 장치(150)의 '제2 스페어 영역'에 저장된 세 번째 제2 라이트 데이터(2nd_WTDT<3>)의 트랜젝션정보(TRINFO<5>)에는, 제2 트랜젝션 아이디(TID2)와 비활성화된 시작정보(ST_NO)와 활성화된 커밋정보(CM_YES) 및 비활성화된 어보트정보(AB_NO)가 포함된 것을 알 수 있다.
따라서, 메모리 장치(150)의 '제2 스페어영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)를 확인하는 동작을 통해 '제2 노말영역'에 저장된 데이터가 제2 라이트 데이터들(2nd_WTDT<1:3>)이라는 것을 확인할 수 있고, 동시에 첫 번째 제2 라이트 데이터(2nd_WTDT<1>)가 시작데이터이며, 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태라는 것을 알 수 있다.
정리하면, 호스트(102)에서 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)에 제2 트랜젝션 아이디(TID2)라는 트랜젝션 아이디정보뿐만 아니라 시작정보와 커밋정보 및 어보트정보를 포함시켰고, 메모리 시스템(110)에서 제2 라이트 데이터들(2nd_WTDT<1:3>)의 트랜젝션정보(TRINFO<3:5>)를 '제2 스페어영역'에 저장하였기 때문에, '제2 스페어영역'을 확인하는 동작만으로도 '제2 노말영역'에 저장된 데이터가 제2 라이트 데이터들(2nd_WTDT<1:3>)이라는 것을 확인할 수 있고, 제2 라이트 데이터들(2nd_WTDT<1:3>)에 트랜젝션의 시작데이터가 포함되어 있는지 여부를 알 수 있으며, 동시에 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태인지 아니면 어보트상태인지 여부를 판단할 수 있다.
이때, 제2 라이트 데이터들(2nd_WTDT<1:3>)에 시작데이터가 포함되었는지 여부를 확인하는 동작의 이점은, 제2 트랜젝션의 시작시점을 명확하게 구분할 수 있다는 것이다. 즉, 호스트(102)로부터 여러개의 트랜젝션이 섞여서 메모리 시스템(110)에 전달될 때, 각 트랜젝션의 시작데이터가 명확하게 구별된다면, 메모리 시스템(110)에서 여러개의 트랜젝션 각각을 구분하는 동작이 더 간단해질 수 있다.
이렇게, 도 6c를 통해 설명된 메모리 시스템(110)은, '제1 스페어영역'을 확인하는 동작을 통해 '제1 노말영역'에 저장된 제1 라이트 데이터들(1st_WTDT<1:2>)이 커밋상태 여부를 판단할 수 있고, '제2 스페어영역'을 확인하는 동작을 통해 '제2 노말영역'에 저장된 제2 라이트 데이터들(2nd_WTDT<1:3>)이 커밋상태 여부를 판단할 수 있기 때문에, 앞서 설명된 도 6a에서와 같이 호스트(102)가 제1 라이트 데이터들(1st_WTDT<1:2>)의 전송이 완료되었음을 나타내기 위한 제1 커밋커맨드(1st_COMMIT) 및 제2 커밋커맨드(2nd_COMMIT)를 생성하여 메모리 시스템(110)으로 전송할 필요가 없다.
도 8은 도 5에서 설명된 본 발명의 실시예에 따른 데이터 처리 시스템에서 SPO(Sudden Power Off) 발생 이후 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들을 복구(Rebuild)하는 동작을 설명하기 위해 도시한 도면이다.
도 8을 참조하면, 도 5에서 설명되었던 데이터 처리 시스템(100)에 포함된 메모리 시스템(110) 내부의 메모리 장치(150)의 첫 번째 메모리 블록(152)의 노말영역(N1, N2, N3, N4)은 도시하지 않고, 스페어영역(S1, S2, S3, S4)만을 확대하여 도시한 것을 알 수 있다. 또한, 데이터 처리 시스템(100)에 SPO(Sudden Power Off)가 발생한 이후 복구(Rebuild)하는 동작이 포함되어 있는 것을 알 수 있다.
먼저, 메모리 시스템(110)은, 라이트 데이터들(WTDT<1:N+M>)을 메모리 장치(150)에 저장하는 도중에 SPO가 발생한 후, 다시 전원이 공급된 부팅(booting)구간에서 라이트 데이터들(WTDT<1:N+M>)을 복구(Rebuild)할 때, 메모리 장치(150)의 스페어영역(S1, S2, S3, S4)에 저장된 라이트 데이터들(WTDT<1:N+M>) 각각의 트랜젝션정보(TRINFO<1:N+M>)를 리드하여 확인한다.
확인결과, 도 6b 및 도 7a에서 설명한 같이 트랜젝션정보(TRINFO<1:N+M>)에 트랜젝션 아이디정보와 커밋정보와 어보트정보가 포함될 때에는, 활성화된 커밋정보(CM_YES)를 포함하는 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)가 검색되는 경우, 해당 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)에 대응하여 노말영역(N1, N2, N3, N4)에 저장된 라이트 데이터들(1st_WTDT<1:N>, 2nd_WTDT<1:M>)을 모두 정상상태로 판단하여 복구한다.
확인결과, 도 6b 및 도 7a에서 설명한 같이 트랜젝션정보(TRINFO<1:N+M>)에 트랜젝션 아이디정보와 커밋정보와 어보트정보가 포함될 때에는, 활성화된 커밋정보(CM_YES)를 포함하는 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)가 검색되지 않거나, 또는 활성화된 어보트정보(AB_YES)를 포함하는 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)가 검색되는 경우, 해당 트랜젝션정보에 대응하여 노말영역(N1, N2, N3, N4)에 저장된 라이트 데이터들(1st_WTDT<1:N>, 2nd_WTDT<1:M>)을 모두 비정상상태로 판단하여 복구하지 않는다.
확인결과, 도 6c 및 도 7b에서 설명한 같이 트랜젝션정보(TRINFO<1:N+M>)에 트랜젝션 아이디정보와 시작정보와 커밋정보와 어보트정보가 포함될 때에는, 활성화된 커밋정보(CM_YES)를 포함하는 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)와 활성화된 시작정보(ST_YES)를 포함하는 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)가 모두 검색되는 경우, 해당 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)에 대응하여 노말영역(N1, N2, N3, N4)에 저장된 라이트 데이터들(1st_WTDT<1:N>, 2nd_WTDT<1:M>)을 모두 정상상태로 판단하여 복구한다.
확인결과, 도 6c 및 도 7b에서 설명한 같이 트랜젝션정보(TRINFO<1:N+M>)에 트랜젝션 아이디정보와 시작정보와 커밋정보와 어보트정보가 포함될 때에는, 활성화된 시작정보(ST_YES)를 포함하는 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)와 활성화된 커밋정보(CM_YES)를 포함하는 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>) 중 어느 하나의 트랜젝션정보(TR_INFO1<1:N>, TR_INFO2<1:M>)가 섬색되지 않는 경우, 해당 트랜젝션정보에 대응하여 노말영역(N1, N2, N3, N4)에 저장된 라이트 데이터들(1st_WTDT<1:N>, 2nd_WTDT<1:M>)을 모두 비정상상태로 판단하여 복구하지 않는다.
예를 들어 설명하기 위해 도 8을 참조하면, 메모리 장치(150)의 첫 번째 메모리 블록(152)의 스페어영역(S1, S2, S3, S4)에는, 다수의 트랜젝션정보들(T2, T2C, T1, T1, T2, T3, T2, T1C, T2, T3C)이 저장되어 있는 것을 알 수 있다.
여기서, 트랜젝션정보들(T2, T2C, T1, T1, T2, T3, T2, T1C, T2, T3C) 중 'Tx'는, 트랜젝션 아이디정보를 의미한다. 즉, T2는 제2 트랜젝션 아이디를 의미하고, T1은 제1 트랜젝션 아이디를 의미하며, T3는 제3 트랜젝션 아이디를 의미한다. 그리고, 'Tx'뒤에 붙는'C'는, 커밋정보가 활성화된 상태(CM_YES)로 'Tx'에 대한 트랜젝션정보에 포함되었다는 것을 의미한다. 그리고, 도면에 직접적으로 도시되진 않았지만, 'Tx'뒤에 'C'대신에 'A'가 붙을 수도 있는데, 그 뜻은 어보트정보가 활성화된 상태(AB_YES)로 'Tx'에 대한 트랜젝션정보에 포함되었다는 것을 의미한다. 따라서, 'Tx'뒤에 'C'와 'A'가 모두 안붙는 경우는, 커밋정보가 비활성화된 상태(CM_NO) 및 어보트정보가 비활성화된 상태(AB_NO)로 'Tx'에 대한 트랜젝션정보에 포함되었다는 것을 의미한다.
구체적으로, 메모리 장치(150)의 첫 번째 메모리 블록(152)의 첫 번째 페이지(P10)의 제1 스페어섹션(S1)에는 'T2'가 저장되어 있고, 제2 스페어섹션(S2)에는 'T2C'가 저장되어 있으며, 제3 스페어섹션(S3)에는 'T1'이 저장되어 있고, 제4 스페어섹션(S4)에는 'T1'이 저장되어 있다.
또한, 메모리 장치(150)의 첫 번째 메모리 블록(152)의 두 번째 페이지(P11)의 제1 스페어섹션(S1)에는 'T2'가 저장되어 있고, 제2 스페어섹션(S2)에는 'T3'가 저장되어 있으며, 제3 스페어섹션(S3)에는 'T2'가 저장되어 있고, 제4 스페어섹션(S4)에는 'T1C'가 저장되어 있다.
또한, 메모리 장치(150)의 첫 번째 메모리 블록(152)의 세 번째 페이지(P12)의 제1 스페어섹션(S1)에는 'T2'가 저장되어 있고, 제2 스페어섹션(S2)에는 'T3C'가 저장되어 있으며, 제3 스페어섹션(S3)에 트랜젝션정보를 저장하는 과정에서 SPO가 발생한 것을 가정할 수 있다.
메모리 시스템(110)은, SPO발생 이후 복구(Rebuild)동작에서 메모리 장치(150)의 첫 번째 메모리 블록(152)의 스페어영역(S1, S2, S3, S4)을 순차적으로 리드하여 확인한다.
따라서, 첫 번째 메모리 블록(152)의 스페어영역(S1, S2, S3, S4)을 순서대로 리드하면, 첫 번째 페이지(P10)의 스페어영역(S1, S2, S3, S4)에 저장된 'T2, T2C, T1, T1'을 순서대로 확인하고, 이이서, 두 번째 페이지(P11)의 스페어영역(S1, S2, S3, S4)에 저장된 'T2, T3, T2, T1C'를 순서대로 확인하며, 이어서, 세 번째 페이지(P12)의 스페어영역(S1, S2, S3, S4)에서 SPO발생 이전까지 저장된 'T2, T3C'를 확인한다.
확인결과, 메모리 시스템(110)은, 첫 번째 페이지(P10)의 제1 스페어섹션(S1)과 제2 스페어섹션(S2)에 저장된 'T2, T2C'를 순서대로 제2 트랜젝션에 대응하는 트랜젝션정보로 확인할 수 있으며, 'T2'와 'T2C'가 모두 존재하기 때문에 제2 트랜젝션에 대해서는 활성화된 커밋정보(CM_YES)가 검색된 것으로 판단할 수 있다. 따라서, 메모리 시스템(110)은, 첫 번째 페이지(P10)의 제1 스페어섹션(S1)과 제2 스페어섹션(S2)에 대응하여 첫 번째 페이지(P10)의 제1 노말섹션(N1)과 제2 노말섹션(N2)에 저장된 제2 트랜젝션으로 그룹화된 데이터들(미도시)이 모두 정상상태라고 판단하고 복구할 것이다.
이어서, 확인결과, 메모리 시스템(110)은, 첫 번째 페이지(P10)의 제3 스페어섹션(S3)과 제4 스페어섹션(S4) 및 두 번째 페이지(P11)의 제4 스페어섹션(S4)에 저장된 'T1, T1, T1C'를 순서대로 제1 트랜젝션에 대응하는 트랜젝션정보로 확인할 수 있으며, 'T1'과 'T1C'가 모두 존재하기 때문에 제1 트랜젝션에 대해서는 활성화된 커밋정보(CM_YES)가 검색된 것으로 판단할 수 있다. 따라서, 메모리 시스템(110)은, 첫 번째 페이지(P10)의 제3 스페어섹션(S3)과 제4 스페어섹션(S4) 및 두 번째 페이지(P11)의 제4 스페어섹션(S4)에 대응하여 첫 번째 페이지(P10)의 제3 노말섹션(N3)과 제4 노말섹션(N4) 및 두 번째 페이지(P11)의 제4 노말섹션(N4)에 저장된 제1 트랜젝션으로 그룹환된 데이터들(미도시)이 모두 정상상태라고 판단하고 복구할 것이다.
이어서, 확인결과, 메모리 시스템(110)은, 두 번째 페이지(P11)의 제2 스페어섹션(S2) 및 세 번째 페이지(P12)의 제2 스페어섹션(S2)에 저장된 'T3, T3C'를 순서대로 제3 트랜젝션에 대응하는 트랜젝션정보로 확인할 수 있으며, 'T3'와 'T3C'가 모두 존재하기 때문에 제3 트랜젝션에 대해서는 활성화된 커밋정보(CM_YES)가 검색된 것으로 판단할 수 있다. 따라서, 메모리 시스템(110)은, 두 번째 페이지(P11)의 제2 스페어섹션(S2) 및 세 번째 페이지(P12)의 제2 스페어섹션(S2)에 대응하여 두 번째 페이지(P11)의 제2 노말섹션(N2) 및 세 번째 페이지(P12)의 제2 노말섹션(N2)에 저장된 제3 트랜젝션으로 그룹환된 데이터들(미도시)이 모두 정상상태라고 판단하고 복구할 것이다.
이어서, 확인결과, 메모리 시스템(110)은, 두 번째 페이지(P11)의 제1 스페어섹션(S1)과 제3 스페어섹션(S3) 및 세 번째 페이지(P12)의 제1 스페어섹션(S1)에 저장된 'T2, T2, T2'를 제2 트랜젝션에 대응하는 트랜젝션정보로 확인할 수 있으며, 'T2'만 존재하고 'T2C'가 존재하지 않기 때문에 제2 트랜젝션에 대해서는 활성화된 커밋정보(CM_YES)는 검색되지 않는 것으로 판단할 수 있다. 따라서, 메모리 시스템(110)은, 두 번째 페이지(P11)의 제1 스페어섹션(S1)과 제3 스페어섹션(S3) 및 세 번째 페이지(P12)의 제1 스페어섹션(S1)에 대응하여 두 번째 페이지(P11)의 제1 노말섹션(N1)과 제3 노말섹션(N3) 및 세 번째 페이지(P12)의 제1 노말섹션(N1)에 저장된 제2 트랜젝션으로 그룹환된 데이터들(미도시)이 모두 비정상상태라고 판단하고 복구하지 않을 것이다.
그러면 이하에서는, 도 9 내지 도 17을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 8에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템(100) 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 11에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 13에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 14에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 15에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 16에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들 및 상기 라이트 데이터들 각각의 트랜젝션정보를 포함하는 다수의 라이트 커맨드들을 생성하는 호스트; 및
    상기 호스트로부터 전달된 상기 라이트 커맨드들에 응답하여 상기 라이트 데이터들을 내부에 포함된 메모리 장치의 노말(normal)영역에 저장하고, 상기 라이트 커맨드들 각각에 포함된 상기 트랜젝션정보를 상기 노말영역에 대응하는 상기 메모리 장치의 스페어(spare)영역에 저장하는 메모리 시스템
    을 포함하는 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 라이트 데이터들 각각의 트랜젝션정보는,
    트랜젝션 아이디(IDentify)정보와, 커밋(commit)정보, 및 어보트(abort)정보를 포함하는 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 호스트는, 제1 트랜젝션으로 그룹화되는 제1 라이트 데이터들 각각의 트랜젝션정보에 제1 아이디정보와 커밋정보를 포함시키며,
    상기 메모리 시스템은, 상기 호스트로부터 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제1 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제1 라이트 커맨드들로 구분하고, 상기 제1 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제1 라이트 데이터들로 구분한 뒤, 상기 제1 라이트 커맨드들에 응답하여 상기 제1 라이트 데이터들을 제1 노말영역에 저장할 때, 상기 제1 라이트 커맨드들에 포함된 트랜젝션정보를 로딩(loading)하여 상기 제1 노말영역에 대응하는 제1 스페어영역에 저장하는 데이터 처리 시스템.
  4. 제3항에 있어서,
    상기 호스트는, 제2 트랜젝션으로 그룹화되는 제2 라이트 데이터들 각각의 트랜젝션정보에 제2 아이디정보와 커밋정보를 포함시키며,
    상기 메모리 시스템은, 상기 호스트로부 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제2 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제2 라이트 커맨드들로 구분하고, 상기 제2 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제2 라이트 데이터들로 구분한 뒤, 상기 제2 라이트 커맨드들에 응답하여 상기 제2 라이트 데이터들을 제2 노말영역에 저장할 때, 상기 제2 라이트 커맨드들에 포함된 트랜젝션정보를 로딩하여 상기 제2 노말영역에 대응하는 제2 스페어영역에 저장하는 데이터 처리 시스템.
  5. 제4항에 있어서,
    상기 메모리 장치는, 다수의 페이지들을 포함하며,
    상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 제1 데이터섹션(section)이고,
    상기 제2 노말영역은 상기 제1 페이지의 제2 데이터섹션이며,
    상기 제1 스페어영역은 상기 제1 페이지의 제1 스페어섹션이고,
    상기 제2 스페어영역은 상기 제1 페이지의 제2 스페어섹션인 데이터 처리 시스템.
  6. 제4항에 있어서,
    상기 메모리 장치는, 다수의 페이지들을 포함하며,
    상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 데이터섹션이고,
    상기 제2 노말영역은 상기 페이지들 중 제2 페이지의 데이터섹션이며,
    상기 제1 스페어영역은 상기 제1 페이지의 스페어섹션이고,
    상기 제2 스페어영역은 상기 제2 페이지의 스페어섹션인 데이터 처리 시스템.
  7. 제4항에 있어서,
    상기 메모리 장치는, 다수의 페이지들을 각각 포함하며,
    상기 제1 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제1 페이지 그룹의 데이터섹션이고,
    상기 제2 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제2 페이지 그룹의 데이터섹션이며,
    상기 제1 스페어영역은 상기 제1 페이지 그룹의 스페어섹션이고,
    상기 제2 스페어영역은 상기 제2 페이지 그룹의 스페어섹션인 데이터 처리 시스템.
  8. 제2항에 있어서,
    상기 호스트는,
    상기 라이트 데이터들을 유효(valid)화하기 위해 상기 라이트 데이터들 중 마지막데이터의 트랜젝션정보에 활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성하고,
    상기 라이트 데이터들을 무효(invalid)화하기 위해 상기 마지막데이터의 트랜젝션정보에 비활성화된 커밋정보 및 활성화된 어보트정보를 포함시켜 생성하며,
    상기 라이트 데이터들 중 상기 마지막데이터가 아닌 나머지 중간데이터들 각각의 트랜젝션정보에 비활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성하는 데이터 처리 시스템.
  9. 제8항에 있어서,
    상기 메모리 시스템은,
    상기 라이트 데이터들을 상기 메모리 장치에 저장하는 도중에 SPO(Sudden Power Off)가 발생한 후, 다시 전원이 공급된 부팅구간에서 상기 라이트 데이터들을 복구할 때, 상기 스페어영역에 저장된 상기 라이트 데이터들 각각의 트랜젝션정보를 리드하여 확인한 결과,
    활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 정상상태로 판단하여 복구하고,
    활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되지 않거나, 또는 활성화된 어보트정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 비정상상태로 판단하여 복구하지 않는 데이터 처리 시스템.
  10. 제8항에 있어서,
    상기 라이트 데이터들 각각의 트랜젝션정보는, 시작(start)정보를 더 포함하며,
    상기 호스트는, 상기 중간데이터들 중 시작데이터의 트랜젝션정보에 비활성화된 커밋정보와 비활성화된 어보트정보 및 활성화된 시작정보를 포함시켜 생성하는 데이터 처리 시스템.
  11. 제10항에 있어서,
    상기 메모리 시스템은,
    상기 라이트 데이터들을 상기 메모리 장치에 저장하는 도중에 SPO(Sudden Power Off)가 발생한 후, 다시 전원이 공급된 부팅구간에서 상기 라이트 데이터들을 복구할 때, 상기 스페어영역에 저장된 상기 라이트 데이터들 각각의 트랜젝션정보를 리드하여 확인한 결과,
    활성화된 커밋정보를 포함하는 트랜젝션정보와 활성화된 시작정보를 포함하는 트랜젝션정보가 모두 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 정상상태로 판단하여 복구하고,
    활성화된 시작정보를 포함하는 트랜젝션정보와 활성화된 커밋정보를 포함하는 트랜젝션정보 중 어느 하나의 트랜젝션정보가 검색되지 않는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 비정상상태로 판단하여 복구하지 않는 데이터 처리 시스템.
  12. 트랜젝션(transaction)으로 그룹화되는 다수의 라이트 데이터들 및 다수의 라이트 커맨드들을 생성하는 호스트, 및 상기 호스트로부터 전달된 상기 라이트 커맨드들에 응답하여 상기 라이트 데이터들을 내부에 포함된 메모리 장치에 저장하는 메모리 시스템을 포함하는 데이터 처리 시스템의 동작방법에 있어서,
    상기 호스트에서 상기 라이트 데이터들 각각의 트랜젝션정보를 상기 라이트 커맨드들에 포함시켜 생성하는 생성단계; 및
    상기 메모리 시스템에서 상기 라이트 데이터들을 상기 메모리 장치의 노말(normal)영역에 저장하고, 상기 라이트 커맨드들 각각에 포함된 상기 트랜젝션정보를 상기 노말영역에 대응하는 상기 메모리 장치의 스페어(spare)영역에 저장하는 저장단계를 포함하는 데이터 처리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 라이트 데이터들 각각의 트랜젝션정보는,
    트랜젝션 아이디(IDentify)정보와, 커밋(commit)정보, 및 어보트(abort)정보를 포함하는 데이터 처리 시스템의 동작방법.
  14. 제13항에 있어서,
    제1 트랜젝션으로 그룹화되는 제1 라이트 데이터들 각각의 트랜젝션정보에 제1 아이디정보와 커밋정보 및 어보트정보가 포함되고,
    상기 저장단계는,
    상기 호스트로부 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제1 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제1 라이트 커맨드들로 구분하고, 상기 제1 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제1 라이트 데이터들로 구분하는 단계; 및
    상기 제1 라이트 커맨드들에 응답하여 상기 제1 라이트 데이터들을 제1 노말영역에 저장할 때, 상기 제1 라이트 커맨드들에 포함된 트랜젝션정보를 로딩(loading)하여 상기 제1 노말영역에 대응하는 제1 스페어영역에 저장하는 단계를 포함하는 데이터 처리 시스템의 동작방법.
  15. 제14항에 있어서,
    제2 트랜젝션으로 그룹화되는 제2 라이트 데이터들 각각의 트랜젝션정보에 제2 아이디정보와 시작정보 및 완료정보가 포함되고,
    상기 저장단계는,
    상기 호스트로부 전송된 상기 라이트 커맨드들 각각의 트랜젝션정보를 확인한 결과, 상기 제2 아이디정보가 포함된 상기 라이트 커맨드들을 상기 제2 라이트 커맨드들로 구분하고, 상기 제2 라이트 커맨드들에 대응하는 상기 라이트 데이터들을 상기 제2 라이트 데이터들로 구분하는 단계; 및
    상기 제2 라이트 커맨드들에 응답하여 상기 제2 라이트 데이터들을 제2 노말영역에 저장할 때, 상기 제2 라이트 커맨드들에 포함된 트랜젝션정보를 로딩(loading)하여 상기 제2 노말영역에 대응하는 제2 스페어영역에 저장하는 단계를 더 포함하는 데이터 처리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 메모리 장치는, 다수의 페이지들을 포함하며,
    상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 제1 데이터섹션(section)이고,
    상기 제2 노말영역은 상기 제1 페이지의 제2 데이터섹션이며,
    상기 제1 스페어영역은 상기 제1 페이지의 제1 스페어섹션이고,
    상기 제2 스페어영역은 상기 제1 페이지의 제2 스페어섹션인 데이터 처리 시스템의 동작방법.
  17. 제15항에 있어서,
    상기 메모리 장치는, 다수의 페이지들을 포함하며,
    상기 제1 노말영역은 상기 페이지들 중 제1 페이지의 데이터섹션이고,
    상기 제2 노말영역은 상기 페이지들 중 제2 페이지의 데이터섹션이며,
    상기 제1 스페어영역은 상기 제1 페이지의 스페어섹션이고,
    상기 제2 스페어영역은 상기 제2 페이지의 스페어섹션인 데이터 처리 시스템의 동작방법.
  18. 제15항에 있어서,
    상기 메모리 장치는, 다수의 페이지들을 각각 포함하며,
    상기 제1 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제1 페이지 그룹의 데이터섹션이고,
    상기 제2 노말영역은 상기 페이지들 중 적어도 두 개 이상의 페이지들을 포함하는 제2 페이지 그룹의 데이터섹션이며,
    상기 제1 스페어영역은 상기 제1 페이지 그룹의 스페어섹션이고,
    상기 제2 스페어영역은 상기 제2 페이지 그룹의 스페어섹션인 데이터 처리 시스템의 동작방법.
  19. 제13항에 있어서,
    상기 생성단계는,
    상기 라이트 데이터들을 유효(valid)화하기 위해 상기 라이트 데이터들 중 마지막데이터의 트랜젝션정보에 활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성하는 단계;
    상기 라이트 데이터들을 무효(invalid)화하기 위해 상기 마지막데이터의 트랜젝션정보에 비활성화된 커밋정보 및 활성화된 어보트정보를 포함시켜 생성하는 단계; 및
    상기 라이트 데이터들 중 상기 마지막데이터가 아닌 나머지 중간데이터들 각각의 트랜젝션정보에 비활성화된 커밋정보 및 비활성화된 어보트정보를 포함시켜 생성하는 단계를 포함하는 데이터 처리 시스템의 동작방법.
  20. 제19항에 있어서,
    상기 메모리 시스템에서 상기 라이트 데이터들을 상기 메모리 장치에 저장하는 도중에 SPO(Sudden Power Off)가 발생한 후, 다시 전원이 공급된 부팅구간에서 상기 라이트 데이터들을 복구할 때, 상기 스페어영역에 저장된 상기 라이트 데이터들 각각의 트랜젝션정보를 리드하여 확인하는 단계;
    상기 확인하는 단계의 결과 활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 정상상태로 판단하여 복구하는 단계; 및
    상기 확인하는 단계의 결과 활성화된 커밋정보를 포함하는 트랜젝션정보가 검색되지 않거나, 또는 활성화된 어보트정보를 포함하는 트랜젝션정보가 검색되는 경우, 상기 노말영역에 저장된 상기 라이트 데이터들을 모두 비정상상태로 판단하여 복구하지 않는 단계를 더 포함하는 데이터 처리 시스템의 동작방법.
KR1020170139422A 2017-10-25 2017-10-25 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법 KR20190046169A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170139422A KR20190046169A (ko) 2017-10-25 2017-10-25 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
US16/000,451 US10733056B2 (en) 2017-10-25 2018-06-05 Data processing system for securing atomicity of transactions without generating separate commit command, and operating method thereof
CN201810988447.2A CN109710174B (zh) 2017-10-25 2018-08-28 数据处理系统及其操作方法
US16/925,656 US11403177B2 (en) 2017-10-25 2020-07-10 Data processing system for securing atomicity of transactions without generating separate commit command, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170139422A KR20190046169A (ko) 2017-10-25 2017-10-25 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20190046169A true KR20190046169A (ko) 2019-05-07

Family

ID=66169961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170139422A KR20190046169A (ko) 2017-10-25 2017-10-25 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법

Country Status (3)

Country Link
US (2) US10733056B2 (ko)
KR (1) KR20190046169A (ko)
CN (1) CN109710174B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112764683B (zh) * 2021-01-22 2023-01-10 苏州浪潮智能科技有限公司 存储块管理信息同步记录方法、系统、终端及存储介质
CN115202933A (zh) * 2022-07-19 2022-10-18 合肥兆芯电子有限公司 映射表重建方法、存储器存储装置及存储器控制电路单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457559B (zh) * 2010-10-25 2014-05-28 英业达股份有限公司 服务器集群的事务处理方法
KR101903091B1 (ko) 2011-10-05 2018-10-02 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
US8996565B2 (en) * 2012-12-18 2015-03-31 Sap Se Systems and methods for in-memory database processing
KR101529651B1 (ko) 2014-08-28 2015-06-19 성균관대학교산학협력단 메모리 저장 장치, 데이터베이스를 위한 트랜잭션 기능을 지원하는 방법 및 메모리 시스템
CN106716395B (zh) * 2014-12-24 2019-04-19 华为技术有限公司 事务处理的方法、装置及计算机系统
CN105005535B (zh) * 2015-07-22 2018-04-20 清华大学 一种分布式闪存事务处理方法
US9836404B2 (en) * 2015-08-14 2017-12-05 Netapp, Inc. Write mirroring to storage class memory devices

Also Published As

Publication number Publication date
CN109710174A (zh) 2019-05-03
US11403177B2 (en) 2022-08-02
US20200341850A1 (en) 2020-10-29
US20190121701A1 (en) 2019-04-25
CN109710174B (zh) 2022-06-21
US10733056B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
KR102681659B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102485812B1 (ko) 메모리 시스템과 메모리 시스템의 동작방법 및 메모리 시스템을 포함하는 데이터 처리 시스템
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190074677A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180008951A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102711037B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190128794A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190115310A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR102468737B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190008643A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190085647A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190040607A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180003715A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180128588A (ko) 메모리 시스템 및 그의 동작 방법
KR20180029124A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040602A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190031692A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
KR20190086921A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190005307A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법