TWI757216B - 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

溫度控制方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI757216B
TWI757216B TW110127180A TW110127180A TWI757216B TW I757216 B TWI757216 B TW I757216B TW 110127180 A TW110127180 A TW 110127180A TW 110127180 A TW110127180 A TW 110127180A TW I757216 B TWI757216 B TW I757216B
Authority
TW
Taiwan
Prior art keywords
temperature control
memory
storage device
value
rewritable non
Prior art date
Application number
TW110127180A
Other languages
English (en)
Other versions
TW202305806A (zh
Inventor
葉育宏
林昀佑
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW110127180A priority Critical patent/TWI757216B/zh
Priority to US17/396,770 priority patent/US20230021668A1/en
Application granted granted Critical
Publication of TWI757216B publication Critical patent/TWI757216B/zh
Publication of TW202305806A publication Critical patent/TW202305806A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一種溫度控制方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：偵測記憶體儲存裝置的系統參數，其中所述系統參數反映記憶體儲存裝置中的可複寫式非揮發性記憶體模組的損耗程度；根據所述系統參數決定溫控門檻值；以及響應於所述記憶體儲存裝置的溫度達到所述溫控門檻值，執行降溫操作，以降低所述記憶體儲存裝置的溫度。

Description

溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種溫度控制技術，且特別是有關於一種溫度控制方法、記憶體儲存裝置及記憶體控制電路單元。
行動電話與筆記型電腦等可攜式電子裝置在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式電子裝置中。
可複寫式非揮發性記憶體模組對於溫度管控的要求非常高。若可複寫式非揮發性記憶體模組的溫度太高，可能會對儲存於可複寫式非揮發性記憶體模組中的資料的可靠度造成嚴重影響。但是，若使用過於嚴格的溫控門檻值來控制執行降溫操作的時間點，則可能對當前還處於健康狀態的可複寫式非揮發性記憶體模組的運作造成不必要的限制。
本發明提供一種溫度控制方法、記憶體儲存裝置及記憶體控制電路單元，可根據可複寫式非揮發性記憶體模組的損耗程度(或健康狀態)，更佳地在記憶體儲存裝置的工作效能與溫度控制機制中取得平衡。
本發明的範例實施例提供一種溫度控制方法，其用於記憶體儲存裝置。所述記憶體儲存裝置包括可複寫式非揮發性記憶體模組。所述溫度控制方法包括：偵測所述記憶體儲存裝置的系統參數，其中所述系統參數反映所述可複寫式非揮發性記憶體模組的損耗程度；根據所述系統參數決定溫控門檻值；以及響應於所述記憶體儲存裝置的溫度達到所述溫控門檻值，執行降溫操作，以降低所述記憶體儲存裝置的所述溫度。
在本發明的一範例實施例中，根據所述系統參數決定所述溫控門檻值的步驟包括：響應於所述系統參數為第一參數值，將所述溫控門檻值設定為第一數值；以及響應於所述系統參數為第二參數值，將所述溫控門檻值設定為第二數值，其中所述第一參數值不同於所述第二參數值，且所述第一數值不同於所述第二數值。
在本發明的一範例實施例中，根據所述系統參數決定所述溫控門檻值的步驟包括：響應於所述系統參數反映所述可複寫式非揮發性記憶體模組的所述損耗程度上升，降低所述溫控門檻值。
在本發明的一範例實施例中，所述溫控門檻值包括第一門檻值與第二門檻值。所述第一門檻值低於所述第二門檻值。所述第一門檻值用以觸發所述記憶體儲存裝置的第一降溫操作。所述第二門檻值用以觸發所述記憶體儲存裝置的第二降溫操作。所述第一降溫操作不同於所述第二降溫操作。根據所述系統參數決定所述溫控門檻值的步驟包括：同步調整所述第一門檻值與所述第二門檻值。
在本發明的一範例實施例中，所述的溫度控制方法更包括：在所述降溫操作中，降低所述可複寫式非揮發性記憶體模組的平行存取通道數與系統時脈的至少其中之一。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以偵測所述記憶體儲存裝置的系統參數。所述系統參數反映所述可複寫式非揮發性記憶體模組的損耗程度。所述記憶體控制電路單元更用以根據所述系統參數決定溫控門檻值。所述記憶體控制電路單元更用以響應於所述記憶體儲存裝置的溫度達到所述溫控門檻值，執行降溫操作，以降低所述記憶體儲存裝置的所述溫度。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以在所述降溫操作中，降低所述可複寫式非揮發性記憶體模組的平行存取通道數與系統時脈的至少其中之一。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以偵測所述記憶體儲存裝置的系統參數。所述系統參數反映所述可複寫式非揮發性記憶體模組的損耗程度。所述記憶體管理電路更用以根據所述系統參數決定溫控門檻值。所述記憶體管理電路更用以響應於所述記憶體儲存裝置的溫度達到所述溫控門檻值，執行降溫操作，以降低所述記憶體儲存裝置的所述溫度。
在本發明的一範例實施例中，所述系統參數包括計數值，其反映所述可複寫式非揮發性記憶體模組中的至少一實體單元的損耗程度。
在本發明的一範例實施例中，所述計數值包括程式化計數值、抹除計數值、讀取計數值及位元錯誤率的至少其中之一或其組合。
在本發明的一範例實施例中，根據所述系統參數決定所述溫控門檻值的操作包括：響應於所述系統參數為第一參數值，將所述溫控門檻值設定為第一數值；以及響應於所述系統參數為第二參數值，將所述溫控門檻值設定為第二數值，其中所述第一參數值不同於所述第二門檻值，且所述第一數值不同於所述第二數值。
在本發明的一範例實施例中，根據所述系統參數決定所述溫控門檻值的操作包括：響應於所述系統參數反映所述可複寫式非揮發性記憶體模組的所述損耗程度上升，降低所述溫控門檻值。
在本發明的一範例實施例中，所述溫控門檻值包括第一門檻值與第二門檻值，所述第一門檻值低於所述第二門檻值，所述第一門檻值用以觸發所述記憶體儲存裝置的第一降溫操作，所述第二門檻值用以觸發所述記憶體儲存裝置的第二降溫操作，所述第一降溫操作不同於所述第二降溫操作，且根據所述系統參數決定所述溫控門檻值的操作包括：同步調整所述第一門檻值與所述第二門檻值。
在本發明的一範例實施例中，所述記憶體管理電路更用以在所述降溫操作中，降低所述可複寫式非揮發性記憶體模組的平行存取通道數與系統時脈的至少其中之一。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以偵測所述可複寫式非揮發性記憶體模組的損耗程度。所述記憶體控制電路單元更用以響應於所述損耗程度落於第一損耗程度範圍內，使用第一溫控機制來控制所述記憶體儲存裝置的溫度。所述記憶體控制電路單元更用以響應於所述損耗程度落於第二損耗程度範圍內，使用第二溫控機制來控制所述記憶體儲存裝置的所述溫度。所述第一損耗程度範圍不同於所述第二損耗程度範圍，且所述第一溫控機制不同於所述第二溫控機制。
在本發明的一範例實施例中，所述第一溫控機制中用以觸發降溫操作的溫控門檻值，不同於所述第二溫控機制中用以觸發所述降溫操作的所述溫控門檻值。
基於上述，在偵測記憶體儲存裝置中反映可複寫式非揮發性記憶體模組的損耗程度的系統參數後，溫控門檻值可根據所述系統參數而決定。爾後，響應於所述記憶體儲存裝置的溫度達到所述溫控門檻值，降溫操作可被執行，以降低所述記憶體儲存裝置的所述溫度。藉此，可更佳地在記憶體儲存裝置的工作效能與溫度控制機制中取得平衡。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。
圖3是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在一範例實施例中，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元402與主機系統11通訊。在一範例實施例中，連接介面單元402是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元402亦可以是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404耦接至連接介面單元402與可複寫式非揮發性記憶體模組406。記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell，QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504、記憶體介面506及錯誤檢查與校正電路508。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在一範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體510與電源管理電路512。緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的記憶體儲存裝置10亦稱為快閃記憶體儲存裝置，可複寫式非揮發性記憶體模組406亦稱為快閃記憶體模組，且記憶體控制電路單元404亦稱為快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路502亦稱為快閃記憶體管理電路。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路502可將可複寫式非揮發性記憶體模組406中的實體單元610(0)~610(B)邏輯地分組至儲存區(storage region)601與閒置(spare region)區602。在一範例實施例中，一個實體單元是指一個實體位址或一個實體程式化單元。在一範例實施例中，一個實體單元亦可以是由多個連續或不連續的實體位址組成。
儲存區601中的實體單元610(0)~610(A)用以儲存使用者資料(例如來自圖1的主機系統11的使用者資料)。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體單元未儲存有效資料，則此實體單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體單元(或未儲存有效資料的實體單元)可被抹除。在寫入新資料時，一個實體單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路502可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。此外，一個邏輯單元可被映射至一或多個實體單元。須注意的是，若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料為有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。
記憶體管理電路502可將描述邏輯單元與實體單元之間的映射關係之管理資料(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯至實體映射表來執行對於記憶體儲存裝置10的資料存取操作。
記憶體管理電路502可偵測記憶體儲存裝置10的系統參數。所述系統參數可反映可複寫式非揮發性記憶體模組406的損耗程度。例如，在可複寫式非揮發性記憶體模組406出廠前，可複寫式非揮發性記憶體模組406的損耗程度可能相對較低且可複寫式非揮發性記憶體模組406中各個記憶胞相對較為健康。在可複寫式非揮發性記憶體模組406出廠後，響應於可複寫式非揮發性記憶體模組406的使用時間及/或使用頻率增加，可複寫式非揮發性記憶體模組406的損耗程度可持續增加且可複寫式非揮發性記憶體模組406中各個記憶胞的健康度也會漸漸下降。
在一範例實施例中，可複寫式非揮發性記憶體模組406的損耗程度可受可複寫式非揮發性記憶體模組406中至少部分實體單元的程式化次數、抹除次數及/或讀取次數影響。例如，響應於可複寫式非揮發性記憶體模組406中至少部分實體單元的程式化次數、抹除次數及/或讀取次數增加，可複寫式非揮發性記憶體模組406的損耗程度可對應增加。此外，響應於可複寫式非揮發性記憶體模組406的損耗程度增加，儲存於可複寫式非揮發性記憶體模組406中的資料的可靠度也會下降。一旦儲存於可複寫式非揮發性記憶體模組406中的資料的可靠度下降，則從可複寫式非揮發性記憶體模組406中讀取出來的資料的位元錯誤率(Bit Error Rate, BER)可能也會增加(表示讀取出來的資料所夾帶的錯誤位元的數目增加)。
在一範例實施例中，所述系統參數可包括一或多個計數值。所述計數值可反映可複寫式非揮發性記憶體模組406中的至少一實體單元的損耗程度(亦稱為使用程度)。例如，所述計數值可包括程式化計數值、抹除計數值、讀取計數值及位元錯誤率的至少其中之一或其組合。所述程式化計數值可反映所述至少一實體單元被執行程式化操作的次數。所述抹除計數值可反映所述至少一實體單元被執行抹除操作的次數。所述讀取計數值可反映所述至少一實體單元被執行讀取操作的次數。所述位元錯誤率可反映所述至少一實體單元或從所述至少一實體單元中讀取出來的資料的位元錯誤率。須注意的是，在一範例實施例中，所述系統參數還可包括其他類型的計數值，只要可反映可複寫式非揮發性記憶體模組406中的至少一實體單元的損耗程度即可。
在一範例實施例中，記憶體管理電路502可根據所述系統參數獲得或評估可複寫式非揮發性記憶體模組406的損耗程度。例如，所述計數值可正相關於可複寫式非揮發性記憶體模組406的損耗程度。例如，響應於程式化計數值、抹除計數值、讀取計數值及/或位元錯誤率增加，記憶體管理電路502可判定可複寫式非揮發性記憶體模組406的損耗程度增加。
在一範例實施例中，記憶體管理電路502可設定一或多個損耗門檻值。記憶體管理電路502可根據所述系統參數與所述一或多個損耗門檻值的比較結果來決定可複寫式非揮發性記憶體模組406的損耗程度。在一範例實施例中，所述一或多個損耗門檻值可界定出多個損耗程度範圍。記憶體管理電路502可判斷某一個系統參數是否落於所述多個損耗程度範圍中的某一損耗程度範圍內。若某一個系統參數落於所述多個損耗程度範圍中的某一損耗程度範圍內，記憶體管理電路502可根據此損耗程度範圍決定可複寫式非揮發性記憶體模組406的損耗程度。在一範例實施例中，記憶體管理電路502可根據可複寫式非揮發性記憶體模組406的損耗程度(或對應的損耗程度範圍)採用特定的溫控機制。
在一範例實施例中，記憶體管理電路502可即時偵測記憶體儲存裝置10的溫度。例如，記憶體管理電路502可根據設置於記憶體儲存裝置10中且位於可複寫式非揮發性記憶體模組406附近的溫度感測器(未繪示)所回傳的感測值來獲得記憶體儲存裝置10的溫度。例如，所述記憶體儲存裝置10的溫度可實質(即準確或概略)反映可複寫式非揮發性記憶體模組406的溫度。
在一範例實施例中，記憶體管理電路502可根據所述系統參數決定一或多個溫控門檻值。記憶體管理電路502可判斷記憶體儲存裝置10的溫度是否達到某一溫控門檻值。響應於記憶體儲存裝置10的溫度達到某一溫控門檻值，記憶體管理電路502可執行一個降溫操作，以降低記憶體儲存裝置10的溫度。在一範例實施例中，在所述降溫操作中，記憶體管理電路502可降低可複寫式非揮發性記憶體模組406的平行存取通道數與系統時脈的至少其中之一，以嘗試降低記憶體儲存裝置10的溫度。
在一範例實施例中，記憶體管理電路502可藉由多個通道(亦稱為記憶體通道)來平行存取可複寫式非揮發性記憶體模組406中的多個實體單元。例如，可複寫式非揮發性記憶體模組406中可平行存取的多個實體單元可分散於一或多個記憶體晶粒(die)、一或多個記憶體平面(plane)及/或一或多個晶片致能(Chip Enable, CE)區域中。
在一範例實施例中，所述平行存取通道數反映當前開放用以平行存取可複寫式非揮發性記憶體模組406的通道之總數。記憶體管理電路502可動態決定所述平行存取通道數。所述平行存取通道數可正相關於記憶體管理電路502存取可複寫式非揮發性記憶體模組406的效率。例如，響應於所述平行存取通道數增加，則記憶體管理電路502存取可複寫式非揮發性記憶體模組406的效率也會增加。另一方面，藉由降低所述平行存取通道數，記憶體管理電路502可嘗試降低記憶體儲存裝置10的溫度。
在一範例實施例中，降低所述平行存取通道數可包括減少同步執行程式化、讀取或抹除的通道之總數。每一個通道連接至一個記憶體晶粒、一個記憶體平面及/或一個晶片致能區域中的實體單元。在一範例實施例中，透過降低所述平行存取通道數，在程式化操作中，可同步執行程式化的實體單元、記憶體晶粒、記憶體平面及/或晶片致能區域的總數可對應減少。在一範例實施例中，透過降低所述平行存取通道數，在讀取操作中，可同步執行讀取的實體單元、記憶體晶粒、記憶體平面及/或晶片致能區域的總數可對應減少。在一範例實施例中，透過降低所述平行存取通道數，在抹除操作中，可同步執行抹除的實體單元、記憶體晶粒、記憶體平面及/或晶片致能區域的總數可對應減少。
在一範例實施例中，記憶體管理電路502及/或可複寫式非揮發性記憶體模組406是根據所述系統時脈來運作。藉由降低所述系統時脈，記憶體管理電路502也可嘗試降低記憶體儲存裝置10的溫度。須注意的是，在一範例實施例中，記憶體管理電路502還可調整其他類型的管理參數或執行其他類型的降溫操作，只要可藉以降低記憶體儲存裝置10的溫度即可。
圖7是根據本發明的一範例實施例所繪示的利用單一溫控門檻值來觸發降溫操作的示意圖。請參照圖7，在一範例實施例中，所述溫控門檻值包括門檻值TH(0)。門檻值TH(0)可用以觸發一個降溫操作。記憶體管理電路502可判斷記憶體儲存裝置10的溫度是否達到(即等於或高於)門檻值TH(0)。響應於記憶體儲存裝置10的溫度達到門檻值TH(0)，記憶體管理電路502可執行所述降溫操作。所述降溫操作的執行細節已詳述於上，在此便不贅述。
圖8是根據本發明的一範例實施例所繪示的利用多個溫控門檻值來觸發降溫操作的示意圖。請參照圖8，在一範例實施例中，所述溫控門檻值包括門檻值(亦稱為第一門檻值)TH(1)與門檻值(亦稱為第二門檻值)TH(2)。門檻值TH(1)低於門檻值TH(2)。門檻值TH(1)可用以觸發記憶體儲存裝置10的一個降溫操作(亦稱為第一降溫操作)。門檻值TH(2)可用以觸發記憶體儲存裝置10的另一個降溫操作(亦稱為第二降溫操作)。
在一範例實施例中，記憶體管理電路502可判斷記憶體儲存裝置10的溫度是否達到(即等於或高於)門檻值TH(1)。響應於記憶體儲存裝置10的溫度達到門檻值TH(1)(或介於門檻值TH(1)與TH(2)之間)，記憶體管理電路502可執行所述第一降溫操作。此外，記憶體管理電路502可判斷記憶體儲存裝置10的溫度是否達到(即等於或高於)門檻值TH(2)。響應於記憶體儲存裝置10的溫度達到門檻值TH(2)，記憶體管理電路502可執行所述第二降溫操作。所述第一降溫操作中執行的降溫手段可相同或不同於所述第二降溫操作中執行的降溫手段。
須注意的是，所述第二降溫操作對於記憶體儲存裝置10的溫度的下降控制的能力或強度，會高於所述第一降溫操作對於記憶體儲存裝置10的溫度的下降控制的能力或強度。例如，在一範例實施例中，可複寫式非揮發性記憶體模組406的平行存取通道數及/或系統時脈在所述第二降溫操作中的下降幅度可高於可複寫式非揮發性記憶體模組406的平行存取通道數及/或系統時脈在所述第一降溫操作中的下降幅度。例如，在所述第一降溫操作中，所述平行存取通道數可減少10%，而在所述第二降溫操作中，所述平行存取通道數可減少20%。藉此，相較於記憶體儲存裝置10的溫度介於門檻值TH(1)與TH(2)之間，當記憶體儲存裝置10的溫度高於門檻值TH(2)時，記憶體儲存裝置10的溫度可更加快速地下降。
在一範例實施例中，記憶體管理電路502可根據所述系統參數的當前數值來決定(包含設定、調整、更新或改變)所述一或多個溫控門檻值。例如，響應於某一系統參數當前為某一數值(亦稱為第一參數值)，記憶體管理電路502可將某一溫控門檻值設定為特定值(亦稱為第一數值)。爾後，響應於此系統參數當前為另一數值(亦稱為第二參數值)，記憶體管理電路502可將所述溫控門檻值設定為另一特定值(亦稱為第二數值)。第一參數值不同於第二參數值。第一數值不同於第二數值。
在一範例實施例中，在根據所述系統參數來決定所述溫控門檻值的操作中，記憶體管理電路502可響應於所述系統參數反映可複寫式非揮發性記憶體模組406的損耗程度上升，降低所述溫控門檻值。以程式化計數值、抹除計數值、讀取計數值及/或位元錯誤率作為所述系統參數的範例。響應於程式化計數值、抹除計數值、讀取計數值及/或位元錯誤率增加(反映可複寫式非揮發性記憶體模組406的損耗程度上升)，記憶體管理電路502可降低所述溫控門檻值。
在一範例實施例中，假設所述溫控門檻值的數目為多個，則記憶體管理電路502可單獨調整所述多個溫控門檻值的其中之一，或者同步調整所述多個溫控門檻值的至少其中之二。以圖8為例，響應於所述系統參數改變，門檻值TH(1)與TH(2)的至少其中之一可被動態調整(例如降低)。
圖9是根據本發明的一範例實施例所繪示的對應於可複寫式非揮發性記憶體模組的損耗程度調整溫控門檻值的示意圖。請參照圖9，在一範例實施例中，假設可複寫式非揮發性記憶體模組406在剛出廠時，其損耗程度以初始值(例如數值0)表示。爾後，響應於可複寫式非揮發性記憶體模組406的使用時間及/或使用頻率增加，可複寫式非揮發性記憶體模組406的損耗程度也逐漸上升。
在一範例實施例中，記憶體管理電路502可根據所述系統參數來偵測可複寫式非揮發性記憶體模組406的損耗程度是否落於損耗程度範圍(亦稱為第一損耗程度範圍)WD(1)或損耗程度範圍(亦稱為第二損耗程度範圍)WD(2)內。損耗程度範圍WD(1)與WD(2)可以損耗門檻值D(0)作為分界。響應於所述損耗程度落於損耗程度範圍WD(1)內(例如所述損耗程度低於損耗門檻值D(0))，記憶體管理電路502可使用一溫控機制(亦稱為第一溫控機制)901來控制記憶體儲存裝置10的溫度。例如，在第一溫控機制中，記憶體管理電路502可套用溫控機制901來將圖8的門檻值TH(1)與TH(2)分別設定為攝氏82度與85度。另一方面，響應於所述損耗程度落於損耗程度範圍WD(2)內(例如所述損耗程度高於損耗門檻值D(0))，記憶體管理電路502可使用另一溫控機制(亦稱為第二溫控機制)902來控制記憶體儲存裝置10的溫度。例如，在第二溫控機制中，記憶體管理電路502可套用溫控機制902來將圖8的門檻值TH(1)與TH(2)分別設定為攝氏68度與70度。在第一溫控機制與第二溫控機制中，記憶體管理電路502可根據當前設定的溫控門檻值(例如門檻值TH(1)與TH(2))來決定是否觸發特定的降溫操作來對記憶體儲存裝置10進行降溫。相關操作細節皆已詳述於上，在此便不贅述。
須注意的是，所述溫控門檻值(例如門檻值TH(1)與TH(2))所對應的溫度值皆可以根據實務需求調整，本發明不加以限制。此外，圖8或圖9的所述溫控門檻值的總數也可以是更多(例如3個、4個或5個等)或更少(例如1個)。此外，所述溫控門檻值也可以界定出更多不同的降溫操作，視實務需求而定，本發明不加以限制。
在一範例實施例中，記憶體管理電路502可根據所述系統參數來評估可複寫式非揮發性記憶體模組406的損耗程度。例如，記憶體管理電路502可根據所述系統參數獲得可用以評估可複寫式非揮發性記憶體模組406的損耗程度的評估值。所述評估值可正相關於可複寫式非揮發性記憶體模組406的損耗程度。
在一範例實施例中，記憶體管理電路502可根據所述程式化計數值、所述抹除計數值、所述讀取計數值及/或所述位元錯誤率等可反映可複寫式非揮發性記憶體模組406中的至少一實體單元的使用程度的計數值來獲得所述評估值。在一範例實施例中，記憶體管理電路502可直接將所述程式化計數值、所述抹除計數值、所述讀取計數值及所述位元錯誤率等計數值中的某一者直接設定為所述評估值。或者，在一範例實施例中，記憶體管理電路502可對所述程式化計數值、所述抹除計數值、所述讀取計數值及/或所述位元錯誤率等計數值執行邏輯運算，以獲得所述評估值。
在一範例實施例中，記憶體管理電路502可將所述評估值與損耗門檻值D(0)進行比較。響應於所述評估值小於損耗門檻值D(0)，記憶體管理電路502可判定可複寫式非揮發性記憶體模組406的損耗程度落於損耗程度範圍WD(1)中並套用溫控機制901來控制記憶體儲存裝置10的溫度。此外，響應於所述評估值大於損耗門檻值D(0)，記憶體管理電路502可判定可複寫式非揮發性記憶體模組406的損耗程度落於損耗程度範圍WD(2中並套用溫控機制902來控制記憶體儲存裝置10的溫度。
換言之，在可複寫式非揮發性記憶體模組406的使用初期(即可複寫式非揮發性記憶體模組406的健康度較佳且損耗程度較低時)，記憶體管理電路502可採用溫控機制901(即正常或預設的溫控機制)來控制記憶體儲存裝置10的溫度，且盡可能在啟動降溫操作之前維持可複寫式非揮發性記憶體模組406的工作效能。另一方面，在可複寫式非揮發性記憶體模組406的損耗程度上升至一定程度(例如上升至超過損耗門檻值D(0))後，記憶體管理電路502可採用溫控機制902來控制記憶體儲存裝置10的溫度，以在可複寫式非揮發性記憶體模組406溫度上升後更快速地啟動降溫操作(甚至採用更強力的降溫手段)來對記憶體儲存裝置10進行降溫。在一範例實施例中，所述多個損耗程度範圍以及此些損耗程度範圍所對應的不同的溫控機制的總數皆可以是更多，例如3個、4個或5個等，本發明不加以限制。
藉此，無論是在可複寫式非揮發性記憶體模組406的生命週期中的任一個階段，皆可更佳地在記憶體儲存裝置10的工作效能與溫度控制機制中取得平衡。例如，在可複寫式非揮發性記憶體模組406的生命週期的前期(例如可複寫式非揮發性記憶體模組406具有較低的程式化/抹除計數值)，可藉由採用較高的溫度門檻值，來將執行降溫操作的時間點延後並盡可能地維持記憶體儲存裝置10及/或可複寫式非揮發性記憶體模組406的工作效能。然而，在可複寫式非揮發性記憶體模組406的生命週期的中後期(例如可複寫式非揮發性記憶體模組406具有很高的程式化/抹除計數值)，則可藉由採用較低的溫度門檻值，來將執行降溫操作的時間點提早，以提高對可複寫式非揮發性記憶體模組406的溫度控制效率，從而維持甚至提升可複寫式非揮發性記憶體模組406的可靠度及/或延長可複寫式非揮發性記憶體模組406的使用壽命。
在一範例實施例中，第一溫控機制所採用的一或多個溫控門檻值可以是記憶體儲存裝置10或記憶體管理電路502出廠前或出廠時即已事先設定(例如提高)，而不需由記憶體管理電路502自行設定。然而，在一範例實施例中，第一溫控機制所採用的一或多個溫控門檻值亦可以是在記憶體儲存裝置10或記憶體管理電路502出廠後，由記憶體管理電路502自行設定(例如提高)。
以圖9為例，假設溫控機制901所採用的門檻值TH(1)與TH(2)在記憶體儲存裝置10或記憶體控制電路單元404出廠時是某一數值(亦稱為初始數值)。例如，溫控機制901中的門檻值TH(1)與TH(2)的初始數值可分別為76度與79度，且不限於此。在記憶體儲存裝置10或記憶體控制電路單元404出廠後，記憶體管理電路502可主動將溫控機制901中的門檻值TH(1)與TH(2)從所述初始數值調整為其他數值(例如所述第一數值)，例如將溫控機制901中的門檻值TH(1)與TH(2)分別提高為82度與85度，且不限於此。爾後，隨著可複寫式非揮發性記憶體模組406的損耗程度逐漸提高，門檻值TH(1)與TH(2)可被降低，例如降低為溫控機制902中的68度與70度。此外，每一個溫控門檻值皆可以被調整(例如提高或降低)一次或多次，本發明不加以限制。
圖10是根據本發明的一範例實施例所繪示的溫度控制方法的流程圖。請參照圖10，在步驟S1001中，偵測記憶體儲存裝置的系統參數。所述系統參數反映所述記憶體儲存裝置中的可複寫式非揮發性記憶體模組的損耗程度。在步驟S1002中，根據所述系統參數決定溫控門檻值。在步驟S1003中，判斷所述記憶體儲存裝置的溫度是否達到所述溫控門檻值。響應於所述記憶體儲存裝置的溫度達到所述溫控門檻值，在步驟S1004中，執行溫控機制，以降低所述記憶體儲存裝置的溫度。然而，若所述記憶體儲存裝置的溫度未達到所述溫控門檻值，可回到步驟S1001中。
圖11是根據本發明的一範例實施例所繪示的溫度控制方法的流程圖。請參照圖11，在步驟S1101中，偵測記憶體儲存裝置中的可複寫式非揮發性記憶體模組的損耗程度。在步驟S1102中，判斷所述可複寫式非揮發性記憶體模組的損耗程度是否落於第一損耗程度範圍內。響應於所述可複寫式非揮發性記憶體模組的損耗程度落於所述第一損耗程度範圍內，在步驟S1103中，使用第一溫控機制來控制所述記憶體儲存裝置的溫度。或者，響應於所述可複寫式非揮發性記憶體模組的損耗程度落於所述第二損耗程度範圍內，在步驟S1104中，使用第二溫控機制來控制所述記憶體儲存裝置的溫度。
然而，圖10與圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖10與圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖10與圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明的範例實施例可根據可複寫式非揮發性記憶體模組的損耗程度(或健康狀態)來動態調整溫控門檻值或所採用的溫控機制。藉此，盡可能地在記憶體儲存裝置的工作效能與溫度控制機制中取得最佳平衡。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10, 30:記憶體儲存裝置 11, 31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 402:連接介面單元 404:記憶體控制電路單元 406:可複寫式非揮發性記憶體模組 502:記憶體管理電路 504:主機介面 506:記憶體介面 508:錯誤檢查與校正電路 510:緩衝記憶體 512:電源管理電路 601:儲存區 602:閒置區 610(0)~610(B):實體單元 612(0)~612(C):邏輯單元 TH(0), TH(1), TH(2):溫控門檻值 901, 902:溫控機制 WD(1), WD(2):損耗程度範圍 D(0):損耗門檻值 S1001:步驟(偵測記憶體儲存裝置的系統參數，其反映所述記憶體儲存裝置中的可複寫式非揮發性記憶體模組的損耗程度) S1002:步驟(根據所述系統參數決定溫控門檻值) S1003:步驟(所述記憶體儲存裝置的溫度是否達到所述溫控門檻值) S1004:步驟(執行溫控機制，以降低所述記憶體儲存裝置的溫度) S1101:步驟(偵測記憶體儲存裝置中的可複寫式非揮發性記憶體模組的損耗程度) S1102:步驟(所述損耗程度是否落於第一損耗程度範圍內) S1103:步驟(使用第一溫控機制來控制所述記憶體儲存裝置的溫度) S1104:步驟(使用第二溫控機制來控制所述記憶體儲存裝置的溫度)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的利用單一溫控門檻值來觸發降溫操作的示意圖。 圖8是根據本發明的一範例實施例所繪示的利用多個溫控門檻值來觸發降溫操作的示意圖。 圖9是根據本發明的一範例實施例所繪示的對應於可複寫式非揮發性記憶體模組的損耗程度調整溫控門檻值的示意圖。 圖10是根據本發明的一範例實施例所繪示的溫度控制方法的流程圖。 圖11是根據本發明的一範例實施例所繪示的溫度控制方法的流程圖。
S1001:步驟(偵測記憶體儲存裝置的系統參數，其反映所述記憶體儲存裝置中的可複寫式非揮發性記憶體模組的損耗程度)
S1002:步驟(根據所述系統參數決定溫控門檻值)
S1003:步驟(所述記憶體儲存裝置的溫度是否達到所述溫控門檻值)
S1004:步驟(執行降溫操作，以降低所述記憶體儲存裝置的溫度)

Claims (20)

  1. 一種溫度控制方法，用於一記憶體儲存裝置，其中該記憶體儲存裝置包括一可複寫式非揮發性記憶體模組，且該溫度控制方法包括：偵測該記憶體儲存裝置的一系統參數，其中該系統參數反映該可複寫式非揮發性記憶體模組的一損耗程度；根據該系統參數決定一溫控門檻值；響應於該記憶體儲存裝置的一溫度達到該溫控門檻值，執行一降溫操作，以降低該記憶體儲存裝置的該溫度；以及在該降溫操作中，降低該可複寫式非揮發性記憶體模組的一平行存取通道數與一系統時脈的至少其中之一。
  2. 如請求項1所述的溫度控制方法，其中該系統參數包括一計數值，其反映該可複寫式非揮發性記憶體模組中的至少一實體單元的一損耗程度。
  3. 如請求項2所述的溫度控制方法，其中該計數值包括一程式化計數值、一抹除計數值、一讀取計數值及一位元錯誤率的至少其中之一或其結合。
  4. 如請求項1所述的溫度控制方法，其中根據該系統參數決定該溫控門檻值的步驟包括：響應於該系統參數為一第一參數值，將該溫控門檻值設定為一第一數值；以及響應於該系統參數為一第二參數值，將該溫控門檻值設定為 一第二數值，其中該第一參數值不同於該第二參數值，且該第一數值不同於該第二數值。
  5. 如請求項1所述的溫度控制方法，其中根據該系統參數決定該溫控門檻值的步驟包括：響應於該系統參數反映該可複寫式非揮發性記憶體模組的該損耗程度上升，降低該溫控門檻值。
  6. 如請求項1所述的溫度控制方法，其中該溫控門檻值包括一第一門檻值與一第二門檻值，該第一門檻值低於該第二門檻值，該第一門檻值用以觸發該記憶體儲存裝置的一第一降溫操作，該第二門檻值用以觸發該記憶體儲存裝置的一第二降溫操作，該第一降溫操作不同於該第二降溫操作，且根據該系統參數決定該溫控門檻值的步驟包括：同步調整該第一門檻值與該第二門檻值。
  7. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以偵測該記憶體儲存裝置的一系統參數，其中該系統參數反映該可複寫式非揮發性記憶體模組的一損耗程度，該記憶體控制電路單元更用以根據該系統參數決定一溫控門 檻值，該記憶體控制電路單元更用以響應於該記憶體儲存裝置的一溫度達到該溫控門檻值，執行一降溫操作，以降低該記憶體儲存裝置的該溫度，並且該記憶體控制電路單元更用以在該降溫操作中，降低該可複寫式非揮發性記憶體模組的一平行存取通道數與一系統時脈的至少其中之一。
  8. 如請求項7所述的記憶體儲存裝置，其中該系統參數包括一計數值，其反映該可複寫式非揮發性記憶體模組中的至少一實體單元的一損耗程度。
  9. 如請求項8所述的記憶體儲存裝置，其中該計數值包括一程式化計數值、一抹除計數值、一讀取計數值及一位元錯誤率的至少其中之一或其組合。
  10. 如請求項7所述的記憶體儲存裝置，其中根據該系統參數決定該溫控門檻值的操作包括：響應於該系統參數為一第一參數值，將該溫控門檻值設定為一第一數值；以及響應於該系統參數為一第二參數值，將該溫控門檻值設定為一第二數值，其中該第一參數值不同於該第二門檻值，且該第一數值不同於該第二數值。
  11. 如請求項7所述的記憶體儲存裝置，其中根據該系統參數決定該溫控門檻值的操作包括： 響應於該系統參數反映該可複寫式非揮發性記憶體模組的該損耗程度上升，降低該溫控門檻值。
  12. 如請求項7所述的記憶體儲存裝置，其中該溫控門檻值包括一第一門檻值與一第二門檻值，該第一門檻值低於該第二門檻值，該第一門檻值用以觸發該記憶體儲存裝置的一第一降溫操作，該第二門檻值用以觸發該記憶體儲存裝置的一第二降溫操作，該第一降溫操作不同於該第二降溫操作，且根據該系統參數決定該溫控門檻值的操作包括：同步調整該第一門檻值與該第二門檻值。
  13. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，且該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以偵測該記憶體儲存裝置的一系統參數，其中該系統參數反映該可複寫式非揮發性記憶體模組的一損耗程度，該記憶體管理電路更用以根據該系統參數決定一溫控門檻值，該記憶體管理電路更用以響應於該記憶體儲存裝置的一溫度達到該溫控門檻值，執行一降溫操作，以降低該記憶體儲存裝置 的該溫度，並且該記憶體管理電路更用以在該降溫操作中，降低該可複寫式非揮發性記憶體模組的一平行存取通道數與一系統時脈的至少其中之一。
  14. 如請求項13所述的記憶體控制電路單元，其中該系統參數包括一計數值，其反映該可複寫式非揮發性記憶體模組中的至少一實體單元的一損耗程度。
  15. 如請求項14所述的記憶體控制電路單元，其中該計數值包括一程式化計數值、一抹除計數值、一讀取計數值及一位元錯誤率的至少其中之一或其組合。
  16. 如請求項13所述的記憶體控制電路單元，其中根據該系統參數決定該溫控門檻值的操作包括：響應於該系統參數為一第一參數值，將該溫控門檻值設定為一第一數值；以及響應於該系統參數為一第二參數值，將該溫控門檻值設定為一第二數值，其中該第一參數值不同於該第二門檻值，且該第一數值不同於該第二數值。
  17. 如請求項13所述的記憶體控制電路單元，其中根據該系統參數決定該溫控門檻值的操作包括：響應於該系統參數反映該可複寫式非揮發性記憶體模組的該損耗程度上升，降低該溫控門檻值。
  18. 如請求項13所述的記憶體控制電路單元，其中該溫控門檻值包括一第一門檻值與一第二門檻值，該第一門檻值低於該第二門檻值，該第一門檻值用以觸發該記憶體儲存裝置的一第一降溫操作，該第二門檻值用以觸發該記憶體儲存裝置的一第二降溫操作，該第一降溫操作不同於該第二降溫操作，且根據該系統參數決定該溫控門檻值的操作包括：同步調整該第一門檻值與該第二門檻值。
  19. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以偵測該可複寫式非揮發性記憶體模組的一損耗程度，該記憶體控制電路單元更用以響應於該損耗程度落於一第一損耗程度範圍內，使用一第一溫控機制來控制該記憶體儲存裝置的一溫度，並且該記憶體控制電路單元更用以響應於該損耗程度落於一第二損耗程度範圍內，使用一第二溫控機制來控制該記憶體儲存裝置的該溫度，其中該第一損耗程度範圍不同於該第二損耗程度範圍，且該第一溫控機制不同於該第二溫控機制。
  20. 如請求項19所述的記憶體儲存裝置，其中該第一溫控機制中用以觸發一降溫操作的一溫控門檻值，不同於該第二溫控機制中用以觸發該降溫操作的該溫控門檻值。
TW110127180A 2021-07-23 2021-07-23 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元 TWI757216B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110127180A TWI757216B (zh) 2021-07-23 2021-07-23 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
US17/396,770 US20230021668A1 (en) 2021-07-23 2021-08-09 Temperature control method, memory storage apparatus, and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110127180A TWI757216B (zh) 2021-07-23 2021-07-23 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI757216B true TWI757216B (zh) 2022-03-01
TW202305806A TW202305806A (zh) 2023-02-01

Family

ID=81710564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127180A TWI757216B (zh) 2021-07-23 2021-07-23 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US20230021668A1 (zh)
TW (1) TWI757216B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12045482B2 (en) * 2022-07-29 2024-07-23 Micron Technology, Inc. Wordline leakage test management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM343894U (en) * 2008-06-05 2008-11-01 Golden Emperor Internat Ltd Intelligent memory module and its status detection and adjustment device thereof
US10007311B2 (en) * 2016-08-15 2018-06-26 Sandisk Technologies Llc Adaptive temperature and memory parameter throttling

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286986B2 (en) * 2012-08-13 2016-03-15 Phison Electronics Corp. Data writing method, and memory control circuit unit and memory storage apparatus using the same
US9355024B2 (en) * 2012-10-10 2016-05-31 Apple Inc. Systems and methods for nonvolatile memory performance throttling
KR102347179B1 (ko) * 2015-05-22 2022-01-04 삼성전자주식회사 비휘발성 저장 장치의 온도 제어 방법
JP2019057194A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリシステム、及び不揮発性メモリの制御方法
JP2020144589A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 メモリシステム
US11543970B2 (en) * 2020-01-15 2023-01-03 Micron Technology, Inc. Managing dynamic temperature throttling thresholds in a memory subsystem
JP2021176026A (ja) * 2020-05-01 2021-11-04 キオクシア株式会社 メモリシステム
US11526295B2 (en) * 2020-07-21 2022-12-13 Micron Technology, Inc. Managing an adjustable write-to-read delay of a memory sub-system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM343894U (en) * 2008-06-05 2008-11-01 Golden Emperor Internat Ltd Intelligent memory module and its status detection and adjustment device thereof
US10007311B2 (en) * 2016-08-15 2018-06-26 Sandisk Technologies Llc Adaptive temperature and memory parameter throttling

Also Published As

Publication number Publication date
US20230021668A1 (en) 2023-01-26
TW202305806A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI802068B (zh) 記憶體效能優化方法、記憶體控制電路單元以及記憶體儲存裝置
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI717816B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI658405B (zh) 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
CN117174149A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI757216B (zh) 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI739676B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI722490B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112486417A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TW202125265A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI840148B (zh) 記憶體的性能匹配方法、記憶體儲存裝置及記憶體控制電路單元
CN111831210A (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI854523B (zh) 記憶體操作管控方法、記憶體儲存裝置及記憶體控制電路單元
TW202011179A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI810719B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI726541B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN117632038B (zh) 损耗平衡方法、存储器存储装置及存储器控制电路单元
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN113724773B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI856268B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元