TWI658405B

TWI658405B - 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元

Info

Publication number: TWI658405B
Application number: TW106108885A
Authority: TW
Inventors: 皓智李; 朱啟傲; 肖孟; 謝匯
Original assignee: 合肥兆芯電子有限公司
Priority date: 2017-03-17
Filing date: 2017-03-17
Publication date: 2019-05-01
Also published as: TW201835753A

Abstract

一種資料程式化方法、記憶體儲存裝置及記憶體控制電路單元。此方法包括將第一類實體抹除單元的程式化模式預設為第一程式化模式，並且將第二類實體抹除單元的程式化模式預設為第二程式化模式。此方法也包括根據第一類實體抹除單元與第二類實體抹除單元的使用參數獲取變更參數。此方法還包括判斷變更參數是否符合第一變更條件，並且若變更參數符合第一變更條件時，使用所述第一程式化模式將寫入資料程式化至第二類實體抹除單元中。

Description

資料程式化方法、記憶體儲存裝置及記憶體控制電路單元

本發明是有關於一種資料程式化方法，且特別是有關於一種可複寫式非揮發性記憶體模組的資料程式化方法、記憶體儲存裝置及記憶體控制電路單元。

數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組（例如，快閃記憶體）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。

某些類型的可複寫式非揮發性記憶體模組中的一個記憶胞可用來儲存多位元，例如多階記憶胞（Multi Level Cell, MLC）NAND型快閃記憶體模組。而此類型的可複寫式非揮發性記憶體模組的記憶體控制器通常會將實體抹除單元劃分為使用不同程式化模式來執行程式化操作的不同群組。當主機系統欲將資料儲存至可複寫式非揮發性記憶體模組時，記憶體控制器會根據欲儲存的資料來從不同群組中選取用來儲存資料的實體抹除單元。例如，當主機系統欲儲存的資料為不連續的隨機資料時，記憶體控制器可使用程式化速度較快的程式化模式來將資料程式化至對應群組中的實體抹除單元中。

然而，在持續使用同一群組的實體抹除單元來儲存資料時，往往會造成屬於此群組的實體抹除單元的抹除次數遠大於屬於其他群組的實體抹除單元的抹除次數。如此一來，屬於此群組的實體抹除單元的抹除次數會加速到達上限值而使可複寫式非揮發性記憶體模組的使用壽命因而縮短。

本發明提供一種資料程式化方法、記憶體儲存裝置及記憶體控制電路單元，可提升可複寫式非揮發性記憶體模組的可靠度。

本發明的資料程式化方法，用於包括多個實體抹除單元的可複寫式非揮發性記憶體模組。本資料程式化方法包括將實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式被預設為第一程式化模式，並且第二類實體抹除單元的程式化模式被預設為第二程式化模式。本方法也包括為每一個實體抹除單元記錄使用參數，並且根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數。本方法還包括從主機系統接收寫入資料，並且判斷變更參數是否符合第一變更條件。倘若判定變更參數符合第一變更條件時，從第二類實體抹除單元中選取至少一個實體抹除單元，並且使用第一程式化模式將寫入資料程式化至從第二類實體抹除單元中選取的至少一個實體抹除單元中。

在本發明的一範例實施例中，上述判斷變更參數是否符合第一變更條件的步驟包括判斷變更參數是否大於第一門檻值，並且當變更參數大於第一門檻值時，判定變更參數符合第一變更條件。

在本發明的一範例實施例中，上述判斷變更參數是否符合第一變更條件的步驟之前更包括設定第一類實體抹除單元為使用區域的步驟。

在本發明的一範例實施例中，上述的資料程式化方法更包括當第二類實體抹除單元被設定為使用區域時，判斷變更參數是否符合第二變更條件。倘若判定變更參數符合第二變更條件時，設定第一類實體抹除單元為使用區域，從第一類實體抹除單元中選取至少一個實體抹除單元並且使用第一程式化模式將寫入資料程式化至從第一類實體抹除單元中選取的至少一個實體抹除單元中。

在本發明的一範例實施例中，上述判斷變更參數是否符合第二變更條件的步驟包括判斷變更參數是否小於第二門檻值，並且倘若變更參數小於第二門檻值，判定變更參數符合第二變更條件。

在本發明的一範例實施例中，上述的資料程式化方法更包括判斷該寫入資料是否符合資料條件，並且當判定寫入資料符合資料條件時，執行上述判斷變更參數是否符合第一變更條件的步驟。

在本發明的一範例實施例中，上述判斷寫入資料是否符合資料條件的步驟包括判斷寫入資料的資料量是否大於資料量門檻值，並且當寫入資料的資料量不大於資料量門檻值時，判定寫入資料符合資料條件。

在本發明的一範例實施例中，上述判斷寫入資料是否符合資料條件的步驟包括判斷寫入資料是否為系統資料，並且當寫入資料為系統資料時，判定寫入資料符合資料條件。

在本發明的一範例實施例中，上述根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數的步驟包括根據第一類實體抹除單元的抹除次數計算第一平均抹除次數，並且根據第二類實體抹除單元的抹除次數計算第二平均抹除次數，以及根據第一平均抹除次數與第二平均抹除次數計算抹除次數比例以獲取變更參數。

在本發明的一範例實施例中，上述根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數的步驟包括根據第一類實體抹除單元的程式化次數計算第一平均程式化次數，並且根據第二類實體抹除單元的程式化次數計算第二平均程式化次數，以及根據第一平均程式化次數與第二平均程式化次數計算程式化次數比例以獲取變更參數。

在本發明的一範例實施例中，所述實體抹除單元是由多個記憶胞所構成，所述記憶胞之中構成第一類實體抹除單元的每一個記憶胞在使用第一程式化模式程式化後所儲存的位元資料的數目小於所述記憶胞之中構成第二類實體抹除單元的每一個記憶胞在使用第二程式化模式程式化後所儲存的位元資料的數目。

本發明的記憶體儲存裝置包括連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制電路單元。連接介面單元用以耦接至主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元。所述記憶體控制電路單元耦接至連接介面單元與可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以將實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式被預設為第一程式化模式，並且第二類實體抹除單元的程式化模式被預設為第二程式化模式。再者，所述記憶體控制電路單元更用以為每一個實體抹除單元記錄使用參數，並且根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數。此外，所述記憶體控制電路單元更用以從主機系統接收寫入資料，並且判斷變更參數是否符合第一變更條件。倘若判定變更參數符合第一變更條件時，所述記憶體控制電路單元更用以從第二類實體抹除單元中選取至少一個實體抹除單元，並且使用第一程式化模式將寫入資料程式化至從第二類實體抹除單元中選取的至少一個實體抹除單元中。

在本發明的一範例實施例中，所述記憶體控制電路單元判斷變更參數是否符合第一變更條件的操作包括：判斷變更參數是否大於第一門檻值，並且當變更參數大於第一門檻值時，判定變更參數符合第一變更條件。

在本發明的一範例實施例中，上述判斷變更參數是否符合第一變更條件的操作之前，所述記憶體控制電路單元更用以設定第一類實體抹除單元為使用區域。

在本發明的一範例實施例中，當第二類實體抹除單元被設定為使用區域時，所述記憶體控制電路單元更用以判斷變更參數是否符合第二變更條件。倘若判定變更參數符合第二變更條件時，所述記憶體控制電路單元更用以將第一類實體抹除單元設定為使用區域，從第一類實體抹除單元中選取至少一個實體抹除單元並且使用第一程式化模式將寫入資料程式化至從第一類實體抹除單元中選取的至少一個實體抹除單元中。

在本發明的一範例實施例中，所述記憶體控制電路單元判斷變更參數是否符合第二變更條件的操作包括：判斷變更參數是否小於第二門檻值，並且倘若變更參數小於第二門檻值時，判定變更參數符合第二變更條件。

在本發明的一範例實施例中，所述記憶體控制電路單元更用以判斷寫入資料是否符合資料條件，並且當判定寫入資料符合資料條件時，執行上述判斷變更參數是否符合第一變更條件的步驟。

在本發明的一範例實施例中，所述記憶體控制電路單元判斷寫入資料是否符合資料條件的操作包括：判斷寫入資料的資料量是否大於資料量門檻值，並且當寫入資料的資料量不大於資料量門檻值時，判定寫入資料符合資料條件。

在本發明的一範例實施例中，所述記憶體控制電路單元判斷寫入資料是否符合資料條件的操作包括：判斷寫入資料是否為系統資料，並且當寫入資料為系統資料時，判定寫入資料符合資料條件。

在本發明的一範例實施例中，所述記憶體控制電路單元根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數的操作包括：根據第一類實體抹除單元的抹除次數計算第一平均抹除次數，並且根據第二類實體抹除單元的抹除次數計算第二平均抹除次數，以及根據第一平均抹除次數與第二平均抹除次數計算抹除次數比例以獲取變更參數。

在本發明的一範例實施例中，所述記憶體控制電路單元根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數的操作包括：根據第一類實體抹除單元的程式化次數計算第一平均程式化次數，並且根據第二類實體抹除單元的程式化次數計算第二平均程式化次數，以及根據第一平均程式化次數與第二平均程式化次數計算程式化次數比例以獲取變更參數。

本發明的記憶體控制電路單元，用於控制可複寫式非揮發性記憶體模組。可複寫式非揮發性記憶體模組包括多個實體抹除單元。本記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面與記憶體介面。所述記憶體管理電路用以將實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式被預設為第一程式化模式，並且第二類實體抹除單元的程式化模式被預設為第二程式化模式。再者，所述記憶體管理電路更用以為每一個實體抹除單元記錄使用參數，並且根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數。此外，所述記憶體管理電路更用以從主機系統接收寫入資料，並且判斷變更參數是否符合第一變更條件。倘若判定變更參數符合第一變更條件時，所述記憶體管理電路更用以從第二類實體抹除單元中選取至少一個實體抹除單元，並且使用第一程式化模式將寫入資料程式化至從第二類實體抹除單元中選取的所述至少一個實體抹除單元中。

在本發明的一範例實施例中，所述記憶體管理電路判斷變更參數是否符合第一變更條件的操作包括：判斷變更參數是否大於第一門檻值，並且當變更參數大於第一門檻值時，判定變更參數符合第一變更條件。

在本發明的一範例實施例中，上述判斷變更參數是否符合第一變更條件的操作之前，所述記憶體管理電路更用以設定第一類實體抹除單元為使用區域。

在本發明的一範例實施例中，當第二類實體抹除單元被設定為使用區域時，所述記憶體管理電路更用以判斷變更參數是否符合第二變更條件。倘若判定變更參數符合第二變更條件時，所述記憶體管理電路更用以將第一類實體抹除單元設定為使用區域，從第一類實體抹除單元中選取至少一個實體抹除單元並且使用第一程式化模式將寫入資料程式化至從第一類實體抹除單元中選取的至少一個實體抹除單元中。

在本發明的一範例實施例中，所述記憶體管理電路判斷變更參數是否符合第二變更條件的操作包括：判斷變更參數是否小於第二門檻值，並且倘若變更參數小於第二門檻值時，判定變更參數符合第二變更條件。

在本發明的一範例實施例中，所述記憶體管理電路更用以判斷寫入資料是否符合資料條件，並且當判定寫入資料符合資料條件時，執行上述判斷變更參數是否符合第一變更條件的步驟。

在本發明的一範例實施例中，所述記憶體管理電路判斷寫入資料是否符合資料條件的操作包括：判斷寫入資料的資料量是否大於資料量門檻值，並且當寫入資料的資料量不大於資料量門檻值時，判定寫入資料符合資料條件。

在本發明的一範例實施例中，所述記憶體管理電路判斷寫入資料是否符合資料條件的操作包括：判斷寫入資料是否為系統資料，並且當寫入資料為系統資料時，判定寫入資料符合資料條件。

在本發明的一範例實施例中，所述記憶體管理電路根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數的操作包括：根據第一類實體抹除單元的抹除次數計算第一平均抹除次數，並且根據第二類實體抹除單元的抹除次數計算第二平均抹除次數，以及根據第一平均抹除次數與第二平均抹除次數計算抹除次數比例以獲取變更參數。

在本發明的一範例實施例中，所述記憶體管理電路根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數的操作包括：根據第一類實體抹除單元的程式化次數計算第一平均程式化次數，並且根據第二類實體抹除單元的程式化次數計算第二平均程式化次數，以及根據第一平均程式化次數與第二平均程式化次數計算程式化次數比例以獲取變更參數。

基於上述，當所接收的寫入資料符合資料條件時，藉由判斷第一類實體抹除單元與第二類實體抹除單元之間的變更參數是否符合變更條件，來動態地選取第一類實體抹除單元或第二類實體抹除單元來儲存資料。藉此，可提升可複寫式非揮發性記憶體模組的可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

一般而言，記憶體儲存裝置（亦稱，記憶體儲存系統）包括可複寫式非揮發性記憶體模組與控制器（亦稱，控制電路單元）。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖，並且圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。

請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體（random access memory, RAM）112、唯讀記憶體（read only memory, ROM）113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排（system bus）110。

在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。

在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114是可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟（Solid State Drive, SSD）203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊（Near Field Communication Storage, NFC）記憶體儲存裝置、無線傳真（WiFi）記憶體儲存裝置、藍牙（Bluetooth）記憶體儲存裝置或低功耗藍牙記憶體儲存裝置（例如，iBeacon）等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統（Global Positioning System, GPS）模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。

在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡（embedded MMC, eMMC）341及/或嵌入式多晶片封裝儲存裝置（embedded Multi Chip Package, eMCP）342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。

圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。

請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。

在本範例實施例中，連接介面單元402是相容於序列先進附件（Serial Advanced Technology Attachment, SATA）標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件（Parallel Advanced Technology Attachment, PATA）標準、電氣和電子工程師協會（Institute of Electrical and Electronic Engineers, IEEE）1394標準、高速周邊零件連接介面（Peripheral Component Interconnect Express, PCI Express）標準、通用序列匯流排（Universal Serial Bus, USB）標準、超高速一代（Ultra High Speed-I, UHS-I）介面標準、超高速二代（Ultra High Speed-II, UHS-II）介面標準、安全數位（Secure Digital, SD）介面標準、記憶棒（Memory Stick, MS）介面標準、多晶片封裝（Multi-Chip Package）介面標準、多媒體儲存卡（Multi Media Card, MMC）介面標準、嵌入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃（Compact Flash, CF）介面標準、整合式驅動電子介面（Integrated Device Electronics, IDE）標準或其他適合的標準。在本範例實施例中，連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元之晶片外。

記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒（die）或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。

更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料（例如，控制資訊與錯誤更正碼）。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組（byte）。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。

可複寫式非揮發性記憶體模組406可以是單階記憶胞（Single Level Cell, SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個位元的快閃記憶體模組）、多階記憶胞（Multi Level Cell, MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個位元的快閃記憶體模組）、複數階記憶胞（Triple Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個位元的快閃記憶體模組）、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓（以下亦稱為臨界電壓）的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極（control gate）與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變臨界電壓的程序亦稱為“把資料寫入至記憶胞”或“程式化記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。

在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元（Least Significant Bit，LSB）是屬於下實體程式化單元，並且一記憶胞的最高有效位元（Most Significant Bit，MSB）是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。

圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。

請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506、緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512。

記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元（未繪示）與唯讀記憶體（未繪示），並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域（例如，記憶體模組中專用於存放系統資料的系統區）中。此外，記憶體管理電路502具有微處理器單元（未繪示）、唯讀記憶體（未繪示）及隨機存取記憶體（未繪示）。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。

此外，在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組406中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令以從可複寫式非揮發性記憶體模組406中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令以將資料從可複寫式非揮發性記憶體模組406中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。

主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準、UHS-II介面標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。

緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。

電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。

錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼（Error Checking and Correcting Code, ECC Code），並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會根據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

以下描述記憶體管理電路502、主機介面504與記憶體介面506、緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512所執行的操作，亦可參考為由記憶體控制電路單元404所執行。

圖6A~6B是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。

必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之實體抹除單元的運作時，以“提取”、“分組”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。

請參照圖6A，記憶體管理電路502會將實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。

邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，當從主機系統11接收到寫入指令與欲寫入之資料時，記憶體管理電路502會從閒置區604中提取實體抹除單元，並且將資料寫入至所提取的實體抹除單元中，以替換資料區602的實體抹除單元。

邏輯上屬於系統區606的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。

邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體管理電路502會從取代區608中提取正常的實體抹除單元來更換損壞的實體抹除單元。

特別是，資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會根據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的運作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。

請參照圖6B，記憶體管理電路502會配置邏輯單元LBA(0)~LBA(H)以映射資料區602的實體抹除單元，其中每一邏輯單元具有多個邏輯子單元以映射對應之實體抹除單元的實體程式化單元。並且，當主機系統11欲寫入資料至邏輯單元或更新儲存於邏輯單元中的資料時，記憶體管理電路502會從閒置區604中提取一個實體抹除單元來寫入資料，以輪替資料區602的實體抹除單元。在本範例實施例中，邏輯子單元可以是邏輯頁面或邏輯扇區。

為了識別每個邏輯單元的資料被儲存在哪個實體抹除單元，在本範例實施例中，記憶體管理電路502會記錄邏輯單元與實體抹除單元之間的映射。並且，當主機系統11欲在邏輯子單元中存取資料時，記憶體管理電路502會確認此邏輯子單元所屬的邏輯單元，並且在此邏輯單元所映射的實體抹除單元中來存取資料。例如，在本範例實施例中，記憶體管理電路502會在可複寫式非揮發性記憶體模組406中儲存邏輯位址-實體位址映射表來記錄每一邏輯單元所映射的實體抹除單元，並且當欲存取資料時記憶體管理電路502會將邏輯位址-實體位址映射表載入至緩衝記憶體508來維護。

值得一提的是，由於緩衝記憶體508的容量有限無法儲存記錄所有邏輯單元之映射關係的映射表，因此，在本範例實施例中，記憶體管理電路502會將邏輯單元LBA(0)~LBA(H)分組為多個邏輯區域LZ(0)~LZ(M)，並且為每一邏輯區域配置一個邏輯位址-實體位址映射表。特別是，當記憶體管理電路502欲更新某個邏輯單元的映射時，對應此邏輯單元所屬之邏輯區域的邏輯位址-實體位址映射表會被載入至緩衝記憶體508來被更新。

在本範例實施例中，可複寫式非揮發性記憶體模組406可以是以實體程式化單元為基礎（亦稱為頁面為基礎（page based）來進行管理）。例如，在執行寫入指令時，不管寫入指令是指示將寫入資料寫入至那個邏輯單元的邏輯子單元，記憶體管理電路502皆會以一個實體程式化單元接續一個實體程式化單元的方式來寫入資料（亦稱為隨機寫入機制）。具體而言，記憶體管理電路502會從閒置區604中提取一個空的實體抹除單元作為目前使用之實體抹除單元來寫入資料。並且，當此目前使用之實體抹除單元已被寫滿時，記憶體管理電路502會再從閒置區604中提取另一個空的實體抹除單元作為目前使用之實體抹除單元，以繼續寫入對應來自於主機系統11之寫入指令的寫入資料。

在本範例實施例，記憶體管理電路502會將可複寫式非揮發性記憶體模組406中的至少部份的實體抹除單元劃分為第一類實體抹除單元，並且將第一類實體抹除單元的程式化模式預設為某一程式化模式（以下亦稱第一程式化模式）。此外，記憶體管理電路502還將可複寫式非揮發性記憶體模組406中的至少另一部份的實體抹除單元劃分為第二類實體抹除單元，並且將第二類實體抹除單元的程式化模式預設為另一程式化模式（以下亦稱第二程式化模式）。一般來說，使用第一程式化模式來程式化記憶胞的程式化速度會高於使用第二程式化模式來程式化記憶胞的程式化速度，且使用第一程式化模式來程式化之資料的可靠度也往往高於使用第二程式化模式來程式化資料的可靠度。此外，在一範例實施例中，記憶體管理電路502可以佇列（queue）的形式來管理第一類實體抹除單元與第二類實體抹除單元。

在本範例實施例中，第一程式化模式是指單層記憶胞（single layer memory cell, SLC）模式、下實體程式化（lower physical programming）模式、混合程式化（mixture programming）模式及少層記憶胞（less layer memory cell）模式的其中之一。在單層記憶胞模式中，一個記憶胞只儲存一個位元的資料。在下實體程式化模式中，只有下實體程式化單元會被程式化，而此下實體程式化單元所對應之上實體程式化單元可不被程式化。在混合程式化模式中，有效資料（或，真實資料）會被程式化於下實體程式化單元中，而同時虛擬資料（dummy data）會被程式化至儲存有效資料之下實體程式化單元所對應的上實體程式化單元中。在少層記憶胞模式中，一個記憶胞儲存一第一數目之位元的資料。例如，此第一數目可設為“1”。

在本範例實施例中，第二程式化模式是指多階記憶胞（MLC）程式化模式、複數階（TLC）記憶胞程式化模式或類似模式。在第二程式化模式中，一個記憶胞儲存有一第二數目之位元的資料，其中此第二數目等於或大於“2”。例如，此第二數目可設為2或3。在另一範例實施例中，上述第一程式化模式中的第一數目與第二程式化模式中的第二數目皆可以是其他數目，只要滿足第二數目大於第一數目即可。換句話說，構成第一類實體抹除單元的每一個記憶胞在使用第一程式化模式程式化後所儲存的位元資料的數目（亦即第一數目）會小於構成第二類實體抹除單元的每一個記憶胞在使用第二程式化模式程式化後所儲存的位元資料的數目（亦即第二數目）。

值得一提的是，由於第一程式化模式與第二程式化模式對實體抹除單元的耗損程度不同，因此，在本範例實施例中，第一類實體抹除單元只會使用第一程式化模式來程式化資料。也就是說，倘若某個第一類實體抹除單元的資料被抹除之後要再次程式化資料，此第一類實體抹除單元仍只會使用第一程式化模式來程式化資料而不會使用第二程式化模式來程式化資料。另一方面，倘若某個第二類實體抹除單元的資料被抹除之後要再次程式化資料，此第二類實體抹除單元則可根據實際需求而使用第一程式化模式或第二程式化模式來程式化資料。

圖7是根據一範例實施例所繪示的記憶胞之臨界電壓分布的示意圖。

請參照圖7，在本範例實施例中，若使用第一程式化模式來程式化多個記憶胞，則程式化後的記憶胞之臨界電壓分布可能會包括分佈701與702。例如，若某一個記憶胞被程式化以儲存位元“0”，則此記憶胞的臨界電壓會屬於分佈701；若某一個記憶胞被程式化以儲存位元“1”，則此記憶胞的臨界電壓會屬於分佈702。然而，在另一範例實施例中，臨界電壓屬於分佈701的記憶胞也可以是被用以儲存位元“1”，並且臨界電壓屬於分佈702的記憶胞也可以是被用以儲存位元“0”。此外，若基於第二程式化模式來程式化多個記憶胞，則程式化後的記憶胞之臨界電壓分佈可能會包括分佈711~714或者721~728。

在上述第二數目為“2”的範例實施例中，若某一個記憶胞被程式化以儲存位元“00”，則此記憶胞的臨界電壓會屬於分佈711；若某一個記憶胞被程式化以儲存位元“01”，則此記憶胞的臨界電壓會屬於分佈712；若某一個記憶胞被程式化以儲存位元“10”，則此記憶胞的臨界電壓會屬於分佈713；若某一個記憶胞被程式化以儲存位元“11”，則此記憶胞的臨界電壓會屬於分佈714。然而，在另一範例實施例中，臨界電壓屬於分佈711~714的記憶胞也可以分別用以儲存位元“11”、“10”、“01”及“00”或者其他位元總數為“2”的位元值。

在上述第二數目為“3”的範例實施例中，屬於分佈721~728的記憶胞分別用以儲存位元“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”。然而，在另一範例實施例中，屬於分佈721~728的記憶胞也可以分別用以儲存位元“111”、“110”、“101”、“100”、“011”、“010”、“001”及“000”或者其他位元總數為“3”的位元值。

為了說明方便，在以下範例實施例中，是以每一個記憶胞儲存“1”個位元之資料的SLC模式來作為第一程式化模式之範例，並且以每一個記憶胞儲存有“2”或“3”個位元之資料的程式化模式來作為第二程式化模式之範例。但是，在其他範例實施例中，只要滿足上述條件的第一程式化模式與第二程式化模式皆可以被採用。

當主機系統11欲儲存資料時，主機系統11會發送寫入指令至記憶體儲存裝置10。在本範例實施例中，當接收到寫入指令時，記憶體管理電路502會判斷所接收的寫入資料是否符合一資料條件來決定要使用第一程式化模式或第二程式化模式來將寫入資料程式化至實體抹除單元中。例如，記憶體管理電路502會使用第一程式化模式來將符合資料條件的寫入資料程式化至實體抹除單元中，並且使用第二程式化模式來將不符合資料條件的寫入資料程式化至實體抹除單元中。

例如，在一範例實施例中，記憶體管理電路502可預設一個資料量門檻值，並且藉由比對寫入資料的資料量與預設的資料量門檻值來決定寫入資料是否符合資料條件。當寫入資料的資料量大於預設的資料量門檻值時，記憶體管理電路502可判定此寫入資料不符合資料條件。另外，當寫入資料的資料量不大於預設的資料量門檻值時，記憶體管理電路502可判定此寫入資料符合資料條件。例如，預設的資料量門檻值可設定為一個頁面的大小。當寫入資料的資料量不大於一個頁面的大小時，記憶體管理電路502會判斷出此寫入資料為隨機資料（random data），因而判定此寫入資料符合資料條件。另外，當寫入資料的資料量大於一個頁面的大小時，記憶體管理電路502會判斷出此寫入資料為連續資料（sequential data），因而判定此寫入資料不符合資料條件。然而，在另一範例實施例中，記憶體管理電路502也可在判斷出寫入資料為系統資料時，判定此寫入資料符合資料條件。

值得一提的是，當判定寫入資料不符合資料條件（例如所接收的資料為連續資料）時，記憶體管理電路502會使用第二程式化模式來將不符合資料條件的寫入資料（例如連續資料）程式化至至少一個第二類實體抹除單元中。另外，記憶體管理電路502會使用第一程式化模式來將符合資料條件的寫入資料（例如隨機資料或系統資料）程式化至第一實體抹除單元或第二類實體抹除單元中。

舉例而言，記憶體管理電路502可將第一類實體抹除單元與第二類實體抹除單元輪流地設定為使用區域，並且從使用區域中選取實體抹除單元來儲存符合資料條件的寫入資料。具體而言，記憶體管理電路502可取得表示第一類實體抹除單元的使用狀態的使用參數與表示第二類實體抹除單元的使用狀態的使用參數來獲取一變更參數，並且根據所獲取的變更參數來決定使用區域。

圖8是根據本發明的一範例實施例所繪示的獲取變更參數的示意圖。請參照圖8，記憶體管理電路502將可複寫式非揮發性記憶體模組406中的實體抹除單元劃分為第一類實體抹除單元801(0)~801(A)以及第二類實體抹除單元802(0)~802(B)。A和B為正整數。

在本範例實施例中，使用參數為一個實體抹除單元被執行抹除操作的抹除次數。記憶體管理電路502可為每一個實體抹除單元記錄抹除次數，並且將抹除次數記錄在抹除次數表中。抹除次數表可儲存在系統區606中的至少一個實體抹除單元中。記憶體管理電路502可利用一或多個抹除次數表來記錄第一類實體抹除單元與第二類實體抹除單元的抹除次數。例如，記憶體管理電路502將第一類實體抹除單元801(0)~801(A)的抹除次數N_801(0)~N_801(A)記錄在抹除次數表T(1)中，並且將第二類實體抹除單元802(0)~802(B)的抹除次數N_802(0)~N_802(B)記錄在抹除次數表T(2)中。記憶體管理電路502可在完成某個實體抹除單元的抹除操作之後即更新抹除次數表中對應此實體抹除單元的抹除次數，例如將對應此實體抹除單元的抹除次數加1。

記憶體管理電路502可分別計算第一類實體抹除單元801(0)~801(A)的平均抹除次數(以下亦稱第一平均抹除次數)與第二類實體抹除單元802(0)~802(B)的平均抹除次數(以下亦稱第二平均抹除次數)。例如，記憶體管理電路502可將第一類實體抹除單元801(0)~801(A)的抹除次數N_801(0)~N_801(A)加總後除以第一類實體抹除單元801(0)~801(A)的數目(亦即A+1)以計算出第一類實體抹除單元801(0)~801(A)的平均抹除次數(以下亦稱第一平均抹除次數AEC(1))，並將第二類實體抹除單元802(0)~802(B)的抹除次數N_802(0)~N_802(B)加總後除以第二類實體抹除單元802(0)~802(B)的數目(亦即B+1)以計算出第二類實體抹除單元802(0)~802(B)的平均抹除次數(以下亦稱第二平均抹除次數AEC(2))。之後，記憶體管理電路502可根據第一平均抹除次數AEC(1)與第二平均抹除次數AEC(2)獲取抹除次數比例，並將此抹除次數比例設定為變更參數。此外，記憶體管理電路502也可將第一平均抹除次數AEC(1)除以第二平均抹除次數AEC(2)以計算出抹除次數比例的比值，並且將抹除次數比例的比值設定為變更參數。舉例而言，假設第一平均抹除次數AEC(1)為2000且第二平均抹除次數AEC(2)為100，則抹除次數比例為20：1且抹除次數比例的比值為20。

進一步地，記憶體管理電路502可將變更參數儲存在緩衝記憶體508中。然而，記憶體管理電路502也可將變更參數儲存至可複寫式非揮發性記憶體模組406中。在一實施例中，記憶體管理電路502可每隔一段預設的時間便重新獲取變更參數。而在另一實施例中，記憶體管理電路502也可在收到寫入指令並且此寫入指令指示的寫入資料符合資料條件時重新獲取變更新數。本發明並不限制重新獲取變更參數的時間點以及儲存變更參數的方式。

雖然，在圖8的範例實施例中，使用參數是以抹除次數為例，然而，在其他範例實施例中，使用參數也可為與使用狀態有關的其他參數。例如，在另一範例實施例中，使用參數可為一個實體抹除單元被執行程式化操作（亦即寫入操作）的程式化次數。記憶體管理電路502可將實體抹除單元的程式化次數記錄在一或多個程式化次數表中，並將程式化次數表儲存在系統區606中的至少一個實體抹除單元中。在此範例實施例中，記憶體管理電路502可分別計算出第一類實體抹除單元801(0)~801(A)的平均程式化次數（以下亦稱第一平均程式化次數）與第二類實體抹除單元802(0)~802(B)的平均程式化次數（以下亦稱第二平均程式化次數）。進而，記憶體管理電路502可根據第一平均程式化次數與第二平均程式化次數取得程式化次數比例或比值以獲取變更參數。

此外，在其他的範例實施例中，使用參數也可以是對應各類實體抹除單元的程式化次數總和。例如，當第一類實體抹除單元（或第二類實體抹除單元）被設定為使用區域時，記憶體管理電路502會計算所有第一類實體抹除單元（或所有第二類實體抹除單元）在被設定為使用區域的期間的程式化次數總和，並且將程式化次數總和設定為變更參數。記憶體管理電路502可在完成某個第一類實體抹除單元或某個第二類實體抹除單元的程式化操作之後將對應第一類實體抹除單元的使用參數加1或將對應第二類實體抹除單元的使用參數加1。特別的是，在此範例實施例中，當使用區域變更時，變更參數會被重置為0。

值得一提的是，在一範例實施例中，記憶體管理電路502可在開始運作時初始地設定第一類實體抹除單元為使用區域。之後，當接收到符合資料條件的寫入資料時，記憶體管理電路502可根據第一類實體抹除單元801(0)~801(A)與第二類實體抹除單元802(0)~802(B)當時的使用參數來獲取當時的變更參數。

圖9是根據本發明的一範例實施例所繪示的程式化資料的示意圖。

請參照圖9，記憶體管理電路502將可複寫式非揮發性記憶體模組406中的實體抹除單元劃分為第一類實體抹除單元901(0)~901(C)以及第二類實體抹除單元902(0)~902(D)，其中C和D為正整數。

在本範例實施例中，記憶體管理電路502可預設一個門檻值，例如第一門檻值TS(1)，並且將第一門檻值TS(1)儲存在系統區606的實體抹除單元中。在本範例實施例中，第一門檻值TS(1)是根據第一類實體抹除單元的最大抹除次數與第二類實體抹除單元的最大抹除次數來設定。最大抹除次數是一個實體抹除單元在其生命週期（life cycle）內可被執行抹除操作的次數。最大抹除次數可為可複寫式非揮發性記憶體模組406在出廠時的預估數值。一般來說，由於第一程式化模式與第二程式化模式對實體抹除單元造成的耗損程度不同，第一類實體抹除單元的最大抹除次數會大於第二類實體抹除單元的最大抹除次數。例如，第一類實體抹除單元的最大抹除次數為25000次，而第二類實體抹除單元的最大抹除次數為1000次。在此情況下，第一類實體抹除單元與第二類實體抹除單元的最大抹除次數的比例為25：1，而對應此比例的比值為25。記憶體管理電路502可將第一門檻值TS(1)設定為大於0且不大於25的數值，例如20。

如圖9所示，假設第一類實體抹除單元901(0)~901(C)為目前的使用區域，並且所接收到的寫入指令所指示的寫入資料D1符合資料條件。此時，記憶體管理電路502會比對緩衝記憶體508中的變更參數PA(1)與系統區606中的第一門檻值TS(1)來判斷變更參數PA(1)是否符合一變更條件（以下亦稱為第一變更條件）。倘若當時的變更參數PA(1)不大於第一門檻值TS(1)，記憶體管理電路502會判定變更參數PA(1)不符合第一變更條件。接著，記憶體管理電路502會從目前的使用區域（亦即第一類實體抹除單元901(0)~901(C)）中選取至少一個第一類實體抹除單元（例如第一類實體抹除單元901(E)），並使用第一程式化模式將寫入資料D1程式化至第一類實體抹除單元901(E)中。另一方面，倘若當時的變更參數PA(1)大於第一門檻值TS(1)時，記憶體管理電路502會判定變更參數PA(1)符合第一變更條件。此時，記憶體管理電路502會將第二類實體抹除單元902(0)~902(D)設定為使用區域。接著，記憶體管理電路502會使用第一程式化模式將寫入資料D1程式化至目前的使用區域（亦即第二類實體抹除單元902(0)~902(D)）中的至少一個第二類實體抹除單元中。之後，當接收到其他符合資料條件的寫入資料時，倘若當時的變更參數PA(1)不符合第一變更條件，記憶體管理電路502又會將第一類實體抹除單元901(0)~901(C)設定為目前的使用區域，並使用第一程式化模式將寫入資料程式化至至少一個第一類實體抹除單元中。

也就是說，在預設一個門檻值的範例實施例中，當變更參數不符合變更條件（亦即不大於預設的門檻值）時，記憶體管理電路502會使用第一程式化模式將寫入資料程式化至至少一個第一類實體抹除單元中。然而，在持續使用第一類實體抹除單元之後，當變更參數變大且符合變更條件（亦即大於預設的門檻值）時，記憶體管理電路502會使用第一程式化模式將寫入資料程式化至至少一個第二類實體抹除單元中。而在持續使用第二類實體抹除單元之後，當變更參數變小且不符合變更條件時，記憶體管理電路502又會使用第一程式化模式將寫入資料程式化至至少一個第一類實體抹除單元中。

圖10為根據圖9的範例實施例所繪示的資料程式化方法的流程圖。

請參照圖10，在步驟S1001中，記憶體管理電路502將可複寫式非揮發性記憶體模組406中的實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式被預設為第一程式化模式，第二類實體抹除單元的程式化模式被預設為第二程式化模式。

在步驟S1003中，記憶體管理電路502為每一個實體抹除單元記錄使用參數。接著，在步驟S1005中，記憶體管理電路502根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數。

在步驟S1007中，記憶體管理電路502從主機系統接收寫入資料。接著，在步驟S1009中，記憶體管理電路502判斷寫入資料是否符合資料條件。倘若寫入資料不符合資料條件，在步驟S1011中，記憶體管理電路502使用第二程式化模式將寫入資料程式化至至少一個第二類實體抹除單元中。

然而，倘若寫入資料符合資料條件，在步驟S1013中，記憶體管理電路502會判斷變更參數是否符合第一變更條件。倘若變更參數符合第一變更條件時，在步驟S1015中，記憶體管理電路502會從第二類實體抹除單元中選取至少一個實體抹除單元並且使用第一程式化模式將寫入資料程式化至所選取的至少一個實體抹除單元中。另一方面，倘若變更參數不符合第一變更條件時，在步驟S1017中，記憶體管理電路502會從第一類實體抹除單元中選取至少一個實體抹除單元並且使用第一程式化模式將寫入資料程式化至所選取的至少一個實體抹除單元中。圖10中各步驟中詳細運作方式已於前述的範例實施例中詳細說明，於此不再贅述。

圖11是根據本發明的另一範例實施例所繪示的程式化資料的示意圖。

圖11的範例實施例的記憶體儲存裝置的硬體結構本質上是相同於圖9的範例實施例的記憶體儲存裝置的硬體結構。其差異之處在於圖9的範例實施例是預設一個門檻值，而圖11的範例實施例是預設兩個門檻值。以下將使用圖9的範例實施例的記憶體儲存裝置的圖式與元件編號來詳細說明圖11的範例實施例的記憶體儲存裝置的運作。

請參照圖11，除了第一門檻值TS(1)以外，記憶體管理電路502還可預設第二門檻值TS(2)。在本範例實施例中，第一門檻值TS(1)與第二門檻值TS(2)可根據第一類實體抹除單元901(0)~901(C)的最大抹除次數與第二類實體抹除單元902(0)~902(D)的最大抹除次數而被設定為不同的數值。例如，第一類實體抹除單元901(0)~901(C)與第二類實體抹除單元902(0)~902(D)的最大抹除次數的比例的比值為25。記憶體管理電路502可將第一門檻值TS(1)與第二門檻值TS(2)設定為大於0且不大於25的數值，並且將第一門檻值TS(1)設定為大於第二門檻值TS(2)。例如將第一門檻值TS(1)預設為20，且將第二門檻值TS(2)預設為10。

在本範例實施例中，記憶體管理電路502會根據目前的使用區域來決定要將變更參數PA(2)與第一門檻值TS(1)或第二門檻值TS(2)比對。如圖11所示，假設第二類實體抹除單元902(0)~902(D)被設定為目前的使用區域，並且所接收到的寫入指令所指示的寫入資料D2符合資料條件。此時，記憶體管理電路502會比對緩衝記憶體508中的變更參數PA(2)與系統區606中的第二門檻值TS(2)來判斷變更參數PA(2)是否符合一變更條件（以下亦稱為第二變更條件）。倘若當時的變更參數PA(2)不小於第二門檻值TS(2)時，記憶體管理電路502會判定變更參數PA(2)不符合變更條件。接著，記憶體管理電路502會從目前的使用區域（亦即第二類實體抹除單元902(0)~902(D)）中選取至少一個第二類實體抹除單元（例如第二類實體抹除單元902(K)），並且使用第一程式化模式將寫入資料D2程式化至第二類實體抹除單元902(K)中。另一方面，倘若當時的變更參數PA(2)小於第二門檻值TS(2)時，記憶體管理電路502會判定變更參數PA(2)符合第二變更條件。此時，記憶體管理電路502會將第一類實體抹除單元901(0)~901(C)設定為使用區域。接著，記憶體管理電路502會使用第一程式化模式將寫入資料D2程式化至目前的使用區域（亦即第一類實體抹除單元901(0)~901(C)）中的至少一個第一類實體抹除單元中。然而，在將第一類實體抹除單元901(0)~901(C)設定為使用區域之後，當又接收到符合資料條件的寫入資料時，記憶體管理電路502會將當時的變更參數與第一門檻值TS(1)比對。倘若當時的變更參數符合第一變更條件，記憶體管理電路502又會將第二類實體抹除單元902(0)~902(D)設定為目前的使用區域，並使用第一程式化模式將寫入資料程式化至至少一個第二類實體抹除單元中。

也就是說，在預設兩個門檻值的範例實施例中，在使用區域被設定為第一類實體抹除單元901(0)~901(C)並運作一段時間後，若變更參數符合第一變更條件（亦即變更參數PA(2)大於第一門檻值TS(1)）時，記憶體管理電路502會將使用區域從第一類實體抹除單元901(0)~901(C)變更為第二類實體抹除單元902(0)~902(D)。而當使用區域被設定為第二類實體抹除單元902(0)~902(D)且運作一段時間後，若變更參數符合第二變更條件（亦即變更參數PA(2)小於第二門檻值TS(2)）時，記憶體管理電路502會將使用區域從第二類實體抹除單元902(0)~902(D)變更為第一類實體抹除單元901(0)~901(C)。

圖12為根據本發明的另一範例實施例所繪示的資料程式化方法的流程圖。

在本實施例中，在步驟S1201~S1211中，記憶體管理電路502會執行與步驟S1001~S1011中相同的操作，於此便不再贅述。以下將針對圖12中與圖10的實施例不同的步驟進行說明。

請參照圖12，當從主機系統接收寫入資料時，倘若寫入資料符合資料條件，在步驟S1213中，記憶體管理電路502會判斷使用區域為第一類實體抹除單元或第二類實體抹除單元。例如，記憶體管理電路502可初始地將第一類實體抹除單元設定為使用區域。

在步驟S1215中，當第一類實體抹除單元被設定為使用區域時，記憶體管理電路502會判斷變更參數是否符合第一變更條件。

倘若變更參數符合第一變更條件時，在步驟S1217中，記憶體管理電路502會將第二類實體抹除單元設定為使用區域。接著，在步驟S1219中，記憶體管理電路502會從使用區域中選取至少一個實體抹除單元，並且使用第一程式化模式將寫入資料程式化至所選取的至少一個實體抹除單元中。然而，倘若變更參數不符合第一變更條件，記憶體管理電路502會直接執行步驟S1219。也就是說，在使用區域為第一類實體抹除單元的情況下，當變更參數符合第一變更條件時，記憶體管理電路502會變更使用區域而從第二類實體抹除單元中選取實體抹除單元。而當變更參數不符合第一變更條件時，記憶體管理電路502則不會變更使用區域而從第一類實體抹除單元中選取實體抹除單元。

另一方面，在步驟S1221中，當第二類實體抹除單元被設定為使用區域時，記憶體管理電路502會判斷變更參數是否符合第二變更條件。倘若變更參數符合第二變更條件，在步驟S1223中，記憶體管理電路502會將第一類實體抹除單元設定為使用區域。接著，記憶體管理電路502會執行步驟S1219。然而，倘若變更參數不符合第二變更條件，記憶體管理電路502會直接執行步驟S1219。也就是說，在使用區域為第二類實體抹除單元的情況下，當變更參數符合第二變更條件時，記憶體管理電路502會變更使用區域而從第一類實體抹除單元中選取實體抹除單元。而當變更參數不符合第二變更條件時，記憶體管理電路502則不會變更使用區域而從第二類實體抹除單元中選取實體抹除單元。圖12中各步驟中詳細運作方式已於前述的範例實施例中詳細說明，於此不再贅述。

在前述圖9及圖11的範例實施例中，使用參數為抹除次數。然而，在其他的範例實施例中，使用參數也可為程式化次數或程式化次數總和。例如，在圖11的範例實施例中，當使用參數為程式化次數總和時，記憶體管理電路可將第一門檻值TS(1)預設為500，且將第二門檻值TS(2)預設為20。換句話說，第一門檻值TS(1)與第二門檻值TS(2)的比例可等於25。在第一類實體抹除單元901(0)~901(C)被設定為使用區域的例子中，當變更參數PA(2)等於第一門檻值TS(1)時，記憶體管理電路會判定變更參數PA(2)符合變更條件。而在第二類實體抹除單元902(0)~902(D)被設定為使用區域的例子中，當變更參數PA(2)等於第二門檻值TS(2)時，記憶體管理電路會判定變更參數PA(2)符合變更條件。

綜上所述，本發明藉由監控第一類實體抹除單元與第二類實體抹除單元的抹除次數（或程式化次數）來獲取第一類實體抹除單元與第二類實體抹除單元之間的變更參數。並且，當寫入資料符合資料條件時，藉由判斷變更參數是否符合變更條件而輪流地選取第一類實體抹除單元或第二類實體抹除單元來儲存資料。如此一來，可避免過度使用其中一類的實體抹除單元以致於可複寫式非揮發性記憶體模組提早損壞的情況。由此可提升可複寫式非揮發性記憶體模組的可靠度及穩定性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧記憶體儲存裝置

11‧‧‧主機系統

110‧‧‧系統匯流排

111‧‧‧處理器

112‧‧‧隨機存取記憶體

113‧‧‧唯讀記憶體

114‧‧‧資料傳輸介面

12‧‧‧輸入/輸出(I/O)裝置

20‧‧‧主機板

201‧‧‧隨身碟

202‧‧‧記憶卡

203‧‧‧固態硬碟

204‧‧‧無線記憶體儲存裝置

205‧‧‧全球定位系統模組

206‧‧‧網路介面卡

207‧‧‧無線傳輸裝置

208‧‧‧鍵盤

209‧‧‧螢幕

210‧‧‧喇叭

32‧‧‧SD卡

33‧‧‧CF卡

34‧‧‧嵌入式儲存裝置

341‧‧‧嵌入式多媒體卡

342‧‧‧嵌入式多晶片封裝儲存裝置

402‧‧‧連接介面單元

404‧‧‧記憶體控制電路單元

406‧‧‧可複寫式非揮發性記憶體模組

410(0)~410(N)‧‧‧實體抹除單元

502‧‧‧記憶體管理電路

504‧‧‧主機介面

506‧‧‧記憶體介面

508‧‧‧緩衝記憶體

510‧‧‧電源管理電路

512‧‧‧錯誤檢查與校正電路

602‧‧‧資料區

604‧‧‧閒置區

606‧‧‧系統區

608‧‧‧取代區

LBA(0)~LBA(H)‧‧‧邏輯單元

LZ(0)~LZ(M)‧‧‧邏輯區域

701、702、711~714、721~728‧‧‧臨界電壓分佈

801(0)~801(A)、901(0)~901(C)‧‧‧第一類實體抹除單元

802(0)~802(B)、902(0)~902(D)‧‧‧第二類實體抹除單元

N_801(0)~N_801(A)、N_802(0)~N_802(B)‧‧‧抹除次數

ACE(1)‧‧‧第一平均抹除次數

ACE(2)‧‧‧第二平均抹除次數

PA、PA(1)、PA(2)‧‧‧變更參數

D1、D2‧‧‧寫入資料

TS(1)‧‧‧第一門檻值

TS(2)‧‧‧第二門檻值

S1001、S1201‧‧‧將實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式被預設為第一程式化模式，第二類實體抹除單元的程式化模式被預設為第二程式化模式的步驟

S1003、S1203‧‧‧為每一個實體抹除單元記錄使用參數的步驟

S1005、S1205‧‧‧根據第一類實體抹除單元的使用參數與第二類實體抹除單元的使用參數獲取變更參數的步驟

S1007、S1207‧‧‧從主機系統接收寫入資料的步驟

S1009、S1209‧‧‧判斷寫入資料是否符合資料條件的步驟

S1011、S1211‧‧‧使用第二程式化模式將寫入資料程式化至至少一個第二類實體抹除單元中的步驟

S1013‧‧‧判斷變更參數是否符合第一變更條件的步驟

S1015‧‧‧從第二類實體抹除單元中選取至少一個實體抹除單元且使用第一程式化模式將寫入資料程式化至所選取的至少一個實體抹除單元的步驟

S1017‧‧‧從第一類實體抹除單元中選取至少一個實體抹除單元且使用第一程式化模式將寫入資料程式化至所選取的至少一個實體抹除單元的步驟

S1213‧‧‧判斷使用區域為第一類實體抹除單元或第二類實體抹除單元的步驟

S1215‧‧‧當第一類實體抹除單元被設定為使用區域時，判斷變更參數是否符合第一變更條件的步驟

S1217‧‧‧將第二類實體抹除單元設定為使用區域的步驟

S1219‧‧‧從使用區域中選取至少一個實體抹除單元，並且使用第一程式化模式將寫入資料程式化至所選取的至少一個實體抹除單元中的步驟

S1221‧‧‧當第二類實體抹除單元被設定為使用區域時，判斷變更參數是否符合第二變更條件的步驟

S1223‧‧‧將第一類實體抹除單元設定為使用區域的步驟

圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。圖6A與6B是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。圖7是根據一範例實施例所繪示的記憶胞之臨界電壓分布的示意圖。圖8是根據本發明的一範例實施例所繪示的獲取變更參數的示意圖。圖9是根據本發明的一範例實施例所繪示的程式化資料的示意圖。圖10是根據圖9的範例實施例所繪示的資料程式化方法的流程圖。圖11是根據本發明的另一範例實施例所繪示的程式化資料的示意圖。圖12是根據圖11的範例實施例所繪示的資料程式化方法的流程圖。

Claims

一種資料程式化方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該資料程式化方法包括：將該些實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中該些第一類實體抹除單元的程式化模式被預設為一第一程式化模式，並且該些第二類實體抹除單元的程式化模式被預設為一第二程式化模式；為該些實體抹除單元之中的每一個實體抹除單元記錄一使用參數；根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取一變更參數；從一主機系統接收一寫入資料；判斷該變更參數是否符合一第一變更條件；以及倘若判定該變更參數符合該第一變更條件時，從該些第二類實體抹除單元中選取至少一實體抹除單元，並使用該第一程式化模式將該寫入資料程式化至從該些第二類實體抹除單元中選取的至少一實體抹除單元中。
如申請專利範圍第1項所述的資料程式化方法，其中上述判斷該變更參數是否符合該第一變更條件的步驟包括：判斷該變更參數是否大於一第一門檻值；以及當該變更參數大於該第一門檻值時，判定該變更參數符合該第一變更條件。
如申請專利範圍第1項所述的資料程式化方法，其中上述判斷該變更參數是否符合該第一變更條件的步驟之前，更包括下列步驟：設定該些第一類實體抹除單元為一使用區域。
如申請專利範圍第3項所述的資料程式化方法，更包括：當該些第二類實體抹除單元被設定為該使用區域時，判斷該變更參數是否符合一第二變更條件；以及倘若判定該變更參數符合該第二變更條件時，設定該些第一類實體抹除單元為該使用區域，從該些第一類實體抹除單元中選取至少一實體抹除單元並且使用該第一程式化模式將該寫入資料程式化至從該些第一類實體抹除單元中選取的至少一實體抹除單元中。
如申請專利範圍第4項所述的資料程式化方法，其中上述判斷該變更參數是否符合該第二變更條件的步驟包括：判斷該變更參數是否小於一第二門檻值；以及倘若該變更參數小於該第二門檻值，判定該變更參數符合該第二變更條件。
如申請專利範圍第1項所述的資料程式化方法，更包括：判斷該寫入資料是否符合一資料條件；以及當判定該寫入資料符合該資料條件時，執行上述判斷該變更參數是否符合該第一變更條件的步驟。
如申請專利範圍第6項所述的資料程式化方法，其中上述判斷該寫入資料是否符合該資料條件的步驟包括：判斷該寫入資料的資料量是否大於一資料量門檻值；以及當該寫入資料的資料量不大於該資料量門檻值時，判定該寫入資料符合該資料條件。
如申請專利範圍第6項所述的資料程式化方法，其中判斷該寫入資料是否符合該資料條件的步驟包括：判斷該寫入資料是否為一系統資料；以及當該寫入資料為該系統資料時，判定該寫入資料符合該資料條件。
如申請專利範圍第1項所述的資料程式化方法，其中上述根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取該變更參數的步驟包括：根據該些第一類實體抹除單元的抹除次數計算一第一平均抹除次數，並且根據該些第二類實體抹除單元的抹除次數計算一第二平均抹除次數；以及根據該第一平均抹除次數與該第二平均抹除次數計算一抹除次數比例以獲取該變更參數。
如申請專利範圍第1項所述的資料程式化方法，其中上述根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取該變更參數的步驟包括：根據該些第一類實體抹除單元的程式化次數計算一第一平均程式化次數，並且根據該些第二類實體抹除單元的程式化次數計算一第二平均程式化次數；以及根據該第一平均程式化次數與該第二平均程式化次數計算一程式化次數比例以獲取該變更參數。
如申請專利範圍第1項所述的資料程式化方法，其中該些實體抹除單元是由多個記憶胞所構成，該些記憶胞之中構成該些第一類實體抹除單元的每一個記憶胞在使用該第一程式化模式程式化後所儲存的位元資料的數目小於該些記憶胞之中構成該些第二類實體抹除單元的每一個記憶胞在使用該第二程式化模式程式化後所儲存的位元資料的數目。
一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；以及一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以將該些實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中該些第一類實體抹除單元的程式化模式被預設為一第一程式化模式，並且該些第二類實體抹除單元的程式化模式被預設為一第二程式化模式，其中該記憶體控制電路單元更用以為該些實體抹除單元之中的每一個實體抹除單元記錄一使用參數，其中該記憶體控制電路單元更用以根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取一變更參數，其中該記憶體控制電路單元更用以從該主機系統接收一寫入資料，其中該記憶體控制電路單元更用以判斷該變更參數是否符合一第一變更條件，其中倘若判定該變更參數符合該第一變更條件時，該記憶體控制電路單元更用以從該些第二類實體抹除單元中選取至少一實體抹除單元，並使用該第一程式化模式將該寫入資料程式化至從該些第二類實體抹除單元中選取的至少一實體抹除單元中。
如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元判斷該變更參數是否符合該第一變更條件的操作包括：判斷該變更參數是否大於一第一門檻值；以及當該變更參數大於該第一門檻值時，判定該變更參數符合該第一變更條件。
如申請專利範圍第12項所述的記憶體儲存裝置，其中在上述判斷該變更參數是否符合該第一變更條件的操作之前，該記憶體控制電路單元更用以設定該些第一類實體抹除單元為一使用區域。
如申請專利範圍第14項所述的記憶體儲存裝置，其中當該些第二類實體抹除單元被設定為該使用區域時，該記憶體控制電路單元更用以判斷該變更參數是否符合一第二變更條件，其中倘若判定該變更參數符合該第二變更條件時，該記憶體控制電路單元更用以設定該些第一類實體抹除單元為該使用區域，從該些第一類實體抹除單元中選取至少一實體抹除單元並且使用該第一程式化模式將該寫入資料程式化至從該些第一類實體抹除單元中選取的至少一實體抹除單元中。
如申請專利範圍第15項所述的記憶體儲存裝置，其中該記憶體控制電路單元判斷該變更參數是否符合該第二變更條件的操作包括：判斷該變更參數是否小於一第二門檻值；以及倘若該變更參數小於該第二門檻值時，判定該變更參數符合該第二變更條件。
如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以判斷該寫入資料是否符合一資料條件，並且當判定該寫入資料符合該資料條件時，執行上述判斷該變更參數是否符合該第一變更條件的步驟。
如申請專利範圍第17項所述的記憶體儲存裝置，其中該記憶體控制電路單元判斷該寫入資料是否符合該資料條件的操作包括：判斷該寫入資料的資料量是否大於一資料量門檻值；以及當該寫入資料的資料量不大於該資料量門檻值時，判定該寫入資料符合該資料條件。
如申請專利範圍第17項所述的記憶體儲存裝置，其中該記憶體控制電路單元判斷該寫入資料是否符合該資料條件的操作包括：判斷該寫入資料是否為一系統資料；以及當該寫入資料為該系統資料時，判定該寫入資料符合該資料條件。
如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取該變更參數的操作包括：根據該些第一類實體抹除單元的抹除次數計算一第一平均抹除次數，並且根據該些第二類實體抹除單元的抹除次數計算一第二平均抹除次數；以及根據該第一平均抹除次數與該第二平均抹除次數計算一抹除次數比例以獲取該變更參數。
如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取該變更參數的操作包括：根據該些第一類實體抹除單元的程式化次數計算一第一平均程式化次數，並且根據該些第二類實體抹除單元的程式化次數計算一第二平均程式化次數；以及根據該第一平均程式化次數與該第二平均程式化次數計算一程式化次數比例以獲取該變更參數。
如申請專利範圍第12項所述的記憶體儲存裝置，其中該些實體抹除單元是由多個記憶胞所構成，該些記憶胞之中構成該些該些第一類實體抹除單元的每一個記憶胞在使用該第一程式化模式程式化後所儲存的位元資料的數目小於該些記憶胞之中構成該些第二類實體抹除單元的每一個記憶胞在使用該第二程式化模式程式化後所儲存的位元資料的數目。
一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，其中該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接該主機介面與該記憶體介面，其中該記憶體管理電路用以將該些實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中該些第一類實體抹除單元的程式化模式被預設為一第一程式化模式，並且該些第二類實體抹除單元的程式化模式被預設為一第二程式化模式，其中該記憶體管理電路更用以為該些實體抹除單元之中的每一個實體抹除單元記錄一使用參數，其中該記憶體管理電路更用以根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取一變更參數，其中該記憶體管理電路更用以從該主機系統接收一寫入資料，其中該記憶體管理電路更用以判斷該變更參數是否符合一第一變更條件，其中倘若判定該變更參數符合該第一變更條件，該記憶體管理電路更用以從該些第二類實體抹除單元中選取至少一實體抹除單元，並使用該第一程式化模式將該寫入資料程式化至從該些第二類實體抹除單元中選取的至少一實體抹除單元中。
如申請專利範圍第23項所述的記憶體控制電路單元，其中該記憶體管理電路判斷該變更參數是否符合該第一變更條件的操作包括：判斷該變更參數是否大於一第一門檻值；以及當該變更參數大於該第一門檻值時，判定該變更參數符合該第一變更條件。
如申請專利範圍第23項所述的記憶體控制電路單元，其中在上述判斷該變更參數是否符合該第一變更條件的操作之前，該記憶體管理電路更用以設定該些第一類實體抹除單元為一使用區域。
如申請專利範圍第25項所述的記憶體控制電路單元，其中當該些第二類實體抹除單元被設定為該使用區域時，該記憶體管理電路更用以判斷該變更參數是否符合一第二變更條件，其中倘若判定該變更參數符合該第二變更條件，該記憶體管理電路更用以設定該些第一類實體抹除單元設定為該使用區域，從該些第一類實體抹除單元中選取至少一實體抹除單元並且使用該第一程式化模式將該寫入資料程式化至從該些第一類實體抹除單元中選取的至少一實體抹除單元中。
如申請專利範圍第26項所述的記憶體控制電路單元，其中該記憶體管理電路判斷該變更參數是否符合該第二變更條件的操作包括：判斷該變更參數是否小於一第二門檻值；以及倘若該變更參數小於該第二門檻值，判定該變更參數符合該第二變更條件。
如申請專利範圍第23項所述的記憶體控制電路單元，其中該記憶體管理電路更用以判斷該寫入資料是否符合一資料條件，並且當判定該寫入資料符合該資料條件時，執行上述判斷該變更參數是否符合該第一變更條件的步驟。
如申請專利範圍第28項所述的記憶體控制電路單元，其中該記憶體管理電路判斷該寫入資料是否符合該資料條件的操作包括：判斷該寫入資料的資料量是否大於一資料量門檻值；以及當該寫入資料的資料量不大於該資料量門檻值時，判定該寫入資料符合該資料條件。
如申請專利範圍第28項所述的記憶體控制電路單元，其中該記憶體管理電路判斷該寫入資料是否符合該資料條件的操作包括：判斷該寫入資料是否為一系統資料；以及當該寫入資料為該系統資料時，判定該寫入資料符合該資料條件。
如申請專利範圍第23項所述的記憶體控制電路單元，其中該記憶體管理電路根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取該變更參數的操作包括：根據該些第一類實體抹除單元的抹除次數計算一第一平均抹除次數，並且根據該些第二類實體抹除單元的抹除次數計算一第二平均抹除次數；以及根據該第一平均抹除次數與該第二平均抹除次數計算一抹除次數比例以獲取該變更參數。
如申請專利範圍第23項所述的記憶體控制電路單元，其中該記憶體管理電路根據該些第一類實體抹除單元的使用參數與該些第二類實體抹除單元的使用參數獲取該變更參數的操作包括：根據該些第一類實體抹除單元的程式化次數計算一第一平均程式化次數，並且根據該些第二類實體抹除單元的程式化次數計算一第二平均程式化次數；以及根據該第一平均程式化次數與該第二平均程式化次數計算一程式化次數比例以獲取該變更參數。
如申請專利範圍第23項所述的記憶體控制電路單元，其中該些實體抹除單元是由多個記憶胞所構成，該些記憶胞之中構成該些該些第一類實體抹除單元的每一個記憶胞在使用該第一程式化模式程式化後所儲存的位元資料的數目小於該些記憶胞之中構成該些第二類實體抹除單元的每一個記憶胞在使用該第二程式化模式程式化後所儲存的位元資料的數目。