TWI688956B - 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI688956B
TWI688956B TW108130911A TW108130911A TWI688956B TW I688956 B TWI688956 B TW I688956B TW 108130911 A TW108130911 A TW 108130911A TW 108130911 A TW108130911 A TW 108130911A TW I688956 B TWI688956 B TW I688956B
Authority
TW
Taiwan
Prior art keywords
data
mode
memory
reading
management
Prior art date
Application number
TW108130911A
Other languages
English (en)
Other versions
TW202109536A (zh
Inventor
郭哲岳
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW108130911A priority Critical patent/TWI688956B/zh
Priority to US16/660,807 priority patent/US11144245B2/en
Application granted granted Critical
Publication of TWI688956B publication Critical patent/TWI688956B/zh
Publication of TW202109536A publication Critical patent/TW202109536A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

本發明的範例實施例提供一種記憶體控制方法，其包括：根據第一管理單元中的第一資料的資料分散程度來決定讀取第一資料的模式是第一模式或第二模式；若讀取第一資料的模式被決定為第一模式，根據第一資料的實體分布來從第一管理單元中讀取第一資料；以及若讀取第一資料的模式被決定為第二模式，根據第一資料的邏輯分布來從第一管理單元中讀取第一資料。此外，本發明的範例實施例也提供一種記憶體儲存裝置與記憶體控制電路單元。

Description

記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體控制技術，且特別是有關於一種記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，記憶體儲存裝置可藉由資料整併操作(例如垃圾回收程序)來釋放出新的閒置實體單元。新的閒置實體單元可用以儲存來自主機系統的新資料。但是，在資料整併操作中，若儲存於來源單元的有效資料的邏輯分布太分散，則從來源單元收集有效資料的操作會花費太多時間，進而降低整體的資料整併操作的執行效率。
本發明提供一種記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元，可藉由動態決定或調整資料讀取模式來提高資料整併操作的執行效率。
本發明的範例實施例提供一種記憶體控制方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個管理單元。所述記憶體控制方法包括：根據所述多個管理單元中的第一管理單元中的第一資料的資料分散程度來決定讀取所述第一資料的模式是第一模式或第二模式；若讀取所述第一資料的所述模式被決定為所述第一模式，根據所述第一資料的實體分布來從所述第一管理單元中讀取所述第一資料；以及若讀取所述第一資料的所述模式被決定為所述第二模式，根據所述第一資料的邏輯分布來從所述第一管理單元中讀取所述第一資料。
在本發明的一範例實施例中，根據所述第一資料的所述實體分布來從所述第一管理單元中讀取所述第一資料的步驟包括：根據所述第一資料在所述第一管理單元中的實體儲存位置來決定所述第一管理單元中多個實體節點的第一讀取順序；以及根據所述第一讀取順序來讀取所述多個實體節點以獲得所述第一資料。
在本發明的一範例實施例中，根據所述第一資料的所述邏輯分布來從所述第一管理單元中讀取所述第一資料的步驟包括：根據所述第一資料所屬的至少一邏輯範圍來決定所述多個實體節點的第二讀取順序；以及根據所述第二讀取順序來讀取所述多個實體節點以獲得所述第一資料。
在本發明的一範例實施例中，根據所述第一資料的所述資料分散程度來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式的步驟包括：根據計數資訊來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式，其中所述計數資訊反映所述第一資料所對應的至少一管理表格的總數。
在本發明的一範例實施例中，根據所述計數資訊來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式的步驟包括：若所述計數資訊大於臨界值，將讀取所述第一資料的所述模式決定為所述第一模式；以及若所述計數資訊小於所述臨界值，將讀取所述第一資料的所述模式決定為所述第二模式。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：根據所述第一管理單元中的實體節點之總數來決定所述臨界值。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：獲得對應於所述第一管理單元的表格位元映射資訊；統計所述表格位元映射資訊中的第一位元的總數；以及根據所述第一位元的所述總數來決定所述計數資訊。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：在讀取所述第一資料後，根據讀取所述第一資料的所述模式將所讀取的所述第一資料程式化至所述多個管理單元中的一第二管理單元；以及抹除所述第一管理單元。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個管理單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以根據所述多個管理單元中的第一管理單元中的第一資料的資料分散程度來決定讀取所述第一資料的模式是第一模式或第二模式。若讀取所述第一資料的所述模式被決定為所述第一模式，所述記憶體控制電路單元更用以發送第一讀取指令序列以指示根據所述第一資料的實體分布來從所述第一管理單元中讀取所述第一資料。若讀取所述第一資料的所述模式被決定為所述第二模式，所述記憶體控制電路單元更用以發送第二讀取指令序列以指示根據所述第一資料的邏輯分布來從所述第一管理單元中讀取所述第一資料。
在本發明的一範例實施例中，所述記憶體控制電路單元發送所述第一讀取指令序列以指示根據所述第一資料的所述實體分布來從所述第一管理單元中讀取所述第一資料的操作包括：根據所述第一資料在所述第一管理單元中的實體儲存位置來決定所述第一管理單元中多個實體節點的第一讀取順序；以及根據所述第一讀取順序來讀取所述多個實體節點以獲得所述第一資料。
在本發明的一範例實施例中，所述記憶體控制電路單元發送所述第二讀取指令序列以指示根據所述第一資料的所述邏輯分布來從所述第一管理單元中讀取所述第一資料的操作包括：根據所述第一資料所屬的至少一邏輯範圍來決定所述多個實體節點的第二讀取順序；以及根據所述第二讀取順序來讀取所述多個實體節點以獲得所述第一資料。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述第一資料的所述資料分散程度來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式的操作包括：根據一計數資訊來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式，其中所述計數資訊反映所述第一資料所對應的至少一管理表格的總數。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述計數資訊來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式的操作包括：若所述計數資訊大於臨界值，將讀取所述第一資料的所述模式決定為所述第一模式；以及若所述計數資訊小於所述臨界值，將讀取所述第一資料的所述模式決定為所述第二模式。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以根據所述第一管理單元中的實體節點之總數來決定所述臨界值。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以：獲得對應於所述第一管理單元的表格位元映射資訊；統計所述表格位元映射資訊中的第一位元的總數；以及根據所述第一位元的所述總數來決定所述計數資訊。
在本發明的一範例實施例中，在讀取所述第一資料後，所述記憶體控制電路單元更用以發送寫入指令序列以指示根據讀取所述第一資料的所述模式將所讀取的所述第一資料程式化至所述多個管理單元中的第二管理單元，並且所述記憶體控制電路單元更用以發送抹除指令序列以指示抹除所述第一管理單元。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個管理單元。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以根據所述多個管理單元中的第一管理單元中的第一資料的資料分散程度來決定讀取所述第一資料的模式是第一模式或第二模式。若讀取所述第一資料的所述模式被決定為所述第一模式，所述記憶體管理電路更用以發送第一讀取指令序列以指示根據所述第一資料的實體分布來從所述第一管理單元中讀取所述第一資料。若讀取所述第一資料的所述模式被決定為所述第二模式，所述記憶體管理電路更用以發送第二讀取指令序列以指示根據所述第一資料的邏輯分布來從所述第一管理單元中讀取所述第一資料。
在本發明的一範例實施例中，所述記憶體管理電路發送所述第一讀取指令序列以指示根據所述第一資料的所述實體分布來從所述第一管理單元中讀取所述第一資料的操作包括：根據所述第一資料在所述第一管理單元中的實體儲存位置來決定所述第一管理單元中多個實體節點的第一讀取順序；以及根據所述第一讀取順序來讀取所述多個實體節點以獲得所述第一資料。
在本發明的一範例實施例中，所述記憶體管理電路發送所述第二讀取指令序列以指示根據所述第一資料的所述邏輯分布來從所述第一管理單元中讀取所述第一資料的操作包括：根據所述第一資料所屬的至少一邏輯範圍來決定所述多個實體節點的第二讀取順序；以及根據所述第二讀取順序來讀取所述多個實體節點以獲得所述第一資料。
在本發明的一範例實施例中，所述記憶體管理電路根據所述第一資料的所述資料分散程度來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式的操作包括：根據計數資訊來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式，其中所述計數資訊反映所述第一資料所對應的至少一管理表格的總數。
在本發明的一範例實施例中，所述記憶體管理電路根據所述計數資訊來決定讀取所述第一資料的所述模式是所述第一模式或所述第二模式的操作包括：若所述計數資訊大於臨界值，將讀取所述第一資料的所述模式決定為所述第一模式；以及若所述計數資訊小於所述臨界值，將讀取所述第一資料的所述模式決定為所述第二模式。
在本發明的一範例實施例中，所述記憶體管理電路更用以根據所述第一管理單元中的實體節點之總數來決定所述臨界值。
在本發明的一範例實施例中，所述記憶體管理電路更用以：獲得對應於所述第一管理單元的表格位元映射資訊；統計所述表格位元映射資訊中的第一位元的總數；以及根據所述第一位元的所述總數來決定所述計數資訊。
在本發明的一範例實施例中，在讀取所述第一資料後，所述記憶體管理電路更用以發送寫入指令序列以指示根據讀取所述第一資料的所述模式將所讀取的所述第一資料程式化至所述多個管理單元中的第二管理單元，並且所述記憶體管理電路更用以發送抹除指令序列以指示抹除所述第一管理單元。
基於上述，根據儲存於第一管理單元的第一資料的資料分散程度，第一管理單元的資料讀取模式可被決定為第一模式或第二模式。接著，若所述資料讀取模式被決定為第一模式，第一管理單元中的第一資料可根據第一資料的實體分布來讀取。或者，若所述資料讀取模式被決定為第二模式，則第一管理單元中的第一資料可根據第一資料的邏輯分布來讀取。換言之，藉由動態決定或調整對於第一資料的資料讀取模式，可有效提高資料整併操作的執行效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。記憶體儲存裝置10可透過連接介面單元402與主機系統11通訊。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組406亦稱為快閃(flash)記憶體模組，記憶體控制電路單元404亦稱為用於控制快閃記憶體模組的快閃記憶體控制器，及/或圖5的記憶體管理電路502亦稱為快閃記憶體管理電路。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路502可將可複寫式非揮發性記憶體模組406的實體節點610(0)~610(C)邏輯地分組至儲存區601、閒置(spare)區602及系統區603。儲存區601中的實體節點610(0)~610(A)儲存有資料。例如，儲存區601中的實體節點610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體節點610(A+1)~610(B)尚未用來儲存資料(例如有效資料)。系統區603中的實體節點610(B+1)~610(C)用以儲存系統資料，例如邏輯至實體映射表、壞塊管理表、裝置型號或其他類型的管理資料。
一個實體節點可包含一或多個實體位址。一個實體位址可由多個記憶胞組成。當欲儲存資料時，記憶體管理電路502可從閒置區602的實體節點610(A+1)~610(B)中選擇至少一個實體節點並且將來自主機系統11或來自儲存區601中至少一實體節點的資料儲存至所選的實體節點中。同時，所選的實體節點會被關聯至儲存區601。此外，在抹除儲存區601中的某一個實體節點後，所抹除的實體節點會被重新關聯至閒置區602。
記憶體管理電路502可配置邏輯單元612(0)~612(D)以映射儲存區601中的實體節點610(0)~610(A)。一個邏輯單元可包含一或多個邏輯位址。邏輯單元612(0)~612(D)中的每一者可被映射至一或多個實體節點。須注意的是，記憶體管理電路502可不配置映射至系統區603的邏輯單元，以防止儲存於系統區603的系統資料被使用者修改。
記憶體管理電路502可將邏輯單元與實體節點之間的映射關係(亦稱為邏輯至實體映射資訊或映射資訊)記錄於至少一邏輯至實體映射表。邏輯至實體映射表是儲存於系統區603的實體節點610(B+1)~610(C)中。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯至實體映射表來執行對於記憶體儲存裝置10的資料存取操作。
記憶體管理電路502可基於管理單元來管理與存取可複寫式非揮發性記憶體模組406中的實體節點。一個管理單元亦稱為一個虛擬區塊(VB)。一個管理單元可包含多個實體節點。例如，一個管理單元可涵蓋屬於可複寫式非揮發性記憶體模組406中的一或多個平面(亦稱為記憶體平面)及/或一或多個晶片致能(CE)中的多個實體節點。此外，一個管理單元可以被關聯至儲存區601、閒置區602或系統區603。屬於閒置區602的管理單元亦稱為閒置管理單元。屬於儲存區601的管理單元亦稱為非閒置管理單元。
須注意的是，有效資料是屬於某一個邏輯單元的最新資料，而無效資料則不是屬於任一個邏輯單元的最新資料。例如，若主機系統11將一筆新資料儲存至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存至儲存區601中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區601中但被標記為無效。
在本範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體節點之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體節點之間的映射關係會被建立。然而，在另一範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯位址之舊資料的實體節點之間的映射關係仍可被維持。
當記憶體儲存裝置10出廠時，屬於閒置區602的管理單元的總數會是一個預設數目(例如，30)。在記憶體儲存裝置10的運作中，越來越多的管理單元會被從閒置區602選擇並且被關聯至儲存區601以儲存資料(例如，來自主機系統11的使用者資料)。因此，屬於閒置區602的管理單元的總數會隨著記憶體儲存裝置10的使用而逐漸減少。
在記憶體儲存裝置10的運作中，記憶體管理電路502可持續更新屬於閒置區602的管理單元的總數。記憶體管理電路502可根據閒置區602中的管理單元之數目(即，閒置管理單元的總數)執行資料整併操作。例如，記憶體管理電路502可判斷屬於閒置區602的管理單元的總數是否小於或等於一個門檻值(亦稱為第一門檻值)。此第一門檻值例如是2或者更大的值(例如，10)，本發明不加以限制。若屬於閒置區602的管理單元的總數小於或等於第一門檻值，記憶體管理電路502可執行資料整併操作。在一範例實施例中，資料整併操作亦稱為垃圾收集操作。
在資料整併操作中，記憶體管理電路502可從儲存區601中選擇至少一個管理單元作為來源單元並且從閒置區602中選擇至少一個管理單元作為回收單元。記憶體管理電路502可發送至少一指令序列以指示可複寫式非揮發性記憶體模組406將有效資料從作為來源單元的管理單元複製到作為回收單元的管理單元。作為回收單元而被有效資料寫滿的管理單元可被關聯至儲存區601。若某一個管理單元所儲存的有效資料皆已被複製至回收單元，則此管理單元可被抹除並且被關聯至閒置區602。在一範例實施例中，將某一個管理單元從儲存區601重新關聯回閒置區602的操作(或抹除某一個管理單元的操作)亦稱為釋放一個閒置管理單元。藉由執行資料整併操作，一或多個閒置管理單元會被釋放並且使得屬於閒置區602的管理單元的總數逐漸增加。
在開始執行資料整併操作後，若屬於閒置區602之管理單元符合一特定條件，資料整併操作可被停止。例如，記憶體管理電路502可判斷屬於閒置區602的管理單元的總數是否大於或等於一個門檻值(以下亦稱為第二門檻值)。例如，第二門檻值可以大於或等於第一門檻值。若屬於閒置區602的管理單元的總數大於或等於第二門檻值，記憶體管理電路502可停止資料整併操作。須注意的是，停止資料整併操作是指結束當前執行中的資料整併操作。在停止一個資料整併操作之後，若屬於閒置區602的管理單元的總數再次小於或等於第一門檻值，則下一個資料整併操作可再次被執行，以嘗試釋放新的閒置管理單元。
圖7是根據本發明的一範例實施例所繪示的主機寫入操作與資料整併操作的示意圖。請參照圖7，在主機寫入操作中，主機系統11可發送至少一個寫入指令以指示將資料701寫入至一或多個邏輯單元(或邏輯位址)。根據此寫入指令，記憶體管理電路502可指示將資料701儲存至映射至所述邏輯單元(或邏輯位址)的主機單元710。例如，主機單元710可包含從圖6的閒置區602中選擇的某一管理單元。
另一方面，記憶體管理電路502可啟動一個資料整併操作，以釋放新的閒置管理單元。例如，在資料整併操作中，資料702可被從作為來源單元720的至少一個管理單元收集並且被寫入至作為回收單元730的至少一個管理單元。資料702包括儲存於來源單元720的有效資料。若作為來源單元720的某一管理單元所儲存的有效資料已被完全複製到回收單元730，則此管理單元可被抹除而成為新的閒置管理單元。藉此，可逐漸增加圖6的閒置區602中的閒置管理單元的數量。
圖8A是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖8A，可複寫式非揮發性記憶體模組406包括管理單元81(1)~81(n)。管理單元81(1)~81(n)中的每一者皆包含晶片致能(亦稱為晶片致能群組)CE(1)與CE(2)。晶片致能CE(1)與CE(2)分別包含多個實體節點。記憶體管理電路502可藉由通道80(1)~80(m)來存取管理單元81(1)~81(n)。例如，記憶體管理電路502可藉由通道80(1)~80(m)中的至少兩個通道來平行(或稱為交錯)存取管理單元81(1)~81(n)中的至少兩個管理單元(例如管理單元81(1)與81(2))。
圖8B是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖8B，相較於圖8A，在本範例實施例中，每一個晶片致能CE(1)進一步被劃分為兩個平面PL(1)與PL(2)，且每一個晶片致能CE(2)也進一步被劃分為兩個平面PL(1)與PL(2)。平面PL(1)與PL(2)分別包含多個實體結點。記憶體管理電路502可藉由通道80(1)~80(n)中的至少兩個通道來平行(或交錯)存取管理單元81(1)中的2、4或8個平面等等。
在一範例實施例中，在啟動資料整併操作後，記憶體管理電路502可選擇管理單元81(1)(亦稱為第一管理單元)作為有效資料的來源單元(例如圖7的來源單元720)。在從管理單元81(1)收集有效資料之前，記憶體管理電路502可獲得對應於管理單元81(1)的計數資訊。此計數資訊可不反映儲存於管理單元81(1)中的有效資料的資料量。
在一範例實施例中，對應於管理單元81(1)的計數資訊可反映管理單元81(1)中的有效資料(亦稱為第一資料)所對應的至少一管理表格的總數。例如，每一個管理表格可包括一個邏輯至實體映射表。每一個管理表格可對應至一個邏輯範圍。例如，一個邏輯範圍可包含圖6的邏輯單元612(0)~612(D)中的多個連續的邏輯單元所屬的邏輯範圍。例如，假設第一資料所對應的管理表格包括第一管理表格與第二管理表格，則第一管理表格可用於記載與圖6的邏輯單元612(0)~612(3)有關的映射資訊，而第二管理表格可用於記載與圖6的邏輯單元612(4)~612(7)有關的映射資訊。此外，所述管理表格可儲存於圖6的系統區603。
在資料整併操作中，記憶體管理電路502可從圖6的系統區603讀取所述第一資料所對應的管理表格。記憶體管理電路502可根據所讀取的管理表格所記載的映射資訊來讀取管理單元81(1)中的有效資料(即第一資料)。
在一範例實施例中，記憶體管理電路502可根據對應於管理單元81(1)的計數資訊將管理單元81(1)的資料讀取模式決定為第一模式(亦稱為第一讀取模式)或第二模式(亦稱為第二讀取模式)。若管理單元81(1)的資料讀取模式被決定為第一模式，記憶體管理電路502可發送一讀取指令序列(亦稱為第一讀取指令序列)以指示可複寫式非揮發性記憶體模組406根據第一資料的實體分布來從管理單元81(1)中讀取第一資料。例如，第一資料的實體分布可反映第一資料在管理單元81(1)中的實體儲存位置。或者，若管理單元81(1)的資料讀取模式被決定為第二模式，記憶體管理電路502可發送一讀取指令序列(亦稱為第二讀取指令序列)以指示可複寫式非揮發性記憶體模組406根據第一資料的邏輯分布來從管理單元81(1)中讀取第一資料。例如，第一資料的邏輯分布可反映第一資料所屬的至少一邏輯範圍。
在一範例實施例中，若管理單元81(1)的資料讀取模式被決定為第一模式，記憶體管理電路502可根據第一資料在管理單元81(1)中的實體儲存位置來決定管理單元81(1)中多個實體節點的一讀取順序(亦稱為第一讀取順序)。例如，此些實體節點分別儲存第一資料的一部分資料。然後，記憶體管理電路502可根據第一讀取順序來讀取所述多個實體節點以獲得第一資料。
圖9是根據本發明的一實施例所繪示的基於第一模式來讀取第一資料的示意圖。請參照圖9，假設管理單元81(1)中的晶片致能CE(1)至少包括實體單元PU(1)~PU(4)。實體單元PU(1)與PU(3)屬於平面PL(1)。實體單元PU(2)與PU(4)屬於平面PL(2)。在一範例實施例中，實體單元PU(1)~PU(4)中的每一者可視為一個實體程式化單元。然而，在另一範例實施例中，一個實體程式化單元可包含跨平面的多個實體單元(例如實體單元PU(1)與PU(2))。
在本範例實施例中，假設待收集的第一資料包括資料A(1)~D(1)、A(2)~D(2)及A(3)~D(3)。資料A(1)~D(1)分別儲存於實體單元PU(1)中的多個實體節點。資料A(2)~D(2)分別儲存於實體單元PU(2)中的多個實體節點。資料A(3)~D(3)分別儲存於實體單元PU(3)中的多個實體節點。此外，實體單元PU(4)則未儲存有效資料。
在本範例實施例中，響應於管理單元81(1)的資料讀取模式被決定為第一模式，用於讀取第一資料的多個讀取指令序列可根據第一資料在管理單元81(1)中的實體儲存位置而在指令佇列901中進行排序。指令佇列901可位於圖5的緩衝記憶體510中。例如，所決定的讀取順序(即第一讀取順序)可反映資料A(1)~D(1)、A(2)~D(2)及A(3)~D(3)將依序從實體單元PU(1)~PU(3)進行讀取，如圖9所示。例如，儲存於實體單元PU(1)中的資料A(1)~D(1)與儲存於實體單元PU(2)中的資料A(2)~D(2)可平行地被讀取出來。接著，儲存於實體單元PU(3)中的資料A(3)~D(3)可接續被讀取出來。
在一範例實施例中，若管理單元81(1)的資料讀取模式被決定為第二模式，記憶體管理電路502可根據第一資料所屬的至少一邏輯範圍來決定管理單元81(1)中多個實體節點的一讀取順序(亦稱為第二讀取順序)。然後，記憶體管理電路502可根據第二讀取順序來讀取所述多個實體節點以獲得第一資料。
圖10是根據本發明的一實施例所繪示的基於第二模式來讀取第一資料的示意圖。請參照圖10，在本範例實施例中，同樣假設待收集的第一資料包括資料A(1)~D(1)、A(2)~D(2)及A(3)~D(3)。資料A(1)~D(1)分別儲存於實體單元PU(1)中的多個實體節點。資料A(2)~D(2)分別儲存於實體單元PU(2)中的多個實體節點。資料A(3)~D(3)分別儲存於實體單元PU(3)中的多個實體節點。
在本範例實施例中，響應於管理單元81(1)的資料讀取模式被決定為第二模式，用於讀取第一資料的多個讀取指令序列可根據第一資料中的各部分資料所屬的邏輯範圍在指令佇列1001中進行排序。指令佇列1001可位於圖5的緩衝記憶體510中。例如，假設資料A(1)~A(3)屬於邏輯範圍R1、資料B(1)~B(3)屬於邏輯範圍R2、資料、C(1)~C(3)屬於邏輯範圍R3、且資料D(1)~D(3)屬於邏輯範圍R4，則所決定的讀取順序(即第二讀取順序)可反映資料A(1)~A(3)、B(1)~B(3)、C(1)~C(3)及D(1)~D(3)將依序從相應的實體節點進行讀取，如圖10所示。例如，屬於邏輯範圍R1的資料A(1)~A(3)可先被讀取，接著屬於邏輯範圍R2的資料B(1)~B(3)可被讀取，接著屬於邏輯範圍R3的資料C(1)~C(3)可被讀取，接著屬於邏輯範圍R4的資料D(1)~D(3)可被讀取。
在一範例實施例中，若管理單元81(1)中待收集的第一資料所屬的邏輯範圍很分散(即第一資料所對應的管理表格較多)，則基於第一模式來從管理單元81(1)中收集第一資料的速度(或效率)應可高於基於第二模式來從管理單元81(1)中收集第一資料的速度(或效率)。然而，在一範例實施例中，若管理單元81(1)中待收集的第一資料所屬的邏輯範圍較集中(即第一資料所對應的管理表格較少)，則基於第二模式來從管理單元81(1)中收集第一資料的速度(或效率)應可高於基於第一模式來從管理單元81(1)中收集第一資料的速度(或效率)。
在一範例實施例中，計數資訊可反映管理單元81(1)中待收集的第一資料的資料分散程度。例如，此資料分散程度可以是指第一資料所屬的邏輯範圍(或邏輯單元)的分散程度。在一範例實施例中，記憶體管理電路502可根據第一資料的資料分散程度來決定讀取所述第一資料的模式是第一模式或第二模式。
在一範例實施例中，記憶體管理電路502可根據第一資料所對應的至少一管理表格的總數來決定對應於管理單元81(1)的計數資訊。例如，此計數資訊可等於或正相關於第一資料所對應的至少一管理表格的總數。記憶體管理電路502可判斷對應於管理單元81(1)的計數資訊是否大於一個臨界值。若對應於管理單元81(1)的計數資訊大於此臨界值(例如所述)，記憶體管理電路502可將管理單元81(1)的資料讀取模式決定為第一模式。或者，若對應於管理單元81(1)的計數資訊不大於(例如等於或小於)此臨界值，記憶體管理電路502可將管理單元81(1)的資料讀取模式決定為第二模式。
在一範例實施例中，記憶體管理電路502可根據管理單元81(1)中的所有實體節點之總數來決定此臨界值。例如，此臨界值可等於或正相關於管理單元81(1)中的所有實體節點之總數。在一範例實施例中，記憶體管理電路502可將管理單元81(1)中的所有實體節點之總數乘上一個比例值以獲得此臨界值。例如，假設管理單元81(1)總共包含6144個實體節點，則記憶體管理電路502可將6144乘上一個比例值(例如80%)以獲得臨界值(例如4915)。此外，此比例值還可以是其他數值(例如70%或90%等)，本發明不加以限制。
在一範例實施例中，記憶體管理電路502可獲得對應於第一管理單元的表格位元映射資訊。以管理單元81(1)為例，對應於管理單元81(1)的表格位元映射資訊可儲存於管理單元81(1)中的某一個實體單元。此表格位元映射資訊可反映當前儲存於管理單元81(1)中的有效資料(即第一資料)所屬的邏輯範圍。例如，此表格位元映射資訊中可記載多個位元，且每一個位元對應一個邏輯範圍(或一個管理表格(例如邏輯至實體映射表))。
若表格位元映射資訊中的某一個位元為第一位元(例如位元“1”)，表示第一資料所屬的邏輯範圍包含此位元所對應的邏輯範圍。爾後，當欲從第一管理單元讀取第一資料時，對應此邏輯範圍的管理表格(例如邏輯至實體映射表)可被存取以獲得存取第一資料所需的映射資訊。此外，若表格位元映射資訊中的某一個位元非為第一位元(例如位元“0”)，表示第一資料所屬的邏輯範圍不包含此位元所對應的邏輯範圍。爾後，當欲從第一管理單元讀取第一資料時，對應此邏輯範圍的管理表格(例如邏輯至實體映射表)可不被存取。換言之，表格位元映射資訊中的第一位元的總數可反映第一資料所屬的邏輯範圍的分布狀態及/或第一資料所對應的管理表格的總數。
在一範例實施例中，記憶體管理電路502可統計所述表格位元映射資訊中的第一位元的總數。記憶體管理電路502可根據第一位元的總數來決定對應於第一管理單元的計數資訊。若此計數資訊的數值越大，表示第一管理單元中的第一資料所屬的邏輯範圍越分散。因此，類似於圖9的範例實施例，基於第一模式來讀取第一管理單元中的第一資料可具有較好的效率。反之，若此計數資訊的數值越小，表示第一管理單元中的第一資料所屬的邏輯範圍越集中。因此，類似於圖10的範例實施例，基於第二模式來讀取第一管理單元中的第一資料可具有較好的效率。
在一範例實施例中，在讀取第一資料後，記憶體管理電路502還可發送寫入指令序列以指示可複寫式非揮發性記憶體模組406根據所決定的資料讀取模式將所讀取的第一資料程式化至作為回收單元的至少一管理單元。例如，記憶體管理電路502可從圖6的閒置區602中選擇管理單元81(2)作為回收單元，以儲存經由資料整併操作所收集的有效資料。此外，在完整收集第一資料後，記憶體管理電路502可發送一個抹除指令序列，以指示可複寫式非揮發性記憶體模組406抹除第一管理單元。經抹除的第一管理單元可被釋放為一個新的閒置管理單元。
圖11是根據本發明的一範例實施例所繪示的根據第一模式來儲存第一資料的示意圖。請參照圖11，接續於圖9的範例實施例，基於第一模式從第一管理單元收集的第一資料可根據第一讀取順序排序於緩衝區1101中。緩衝區1101可位於圖5的緩衝記憶體510中。接著，緩衝區1101中的第一資料可同樣依照第一讀取順序來程式化至管理單元81(2)中的實體單元PU(5)、PU(6)及PU(7)。
圖12是根據本發明的一範例實施例所繪示的根據第二模式來儲存第一資料的示意圖。請參照圖12，接續於圖10的範例實施例，基於第二模式從第一管理單元收集的第一資料可根據第二讀取順序排序於緩衝區1201中。緩衝區1201可位於圖5的緩衝記憶體510中。接著，緩衝區1201中的第一資料可同樣依照第二讀取順序來程式化至管理單元81(2)中的實體單元PU(5)、PU(6)及PU(7)。
圖13是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。請參照圖13，在步驟S1301中，根據第一管理單元中的第一資料的資料分散程度來決定讀取所述第一資料的模式是第一模式或第二模式。若讀取所述第一資料的模式被決定為第一模式，在步驟S1302中，根據第一資料的實體分布來從第一管理單元中讀取第一資料。此外，若讀取所述第一資料的模式被決定為第二模式，在步驟S1303中，根據第一資料的邏輯分布來從第一管理單元中讀取第一資料。
圖14是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。請參照圖14，在步驟S1401中，啟動資料整併操作。在步驟S1402中，選擇第一管理單元作為有效資料的來源單元。在步驟S1403中，判斷第一管理單元的計數資訊是否大於臨界值。此計數資訊可反映第一資料的資料分散程度及/或第一資料所對應的管理表格的總數。若第一管理單元的計數資訊大於臨界值，在步驟S1404中，將第一管理單元的資料讀取模式決定為第一模式，並根據第一資料的實體分布來從第一管理單元中讀取第一資料。若第一管理單元的計數資訊不大於臨界值，在步驟S1405中，將第一管理單元的資料讀取模式決定為第二模式，並根據第一資料的邏輯分布來從第一管理單元中讀取第一資料。在步驟S1406中，將所收集的第一資料儲存至作為回收單元的第二管理單元，並且第一管理單元可被抹除。
然而，圖13與圖14中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖13與圖14中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖13與圖14的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，藉由動態決定當前要使用哪一種模式來收集有效資料，無論第一管理單元中待收集的有效資料的邏輯分布如何，有效資料在資料整併操作中的讀取效率皆可被提高。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30:記憶體儲存裝置 11、31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 402:連接介面單元 404:記憶體控制電路單元 406:可複寫式非揮發性記憶體模組 502:記憶體管理電路 504:主機介面 506:記憶體介面 508:錯誤檢查與校正電路 510:緩衝記憶體 512:電源管理電路 601:儲存區 602:閒置區 603:系統區 610(0)~610(B):實體節點 612(0)~612(C):邏輯單元 701、702:資料 710:主機單元 720:來源單元 730:回收單元 80(1)~80(m):通道 81(1)、81(2)~81(n):管理單元 CE(1)、CE(2):晶片致能 PL(1)、PL(2):平面 PU(1)~PU(7):實體單元 901、1001:指令佇列 1101、1201:緩衝區 S1301:步驟(根據第一管理單元中的第一資料的資料分散程度決定讀取第一資料的模式是第一模式或第二模式) S1302:步驟(根據第一資料的實體分布來從第一管理單元中讀取第一資料) S1303:步驟(根據第一資料的邏輯分布來從第一管理單元中讀取第一資料) S1401:步驟(啟動資料整併操作) S1402:步驟(選擇第一管理單元作為有效資料的來源單元) S1403:步驟(第一管理單元的計數資訊是否大於臨界值) S1404:步驟(根據第一資料的實體分布來從第一管理單元中讀取第一資料) S1405:步驟(根據第一資料的邏輯分布來從第一管理單元中讀取第一資料) S1406:步驟(將第一資料儲存至回收單元)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的主機寫入操作與資料整併操作的示意圖。 圖8A是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖8B是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖9是根據本發明的一實施例所繪示的基於第一模式來讀取第一資料的示意圖。 圖10是根據本發明的一實施例所繪示的基於第二模式來讀取第一資料的示意圖。 圖11是根據本發明的一範例實施例所繪示的根據第一模式來儲存第一資料的示意圖。 圖12是根據本發明的一範例實施例所繪示的根據第二模式來儲存第一資料的示意圖。 圖13是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。 圖14是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。
S1301:步驟(根據第一管理單元中的第一資料的資料分散程度決定讀取第一資料的模式是第一模式或第二模式)
S1302:步驟(根據第一資料的實體分布來從第一管理單元中讀取第一資料)
S1303:步驟(根據第一資料的邏輯分布來從第一管理單元中讀取第一資料)

Claims (24)

  1. 一種記憶體控制方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元，且該記憶體控制方法包括： 根據該多個管理單元中的一第一管理單元中的一第一資料的一資料分散程度來決定讀取該第一資料的模式是一第一模式或一第二模式； 若讀取該第一資料的該模式被決定為該第一模式，根據該第一資料的一實體分布來從該第一管理單元中讀取該第一資料；以及 若讀取該第一資料的該模式被決定為該第二模式，根據該第一資料的一邏輯分布來從該第一管理單元中讀取該第一資料。
  2. 如申請專利範圍第1項所述的記憶體控制方法，其中根據該第一資料的該實體分布來從該第一管理單元中讀取該第一資料的步驟包括： 根據該第一資料在該第一管理單元中的一實體儲存位置來決定該第一管理單元中多個實體節點的一第一讀取順序；以及 根據該第一讀取順序來讀取該多個實體節點以獲得該第一資料。
  3. 如申請專利範圍第2項所述的記憶體控制方法，其中根據該第一資料的該邏輯分布來從該第一管理單元中讀取該第一資料的步驟包括： 根據該第一資料所屬的至少一邏輯範圍來決定該多個實體節點的一第二讀取順序；以及 根據該第二讀取順序來讀取該多個實體節點以獲得該第一資料。
  4. 如申請專利範圍第1項所述的記憶體控制方法，其中根據該第一資料的該資料分散程度來決定讀取該第一資料的該模式是該第一模式或該第二模式的步驟包括： 根據一計數資訊來決定讀取該第一資料的該模式是該第一模式或該第二模式，其中該計數資訊反映該第一資料所對應的至少一管理表格的總數。
  5. 如申請專利範圍第4項所述的記憶體控制方法，其中根據該計數資訊來決定讀取該第一資料的該模式是該第一模式或該第二模式的步驟包括： 若該計數資訊大於一臨界值，將讀取該第一資料的該模式決定為該第一模式；以及 若該計數資訊小於該臨界值，將讀取該第一資料的該模式決定為該第二模式。
  6. 如申請專利範圍第5項所述的記憶體控制方法，更包括： 根據該第一管理單元中的一實體節點之總數來決定該臨界值。
  7. 如申請專利範圍第4項所述的記憶體控制方法，更包括： 獲得對應於該第一管理單元的一表格位元映射資訊； 統計該表格位元映射資訊中的一第一位元的總數；以及 根據該第一位元的該總數來決定該計數資訊。
  8. 如申請專利範圍第1項所述的記憶體控制方法，更包括： 在讀取該第一資料後，根據讀取該第一資料的該模式將所讀取的該第一資料程式化至該多個管理單元中的一第二管理單元；以及 抹除該第一管理單元。
  9. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以根據該多個管理單元中的一第一管理單元中的一第一資料的一資料分散程度來決定讀取該第一資料的模式是一第一模式或一第二模式， 若讀取該第一資料的該模式被決定為該第一模式，該記憶體控制電路單元更用以發送一第一讀取指令序列以指示根據該第一資料的一實體分布來從該第一管理單元中讀取該第一資料，並且 若讀取該第一資料的該模式被決定為該第二模式，該記憶體控制電路單元更用以發送一第二讀取指令序列以指示根據該第一資料的一邏輯分布來從該第一管理單元中讀取該第一資料。
  10. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該記憶體控制電路單元發送該第一讀取指令序列以指示根據該第一資料的該實體分布來從該第一管理單元中讀取該第一資料的操作包括： 根據該第一資料在該第一管理單元中的一實體儲存位置來決定該第一管理單元中多個實體節點的一第一讀取順序；以及 根據該第一讀取順序來讀取該多個實體節點以獲得該第一資料。
  11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元發送該第二讀取指令序列以指示根據該第一資料的該邏輯分布來從該第一管理單元中讀取該第一資料的操作包括： 根據該第一資料所屬的至少一邏輯範圍來決定該多個實體節點的一第二讀取順序；以及 根據該第二讀取順序來讀取該多個實體節點以獲得該第一資料。
  12. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該第一資料的該資料分散程度來決定讀取該第一資料的該模式是該第一模式或該第二模式的操作包括： 根據一計數資訊來決定讀取該第一資料的該模式是該第一模式或該第二模式，其中該計數資訊反映該第一資料所對應的至少一管理表格的總數。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該計數資訊來決定讀取該第一資料的該模式是該第一模式或該第二模式的操作包括： 若該計數資訊大於一臨界值，將讀取該第一資料的該模式決定為該第一模式；以及 若該計數資訊小於該臨界值，將讀取該第一資料的該模式決定為該第二模式。
  14. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據該第一管理單元中的一實體節點之總數來決定該臨界值。
  15. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 獲得對應於該第一管理單元的一表格位元映射資訊； 統計該表格位元映射資訊中的一第一位元的總數；以及 根據該第一位元的該總數來決定該計數資訊。
  16. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在讀取該第一資料後，該記憶體控制電路單元更用以發送一寫入指令序列以指示根據讀取該第一資料的該模式將所讀取的該第一資料程式化至該多個管理單元中的一第二管理單元，並且 該記憶體控制電路單元更用以發送一抹除指令序列以指示抹除該第一管理單元。
  17. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元，其中該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以根據該多個管理單元中的一第一管理單元中的一第一資料的一資料分散程度來決定讀取該第一資料的模式是一第一模式或一第二模式， 若讀取該第一資料的該模式被決定為該第一模式，該記憶體管理電路更用以發送一第一讀取指令序列以指示根據該第一資料的一實體分布來從該第一管理單元中讀取該第一資料，並且 若讀取該第一資料的該模式被決定為該第二模式，該記憶體管理電路更用以發送一第二讀取指令序列以指示根據該第一資料的一邏輯分布來從該第一管理單元中讀取該第一資料。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路發送該第一讀取指令序列以指示根據該第一資料的該實體分布來從該第一管理單元中讀取該第一資料的操作包括： 根據該第一資料在該第一管理單元中的一實體儲存位置來決定該第一管理單元中多個實體節點的一第一讀取順序；以及 根據該第一讀取順序來讀取該多個實體節點以獲得該第一資料。
  19. 如申請專利範圍第18項所述的記憶體控制電路單元，其中該記憶體管理電路發送該第二讀取指令序列以指示根據該第一資料的該邏輯分布來從該第一管理單元中讀取該第一資料的操作包括： 根據該第一資料所屬的至少一邏輯範圍來決定該多個實體節點的一第二讀取順序；以及 根據該第二讀取順序來讀取該多個實體節點以獲得該第一資料。
  20. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路根據該第一資料的該資料分散程度來決定讀取該第一資料的該模式是該第一模式或該第二模式的操作包括： 根據一計數資訊來決定讀取該第一資料的該模式是該第一模式或該第二模式，其中該計數資訊反映該第一資料所對應的至少一管理表格的總數。
  21. 如申請專利範圍第20項所述的記憶體控制電路單元，其中該記憶體管理電路根據該計數資訊來決定讀取該第一資料的該模式是該第一模式或該第二模式的操作包括： 若該計數資訊大於一臨界值，將讀取該第一資料的該模式決定為該第一模式；以及 若該計數資訊小於該臨界值，將讀取該第一資料的該模式決定為該第二模式。
  22. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據該第一管理單元中的一實體節點之總數來決定該臨界值。
  23. 如申請專利範圍第20項所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 獲得對應於該第一管理單元的一表格位元映射資訊； 統計該表格位元映射資訊中的一第一位元的總數；以及 根據該第一位元的該總數來決定該計數資訊。
  24. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在讀取該第一資料後，該記憶體管理電路更用以發送一寫入指令序列以指示根據讀取該第一資料的該模式將所讀取的該第一資料程式化至該多個管理單元中的一第二管理單元，並且 該記憶體管理電路更用以發送一抹除指令序列以指示抹除該第一管理單元。
TW108130911A 2019-08-28 2019-08-28 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 TWI688956B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108130911A TWI688956B (zh) 2019-08-28 2019-08-28 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US16/660,807 US11144245B2 (en) 2019-08-28 2019-10-23 Memory control method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130911A TWI688956B (zh) 2019-08-28 2019-08-28 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI688956B true TWI688956B (zh) 2020-03-21
TW202109536A TW202109536A (zh) 2021-03-01

Family

ID=70766937

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130911A TWI688956B (zh) 2019-08-28 2019-08-28 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US11144245B2 (zh)
TW (1) TWI688956B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768764B (zh) * 2021-03-09 2022-06-21 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117608501B (zh) * 2024-01-23 2024-05-03 合肥兆芯电子有限公司 电压调整方法、存储器存储装置及存储器控制电路单元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200745930A (en) * 2005-08-03 2007-12-16 Sandisk Corp Data consolidation and garbage collection in direct data file storage memories
US8250292B2 (en) * 2009-10-14 2012-08-21 Phison Electronics Corp. Data writing method for a flash memory, and controller and storage system using the same
TWI631565B (zh) * 2015-12-09 2018-08-01 慧榮科技股份有限公司 快閃記憶體之廢料收集方法以及使用該方法的裝置
TWI653533B (zh) * 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
US20190179747A1 (en) * 2017-12-11 2019-06-13 SK Hynix Inc. Apparatus and method for operating garbage collection using host idle
TW201923600A (zh) * 2017-11-16 2019-06-16 深圳大心電子科技有限公司 有效資料管理方法以及儲存控制器
US10380018B2 (en) * 2017-04-04 2019-08-13 Micron Technology, Inc. Garbage collection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010146326A (ja) * 2008-12-19 2010-07-01 Toshiba Storage Device Corp 記憶装置、その制御方法及びその記憶装置を用いた電子装置
CN103827970B (zh) * 2012-09-25 2016-05-18 株式会社东芝 对固态驱动器再配置数据的存储装置、存储控制器以及方法
US20150098271A1 (en) * 2013-10-09 2015-04-09 Sandisk Technologies Inc. System and method of storing data in a data storage device
US10013179B2 (en) * 2015-12-03 2018-07-03 Sandisk Technologies Llc Reading logical groups of data from physical locations in memory using headers
US10418053B1 (en) * 2018-03-07 2019-09-17 Kabushiki Kaisha Toshiba Disk-drive with efficient command-reordering

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200745930A (en) * 2005-08-03 2007-12-16 Sandisk Corp Data consolidation and garbage collection in direct data file storage memories
US8250292B2 (en) * 2009-10-14 2012-08-21 Phison Electronics Corp. Data writing method for a flash memory, and controller and storage system using the same
TWI631565B (zh) * 2015-12-09 2018-08-01 慧榮科技股份有限公司 快閃記憶體之廢料收集方法以及使用該方法的裝置
TWI653533B (zh) * 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
US10380018B2 (en) * 2017-04-04 2019-08-13 Micron Technology, Inc. Garbage collection
TW201923600A (zh) * 2017-11-16 2019-06-16 深圳大心電子科技有限公司 有效資料管理方法以及儲存控制器
US10339045B2 (en) * 2017-11-16 2019-07-02 Shenzhen Epostar Electronics Limited Co. Valid data management method and storage controller
US20190179747A1 (en) * 2017-12-11 2019-06-13 SK Hynix Inc. Apparatus and method for operating garbage collection using host idle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768764B (zh) * 2021-03-09 2022-06-21 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11442657B1 (en) 2021-03-09 2022-09-13 Hefei Core Storage Electronic Limited Abnormal data management method, memory storage device, and memory control circuit unit

Also Published As

Publication number Publication date
US11144245B2 (en) 2021-10-12
TW202109536A (zh) 2021-03-01
US20210064284A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI615710B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI587135B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI696073B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI701552B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI802068B (zh) 記憶體效能優化方法、記憶體控制電路單元以及記憶體儲存裝置
TWI641948B (zh) 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11334273B1 (en) Valid data merging method, memory storage device and memory control circuit unit
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TW202201229A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI653531B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112988076A (zh) 快闪存储器控制方法、存储装置及控制器
TW201704999A (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI768738B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI741870B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI738272B (zh) 快閃記憶體之資料整理方法、快閃記憶體儲存裝置及快閃記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元