TWI701552B - 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI701552B
TWI701552B TW108109908A TW108109908A TWI701552B TW I701552 B TWI701552 B TW I701552B TW 108109908 A TW108109908 A TW 108109908A TW 108109908 A TW108109908 A TW 108109908A TW I701552 B TWI701552 B TW I701552B
Authority
TW
Taiwan
Prior art keywords
management
unit
valid data
information
physical
Prior art date
Application number
TW108109908A
Other languages
English (en)
Other versions
TW202036295A (zh
Inventor
郭哲岳
陳鼎元
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW108109908A priority Critical patent/TWI701552B/zh
Priority to US16/414,768 priority patent/US11163694B2/en
Application granted granted Critical
Publication of TWI701552B publication Critical patent/TWI701552B/zh
Publication of TW202036295A publication Critical patent/TW202036295A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本發明的範例實施例提供一種記憶體控制方法，其用於可複寫式非揮發性記憶體模組。所述方法包括：在所述可複寫式非揮發性記憶體模組中維護第一管理資訊，其用以識別第一管理單元；在資料整併操作中，在不從所述可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據所述第一管理資訊從所述第一管理單元收集第一有效資料，其中所述第一映射資訊包括與所述第一有效資料有關的邏輯至實體映射資訊；以及將所收集的所述第一有效資料儲存至回收單元。

Description

記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體控制技術，且特別是有關於一種記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
當記憶體儲存裝置出廠時，記憶體儲存裝置中一部分的管理單元會被配置為多個閒置管理單元，以使用此些閒置管理單元來儲存新資料。在使用一段時間後，記憶體儲存裝置中的閒置管理單元的數目會逐漸減少。記憶體儲存裝置可藉由資料整併程序(或稱為垃圾收集程序)將有效資料從多個來源單元複製到回收單元(亦稱為目標單元)並抹除屬於來源單元的管理單元以釋放出新的閒置管理單元。但是，在資料整併程序中，若所選擇作為來源單元的多個管理單元所映射的邏輯單元越分散，則越多記載此些邏輯單元之管理資訊(例如映射資訊)的表格需要被存取，從延長執行資料整併程序的時間及/或降低資料整併程序的執行效率。
本發明提供一種記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元，可有效改善上述問題及/或增加記憶體儲存裝置的系統效能。
本發明的範例實施例提供一種記憶體控制方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個管理單元。所述記憶體控制方法包括：在所述可複寫式非揮發性記憶體模組中維護第一管理資訊，其用以識別所述多個管理單元中的第一管理單元；在資料整併操作中，在不從所述可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據所述第一管理資訊從所述第一管理單元收集第一有效資料，其中所述第一映射資訊包括與所述第一有效資料有關的邏輯至實體映射資訊；以及將所收集的所述第一有效資料儲存至回收單元。
在本發明的一範例實施例中，在不從所述可複寫式非揮發性記憶體模組讀取所述第一映射資訊之前提下，根據所述第一管理資訊從所述第一管理單元收集所述第一有效資料的步驟包括：從所述第一管理單元讀取第二管理資訊，其中所述第二管理資訊用以識別所述第一管理單元中儲存所述第一有效資料的至少一第一實體單元；以及根據所述第二管理資訊從所述至少一第一實體單元收集所述第一有效資料。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：響應於所述第一有效資料之收集，更新第三管理資訊，其中所述第三管理資訊包括用以讀取與所述第一有效資料有關的所述邏輯至實體映射資訊的索引資訊。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：根據經更新的所述第三管理資訊從所述可複寫式非揮發性記憶體模組讀取第二映射資訊，其中所述第二映射資訊包括與第二有效資料有關的邏輯至實體映射資訊；根據所述第二映射資訊從所述第一管理單元中的至少一第二實體單元收集所述第二有效資料；以及將所收集的所述第二有效資料儲存至所述回收單元。
在本發明的一範例實施例中，在所述可複寫式非揮發性記憶體模組中維護所述第一管理資訊的步驟包括：響應於第一條件之滿足，在所述第一管理資訊中加入對應於所述第一管理單元的識別資訊，其中所述第一條件包括以下多個條件的至少其中之一：所述第一管理單元包含多個連續的實體節點，且所述多個連續的實體節點用以儲存所述第一有效資料的至少一部份資料；以及所述第一有效資料所屬的邏輯範圍不同於所述第一管理單元中的其餘有效資料所屬的邏輯範圍。
在本發明的一範例實施例中，在所述可複寫式非揮發性記憶體模組中維護所述第一管理資訊的步驟更包括：響應於所述第一條件之不滿足，從所述第一管理資訊中移除對應於所述第一管理單元的所述識別資訊。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個管理單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組，其中所述記憶體控制電路單元用以在所述可複寫式非揮發性記憶體模組中維護第一管理資訊，且所述第一管理資訊用以識別所述多個管理單元中的第一管理單元，所述記憶體控制電路單元更用以在資料整併操作中，在不從所述可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據所述第一管理資訊從所述第一管理單元收集第一有效資料，其中所述第一映射資訊包括與所述第一有效資料有關的邏輯至實體映射資訊，並且所述記憶體控制電路單元更用以發送寫入指令序列以指示將所收集的所述第一有效資料儲存至回收單元。
在本發明的一範例實施例中，所述記憶體控制電路單元在不從所述可複寫式非揮發性記憶體模組讀取所述第一映射資訊之前提下，根據所述第一管理資訊從所述第一管理單元收集所述第一有效資料的操作包括：指示從所述第一管理單元讀取第二管理資訊，其中所述第二管理資訊用以識別所述第一管理單元中儲存所述第一有效資料的至少一第一實體單元；以及根據所述第二管理資訊從所述至少一第一實體單元收集所述第一有效資料。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以響應於所述第一有效資料之收集，更新第三管理資訊，其中所述第三管理資訊包括用以讀取與所述第一有效資料有關的所述邏輯至實體映射資訊的索引資訊。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以根據經更新的所述第三管理資訊從所述可複寫式非揮發性記憶體模組讀取第二映射資訊，其中所述第二映射資訊包括與第二有效資料有關的邏輯至實體映射資訊；根據所述第二映射資訊從所述第一管理單元中的至少一第二實體單元收集所述第二有效資料；以及指示將所收集的所述第二有效資料儲存至所述回收單元。
在本發明的一範例實施例中，所述記憶體控制電路單元在所述可複寫式非揮發性記憶體模組中維護所述第一管理資訊的操作包括：響應於第一條件之滿足，在所述第一管理資訊中加入對應於所述第一管理單元的識別資訊，其中所述第一條件包括以下多個條件的至少其中之一：所述第一管理單元包含多個連續的實體節點，且所述多個連續的實體節點用以儲存所述第一有效資料的至少一部份資料；以及所述第一有效資料所屬的邏輯範圍不同於所述第一管理單元中的其餘有效資料所屬的邏輯範圍。
在本發明的一範例實施例中，所述記憶體控制電路單元在所述可複寫式非揮發性記憶體模組中維護所述第一管理資訊的操作更包括：響應於所述第一條件之不滿足，從所述第一管理資訊中移除對應於所述第一管理單元的所述識別資訊。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個管理單元，其中所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面，其中所述記憶體管理電路用以在所述可複寫式非揮發性記憶體模組中維護第一管理資訊，且所述第一管理資訊用以識別所述多個管理單元中的第一管理單元，所述記憶體管理電路更用以在資料整併操作中，在不從所述可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據所述第一管理資訊從所述第一管理單元收集第一有效資料，其中所述第一映射資訊包括與所述第一有效資料有關的邏輯至實體映射資訊，並且所述記憶體管理電路更用以發送寫入指令序列以指示將所收集的所述第一有效資料儲存至回收單元。
在本發明的一範例實施例中，所述記憶體管理電路在不從所述可複寫式非揮發性記憶體模組讀取所述第一映射資訊之前提下，根據所述第一管理資訊從所述第一管理單元收集所述第一有效資料的操作包括：指示從所述第一管理單元讀取第二管理資訊，其中所述第二管理資訊用以識別所述第一管理單元中儲存所述第一有效資料的至少一第一實體單元；以及根據所述第二管理資訊從所述至少一第一實體單元收集所述第一有效資料。
在本發明的一範例實施例中，所述至少一第一實體單元中的每一實體單元包含多個連續的實體節點，且所述多個連續的實體節點用以儲存所述第一有效資料的至少一部分資料。
在本發明的一範例實施例中，所述記憶體管理電路更用以響應於所述第一有效資料之收集，更新第三管理資訊，其中所述第三管理資訊包括用以讀取與所述第一有效資料有關的所述邏輯至實體映射資訊的索引資訊。
在本發明的一範例實施例中，所述記憶體管理電路更用以根據經更新的所述第三管理資訊從所述可複寫式非揮發性記憶體模組讀取第二映射資訊，其中所述第二映射資訊包括與第二有效資料有關的邏輯至實體映射資訊；根據所述第二映射資訊從所述第一管理單元中的至少一第二實體單元收集所述第二有效資料；以及指示將所收集的所述第二有效資料儲存至所述回收單元。
在本發明的一範例實施例中，所述記憶體管理電路在所述可複寫式非揮發性記憶體模組中維護所述第一管理資訊的操作包括：響應於第一條件之滿足，在所述第一管理資訊中加入對應於所述第一管理單元的識別資訊，其中所述第一條件包括以下多個條件的至少其中之一：所述第一管理單元包含多個連續的實體節點，且所述多個連續的實體節點用以儲存所述第一有效資料的至少一部份資料；以及所述第一有效資料所屬的邏輯範圍不同於所述第一管理單元中的其餘有效資料所屬的邏輯範圍。
在本發明的一範例實施例中，所述記憶體管理電路在所述可複寫式非揮發性記憶體模組中維護所述第一管理資訊的操作更包括：響應於所述第一條件之不滿足，從所述第一管理資訊中移除對應於所述第一管理單元的所述識別資訊。
基於上述，用以識別從多個管理單元中識別第一管理單元的第一管理資訊可被維護於可複寫式非揮發性記憶體模組中。在資料整併操作中，在不從可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，第一有效資料可根據所述第一管理資訊而從所述第一管理單元收集並且被儲存至回收單元。第一映射資訊包括與第一有效資料有關的邏輯至實體映射資訊。藉此，可有效縮短執行資料整併程序的時間及/或提高資料整併程序的執行效率，進而增加記憶體儲存裝置的系統效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。記憶體儲存裝置10可透過連接介面單元402與主機系統11通訊。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組406亦稱為快閃(flash)記憶體模組，記憶體控制電路單元404亦稱為用於控制快閃記憶體模組的快閃記憶體控制器，及/或圖5的記憶體管理電路502亦稱為快閃記憶體管理電路。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體節點610(0)~610(C)邏輯地分組至儲存區601、閒置(spare)區602及系統區603。儲存區601中的實體節點610(0)~610(A)儲存有資料。例如，儲存區601中的實體節點610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體節點610(A+1)~610(B)尚未用來儲存資料(例如有效資料)。儲存區603中的實體節點610(B+1)~610(C)用以儲存系統資料，例如邏輯至實體映射表、壞塊管理表、裝置型號或其他類型的管理資料。
一個實體節點可包含一或多個實體位址。一個實體位址可由多個記憶胞組成。當欲儲存資料時，記憶體管理電路502可從閒置區602的實體節點610(A+1)~610(B)中選擇至少一個實體節點並且將來自主機系統11或來自儲存區601中至少一實體節點的資料儲存至所選的實體節點中。同時，所選的實體節點會被關聯至儲存區601。此外，在抹除儲存區601中的某一個實體節點後，所抹除的實體節點會被重新關聯至閒置區602。
記憶體管理電路502可配置邏輯單元612(0)~612(D)以映射儲存區601中的實體節點610(0)~610(A)。一個邏輯單元可包含一或多個邏輯位址。邏輯單元612(0)~612(D)中的每一者可被映射至一或多個實體節點。須注意的是，記憶體管理電路502可不配置映射至系統區603的邏輯單元，以防止儲存於系統區603的系統資料被使用者修改。
記憶體管理電路502可將邏輯單元與實體節點之間的映射關係(亦稱為邏輯至實體映射資訊或映射資訊)記錄於至少一邏輯至實體映射表。邏輯至實體映射表是儲存於系統區603的實體節點610(B+1)~610(C)中。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯至實體映射表來執行對於記憶體儲存裝置10的資料存取操作。
記憶體管理電路502可基於管理單元來管理與存取可複寫式非揮發性記憶體模組406中的實體節點。一個管理單元亦稱為一個虛擬區塊(VB)。一個管理單元可包含多個實體節點。例如，一個管理單元可涵蓋屬於可複寫式非揮發性記憶體模組406中的多個平面(亦稱為記憶體平面)及/或多個晶片致能(CE)中的多個實體節點。此外，一個管理單元可以被關聯至儲存區601、閒置區602或系統區603。屬於閒置區602的管理單元亦稱為閒置管理單元。屬於儲存區601的管理單元亦稱為非閒置管理單元。
須注意的是，有效資料是屬於某一個邏輯單元的最新資料，而無效資料則不是屬於任一個邏輯單元的最新資料。例如，若主機系統11將一筆新資料儲存至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存至儲存區601中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區601中但被標記為無效。
在本範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體節點之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體節點之間的映射關係會被建立。然而，在另一範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯位址之舊資料的實體節點之間的映射關係仍可被維持。
當記憶體儲存裝置10出廠時，屬於閒置區602的管理單元的總數會是一個預設數目(例如，30)。在記憶體儲存裝置10的運作中，越來越多的管理單元會被從閒置區602選擇並且被關聯至儲存區601以儲存資料(例如，來自主機系統11的使用者資料)。因此，屬於閒置區602的管理單元的總數會隨著記憶體儲存裝置10的使用而逐漸減少。
在記憶體儲存裝置10的運作中，記憶體管理電路502可持續更新屬於閒置區602的管理單元的總數。記憶體管理電路502可根據閒置區602中的管理單元之數目(即，閒置管理單元的總數)執行資料整併操作。例如，記憶體管理電路502可判斷屬於閒置區602的管理單元的總數是否小於或等於一個門檻值(亦稱為第一門檻值)。此第一門檻值例如是2或者更大的值(例如，10)，本發明不加以限制。若屬於閒置區602的管理單元的總數小於或等於第一門檻值，記憶體管理電路502可執行資料整併操作。在一範例實施例中，資料整併操作亦稱為垃圾收集操作。
在資料整併操作中，記憶體管理電路502可從儲存區601中選擇至少一個管理單元作為來源單元並且從閒置區602中選擇至少一個管理單元作為回收單元。記憶體管理電路502可發送至少一指令序列以指示可複寫式非揮發性記憶體模組406將有效資料從作為來源單元的管理單元複製到作為回收單元的管理單元。作為回收單元而被有效資料寫滿的管理單元可被關聯至儲存區601。若某一個管理單元所儲存的有效資料皆已被複製至回收單元，則此管理單元可被抹除並且被關聯至閒置區602。在一範例實施例中，將某一個管理單元從儲存區601重新關聯回閒置區602的操作(或抹除某一個管理單元的操作)亦稱為釋放一個閒置管理單元。藉由執行資料整併操作，一或多個閒置管理單元會被釋放並且使得屬於閒置區602的管理單元的總數逐漸增加。
在開始執行資料整併操作後，若屬於閒置區602之管理單元符合一特定條件，資料整併操作可被停止。例如，記憶體管理電路502可判斷屬於閒置區602的管理單元的總數是否大於或等於一個門檻值(以下亦稱為第二門檻值)。例如，第二門檻值可以大於或等於第一門檻值。若屬於閒置區602的管理單元的總數大於或等於第二門檻值，記憶體管理電路502可停止資料整併操作。須注意的是，停止資料整併操作是指結束當前執行中的資料整併操作。在停止一個資料整併操作之後，若屬於閒置區602的管理單元的總數再次小於或等於第一門檻值，則下一個資料整併操作可再次被執行，以嘗試釋放新的閒置管理單元。
圖7是根據本發明的一範例實施例所繪示的主機寫入操作與資料整併操作的示意圖。請參照圖7，在主機寫入操作中，主機系統11可發送至少一個寫入指令以指示將資料701寫入至一或多個邏輯單元(或邏輯位址)。根據此寫入指令，記憶體管理電路502可指示將資料701儲存至映射至所述邏輯單元(或邏輯位址)的主機單元710。例如，主機單元710可包含從圖6的閒置區602中選擇的某一管理單元。
另一方面，記憶體管理電路502可啟動一個資料整併操作，以釋放新的閒置管理單元。例如，在資料整併操作中，資料702可被從作為來源單元720的至少一個管理單元收集並且被寫入至作為回收單元730的至少一個管理單元。資料702包括儲存於來源單元720的有效資料。若作為來源單元720的某一管理單元所儲存的有效資料已被完全複製到回收單元730，則此管理單元可被抹除而成為新的閒置管理單元。藉此，可逐漸增加圖6的閒置區602中的閒置管理單元的數量。
圖8是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖8，可複寫式非揮發性記憶體模組406包括管理單元81(1)~81(n)。管理單元81(1)~81(n)中的每一者皆包含晶片致能(亦稱為晶片致能群組)CE(1)與CE(2)。晶片致能CE(1)與CE(2)分別包含多個實體節點。記憶體管理電路502可藉由通道80(1)~80(m)來存取管理單元81(1)~81(n)。例如，記憶體管理電路502可藉由通道80(1)~80(m)中的至少兩個通道來平行(或稱為交錯)存取管理單元81(1)與81(2)。此外，晶片致能CE(1)與CE(2)可分別包含多個平面(例如圖9的平面PL(1)與PL(2))。
圖9是根據本發明的一範例實施例所繪示的管理單元的示意圖。請參照圖9，以管理單元81(1)為例，晶片致能CE(1)中的平面PL(1)可包括實體節點P1~P7與P29~P35等，晶片致能CE(1)中的平面PL(2)可包括實體節點P8~P14與P36~42等，晶片致能CE(2)中的平面PL(1)可包括實體節點P15~P21等，且晶片致能CE(2)中的平面PL(2)可包括實體節點P22~P28等。實體節點P1~P28可被平行(或交錯)地存取，以提高存取效率。
在一範例實施例中，一個平面中的多個連續的實體節點(例如實體節點P1~P7)可稱為一個實體單元。或者，在一範例實施例中，一個晶片致能中的多個連續的實體節點(例如實體節點P1~P14)可稱為一個實體單元。或者，在一範例實施例中，多個平面中的多個連續的實體節點(例如實體節點P1~P28)可稱為一個實體單元。
在一範例實施例中，在啟動資料整併操作後，記憶體管理電路502可從可複寫式非揮發性記憶體模組406讀取至少一部份的邏輯至實體映射表並根據此邏輯至實體映射表來分析至少一部份的管理單元所儲存的有效資料之資料量及/或有效資料的儲存位置。然後，記憶體管理電路502可根據分析結果選擇至少一個管理單元作為來源單元並從中收集有效資料。然而，邏輯至實體映射表的讀取與分析皆需要時間。若某一管理單元所儲存的有效資料所屬的邏輯單元很分散(即此些邏輯單元的映射資訊分散地記載於多個邏輯至實體映射表)，則往往需要更多時間來讀取多個邏輯至實體映射表以獲得所需的映射資訊，從而降低資料整併操作的執行效率。
在一範例實施例中，記憶體管理電路502可在可複寫式非揮發性記憶體模組406中維護特定管理資訊(亦稱為第一管理資訊)。例如，第一管理資訊可儲存於圖6的系統區603。第一管理資訊可用以識別可複寫式非揮發性記憶體模組406中的特定管理單元(亦稱為第一管理單元)。在資料整併操作中，記憶體管理電路502可在不從可複寫式非揮發性記憶體模組406讀取特定映射資訊(亦稱為第一映射資訊)之前提下，自動根據第一管理資訊從多個管理單元中選擇第一管理單元作為來源單元並且從第一管理單元收集有效資料(亦稱為第一有效資料)。須注意的是，所述第一映射資訊包括與所述第一有效資料有關的邏輯至實體映射資訊。例如，第一映射資訊可反映第一有效資料所屬的至少一個邏輯單元與第一管理單元中的至少一個實體節點之間的映射關係。例如，第一映射資訊可記錄於至少一個邏輯至實體映射表並儲存於圖6的系統區603。然後，記憶體管理電路502可指示將所收集的第一有效資料儲存至回收單元。
換言之，在一範例實施例中，記憶體管理電路502可不讀取且不分析與第一有效資料有關的映射資訊即可選擇第一管理單元作為來源單元並且從第一管理單元收集第一有效資料，從而有效提高資料整併操作的執行效率。例如，記憶體管理電路502可省去讀取與分析第一映射資訊之時間，以快速地從第一管理單元收集第一有效資料。
圖10是根據本發明的一範例實施例所繪示的第一管理資訊的示意圖。請參照圖10，在一範例實施例中，第一管理資訊包括表格資訊1001。表格資訊1001可儲存於圖6的系統區603。表格資訊1001可包括分別對應於管理單元81(1)~81(n)的識別資訊。在本範例實施例中，假設對應於管理單元81(1)與81(n)的識別資訊為位元“1”，且對應於管理單元81(2)的識別資訊為位元“0”。在資料整併操作中，記憶體管理電路502可根據表格資訊1001選擇對應於識別資訊為位元“1”的管理單元81(1)(與管理單元81(n))作為來源單元(即第一管理單元)。須注意的是，在圖10的一範例實施例中，選擇管理單元81(1)作為來源單元之操作可不考慮與管理單元81(1)所儲存之有效資料有關的映射資訊。
在一範例實施例中，記憶體管理電路502也可在第一管理單元中維護特定管理資訊(亦稱為第二管理資訊)。第二管理資訊可用以識別第一管理單元中儲存第一有效資料的至少一實體單元(亦稱為第一實體單元)。例如，第二管理資訊可儲存於第一管理單元中的特定實體單元。例如，此特定實體單元可以是第一管理單元中的最後一個實體單元。
在一範例實施例中，在選擇第一管理單元作為來源單元後，記憶體管理電路502可從第一管理單元中讀取第二管理資訊。記憶體管理電路502可根據第二管理資訊識別第一管理單元中的第一實體單元並從所識別的第一實體單元收集第一有效資料。在一範例實施例中，每一個第一實體單元可包含多個連續的實體節點，且此些連續的實體節點用以儲存第一有效資料的至少一部分資料。須注意的是，在一範例實施例中，第一管理單元中儲存其餘有效資料(亦稱為第二有效資料)的至少一個實體單元(亦稱為第二實體單元)可能無法藉由第二管理資訊進行識別。
圖11是根據本發明的一範例實施例所繪示的第一管理單元的示意圖。圖12是根據本發明的一範例實施例所繪示的第二管理資訊的示意圖。
請參照圖11與圖12，假設管理單元81(1)被選擇作為來源單元(即第一管理單元)且管理單元81(1)包括多個實體單元PU(1)~PU(8)。實體單元PU(1)~PU(8)中的每一個實體單元包含K個連續的實體節點。例如，K可為14，如圖9所示。然而，在另一範例實施例中，K的數值還可以是更大或更小，本發明不加以限制。此外，在另一範例實施例中，管理單元81(1)還可以包含更多或更少的實體單元，本發明不加以限制。
在本範例實施例中，是假設實體單元PU(1)、PU(4)、PU(5)及PU(8)為第一實體單元，且實體單元PU(2)與PU(7)為第二實體單元。實體單元PU(3)與PU(6)未儲存有效資料。第二管理資訊可包括表格資訊1201。表格資訊1201可儲存於管理單元81(1)中。例如，表格資訊1201可儲存於管理單元81(1)中的最後一個實體單元(例如實體單元PU(8))。表格資訊1201可用以識別實體單元PU(1)、PU(4)、PU(5)及PU(8)。例如，在表格資訊1201中，對應於實體單元PU(1)、PU(4)、PU(5)及PU(8)的識別資訊可為位元“1”，以反映實體單元PU(1)、PU(4)、PU(5)及PU(8)為第一實體單元。反之，在表格資訊1201中，對應於實體單元PU(2)、PU(3)、PU(6)及PU(7)的識別資訊可為位元“0”，以反映實體單元PU(2)、PU(3)、PU(6)及PU(7)不為第一實體單元。藉此，在選定管理單元81(1)作為來源單元後，根據表格資訊1201，實體單元PU(1)、PU(4)、PU(5)及PU(8)可被識別為第一實體單元並從中收集第一有效資料。
在一範例實施例中，記憶體管理電路502還可在可複寫式非揮發性記憶體模組406中維護特定管理資訊(亦稱為第三管理資訊)。第三管理資訊可包括索引資訊，其用以讀取與第一管理單元所儲存之有效資料有關的邏輯至實體映射資訊。
圖13是根據本發明的一範例實施例所繪示的第三管理資訊的示意圖。請參照圖11與圖13，在本範例實施例中，是假設第三管理資訊包括表格資訊1301。此外，在本範例實施例中，是假設儲存於實體單元PU(1)、PU(4)、PU(5)及PU(8)的有效資料(即第一有效資料)之映射資訊分別記載於索引資訊PTE(20)、PTE(30)、PTE(40)及PTE(50)所對應的邏輯至實體映射表。
根據表格資訊1301，PTE索引(即索引資訊)中的PTE(i)對應至編號為i的邏輯至實體映射表。索引資訊PTE(1)、PTE(2)、PTE(20)、PTE(30)、PTE(40)及PTE(50)的識別資訊為位元“1”，表示管理單元81(1)所儲存的至少部分有效資料之映射資訊分別是紀錄於索引資訊PTE(1)、PTE(2)、PTE(20)、PTE(30)、PTE(40)及PTE(50)所對應的邏輯至實體映射表。
圖14是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。請參照圖14，在將實體單元PU(1)、PU(4)、PU(5)及PU(8)識別為第一實體單元後，第一有效資料可從實體單元PU(1)、PU(4)、PU(5)及PU(8)讀出並且被依序寫入至回收單元。須注意的是，在本範例實施例中，是假設管理單元81(2)是回收單元，且所收集的第一有效資料可被寫入至管理單元81(2)中的實體單元PU(9)~PU(12)。
在一範例實施例中，響應於第一有效資料之收集(或被寫入至回收單元)，記憶體管理電路502可更新第三管理資訊。以圖14為例，在將第一有效資料寫入至實體單元PU(9)~PU(12)後，表格資訊1301中對應於索引資訊PTE(20)、PTE(30)、PTE(40)及PTE(50)的識別位元可被更新為位元“0”，以表示管理單元81(1)未儲存對應於索引資訊PTE(20)、PTE(30)、PTE(40)及PTE(50)的有效資料。此外，記憶體管理電路502可在索引資訊PTE(20)、PTE(30)、PTE(40)及PTE(50)所對應的邏輯至實體映射表中更新第一有效資料的映射資訊，以反映第一有效資料已被搬移至實體單元PU(9)~PU(12)進行儲存。
在一範例實施例中，記憶體管理電路502可根據經更新的第三管理資訊從可複寫式非揮發性記憶體模組406讀取特定映射資訊(亦稱為第二映射資訊)。第二映射資訊可包括與第二有效資料有關的映射資訊。第二有效資料是儲存於第一管理單元中的至少一個第二實體單元。記憶體管理電路502可根據第二映射資訊從第二實體單元收集第二有效資料並將所收集的第二有效資料儲存至回收單元。
圖15是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。請參照圖15，在將第一有效資料儲存至管理單元81(2)並更新表格資訊1301後，記憶體管理電路502可查詢表格資訊1301並根據表格資訊1301的查詢結果從可複寫式非揮發性記憶體模組406讀取邏輯至實體映射表1501。例如，在本範例實施例中，是假設經更新的表格資訊1301中索引資訊PTE(1)與PTE(2)所對應的識別資訊為位元“1”，故所讀取的邏輯至實體映射表1501可包括索引資訊PTE(1)與PTE(2)所對應的邏輯至實體映射表所記載之資訊。
記憶體管理電路502可根據邏輯至實體映射表1501分析實體單元PU(2)、PU(3)、PU(6)及PU(7)所儲存之資料是否為有效資料。在本範例實施例中，是假設實體單元PU(2)中同時儲存有效資料與無效資料，實體單元PU(3)僅儲存無效資料，實體單元PU(6)僅儲存無效資料，且實體單元PU(7)中同時儲存有效資料與無效資料。根據分析結果，記憶體管理電路502可自動從實體單元PU(2)與PU(7)中讀取有效資料(即第二有效資料)並將第二有效資料寫入至作為回收單元的管理單元81(2)(例如實體單元PU(13))。在將第一有效資料與第二有效資料儲存至管理單元81(2)後(即管理單元81(1)中的所有有效資料皆已被收集)，記憶體管理電路502可指示抹除管理單元81(1)。
在圖11至圖15的範例實施例中，第一有效資料的收集(如圖14所示)並不涉及邏輯至實體映射表的讀取與分析，僅少部分的第二有效資料的收集(如圖15所示)需要經過邏輯至實體映射表的讀取與分析。因此，相較於傳統上整個管理單元(或實體區塊)所儲存的資料都需要藉由相應的邏輯至實體映射表來進行分析，在本發明的範例實施例中，有效資料可以更加快速地在資料整併操作中被收集，進而提高整體的資料整併操作的執行效率及/或記憶體儲存裝置的系統性能。
須注意的是，在一範例實施例中，響應於特定條件(亦稱為第一條件)之滿足，記憶體管理電路502可在第一管理資訊中加入對應於第一管理單元的識別資訊。例如，第一條件可包括以下多個條件的至少其中之一。例如，第一管理單元須包含多個連續的實體節點，且此些連續的實體節點皆用以儲存第一有效資料的至少一部份資料。換言之，第一管理單元須包含至少一個上述第一實體單元。此外，第一管理單元中的第一有效資料所屬的邏輯範圍必須不同於第一管理單元中的其餘有效資料(即第二有效資料)所屬的邏輯範圍。換言之，第一有效資料與第二有效資料所屬的邏輯範圍必須不重疊(或者不具有相同的索引資訊PTE(i))。藉此，根據第一管理資訊所選取的第一管理單元才可具有最佳的資料整併效能。
以圖11為例，管理單元81(1)中的實體單元PU(1)、PU(4)、PU(5)及PU(8)皆為第一實體單元，故管理單元81(1)可滿足第一管理單元須包含至少一個第一實體單元之條件。另外，管理單元81(1)中的第一有效資料所屬的邏輯範圍是對應於索引資訊PTE(20)、PTE(30)、PTE(40)及PTE(50)的邏輯範圍且管理單元81(1)中的第二有效資料所屬的邏輯範圍則是對應於索引資訊PTE(1)與PTE(2)的邏輯範圍，故管理單元81(1)也可滿足第一有效資料與第二有效資料所屬的邏輯範圍必須不重疊之條件。響應於管理單元81(1)滿足第一條件的至少其中之一，記憶體管理電路502可在表格資訊1001中將對應於管理單元81(1)的識別資訊標記為位元“1”。藉此，根據第一管理資訊與第二管理資訊(及第三管理資訊)對管理單元81(1)執行的資料整併操作才可以獲得最佳的執行效能。
在一範例實施例中，響應於前述第一條件之不滿足，記憶體管理電路502可從第一管理資訊中移除對應於第一管理單元的識別資訊。例如，在圖10與圖11的一範例實施例中，若基於主機系統11的資料寫入而導致實體單元PU(1)、PU(4)、PU(5)及PU(8)中皆存在至少一部份的無效資料，及/或管理單元81(1)中的第一有效資料所屬的邏輯範圍與第二有效資料所屬的邏輯範圍發生重疊，則記憶體管理電路502可在表格資訊1001中將對應於管理單元81(1)的識別資訊更新為位元“0”。藉此，根據更新後的表格資訊1001，下次執行的資料整併操作就不會將管理單元81(1)選擇作為第一管理單元。
須注意的是，在圖10至圖15的範例實施例中，表格資訊1001、1201及1301皆為範例而非用以限制本發明。在另一範例實施例中，表格資訊1001、1201及1301還可具有其他資料格式或記載其他有用的資訊。此外，在圖10至圖15的另一範例實施例中，若管理單元81(1)中的所有實體單元PU(1)~PU(8)皆為第一實體單元，則在從實體單元PU(1)~PU(8)收集第一有效資料後，管理單元81(1)即可被抹除，且圖15中收集第二有效資料之操作可不執行。
圖16是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。請參照圖16，在步驟S1601中，在可複寫式非揮發性記憶體模組中維護第一管理資訊。第一管理資訊用以識別多個管理單元中的第一管理單元。在步驟S1602中，在資料整併操作中，在不從可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據第一管理資訊從所述第一管理單元收集第一有效資料。第一映射資訊包括與第一有效資料有關的邏輯至實體映射資訊。在步驟S1603中，將所收集的第一有效資料儲存至回收單元。
圖17是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。請參照圖17，在步驟S1701中，啟動資料整併操作。在步驟S1702中，根據第一管理資訊選擇第一管理單元作為回收單元。在步驟S1703中，從第一管理單元取第二管理資訊。第二管理資訊用以識別第一管理單元中儲存第一有效資料的至少一實體單元。在步驟S1704中，根據第二管理資訊從所述至少一實體單元收集第一有效資料並將第一有效資料儲存至回收單元。在步驟S1705中，從可複寫式非揮發性記憶體模組讀取第二映射資訊。在步驟S1706中，根據第二映射資訊從第一管理單元收集第二有效資料並將第二有效資料儲存至回收單元。在步驟S1707中，抹除第一管理單元。
然而，圖16與圖17中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖16與圖17中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖16與圖17的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，記憶體管理電路可以自動在可複寫式非揮發性記憶體模組中維護第一管理資訊，其用以識別從多個管理單元中識別第一管理單元。在資料整併操作中，在不從可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，記憶體管理電路可以自動根據第一管理資訊而從第一管理單元收集第一有效資料並將第一有效資料儲存至回收單元。此外，藉由判斷某一管理單元是否符合第一條件(例如是否包含第一實體單元及/或第一實體單元中的有效資料與其餘有效資料是否使用相同的邏輯範圍)，記憶體管理電路可自動更新第一管理資訊，以符合當前記憶體儲存裝置的使用狀況。藉此，可有效縮短執行資料整併程序的時間及/或提高資料整併程序的執行效率，進而增加記憶體儲存裝置的整體系統效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30:記憶體儲存裝置 11、31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 402:連接介面單元 404:記憶體控制電路單元 406:可複寫式非揮發性記憶體模組 502:記憶體管理電路 504:主機介面 506:記憶體介面 508:錯誤檢查與校正電路 510:緩衝記憶體 512:電源管理電路 601:儲存區 602:閒置區 603:系統區 610(0)~610(C)、P1~P42:實體節點 612(0)~612(D):邏輯單元 701、702:資料 710:主機單元 720:來源單元 730:回收單元 80(1)~80(m):通道 81(1)~81(n):管理單元 CE(1)、CE(2):晶片致能 PL(1)、PL(2):平面 1001、1201、1301:表格資訊 PU(1)~PU(16):實體單元 1501:邏輯至實體映射表 S1601:步驟(在可複寫式非揮發性記憶體模組中維護第一管理資訊，其用以識別多個管理單元中的第一管理單元) S1602:步驟(在資料整併操作中，在不從可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據第一管理資訊從所述第一管理單元收集第一有效資料，其中第一映射資訊包括與第一有效資料有關的邏輯至實體映射資訊) S1603:步驟(將所收集的第一有效資料儲存至回收單元) S1701:步驟(啟動資料整併操作) S1702:步驟(根據第一管理資訊選擇第一管理單元) S1703:步驟(從第一管理單元取第二管理資訊，其用以識別第一管理單元中儲存第一有效資料的至少一實體單元) S1704:步驟(根據第二管理資訊從所述至少一實體單元收集第一有效資料並將第一有效資料儲存至回收單元) S1705:步驟(從可複寫式非揮發性記憶體模組讀取第二映射資訊) S1706:步驟(根據第二映射資訊從第一管理單元收集第二有效資料並將第二有效資料儲存至回收單元) S1707:步驟(抹除第一管理單元)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的主機寫入操作與資料整併操作的示意圖。 圖8是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖9是根據本發明的一範例實施例所繪示的管理單元的示意圖。 圖10是根據本發明的一範例實施例所繪示的第一管理資訊的示意圖。 圖11是根據本發明的一範例實施例所繪示的第一管理單元的示意圖。 圖12是根據本發明的一範例實施例所繪示的第二管理資訊的示意圖。 圖13是根據本發明的一範例實施例所繪示的第三管理資訊的示意圖。 圖14是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。 圖15是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。 圖16是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。 圖17是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。
S1601:步驟(在可複寫式非揮發性記憶體模組中維護第一管理資訊，其用以識別多個管理單元中的第一管理單元)
S1602:步驟(在資料整併操作中，在不從可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據第一管理資訊從所述第一管理單元收集第一有效資料，其中第一映射資訊包括與第一有效資料有關的邏輯至實體映射資訊)
S1603:步驟(將所收集的第一有效資料儲存至回收單元)

Claims (21)

  1. 一種記憶體控制方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元，該記憶體控制方法包括： 在該可複寫式非揮發性記憶體模組中維護第一管理資訊，其中該第一管理資訊用以識別該多個管理單元中的一第一管理單元； 在一資料整併操作中，在不從該可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據該第一管理資訊從該第一管理單元收集第一有效資料，其中該第一映射資訊包括與該第一有效資料有關的邏輯至實體映射資訊；以及 將所收集的該第一有效資料儲存至一回收單元。
  2. 如申請專利範圍第1項所述的記憶體控制方法，其中在不從該可複寫式非揮發性記憶體模組讀取該第一映射資訊之前提下，根據該第一管理資訊從該第一管理單元收集該第一有效資料的步驟包括： 從該第一管理單元讀取第二管理資訊，其中該第二管理資訊用以識別該第一管理單元中儲存該第一有效資料的至少一第一實體單元；以及 根據該第二管理資訊從該至少一第一實體單元收集該第一有效資料。
  3. 如申請專利範圍第2項所述的記憶體控制方法，其中該至少一第一實體單元中的每一實體單元包含多個連續的實體節點，且該多個連續的實體節點用以儲存該第一有效資料的至少一部分資料。
  4. 如申請專利範圍第1項所述的記憶體控制方法，更包括： 響應於該第一有效資料之收集，更新一第三管理資訊，其中該第三管理資訊包括用以讀取與該第一有效資料有關的該邏輯至實體映射資訊的索引資訊。
  5. 如申請專利範圍第4項所述的記憶體控制方法，更包括： 根據經更新的該第三管理資訊從該可複寫式非揮發性記憶體模組讀取第二映射資訊，其中該第二映射資訊包括與一第二有效資料有關的邏輯至實體映射資訊； 根據該第二映射資訊從該第一管理單元中的至少一第二實體單元收集該第二有效資料；以及 將所收集的該第二有效資料儲存至該回收單元。
  6. 如申請專利範圍第1項所述的記憶體控制方法，其中在該可複寫式非揮發性記憶體模組中維護該第一管理資訊的步驟包括： 響應於一第一條件之滿足，在該第一管理資訊中加入對應於該第一管理單元的識別資訊， 其中該第一條件包括以下多個條件的至少其中之一： 該第一管理單元包含多個連續的實體節點，且該多個連續的實體節點用以儲存該第一有效資料的至少一部份資料；以及 該第一有效資料所屬的邏輯範圍不同於該第一管理單元中的其餘有效資料所屬的邏輯範圍。
  7. 如申請專利範圍第6項所述的記憶體控制方法，其中在該可複寫式非揮發性記憶體模組中維護該第一管理資訊的步驟更包括： 響應於該第一條件之不滿足，從該第一管理資訊中移除對應於該第一管理單元的該識別資訊。
  8. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以在該可複寫式非揮發性記憶體模組中維護第一管理資訊，且該第一管理資訊用以識別該多個管理單元中的一第一管理單元， 該記憶體控制電路單元更用以在一資料整併操作中，在不從該可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據該第一管理資訊從該第一管理單元收集第一有效資料，其中該第一映射資訊包括與該第一有效資料有關的邏輯至實體映射資訊，並且 該記憶體控制電路單元更用以發送一寫入指令序列以指示將所收集的該第一有效資料儲存至一回收單元。
  9. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元在不從該可複寫式非揮發性記憶體模組讀取該第一映射資訊之前提下，根據該第一管理資訊從該第一管理單元收集該第一有效資料的操作包括： 指示從該第一管理單元讀取第二管理資訊，其中該第二管理資訊用以識別該第一管理單元中儲存該第一有效資料的至少一第一實體單元；以及 根據該第二管理資訊從該至少一第一實體單元收集該第一有效資料。
  10. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該至少一第一實體單元中的每一實體單元包含多個連續的實體節點，且該多個連續的實體節點用以儲存該第一有效資料的至少一部分資料。
  11. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以響應於該第一有效資料之收集，更新第三管理資訊，其中該第三管理資訊包括用以讀取與該第一有效資料有關的該邏輯至實體映射資訊的索引資訊。
  12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據經更新的該第三管理資訊從該可複寫式非揮發性記憶體模組讀取第二映射資訊，其中該第二映射資訊包括與一第二有效資料有關的邏輯至實體映射資訊； 根據該第二映射資訊從該第一管理單元中的至少一第二實體單元收集該第二有效資料；以及 指示將所收集的該第二有效資料儲存至該回收單元。
  13. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元在該可複寫式非揮發性記憶體模組中維護該第一管理資訊的操作包括： 響應於一第一條件之滿足，在該第一管理資訊中加入對應於該第一管理單元的識別資訊， 其中該第一條件包括以下多個條件的至少其中之一： 該第一管理單元包含多個連續的實體節點，且該多個連續的實體節點用以儲存該第一有效資料的至少一部份資料；以及 該第一有效資料所屬的邏輯範圍不同於該第一管理單元中的其餘有效資料所屬的邏輯範圍。
  14. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該記憶體控制電路單元在該可複寫式非揮發性記憶體模組中維護該第一管理資訊的操作更包括： 響應於該第一條件之不滿足，從該第一管理資訊中移除對應於該第一管理單元的該識別資訊。
  15. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元，其中該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以在該可複寫式非揮發性記憶體模組中維護第一管理資訊，且該第一管理資訊用以識別該多個管理單元中的一第一管理單元， 該記憶體管理電路更用以在一資料整併操作中，在不從該可複寫式非揮發性記憶體模組讀取第一映射資訊之前提下，根據該第一管理資訊從該第一管理單元收集第一有效資料，其中該第一映射資訊包括與該第一有效資料有關的邏輯至實體映射資訊，並且 該記憶體管理電路更用以發送一寫入指令序列以指示將所收集的該第一有效資料儲存至一回收單元。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路在不從該可複寫式非揮發性記憶體模組讀取該第一映射資訊之前提下，根據該第一管理資訊從該第一管理單元收集該第一有效資料的操作包括： 指示從該第一管理單元讀取第二管理資訊，其中該第二管理資訊用以識別該第一管理單元中儲存該第一有效資料的至少一第一實體單元；以及 根據該第二管理資訊從該至少一第一實體單元收集該第一有效資料。
  17. 如申請專利範圍第16項所述的記憶體控制電路單元，其中該至少一第一實體單元中的每一實體單元包含多個連續的實體節點，且該多個連續的實體節點用以儲存該第一有效資料的至少一部分資料。
  18. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路更用以響應於該第一有效資料之收集，更新第三管理資訊，其中該第三管理資訊包括用以讀取與該第一有效資料有關的該邏輯至實體映射資訊的索引資訊。
  19. 如申請專利範圍第18項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據經更新的該第三管理資訊從該可複寫式非揮發性記憶體模組讀取第二映射資訊，其中該第二映射資訊包括與一第二有效資料有關的邏輯至實體映射資訊； 根據該第二映射資訊從該第一管理單元中的至少一第二實體單元收集該第二有效資料；以及 指示將所收集的該第二有效資料儲存至該回收單元。
  20. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路在該可複寫式非揮發性記憶體模組中維護該第一管理資訊的操作包括： 響應於一第一條件之滿足，在該第一管理資訊中加入對應於該第一管理單元的識別資訊， 其中該第一條件包括以下多個條件的至少其中之一： 該第一管理單元包含多個連續的實體節點，且該多個連續的實體節點用以儲存該第一有效資料的至少一部份資料；以及 該第一有效資料所屬的邏輯範圍不同於該第一管理單元中的其餘有效資料所屬的邏輯範圍。
  21. 如申請專利範圍第20項所述的記憶體控制電路單元，其中該記憶體管理電路在該可複寫式非揮發性記憶體模組中維護該第一管理資訊的操作更包括： 響應於該第一條件之不滿足，從該第一管理資訊中移除對應於該第一管理單元的該識別資訊。
TW108109908A 2019-03-22 2019-03-22 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 TWI701552B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108109908A TWI701552B (zh) 2019-03-22 2019-03-22 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US16/414,768 US11163694B2 (en) 2019-03-22 2019-05-16 Memory control method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108109908A TWI701552B (zh) 2019-03-22 2019-03-22 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI701552B true TWI701552B (zh) 2020-08-11
TW202036295A TW202036295A (zh) 2020-10-01

Family

ID=72515343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109908A TWI701552B (zh) 2019-03-22 2019-03-22 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US11163694B2 (zh)
TW (1) TWI701552B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112051971A (zh) * 2020-09-10 2020-12-08 群联电子股份有限公司 数据整并方法、存储器存储装置及存储器控制电路单元
TWI741779B (zh) * 2020-09-04 2021-10-01 群聯電子股份有限公司 資料整併方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766582B (zh) * 2021-02-17 2022-06-01 群聯電子股份有限公司 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元
CN112925481B (zh) 2021-03-09 2024-04-05 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI897614B (zh) * 2024-09-09 2025-09-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置與記憶體控制電路單元

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201305817A (zh) * 2011-05-17 2013-02-01 Sandisk Technologies Inc 具有分佈在作用單階胞及多階胞記憶體分割區之間的小邏輯群組之非揮發性記憶體及方法
US8537613B2 (en) * 2011-03-31 2013-09-17 Sandisk Technologies Inc. Multi-layer memory system
US9400749B1 (en) * 2013-01-28 2016-07-26 Radian Memory Systems, LLC Host interleaved erase operations for flash memory controller
US9466383B2 (en) * 2013-12-30 2016-10-11 Sandisk Technologies Llc Non-volatile memory and method with adaptive logical groups
TW201833938A (zh) * 2017-03-07 2018-09-16 南韓商三星電子股份有限公司 分配資料和報告效能能力的方法及其儲存裝置
TW201843591A (zh) * 2017-05-03 2018-12-16 南韓商三星電子股份有限公司 儲存裝置、儲存管理器與多重串流方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224706B2 (ja) * 2007-03-23 2013-07-03 キヤノン株式会社 記憶装置及び記憶装置の制御方法
TWI479315B (zh) * 2012-07-03 2015-04-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與資料寫入方法
TWI524183B (zh) * 2014-01-09 2016-03-01 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
KR102254392B1 (ko) * 2014-05-12 2021-05-25 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템
KR102449192B1 (ko) * 2015-09-10 2022-09-29 삼성전자주식회사 데이터 저장 장치의 작동 방법과 이를 포함하는 데이터 처리 시스템의 작동 방법
US10558383B2 (en) * 2015-10-08 2020-02-11 Hitachi, Ltd. Storage system
TWI641948B (zh) * 2017-07-27 2018-11-21 群聯電子股份有限公司 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
TWI677790B (zh) * 2017-11-16 2019-11-21 深圳大心電子科技有限公司 有效資料管理方法以及儲存控制器
US10929285B2 (en) * 2018-02-27 2021-02-23 Western Digital Technologies, Inc. Storage system and method for generating a reverse map during a background operation and storing it in a host memory buffer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537613B2 (en) * 2011-03-31 2013-09-17 Sandisk Technologies Inc. Multi-layer memory system
TW201305817A (zh) * 2011-05-17 2013-02-01 Sandisk Technologies Inc 具有分佈在作用單階胞及多階胞記憶體分割區之間的小邏輯群組之非揮發性記憶體及方法
US9400749B1 (en) * 2013-01-28 2016-07-26 Radian Memory Systems, LLC Host interleaved erase operations for flash memory controller
US9466383B2 (en) * 2013-12-30 2016-10-11 Sandisk Technologies Llc Non-volatile memory and method with adaptive logical groups
TW201833938A (zh) * 2017-03-07 2018-09-16 南韓商三星電子股份有限公司 分配資料和報告效能能力的方法及其儲存裝置
TW201843591A (zh) * 2017-05-03 2018-12-16 南韓商三星電子股份有限公司 儲存裝置、儲存管理器與多重串流方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741779B (zh) * 2020-09-04 2021-10-01 群聯電子股份有限公司 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971A (zh) * 2020-09-10 2020-12-08 群联电子股份有限公司 数据整并方法、存储器存储装置及存储器控制电路单元
CN112051971B (zh) * 2020-09-10 2023-06-27 群联电子股份有限公司 数据整并方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
TW202036295A (zh) 2020-10-01
US20200301851A1 (en) 2020-09-24
US11163694B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI701552B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI615710B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI696073B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TW201802680A (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TW201820145A (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
CN111737165B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI717755B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI702497B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN110390985A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202201229A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11334273B1 (en) Valid data merging method, memory storage device and memory control circuit unit
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TW202034168A (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI722490B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI741870B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN114203239B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI724427B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元