TWI641948B - 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置 - Google Patents

資料儲存方法、記憶體控制電路單元及記憶體儲存裝置 Download PDF

Info

Publication number
TWI641948B
TWI641948B TW106125239A TW106125239A TWI641948B TW I641948 B TWI641948 B TW I641948B TW 106125239 A TW106125239 A TW 106125239A TW 106125239 A TW106125239 A TW 106125239A TW I641948 B TWI641948 B TW I641948B
Authority
TW
Taiwan
Prior art keywords
data
unit
physical
memory
logical
Prior art date
Application number
TW106125239A
Other languages
English (en)
Other versions
TW201911055A (zh
Inventor
葉志剛
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW106125239A priority Critical patent/TWI641948B/zh
Priority to US15/706,765 priority patent/US10423524B2/en
Application granted granted Critical
Publication of TWI641948B publication Critical patent/TWI641948B/zh
Publication of TW201911055A publication Critical patent/TW201911055A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明一範例實施例提供一種資料儲存方法，其用於可複寫式非揮發性記憶體模組。所述方法包括：接收第一資料；若第一資料的資料內容與第二資料的資料內容相同，將第一資料的邏輯單元映射至第一管理單元中的第一實體單元，且不將第一資料儲存至可複寫式非揮發性記憶體模組，其中第二資料儲存於第一實體單元；以及將邏輯至實體位元映射資訊儲存至第一管理單元中的第二實體單元，其中邏輯至實體位元映射資訊對應於至少一邏輯至實體映射表並且用於識別第一管理單元中的有效資料。

Description

資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
本發明是有關於一種資料管理技術，且特別是有關於一種資料儲存方法、記憶體控制電路單元及記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，在將資料儲存至記憶體儲存裝置時，待儲存之資料可能會被壓縮，以減少需儲存的資料量。但是，現有的資料儲存機制普遍都還是需要將壓縮後的資料非揮發性地存入記憶體儲存裝置中，以避免後續無法復原所需資料或因資料寫入過程發生斷電而導致資料遺失。此外，寫入至記憶體儲存裝置的任一資料理論上都會屬於一個邏輯位址。因此，在現有機制下，若某一資料已被視為存入記憶體儲存裝置但實際上未儲存，則也會造成資料的邏輯位址與實體位址之間的映射關係出現問題。
本發明的一範例實施例提供一種資料儲存方法、記憶體控制電路單元及記憶體儲存裝置，可提升資料儲存效率。
本發明的一範例實施例提供一種資料儲存方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個管理單元，所述管理單元包括第一管理單元，且所述資料儲存方法包括：接收第一資料；若所述第一資料的資料內容與第二資料的資料內容相同，將所述第一資料的邏輯單元映射至所述第一管理單元中的第一實體單元，且不將所述第一資料儲存至所述可複寫式非揮發性記憶體模組，其中所述第二資料儲存於所述第一實體單元；以及將邏輯至實體位元映射資訊儲存至所述第一管理單元中的第二實體單元，其中所述邏輯至實體位元映射資訊對應於至少一邏輯至實體映射表，且所述邏輯至實體映射表用於識別所述第一管理單元中的有效資料。
在本發明的一範例實施例中，所述的資料儲存方法更包括：若所述第一資料的所述資料內容與所述第二資料的所述資料內容相同，於緩衝記憶體中更新日誌表，以將所述第一資料的所述邏輯單元與所述第一實體單元之間的映射資訊記錄至所述日誌表中。
在本發明的一範例實施例中，所述的資料儲存方法更包括：將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元。
在本發明的一範例實施例中，所述的資料儲存方法更包括：判斷所述緩衝記憶體中的所述日誌表是否已寫滿；以及若所述日誌表已寫滿，將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元。
在本發明的一範例實施例中，所述的資料儲存方法更包括：若所述第一資料的所述資料內容與所述第二資料的所述資料內容不同，將所述第一資料的所述邏輯單元映射至所述第一管理單元中的第四實體單元；將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元；以及在將所述日誌表中的所述資訊儲存至所述第三實體單元之後，將所述第一資料儲存至所述第四實體單元，其中所述第四實體單元的編號排序在所述第三實體單元的編號之後。
在本發明的一範例實施例中，所述的資料儲存方法更包括：若所述第一資料的所述資料內容與所述第二資料的所述資料內容不同，將所述第一資料的所述邏輯單元映射至所述第一管理單元中的第四實體單元，並將所述第一資料儲存至所述第四實體單元。
在本發明的一範例實施例中，所述的資料儲存方法更包括：根據所述第一資料的所述邏輯單元與所述第一實體單元之間的映射資訊更新所述邏輯至實體位元映射資訊中的第一位元，其中所更新的所述第一位元對應於所述邏輯至實體映射表中的第一邏輯至實體映射表。
在本發明的一範例實施例中，所述的資料儲存方法更包括：根據所述邏輯至實體位元映射資訊查詢所述邏輯至實體映射表；根據查詢結果從所述第一管理單元中收集所述有效資料；以及抹除所述第一管理單元。
在本發明的一範例實施例中，所述的資料儲存方法更包括：產生所述第一資料的識別符與所述第二資料的識別符；以及比對所述第一資料的所述識別符與所述第二資料的所述識別符，以判斷所述第一資料的所述資料內容與所述第二資料的所述資料內容是否相同。
本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個管理單元，其中所述管理單元包括第一管理單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組，其中所述記憶體控制電路單元用以從所述主機系統接收第一資料，其中若所述第一資料的資料內容與第二資料的資料內容相同，所述記憶體控制電路單元更用以將所述第一資料的邏輯單元映射至所述第一管理單元中的第一實體單元，且不指示將所述第一資料儲存至所述可複寫式非揮發性記憶體模組，其中所述第二資料儲存於所述第一實體單元，其中所述記憶體控制電路單元更用以指示將邏輯至實體位元映射資訊儲存至所述第一管理單元中的第二實體單元，其中所述邏輯至實體位元映射資訊對應於至少一邏輯至實體映射表，且所述邏輯至實體映射表用於識別所述第一管理單元中的有效資料。
在本發明的一範例實施例中，若所述第一資料的所述資料內容與所述第二資料的所述資料內容相同，所述記憶體控制電路單元更用以於緩衝記憶體中更新日誌表，以將所述第一資料的所述邏輯單元與所述第一實體單元之間的映射資訊記錄至所述日誌表中。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以指示將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以判斷所述緩衝記憶體中的所述日誌表是否已寫滿，若所述日誌表已寫滿，所述記憶體控制電路單元更用以將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元。
在本發明的一範例實施例中，若所述第一資料的所述資料內容與所述第二資料的所述資料內容不同，所述記憶體控制電路單元更用以將所述第一資料的所述邏輯單元映射至所述第一管理單元中的第四實體單元，其中所述記憶體控制電路單元更用以指示將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元，其中所述記憶體控制電路單元更用以指示在將所述日誌表中的所述資訊儲存至所述第三實體單元之後，將所述第一資料儲存至所述第四實體單元，其中所述第四實體單元的編號排序在所述第三實體單元的編號之後。
在本發明的一範例實施例中，若所述第一資料的所述資料內容與所述第二資料的所述資料內容不同，所述記憶體控制電路單元更用以將所述第一資料的所述邏輯單元映射至所述第一管理單元中的第四實體單元，並指示將所述第一資料儲存至所述第四實體單元。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以根據所述第一資料的所述邏輯單元與所述第一實體單元之間的映射資訊更新所述邏輯至實體位元映射資訊中的第一位元，其中所更新的所述第一位元對應於所述邏輯至實體映射表中的第一邏輯至實體映射表。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以根據所述邏輯至實體位元映射資訊查詢所述邏輯至實體映射表，其中所述記憶體控制電路單元更用以根據查詢結果從所述第一管理單元中收集所述有效資料，其中所述記憶體控制電路單元更用以指示抹除所述第一管理單元。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以產生所述第一資料的識別符與所述第二資料的識別符，其中所述記憶體控制電路單元更用以比對所述第一資料的所述識別符與所述第二資料的所述識別符，以判斷所述第一資料的所述資料內容與所述第二資料的所述資料內容是否相同。
本發明的另一範例實施例提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個管理單元，所述管理單元包括第一管理單元，且所述記憶體控制電路單元包括主機介面、記憶體介面、緩衝記憶體及記憶體管理電路。所述主機介面用以耦接至一主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面、所述記憶體介面及所述緩衝記憶體，其中所述記憶體管理電路用以從所述主機系統接收第一資料，其中若所述第一資料的資料內容與一第二資料的資料內容相同，所述記憶體管理電路更用以將所述第一資料的邏輯單元映射至所述第一管理單元中的第一實體單元，且不指示將所述第一資料儲存至所述可複寫式非揮發性記憶體模組，其中所述第二資料儲存於所述第一實體單元，其中所述記憶體管理電路更用以指示將一邏輯至實體位元映射資訊儲存至所述第一管理單元中的第二實體單元，其中所述邏輯至實體位元映射資訊對應於至少一邏輯至實體映射表，且所述邏輯至實體映射表用於識別所述第一管理單元中的有效資料。
在本發明的一範例實施例中，若所述第一資料的所述資料內容與所述第二資料的所述資料內容相同，所述記憶體管理電路更用以於所述緩衝記憶體中更新日誌表，以將所述第一資料的所述邏輯單元與所述第一實體單元之間的映射資訊記錄至所述日誌表中。
在本發明的一範例實施例中，所述記憶體管理電路更用以指示將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元。
在本發明的一範例實施例中，所述記憶體管理電路更用以判斷所述緩衝記憶體中的所述日誌表是否已寫滿，其中若所述日誌表已寫滿，所述記憶體管理電路更用以將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元。
在本發明的一範例實施例中，若所述第一資料的所述資料內容與所述第二資料的所述資料內容不同，所述記憶體管理電路更用以將所述第一資料的所述邏輯單元映射至所述第一管理單元中的第四實體單元，其中所述記憶體管理電路更用以指示將所述日誌表中的資訊儲存至所述第一管理單元中的第三實體單元，其中所述記憶體管理電路更用以指示在將所述日誌表中的所述資訊儲存至所述第三實體單元之後，將所述第一資料儲存至所述第四實體單元，其中所述第四實體單元的編號排序在所述第三實體單元的編號之後。
在本發明的一範例實施例中，若所述第一資料的所述資料內容與所述第二資料的所述資料內容不同，所述記憶體管理電路更用以將所述第一資料的所述邏輯單元映射至所述第一管理單元中的第四實體單元，並指示將所述第一資料儲存至所述第四實體單元。
在本發明的一範例實施例中，所述記憶體管理電路更用以根據所述第一資料的所述邏輯單元與所述第一實體單元之間的一映射資訊更新所述邏輯至實體位元映射資訊中的第一位元，其中所更新的所述第一位元對應於所述邏輯至實體映射表中的第一邏輯至實體映射表。
在本發明的一範例實施例中，所述記憶體管理電路更用以根據所述邏輯至實體位元映射資訊查詢所述邏輯至實體映射表，其中所述記憶體管理電路更用以根據查詢結果從所述第一管理單元中收集所述有效資料，其中所述記憶體管理電路更用以指示抹除所述第一管理單元。
在本發明的一範例實施例中，所述記憶體管理電路更用以產生所述第一資料的識別符與所述第二資料的識別符，其中所述記憶體管理電路更用以比對所述第一資料的所述識別符與所述第二資料的所述識別符，以判斷所述第一資料的所述資料內容與所述第二資料的所述資料內容是否相同。
在本發明的一範例實施例中，所述邏輯至實體位元映射資訊包括多個位元，且所述位元中的每一個位元對應於所述邏輯至實體映射表的其中之一。
在本發明的一範例實施例中，所述日誌表中的所述資訊包括所述第一資料的識別符。
基於上述，在接收到第一資料之後，若第一資料的資料內容與儲存於第一實體單元的第二資料的資料內容相同，則第一資料的邏輯單元會被映射至第一實體單元。但是，第一資料不會被存入可複寫式非揮發性記憶體模組中。此外，包含第一實體單元的第一管理單元中還會儲存邏輯至實體位元映射資訊。此邏輯至實體位元映射資訊對應於至少一個邏輯至實體映射表並且用於識別第一管理單元中的有效資料。藉此，可減少儲存具有相同資料內容的資料，且可有效率地管理此些資料。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與替換區602。儲存區601中的實體單元610(0)~610(A)是用以儲存資料，而替換區602中的實體單元610(A+1)~610(B)則是用以替換儲存區601中損壞的實體單元。例如，若從某一個實體單元中讀取的資料所包含的錯誤過多而無法被更正時，此實體單元會被視為是損壞的實體單元。須注意的是，若替換區602中沒有可用的實體抹除單元，則記憶體管理電路502可能會將整個記憶體儲存裝置10宣告為寫入保護(write protect)狀態，而無法再寫入資料。
記憶體管理電路502是以管理單元來管理實體單元，並且每一個管理單元包括多個實體單元。在本範例實施例中，一個管理單元包括一或多個實體抹除單元，並且一個實體單元是指一個實體程式化單元。然而，在另一範例實施例中，一個實體單元亦可以是指一個實體位址或由多個連續或不連續的實體位址組成。記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。
記憶體管理電路502會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯至實體位址映射關係)記錄於至少一邏輯至實體位址映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯至實體位址映射表來執行對於記憶體儲存裝置10的資料存取操作。
圖7A、圖7B及圖7C是根據本發明的一範例實施例所繪示的資料儲存操作的示意圖。
請參照圖7A、圖7B及圖7C，記憶體管理電路502會在緩衝記憶體510中暫存一個日誌表710。記憶體管理電路502會從主機系統11接收寫入指令與對應於此寫入指令的資料721。例如，此寫入指令指示將資料721存入記憶體儲存裝置10。記憶體管理電路502會對資料721執行一個符號產生操作並產生對應於資料721的符號731。符號731亦稱為資料721的識別符，並且符號731可用於表示資料721。符號731是基於資料721的資料內容而產生的。一般來說，若兩個資料的資料內容相同，則這兩個資料的識別符有很高的機率會相同。但是，在某些情況下，若兩個資料的資料內容相同，則這兩個資料的識別符也有可能不同。
在一範例實施例中，某一資料的識別符是根據此資料的資料內容運算產生的循環冗餘校驗(Cyclic Redundancy Check, CRC)碼。然而，在另一範例實施例中，某一資料的識別符也可以是雜湊(hash)碼或其他可用於識別具有不同資料內容之資料的符號。
假設資料721是屬於邏輯單元612(0)，則記憶體管理電路502會將邏輯單元612(0)映射至實體單元610(1)。例如，邏輯單元612(0)與實體單元610(1)的映射關係可如圖7B所示。記憶體管理電路502會將資料721、符號731及實體位址741暫存於緩衝記憶體510中。其中，實體位址741為實體單元610(1)的實體位址。記憶體管理電路502會將資料721寫入至實體單元610(1)。須注意的是，實體單元610(0)~610(E)皆包含於一個管理單元750。
圖8A與圖8B是根據本發明的另一範例實施例所繪示的資料儲存操作的示意圖。
請參照圖8A與圖8B，在一範例實施例中，記憶體管理電路502會從主機系統11接收另一寫入指令與對應於此寫入指令的資料722。例如，此寫入指令指示將資料722存入記憶體儲存裝置10。記憶體管理電路502會產生對應於資料722的符號732。符號732即為資料722的識別符。
記憶體管理電路502會判斷資料721的資料內容與資料722的資料內容是否相同。在一範例實施例中，記憶體管理電路502會比對符號731與732。若符號731與732相同，則記憶體管理電路502會比對資料721與資料722。若資料721與資料722相同，記憶體管理電路502會判定資料721的資料內容與資料722的資料內容相同。反之，若符號731與732不同或者資料721與資料722不同，則記憶體管理電路502會判定資料721的資料內容與資料722的資料內容不同。或者，在另一範例實施例中，若符號731與732相同，則記憶體管理電路502也可以(直接)判定資料721的資料內容與資料722的資料內容相同。或者，在另一範例實施例中，記憶體管理電路502也可以(直接)比對資料721與資料722，而可不比對符號731與732。
在圖8B的一範例實施例中，是假設資料721的資料內容與資料722的資料內容相同，並且資料722是屬於邏輯單元612(1)。記憶體管理電路502會將邏輯單元612(1)映射至實體單元610(1)。須注意的是，此時，邏輯單元612(0)與612(1)皆映射至實體單元610(1)，如圖8B所示。此外，記憶體管理電路502會將資料722、符號732及實體位址742暫存於緩衝記憶體510中。其中，實體位址742也為實體單元610(1)的實體位址，並且實體位址741與742相同。
對應於資料721的資料內容與資料722的資料內容相同，記憶體管理電路502還會在緩衝記憶體510中更新日誌表710。記憶體管理電路502會將日誌資訊711記錄至日誌表710中。日誌資訊711包括邏輯單元612(1)與實體單元610(1)(例如，實體位址742)之間的映射資訊。此外，對應於資料721的資料內容與資料722的資料內容相同，記憶體管理電路502不會將資料722寫入至實體單元610(1)。此外，資料722也不會被存入管理單元750或者可複寫式非揮發性記憶體模組406中的其他實體單元。
在圖8A的一範例實施例中，若從主機系統11接收到指示讀取邏輯單元612(1)的資料，則記憶體管理電路502可查詢日誌表710中的日誌資訊711以獲得邏輯單元612(1)所映射的實體位址742。然後，記憶體管理電路502可根據實體位址742將當前暫存在緩衝記憶體510中的資料722傳送給主機系統11。或者，在一範例實施例中，若資料722已被從緩衝記憶體510中刪除，則記憶體管理電路502可根據實體位址742從實體單元610(1)讀取資料並將所讀取的資料傳送給主機系統11。
在一範例實施例中，若從主機系統11接收到指示讀取邏輯單元612(1)的資料，則記憶體管理電路502會先查詢一個邏輯至實體映射表以獲得邏輯單元612(1)所映射的實體位址。然後，記憶體管理電路502會將查詢到的實體位址與日誌資訊711中邏輯單元612(1)所映射的實體位址742進行比對。若查詢到的實體位址與實體位址742相同，記憶體管理電路502可將當前暫存在緩衝記憶體510中的資料722傳送給主機系統11，或者從實體單元610(1)讀取資料並將所讀取的資料傳送給主機系統11，視當前資料722是否存在於緩衝記憶體510而定。
圖9A與圖9B是根據本發明的另一範例實施例所繪示的資料儲存操作的示意圖。
請參照圖9A與圖9B，在一範例實施例中，記憶體管理電路502會從主機系統11接收另一寫入指令與對應於此寫入指令的資料723。然後，記憶體管理電路502會產生對應於資料723的符號733。符號733即為資料723的識別符。
記憶體管理電路502會判斷資料721的資料內容與資料723的資料內容是否相同。例如，記憶體管理電路502可比對符號731與733是否相同，及/或比對資料721與723是否相同，以判斷資料721的資料內容與資料723的資料內容是否相同。
在圖9B的一範例實施例中，是假設資料721的資料內容與資料723的資料內容相同，並且資料723是屬於邏輯單元612(2)。記憶體管理電路502會將邏輯單元612(2)映射至實體單元610(1)。須注意的是，此時，邏輯單元612(0)、612(1)及612(2)皆映射至實體單元610(1)，如圖9B所示。此外，記憶體管理電路502會將資料723、符號733及實體位址743暫存於緩衝記憶體510中。其中，實體位址743也為實體單元610(1)的實體位址，並且實體位址741、742及743皆相同。
另外，對應於資料721的資料內容與資料723的資料內容相同，記憶體管理電路502會將日誌資訊712記錄至日誌表710中，以在緩衝記憶體510中更新日誌表710。日誌資訊712包括邏輯單元612(2)與實體單元610(1)(例如，實體位址743)之間的映射資訊。此外，對應於資料721的資料內容與資料723的資料內容相同，記憶體管理電路502也不會將資料723寫入至實體單元610(1)或者可複寫式非揮發性記憶體模組406中的其他實體單元。
在圖9A的一範例實施例中，若從主機系統11接收到指示讀取邏輯單元612(2)的資料，則記憶體管理電路502可查詢日誌表710中的日誌資訊712以將當前暫存在緩衝記憶體510中的資料723傳送給主機系統11。或者，若資料723已被從緩衝記憶體510中刪除，則記憶體管理電路502可根據實體位址743從實體單元610(1)讀取資料並將所讀取的資料傳送給主機系統11。
圖10A、圖10B及圖10C是根據本發明的另一範例實施例所繪示的資料儲存操作的示意圖。
請參照圖10A、圖10B及圖10C，在一範例實施例中，記憶體管理電路502會從主機系統11接收另一寫入指令與對應於此寫入指令的資料724。然後，記憶體管理電路502會產生對應於資料724的符號734。符號734即為資料724的識別符。
記憶體管理電路502會判斷資料721的資料內容與緩衝記憶體510中的資料的資料內容是否相同。以當前暫存於緩衝記憶體510中的資料721為例，記憶體管理電路502可比對符號731與734及/或比對資料721與724，以判斷資料721的資料內容與資料724的資料內容是否相同。
在圖10B的一範例實施例中，是假設緩衝記憶體510中不存在資料內容與資料724之資料內容相同的資料，並且資料724是屬於邏輯單元612(3)。記憶體管理電路502會將邏輯單元612(3)映射至實體單元610(10)。其中，實體單元610(10)也包含於管理單元750。此時，邏輯單元612(0)、612(1)及612(2)皆映射至實體單元610(1)，而邏輯單元612(3)則映射至實體單元610(10)，如圖10B所示。記憶體管理電路502也會將資料724、符號734及實體位址744暫存於緩衝記憶體510中。其中，實體位址744為實體單元610(10)的實體位址。此外，對應於緩衝記憶體510中不存在資料內容與資料724之資料內容相同的資料，記憶體管理電路502會將資料724儲存至實體單元610(10)。
在一範例實施例中，在將資料724儲存至實體單元610(10)之前，記憶體管理電路502會先將日誌表711中的日誌資訊713儲存至實體單元610(9)。例如，日誌資訊713包括日誌資訊711與712。在將日誌資訊713儲存至實體單元610(9)之後，資料724可被儲存至實體單元610(10)。藉此，若在程式化實體單元610(10)以儲存資料724時發生斷電，日誌資訊713也可以從實體單元610(9)讀取出來。根據讀取出來的日誌資訊713，緩衝記憶體中510中因斷電而遺失的日誌表710可被重建。此外，由於日誌資訊713已被儲存至實體單元610(9)，即便實體單元610(10)程式化失敗，也不會影響到已儲存之日誌資訊713的正確性。
在圖10A至圖10C的一範例實施例中，符號731~734亦可被記錄於日誌表710中，並且被儲存至管理單元750(或實體單元610(9))的日誌資訊713還包括符號731~734。藉此，即便符號731~734已從緩衝記憶體510移除，符號731~734也可以從所儲存的日誌資訊713中重新獲得。
須注意的是，在圖10C的範例實施例中，雖然實體單元610(10)的編號是接續在實體單元610(9)的編號之後，但本發明不以此為限。在另一範例實施例中，資料724也可以是儲存在實體單元610(10)~610(E)中的任一個實體單元，只要用於儲存資料724的實體單元的編號是排序在用於儲存日誌資訊713的實體單元610(9)的編號之後即可。此外，實體單元610(0)~610(E)皆屬於同一個管理單元750。
在一範例實施例中，記憶體管理電路502會判斷緩衝記憶體510中的日誌表710是否已被寫滿。若日誌表710已被寫滿，則記憶體管理電路502會將日誌表710中的資訊(例如，日誌資訊713)儲存至可複寫式非揮發性記憶體模組406中並清空日誌表710，以將新資訊寫入至日誌表710中。或者，若日誌表710尚未被寫滿，則記憶體管理電路502可不將日誌表710中的資訊儲存至可複寫式非揮發性記憶體模組406，以降低對於可複寫式非揮發性記憶體模組406的寫入頻率。
須注意的是，一般記憶體儲存裝置在管理某一個實體區塊時，會在此實體區塊中儲存實體至邏輯映射資訊。此實體至邏輯映射資訊可反映儲存於此實體區塊中的所有資料的實體至邏輯映射關係。例如，此實體至邏輯映射資訊可反映此實體區塊之某一個實體位址是映射至哪一個邏輯位址。在垃圾回收操作中，此實體至邏輯映射資訊可用於反向查詢此實體區塊之某一個實體位址所儲存的資料是否為有效資料。例如，若此實體至邏輯映射資訊指示實體位址A是映射至邏輯位址A，但經由查詢邏輯至實體映射表卻發現當前邏輯位址A是映射至實體位址B。換言之，此查詢結果表示當前實體位址A所儲存的資料已非邏輯位址A的最新資料。因此，當前儲存於實體位址A的資料(即邏輯位址A的舊資料)可被識別為無效資料，而當前儲存於實體位址B的資料(即邏輯位址A的最新資料)可被識別為有效資料。或者，若此實體至邏輯映射資訊指示實體位址C是映射至邏輯位址C，且經由查詢邏輯至實體映射表也確認當前邏輯位址C是映射至實體位址C，則當前儲存於實體位址C的資料即可識別為有效資料。但是，若某一個實體位址是映射至多個邏輯位址，則此實體至邏輯映射資訊將無法正常使用。
因此，在圖10C的一範例實施例中，記憶體管理電路502還會將邏輯至實體位元映射資訊1010儲存於管理單元750中。邏輯至實體位元映射資訊1010對應於至少一個邏輯至實體映射表並且邏輯至實體位元映射資訊1010用於識別儲存於管理單元750中的有效資料。例如，邏輯至實體位元映射資訊1010可儲存於管理單元750中的最後一個實體單元610(E)。此外，根據日誌表710所記載的資訊(例如，邏輯單元612(1)與實體單元610(1)的映射資訊)，邏輯至實體位元映射資訊1010也會被更新。
圖11是根據本發明的一範例實施例所繪示的邏輯至實體位元映射資訊的示意圖。
請同時參照圖10C與圖11，邏輯至實體位元映射資訊1010包括多個位元b 1~b n，且位元b 1~b n分別對應於邏輯至實體映射表1100(1)~1100(n)。例如，邏輯至實體映射表1100(1)~1100(n)分別屬於一個完整的邏輯至實體映射表的一部分。在一範例實施例中，記憶體管理電路502會根據實體單元610(0)~610(E-1)的使用狀況更新邏輯至實體位元映射資訊1010。
以圖10B為例，若邏輯單元612(0)的邏輯至實體映射關係是記載於邏輯至實體映射表1100(1)、邏輯單元612(1)的邏輯至實體映射關係是記載於邏輯至實體映射表1100(3)、邏輯單元612(2)的邏輯至實體映射關係是記載於邏輯至實體映射表1100(4)、並且邏輯單元612(3)的邏輯至實體映射關係是記載於邏輯至實體映射表1100(7)，則記憶體管理電路502會將邏輯至實體位元映射資訊1010中的位元b 1、b 3、b 4及b 7的位元值設定為第一位元值(例如，“1”)，而其餘位元的位元值則維持在第二位元值(例如，“0”)。爾後，記憶體管理電路502可查詢邏輯至實體映射表1100(1)、1100(3)、1100(4)及1100(7)以獲得與管理單元750所儲存之資料有關的邏輯至實體映射資訊。若藉由查詢相關的邏輯至實體映射表發現某一個邏輯單元是映射至管理單元750中的某一個實體單元，則記憶體管理電路502可識別此實體單元當前儲存的資料為有效資料。
換言之，在一個實體單元映射至多個邏輯單元的狀況下，使用邏輯至實體位元映射資訊可更加便利地找出某一個管理單元中的哪些實體單元是儲存有效資料並可據以統計此管理單元的有效計數等資訊。例如，某一個管理單元的有效計數可反映此管理單元所儲存的有效資料的總資料量。
在一範例實施例中，在執行垃圾回收操作時，根據多個管理單元各自的邏輯至實體位元映射資訊，此些管理單元各自的有效計數可被獲得。根據所設定的篩選條件，有效資料可以被從特定的管理單元(例如，有效計數最小的數個管理單元)中收集並且被集中儲存。此外，有效資料皆已被收集的管理單元即可被抹除並且被釋放為一個閒置的管理單元。爾後，當接收到來自主機系統11的寫入資料時，閒置的管理單元即可被用於儲存此寫入資料。在一範例實施例中，儲存於不同的管理單元中的多個日誌資訊也可以被整理並且合併，以節省日誌資訊的儲存空間。
圖12A與圖12B是根據本發明的一範例實施例所繪示的垃圾收集操作的示意圖。
請參照圖12A，假設資料1201儲存於實體單元1211、日誌資訊1202儲存於實體單元1212、資料1203儲存於實體單元1221、日誌資訊1204儲存於實體單元1222、實體單元1211與1212包含於管理單元1210、並且實體單元1221與1222包含於管理單元1220。在執行垃圾回收操作時，日誌資訊1202與日誌資訊1204可被合併為日誌資訊1205並且被儲存至管理單元1230中的實體單元1232。
須注意的是，在合併日誌資訊時，原始的日誌資訊中重複的資訊可被刪除。例如，假設資料1201的資料內容與資料1203的資料內容相同，且日誌資訊1202與1204分別相同或相似於圖10C中的日誌資訊713。在合併日誌資訊1202與1204時，只有日誌資訊1202與1204中差異的部分會被保留在新的日誌資訊1205中。此外，由於資料1201的資料內容與資料1203的資料內容相同，僅資料1201被儲存至管理單元1230中的實體單元1231。此外，根據所儲存的資料，管理單元1230中的邏輯至實體位元映射資訊也會被更新，在此便不贅述。
請參照圖12B，在完成圖12A中相關資料的搬移與儲存後，實體單元1211、1212、1221及1222皆可被視為未儲存有效資料(或實體單元1211、1212、1221及1222皆儲存無效資料)。爾後，若管理單元1210與1220未儲存任何有效資料，則管理單元1210與1220皆可被抹除。
在一範例實施例中，某一資料與此資料的識別符會被儲存在同一個或不同的實體單元中。爾後，在垃圾回收操作中，不同資料的識別符可以被從實體單元中讀取並相互比對，從而找出資料內容相同的資料。例如，在圖12A與圖12B的一範例實施例中，資料1201的識別符與資料1203的識別符可以被比較。若資料1201的識別符與資料1203的識別符相同，可直接將資料1201與資料1203的其中之一視為無效資料。依此類推，透過比對不同資料的識別符，可減少垃圾回收操作中需搬移的有效資料的資料量，並可提升垃圾回收操作的執行效率。或者，在圖12A與圖12B的另一範例實施例中，若資料1201的識別符與資料1203的識別符相同，可進一步比對資料1201的資料內容與資料1203的資料內容，並且只有在比對結果呈現資料1201的資料內容與資料1203的資料內容相同時才將資料1201與資料1203的其中之一視為無效資料。須注意的是，雖然上述比對不同資料的識別符以篩選出資料內容相同之資料的操作是於垃圾回收操作中執行，然而，在另一範例實施例中，上述比對不同資料的識別符以篩選出資料內容相同之資料的操作亦可以是於系統閒置(idle)時執行、於系統負載小於一負載臨界值時執行、於資料傳輸頻寬小於一頻寬臨界值時執行、於開機時執行、於關機前執行或於任一時間點於背景執行等等，本發明不加以限制。
圖13是根據本發明的一範例實施例所繪示的資料儲存方法的流程圖。
請參照圖13，在步驟S1301中，從主機系統接收第二資料。在步驟S1302中，將第二資料的邏輯單元映射至第一實體單元並將第二資料儲存至第一實體單元。在步驟S1303中，從主機系統接收第一資料。在步驟S1304中，判斷第一資料的資料內容與第二資料的資料內容是否相同。若第一資料的資料內容與第二資料的資料內容相同，在步驟S1305中，將第一資料的邏輯單元映射至第一實體單元。在步驟S1306中，根據第一資料的邏輯單元與第一實體單元之間的映射關係於緩衝記憶體中更新日誌表。在步驟S1307中，判斷緩衝記憶體中的日誌表是否被寫滿。若緩衝記憶體中的日誌表尚未被寫滿，可回到步驟S1303中。若緩衝記憶體中的日誌表已被寫滿，在步驟S1308中，將日誌表中的資訊儲存至第三實體單元。
另一方面，若步驟S1304判斷為否(即第一資料的資料內容與第二資料的資料內容不同)，則在步驟S1309中，將第一資料的邏輯單元映射至第四實體單元。在步驟S1310中，將緩衝記憶體的日誌表中的資訊儲存至第三實體單元。在將日誌表中的資訊儲存至第三實體單元之後，在步驟S1311中，將第一資料儲存至第四實體單元。須注意的是，待步驟S1310完成後再執行步驟S1311，可避免在執行步驟S1311時發生斷電或程式化失敗，而導致暫存於緩衝記憶體之日誌表遺失。在步驟S1312中，將邏輯至實體位元映射資訊儲存至第二實體單元。
圖14是根據本發明的另一範例實施例所繪示的資料儲存方法的流程圖。
請參照圖14，在步驟S1401中，啟動垃圾回收程序。在步驟S1402中，根據第一管理單元中的邏輯至實體位元映射資訊查詢至少一邏輯至實體映射表。在步驟S1403中，根據查詢結果從第一管理單元中收集有效資料。在步驟S1404中，抹除第一管理單元。
須注意的是，在圖13與圖14的範例實施例中，是為了描述方便而對資料、實體單元及管理單元加上第一、第二等描述，實際上的操作細節與具體對應的元素可參考圖7A至圖12B的範例實施例。然而，圖13與圖14中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖13與圖14中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖13與圖14的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，在接收到第一資料之後，若第一資料的資料內容與儲存於第一實體單元的第二資料的資料內容相同，則第一資料的邏輯單元會被映射至第一實體單元。但是，第一資料不會被存入可複寫式非揮發性記憶體模組中。此外，包含第一實體單元的第一管理單元中還會儲存邏輯至實體位元映射資訊。此邏輯至實體位元映射資訊對應於至少一個邏輯至實體映射表並且用於識別第一管理單元中的有效資料。藉此，可增加記憶體儲存裝置的資料儲存效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30‧‧‧記憶體儲存裝置
11、31‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧輸入/輸出(I/O)裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧錯誤檢查與校正電路
510‧‧‧緩衝記憶體
512‧‧‧電源管理電路
601‧‧‧儲存區
602‧‧‧替換區
610(0)~610(B)、610(E)、1211、1212、1221、1222、1231、1232‧‧‧實體單元
612(0)~612(C)‧‧‧邏輯單元
710‧‧‧日誌表
711、712、713、1202、1204、1205‧‧‧日誌資訊
721~724、1201、1203‧‧‧資料
731~734‧‧‧符號
741~744‧‧‧實體位址
750、1210、1220、1230‧‧‧管理單元
1010‧‧‧邏輯至實體位元映射資訊
1100(1)~1100(n)‧‧‧邏輯至實體映射表
S1301‧‧‧步驟(接收第二資料)
S1302‧‧‧步驟(將第二資料的邏輯單元映射至第一實體單元並將第二資料儲存至第一實體單元)
S1303‧‧‧步驟(接收第一資料)
S1304‧‧‧步驟(判斷第一資料的資料內容與第二資料的資料內容是否相同)
S1305‧‧‧步驟(將第一資料的邏輯單元映射至第一實體單元)
S1306‧‧‧步驟(於緩衝記憶體中更新日誌表)
S1307‧‧‧步驟(判斷日誌表是否被寫滿)
S1308‧‧‧步驟(將日誌表中的資訊儲存至第三實體單元)
S1309‧‧‧步驟(將第一資料的邏輯單元映射至第四實體單元)
S1310‧‧‧步驟(將日誌表中的資訊儲存至第三實體單元)
S1311‧‧‧步驟(將第一資料儲存至第四實體單元)
S1312‧‧‧步驟(將邏輯至實體位元映射資訊儲存至第二實體單元)
S1401‧‧‧步驟(啟動垃圾回收程序)
S1402‧‧‧步驟(根據第一管理單元中的邏輯至實體位元映射資訊查詢至少一邏輯至實體映射表)
S1403‧‧‧步驟(根據查詢結果從第一管理單元中收集有效資料)
S1404‧‧‧步驟(抹除第一管理單元)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7A、圖7B及圖7C是根據本發明的一範例實施例所繪示的資料儲存操作的示意圖。 圖8A與圖8B是根據本發明的另一範例實施例所繪示的資料儲存操作的示意圖。 圖9A與圖9B是根據本發明的另一範例實施例所繪示的資料儲存操作的示意圖。 圖10A、圖10B及圖10C是根據本發明的另一範例實施例所繪示的資料儲存操作的示意圖。 圖11是根據本發明的一範例實施例所繪示的邏輯至實體位元映射資訊的示意圖。 圖12A與圖12B是根據本發明的一範例實施例所繪示的垃圾收集操作的示意圖。 圖13是根據本發明的一範例實施例所繪示的資料儲存方法的流程圖。 圖14是根據本發明的另一範例實施例所繪示的資料儲存方法的流程圖。

Claims (22)

  1. 一種資料儲存方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元，該些管理單元包括一第一管理單元，且該資料儲存方法包括： 接收一第一資料； 若該第一資料的一資料內容與一第二資料的一資料內容相同，將該第一資料的一邏輯單元映射至該第一管理單元中的一第一實體單元，且不將該第一資料儲存至該可複寫式非揮發性記憶體模組，其中該第二資料儲存於該第一實體單元；以及 將一邏輯至實體位元映射資訊儲存至該第一管理單元中的一第二實體單元，其中該邏輯至實體位元映射資訊對應於至少一邏輯至實體映射表，且該至少一邏輯至實體映射表用於識別該第一管理單元中的有效資料。
  2. 如申請專利範圍第1項所述的資料儲存方法，更包括： 若該第一資料的該資料內容與該第二資料的該資料內容相同，於一緩衝記憶體中更新一日誌表，以將該第一資料的該邏輯單元與該第一實體單元之間的一映射資訊記錄至該日誌表中。
  3. 如申請專利範圍第2項所述的資料儲存方法，更包括： 將該日誌表中的資訊儲存至該第一管理單元中的一第三實體單元。
  4. 如申請專利範圍第1項所述的資料儲存方法，更包括： 若該第一資料的該資料內容與該第二資料的該資料內容不同，將該第一資料的該邏輯單元映射至該第一管理單元中的一第四實體單元； 將一日誌表中的資訊儲存至該第一管理單元中的一第三實體單元；以及 在將該日誌表中的該資訊儲存至該第三實體單元之後，將該第一資料儲存至該第四實體單元， 其中該第四實體單元的編號排序在該第三實體單元的編號之後。
  5. 如申請專利範圍第1項所述的資料儲存方法，更包括： 若該第一資料的該資料內容與該第二資料的該資料內容不同，將該第一資料的該邏輯單元映射至該第一管理單元中的一第四實體單元，並將該第一資料儲存至該第四實體單元。
  6. 如申請專利範圍第1項所述的資料儲存方法，更包括： 根據該第一資料的該邏輯單元與該第一實體單元之間的一映射資訊更新該邏輯至實體位元映射資訊中的一第一位元， 其中所更新的該第一位元對應於該至少一邏輯至實體映射表中的一第一邏輯至實體映射表。
  7. 如申請專利範圍第1項所述的資料儲存方法，更包括： 根據該邏輯至實體位元映射資訊查詢該至少一邏輯至實體映射表； 根據一查詢結果從該第一管理單元中收集該有效資料；以及 抹除該第一管理單元。
  8. 如申請專利範圍第1項所述的資料儲存方法，更包括： 產生該第一資料的一識別符與該第二資料的一識別符；以及 比對該第一資料的該識別符與該第二資料的該識別符，以判斷該第一資料的該資料內容與該第二資料的該資料內容是否相同。
  9. 如申請專利範圍第1項所述的資料儲存方法，其中該邏輯至實體位元映射資訊包括多個位元，且該些位元中的每一個位元對應於該至少一邏輯至實體映射表的其中之一。
  10. 如申請專利範圍第3項所述的資料儲存方法，其中該日誌表中的該資訊包括該第一資料的一識別符。
  11. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，包括多個管理單元，其中該些管理單元包括一第一管理單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以從該主機系統接收一第一資料， 其中若該第一資料的一資料內容與一第二資料的一資料內容相同，該記憶體控制電路單元更用以將該第一資料的一邏輯單元映射至該第一管理單元中的一第一實體單元，且不指示將該第一資料儲存至該可複寫式非揮發性記憶體模組，其中該第二資料儲存於該第一實體單元， 其中該記憶體控制電路單元更用以指示將一邏輯至實體位元映射資訊儲存至該第一管理單元中的一第二實體單元，其中該邏輯至實體位元映射資訊對應於至少一邏輯至實體映射表，且該至少一邏輯至實體映射表用於識別該第一管理單元中的有效資料。
  12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中若該第一資料的該資料內容與該第二資料的該資料內容相同，該記憶體控制電路單元更用以於一緩衝記憶體中更新一日誌表，以將該第一資料的該邏輯單元與該第一實體單元之間的一映射資訊記錄至該日誌表中。
  13. 如申請專利範圍第11項所述的記憶體儲存裝置，其中若該第一資料的該資料內容與該第二資料的該資料內容不同，該記憶體控制電路單元更用以將該第一資料的該邏輯單元映射至該第一管理單元中的一第四實體單元， 其中該記憶體控制電路單元更用以指示將一日誌表中的資訊儲存至該第一管理單元中的一第三實體單元， 其中該記憶體控制電路單元更用以指示在將該日誌表中的該資訊儲存至該第三實體單元之後，將該第一資料儲存至該第四實體單元， 其中該第四實體單元的編號排序在該第三實體單元的編號之後。
  14. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據該第一資料的該邏輯單元與該第一實體單元之間的一映射資訊更新該邏輯至實體位元映射資訊中的一第一位元，其中所更新的該第一位元對應於該至少一邏輯至實體映射表中的一第一邏輯至實體映射表。
  15. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據該邏輯至實體位元映射資訊查詢該至少一邏輯至實體映射表， 其中該記憶體控制電路單元更用以根據一查詢結果從該第一管理單元中收集該有效資料， 其中該記憶體控制電路單元更用以指示抹除該第一管理單元。
  16. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以產生該第一資料的一識別符與該第二資料的一識別符， 其中該記憶體控制電路單元更用以比對該第一資料的該識別符與該第二資料的該識別符，以判斷該第一資料的該資料內容與該第二資料的該資料內容是否相同。
  17. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個管理單元，該些管理單元包括一第一管理單元，且該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組； 一緩衝記憶體；以及 一記憶體管理電路，耦接至該主機介面、該記憶體介面及該緩衝記憶體， 其中該記憶體管理電路用以從該主機系統接收一第一資料， 其中若該第一資料的一資料內容與一第二資料的一資料內容相同，該記憶體管理電路更用以將該第一資料的一邏輯單元映射至該第一管理單元中的一第一實體單元，且不指示將該第一資料儲存至該可複寫式非揮發性記憶體模組，其中該第二資料儲存於該第一實體單元， 其中該記憶體管理電路更用以指示將一邏輯至實體位元映射資訊儲存至該第一管理單元中的一第二實體單元，其中該邏輯至實體位元映射資訊對應於至少一邏輯至實體映射表，且該至少一邏輯至實體映射表用於識別該第一管理單元中的有效資料。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中若該第一資料的該資料內容與該第二資料的該資料內容相同，該記憶體管理電路更用以於該緩衝記憶體中更新一日誌表，以將該第一資料的該邏輯單元與該第一實體單元之間的一映射資訊記錄至該日誌表中。
  19. 如申請專利範圍第17項所述的記憶體控制電路單元，其中若該第一資料的該資料內容與該第二資料的該資料內容不同，該記憶體管理電路更用以將該第一資料的該邏輯單元映射至該第一管理單元中的一第四實體單元， 其中該記憶體管理電路更用以指示將一日誌表中的資訊儲存至該第一管理單元中的一第三實體單元， 其中該記憶體管理電路更用以指示在將該日誌表中的該資訊儲存至該第三實體單元之後，將該第一資料儲存至該第四實體單元， 其中該第四實體單元的編號排序在該第三實體單元的編號之後。
  20. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據該第一資料的該邏輯單元與該第一實體單元之間的一映射資訊更新該邏輯至實體位元映射資訊中的一第一位元，其中所更新的該第一位元對應於該至少一邏輯至實體映射表中的一第一邏輯至實體映射表。
  21. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據該邏輯至實體位元映射資訊查詢該至少一邏輯至實體映射表， 其中該記憶體管理電路更用以根據一查詢結果從該第一管理單元中收集該有效資料， 其中該記憶體管理電路更用以指示抹除該第一管理單元。
  22. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路更用以產生該第一資料的一識別符與該第二資料的一識別符， 其中該記憶體管理電路更用以比對該第一資料的該識別符與該第二資料的該識別符，以判斷該第一資料的該資料內容與該第二資料的該資料內容是否相同。
TW106125239A 2017-07-27 2017-07-27 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置 TWI641948B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106125239A TWI641948B (zh) 2017-07-27 2017-07-27 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
US15/706,765 US10423524B2 (en) 2017-07-27 2017-09-18 Memory storage device, control circuit unit and method including storing logical-to-physical table bit map information in a management unit and not storing identical data content

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106125239A TWI641948B (zh) 2017-07-27 2017-07-27 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI641948B true TWI641948B (zh) 2018-11-21
TW201911055A TW201911055A (zh) 2019-03-16

Family

ID=65034138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106125239A TWI641948B (zh) 2017-07-27 2017-07-27 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10423524B2 (zh)
TW (1) TWI641948B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486417A (zh) * 2020-12-03 2021-03-12 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI758825B (zh) * 2020-08-18 2022-03-21 鴻海精密工業股份有限公司 壓縮資料之方法及設備、解壓縮資料之方法及設備

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701552B (zh) * 2019-03-22 2020-08-11 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI798034B (zh) * 2022-03-23 2023-04-01 慧榮科技股份有限公司 記憶體控制器與資料處理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066225A1 (en) * 2003-09-23 2005-03-24 Michael Rowan Data storage system
US20120030408A1 (en) * 2010-07-28 2012-02-02 Fusion-Io, Inc. Apparatus, system, and method for atomic storage operations
TW201303874A (zh) * 2011-07-05 2013-01-16 Phison Electronics Corp 記憶體控制方法、記憶體控制器與記憶體儲存裝置
TW201329999A (zh) * 2012-01-09 2013-07-16 Phison Electronics Corp 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置
TW201611010A (zh) * 2014-09-12 2016-03-16 群聯電子股份有限公司 程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI579696B (zh) * 2015-11-06 2017-04-21 群聯電子股份有限公司 資料重建方法與系統及其記憶體控制電路單元
TWI587135B (zh) * 2016-11-23 2017-06-11 群聯電子股份有限公司 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885181B1 (ko) * 2007-02-06 2009-02-23 삼성전자주식회사 그룹 맵핑 동작을 수행하는 메모리 시스템 및 그것의어드레스 맵핑 방법
TWI575374B (zh) * 2015-08-04 2017-03-21 群聯電子股份有限公司 映射表格更新方法、記憶體儲存裝置及記憶體控制電路單元
US9977746B2 (en) * 2015-10-21 2018-05-22 Hewlett Packard Enterprise Development Lp Processing of incoming blocks in deduplicating storage system
KR102430791B1 (ko) * 2017-07-19 2022-08-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066225A1 (en) * 2003-09-23 2005-03-24 Michael Rowan Data storage system
US20120030408A1 (en) * 2010-07-28 2012-02-02 Fusion-Io, Inc. Apparatus, system, and method for atomic storage operations
TW201303874A (zh) * 2011-07-05 2013-01-16 Phison Electronics Corp 記憶體控制方法、記憶體控制器與記憶體儲存裝置
TW201329999A (zh) * 2012-01-09 2013-07-16 Phison Electronics Corp 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置
TW201611010A (zh) * 2014-09-12 2016-03-16 群聯電子股份有限公司 程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI579696B (zh) * 2015-11-06 2017-04-21 群聯電子股份有限公司 資料重建方法與系統及其記憶體控制電路單元
TWI587135B (zh) * 2016-11-23 2017-06-11 群聯電子股份有限公司 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758825B (zh) * 2020-08-18 2022-03-21 鴻海精密工業股份有限公司 壓縮資料之方法及設備、解壓縮資料之方法及設備
CN112486417A (zh) * 2020-12-03 2021-03-12 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112486417B (zh) * 2020-12-03 2023-07-04 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
US20190034329A1 (en) 2019-01-31
TW201911055A (zh) 2019-03-16
US10423524B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI579696B (zh) 資料重建方法與系統及其記憶體控制電路單元
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI587135B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI731338B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI641948B (zh) 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI701552B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TW202038098A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI702497B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI691961B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI727203B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI720400B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI653531B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI795119B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元