TWI653531B - 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI653531B
TWI653531B TW107102129A TW107102129A TWI653531B TW I653531 B TWI653531 B TW I653531B TW 107102129 A TW107102129 A TW 107102129A TW 107102129 A TW107102129 A TW 107102129A TW I653531 B TWI653531 B TW I653531B
Authority
TW
Taiwan
Prior art keywords
unit
physical
memory
instruction
data
Prior art date
Application number
TW107102129A
Other languages
English (en)
Other versions
TW201933103A (zh
Inventor
胡俊洋
林政儀
柯伯政
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW107102129A priority Critical patent/TWI653531B/zh
Priority to US15/940,991 priority patent/US10719259B2/en
Application granted granted Critical
Publication of TWI653531B publication Critical patent/TWI653531B/zh
Publication of TW201933103A publication Critical patent/TW201933103A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • G06F7/08—Sorting, i.e. grouping record carriers in numerical or other ordered sequence according to the classification of at least some of the information they carry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Abstract

本發明的一範例實施例提供一種記憶體管理方法，其用於可複寫式非揮發性記憶體模組。所述記憶體管理方法包括：根據可複寫式非揮發性記憶體模組中的多個第一實體單元的資料儲存狀況記錄對應於第一實體單元的排序資訊；接收至少一指令，其中所述指令用以改變第一實體單元的資料儲存狀況；根據所述指令更新所述排序資訊；以及根據所更新的排序資訊將第一實體單元中的至少一實體單元所儲存的資料複製到可複寫式非揮發性記憶體模組中的至少一第二實體單元。

Description

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
在記憶體儲存裝置使用一段時間後，記憶體儲存裝置中資料的儲存位置會非常混亂，使得記憶體儲存裝置中閒置實體區塊的數目減少。因此，可透過垃圾收集等程序來整理記憶體儲存裝置中的資料，以釋放新的閒置實體區塊。一般來說，當欲執行垃圾收集程序時，根據記憶體儲存裝置中的實體區塊所儲存的有效資料的資料量，此些實體區塊會被排序。藉此，可在垃圾收集程序中藉由對儲存較少有效資料的實體區塊進行垃圾收集以增加垃圾收集程序的效能。或者，在某些配置下，當執行一預定數目的垃圾收集程序後，此些實體區塊也會被排序。
但是，在前述範例中，若實體區塊的排序是隨著每次垃圾收集程序的執行而執行，則可能會有某幾次的排序是沒有意義的(因為排序結果皆相同)，平白浪費系統資源。此外，若是在執行一預定數目的垃圾收集程序後才觸發實體區塊的排序，則又可能因為實體區塊尚未被排序而降低某次垃圾收集程序的效能。
本發明提供一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可動態決定是否更新對應於實體單元的排序資訊，以提高資料整併操作的效能。
本發明的一範例實施例提供一種記憶體管理方法，其用於可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體單元，所述記憶體管理方法包括：根據所述實體單元中的多個第一實體單元的資料儲存狀況記錄對應於所述第一實體單元的排序資訊；接收至少一指令，其中所述指令用以改變所述第一實體單元的所述資料儲存狀況；根據所述指令更新所述排序資訊；以及根據所更新的所述排序資訊將所述第一實體單元中的至少一實體單元所儲存的資料複製到所述實體單元中的至少一第二實體單元。
在本發明的一範例實施例中，根據所述多個第一實體單元的所述資料儲存狀況記錄所述排序資訊的步驟包括：根據對應於所述多個第一實體單元的有效計數資訊決定所述排序資訊。
在本發明的一範例實施例中，根據所述至少一指令更新所述排序資訊的步驟包括：記錄所述至少一指令所指示使用的邏輯單元資訊；以及若所述邏輯單元資訊符合預設條件，根據所述多個第一實體單元的所述資料儲存狀況更新所述排序資訊。
在本發明的一範例實施例中，所述的記憶體管理方法更包括：若所述邏輯單元資訊所對應的邏輯單元範圍符合預設範圍條件，判定所述邏輯單元資訊符合所述預設條件。
在本發明的一範例實施例中，根據所述至少一指令更新所述排序資訊的步驟包括：累計所述至少一指令的數目；以及若所述至少一指令的所述數目符合預設數目，根據所述多個第一實體單元的所述資料儲存狀況更新所述排序資訊。
在本發明的一範例實施例中，所述的記憶體管理方法更包括：根據所述至少一指令將屬於一邏輯單元的資料標記為無效資料，且所述邏輯單元映射至所述多個第一實體單元的其中之一。
在本發明的一範例實施例中，根據所更新的所述排序資訊將所述多個第一實體單元中的所述至少一實體單元所儲存的資料複製到所述多個實體單元中的所述至少一第二實體單元的步驟包括：根據所述排序資訊從所述多個第一實體單元中選擇符合排序條件的所述至少一實體單元，其中符合所述排序條件的所述至少一實體單元所對應的有效計數不大於所述多個第一實體單元中不符合所述排序條件的另一實體單元所對應的有效計數；以及從所選擇的所述至少一實體單元複製資料至所述至少一第二實體單元。
本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以根據所述多個實體單元中的多個第一實體單元的資料儲存狀況記錄對應於所述多個第一實體單元的排序資訊。所述記憶體控制電路單元更用以接收至少一指令，且所述至少一指令用以改變所述多個第一實體單元的所述資料儲存狀況。所述記憶體控制電路單元更用以根據所述至少一指令更新所述排序資訊。所述記憶體控制電路單元更用以根據所更新的所述排序資訊將所述多個第一實體單元中的至少一實體單元所儲存的資料複製到所述多個實體單元中的至少一第二實體單元。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述多個第一實體單元的所述資料儲存狀況記錄所述排序資訊的操作包括：根據對應於所述多個第一實體單元的有效計數資訊決定所述排序資訊。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述至少一指令更新所述排序資訊的操作包括：記錄所述至少一指令所指示使用的邏輯單元資訊；以及若所述邏輯單元資訊符合預設條件，根據所述多個第一實體單元的所述資料儲存狀況更新所述排序資訊。
在本發明的一範例實施例中，若所述邏輯單元資訊所對應的邏輯單元範圍符合預設範圍條件，所述記憶體控制電路單元更用以判定所述邏輯單元資訊符合所述預設條件。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述至少一指令更新所述排序資訊的操作包括：累計所述至少一指令的數目；以及若所述至少一指令的所述數目符合預設數目，根據所述多個第一實體單元的所述資料儲存狀況更新所述排序資訊。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以根據所述至少一指令將屬於一邏輯單元的資料標記為無效資料，且所述邏輯單元映射至所述多個第一實體單元的其中之一。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所更新的所述排序資訊將所述多個第一實體單元中的所述至少一實體單元所儲存的資料複製到所述多個實體單元中的所述至少一第二實體單元的操作包括：根據所述排序資訊從所述多個第一實體單元中選擇符合排序條件的所述至少一實體單元，其中符合所述排序條件的所述至少一實體單元所對應的有效計數不大於所述多個第一實體單元中不符合所述排序條件的另一實體單元所對應的有效計數；以及從所選擇的所述至少一實體單元複製資料至所述至少一第二實體單元。
本發明的另一範例實施例提供一種記憶體控制電路單元，其用於控制記憶體儲存裝置，所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以根據所述多個實體單元中的多個第一實體單元的資料儲存狀況記錄對應於所述多個第一實體單元的排序資訊。所述記憶體管理電路更用以接收至少一指令，且所述至少一指令用以改變所述多個第一實體單元的所述資料儲存狀況。所述記憶體管理電路更用以根據所述至少一指令更新所述排序資訊。所述記憶體管理電路更用以根據所更新的所述排序資訊將所述多個第一實體單元中的至少一實體單元所儲存的資料複製到所述多個實體單元中的至少一第二實體單元。
在本發明的一範例實施例中，所述記憶體管理電路根據所述多個第一實體單元的所述資料儲存狀況記錄所述排序資訊的操作包括：根據對應於所述多個第一實體單元的有效計數資訊決定所述排序資訊。
在本發明的一範例實施例中，所述記憶體管理電路根據所述至少一指令更新所述排序資訊的操作包括：記錄所述至少一指令所指示使用的邏輯單元資訊；以及若所述邏輯單元資訊符合預設條件，根據所述多個第一實體單元的所述資料儲存狀況更新所述排序資訊。
在本發明的一範例實施例中，若所述邏輯單元資訊所對應的邏輯單元範圍符合預設範圍條件，所述記憶體管理電路更用以判定所述邏輯單元資訊符合所述預設條件。
在本發明的一範例實施例中，所述記憶體管理電路根據所述至少一指令更新所述排序資訊的操作包括：累計所述至少一指令的數目；以及若所述至少一指令的所述數目符合預設數目，根據所述多個第一實體單元的所述資料儲存狀況更新所述排序資訊。
在本發明的一範例實施例中，所述記憶體管理電路更用以根據所述至少一指令將屬於一邏輯單元的資料標記為無效資料，且所述邏輯單元映射至所述多個第一實體單元的其中之一。
在本發明的一範例實施例中，所述記憶體管理電路根據所更新的所述排序資訊將所述多個第一實體單元中的所述至少一實體單元所儲存的資料複製到所述多個實體單元中的所述至少一第二實體單元的操作包括：根據所述排序資訊從所述多個第一實體單元中選擇符合排序條件的所述至少一實體單元，其中符合所述排序條件的所述至少一實體單元所對應的有效計數不大於所述多個第一實體單元中不符合所述排序條件的另一實體單元所對應的有效計數；以及從所選擇的所述至少一實體單元複製資料至所述至少一第二實體單元。
基於上述，在接收到可改變第一實體單元之資料儲存狀況的指令後，對應於第一實體單元的排序資訊可被更新。所更新的排序資訊可用於將第一實體單元的至少其中之一所儲存的資料複製到至少一第二實體單元。透過動態決定是否更新對應於實體單元的排序資訊，資料整併操作的效能可被提高。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾收集操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。儲存區601中的實體單元610(0)~610(A)儲存有資料。例如，儲存於儲存區601的資料包括有效資料(valid data)與無效資料(invalid data)。閒置區602中的實體單元610(A+1)~610(B)尚未被用來儲存資料。當欲儲存資料時，記憶體管理電路502會從閒置區602的實體單元610(A+1)~610(B)中選擇一個實體單元並且將來自主機系統11或來自儲存區601中其他實體單元的資料儲存至所選的實體單元中。同時，所選的實體單元會被關聯至儲存區601。此外，在抹除儲存區601中的某一個實體單元後，所抹除的實體單元會被重新關聯至閒置區602。
在本範例實施例中，屬於閒置區602的每一個實體單元亦稱為閒置實體單元，而屬於儲存區601的每一個實體單元亦稱為非閒置(non-spare)實體單元。在本範例實施例中，一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以包含多個實體抹除單元。
記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。
記憶體管理電路502會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體位址映射關係)記錄於至少一邏輯-實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體映射表來執行對於記憶體儲存裝置10的資料存取操作。
在本範例實施例中，有效資料是屬於某一個邏輯單元的最新資料，而無效資料則不是屬於任一個邏輯單元的資料。例如，若主機系統11將一筆新資料儲存至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存至儲存區601中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區601中但被標記為無效。
在本範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體單元之間的映射關係會被建立。然而，在另一範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係仍可被維持。
當記憶體儲存裝置10出廠時，屬於閒置區602的實體單元的總數會是一個預設數目(例如，30)。在記憶體儲存裝置10的運作中，越來越多的實體單元會被從閒置區602選擇並且被關聯至儲存區601以儲存資料(例如，來自主機系統11的使用者資料)。因此，屬於閒置區602的實體單元的總數會隨著記憶體儲存裝置10的使用而逐漸減少。
在記憶體儲存裝置10的運作中，記憶體管理電路502可持續更新屬於閒置區602的實體單元的總數。記憶體管理電路502可根據閒置區602中實體單元的數目(即，閒置實體單元的總數)執行資料整併操作。例如，記憶體管理電路502可判斷屬於閒置區602的實體單元的總數是否小於或等於一個門檻值(亦稱為第一門檻值)。此第一門檻值例如是2或者更大的值(例如，10)，本發明不加以限制。若屬於閒置區602的實體單元的總數小於或等於第一門檻值，記憶體管理電路502可執行資料整併操作。在一範例實施例中，此資料整併操作亦稱為垃圾收集(garbage collection)操作。
在資料整併操作中，記憶體管理電路502可從儲存區601中選擇至少一個實體單元(亦稱為來源節點)並且嘗試將有效資料從所選擇的實體單元集中複製到另一實體單元(亦稱為回收節點)。用來儲存所複製之有效資料的實體單元則是從閒置區602中選擇並且會被關聯至儲存區601。若某一個實體單元所儲存的有效資料皆已被複製至回收節點，則此實體單元可被抹除並且被關聯至閒置區602。在一範例實施例中，將某一個實體單元從儲存區601重新關聯回閒置區602的操作(或抹除某一個實體單元的操作)亦稱為釋放一個閒置實體單元。藉由執行資料整併操作，一或多個閒置實體單元會被釋放並且使得屬於閒置區602的實體單元的總數逐漸增加。
在開始執行資料整併操作後，若屬於閒置區602之實體單元符合一特定條件，資料整併操作會停止。例如，記憶體管理電路502可判斷屬於閒置區602的實體單元的總數是否大於或等於一個門檻值(以下亦稱為第二門檻值)。例如，第二門檻值可以大於第一門檻值。若屬於閒置區602的實體單元的總數大於或等於第二門檻值，記憶體管理電路502可停止資料整併操作。例如，停止資料整併操作是指結束當前執行中的資料整併操作。在停止一個資料整併操作之後，若屬於閒置區602的實體單元的總數再次小於或等於第一門檻值，則下一個資料整併操作可再次被執行，以嘗試釋放新的閒置實體單元。
記憶體管理電路502會根據儲存區601中的多個實體單元(亦稱為第一實體單元)的資料儲存狀況來記錄對應於此些實體單元的排序資訊。所記錄的排序資訊可反映此些實體單元所儲存的有效資料及/或無效資料的資料量之狀態及/或分布。例如，記憶體管理電路502可根據對應於第一實體單元的有效計數資訊來決定對應於第一實體單元的排序資訊。例如，對應於某一個實體單元的有效計數資訊可包括一個數值(亦稱為有效計數)。一個有效計數與相應的實體單元儲存的有效資料或無效資料的資料量有關。例如，一個有效計數可正相關於相應的實體單元所儲存的有效資料的資料量，及/或負相關於相應的實體單元所儲存的無效資料的資料量。例如，若對應於某一個實體單元的有效計數增加，表示此實體單元儲存的有效資料的資料量增加(及/或此實體單元儲存的無效資料的資料量減少)。反之，若對應於某一個實體單元的有效計數減少，表示此實體單元儲存的有效資料的資料量減少(及/或此實體單元儲存的無效資料的資料量增加)。此外，所記錄的排序資訊可儲存於圖4的可複寫式非揮發性記憶體模組406或圖5的緩衝記憶體510。
記憶體管理電路502可根據某一個實體單元的資料儲存狀況動態更新對應於此實體單元的有效計數資訊。例如，若某一個實體單元儲存的有效資料的資料量增加(及/或此實體單元儲存的無效資料的資料量減少)，記憶體管理電路502可增加對應於此實體單元的有效計數。或者，若某一個實體單元儲存的有效資料的資料量減少(及/或此實體單元儲存的無效資料的資料量增加)，記憶體管理電路502可減少對應於此實體單元的有效計數
在一範例實施例中，對應於某一個實體單元的有效計數是反映(或等於)此實體單元中儲存有有效資料的實體程式化單元的數目。或者，在另一範例實施例中，對應於某一個實體單元的有效計數是反映(或等於)此實體單元中儲存有無效資料的實體程式化單元的數目。此外，在另一範例實施例中，有效計數亦可以是以其他類型的資料單元的大小來表示有效資料或無效資料的資料量，本發明不加以限制。
圖7是根據本發明的一範例實施例所繪示的排序實體單元的示意圖。請參照圖7，假設在某一時間點，實體單元610(0)~610(9)所分別對應的有效計數為100、77、88、99、33、22、11、44、66及55。然而，實體單元610(0)~610(9)當前的排序資訊710並未反映實體單元610(0)~610(9)的資料儲存狀況，且實體單元610(0)~610(9)當前也並未依據各自的有效計數進行排序。換言之，排序資訊710並未反映出實體單元610(0)~610(9)所對應的有效計數的數值大小(或實體單元610(0)~610(9)所儲存的有效資料之資料量)。記憶體管理電路502可根據實體單元610(0)~610(9)的資料儲存狀況來排序實體單元610(0)~610(9)。例如，記憶體管理電路502可根據有效計數11、22、33、44、55、66、77、88、99及100排序實體單元610(0)~610(9)。經排序的實體單元610(0)~610(9)的排序狀態可以排序資訊720表示。例如，排序資訊720可反映出實體單元610(6)儲存的有效資料的資料量最少，實體單元610(5)儲存的有效資料的資料量次少，且實體單元610(0)儲存的有效資料的資料量最多。
當執行資料整併操作時，資料整併操作可根據排序資訊720來執行。例如，根據排序資訊720，儲存最少有效資料的實體單元610(6)可具有最高的優先權以被選擇作為有效資料的來源節點，而儲存最多有效資料的實體單元610(0)則可具有最低的優先權以被選擇作為有效資料的來源節點。藉此，在資料整併操作中，有效資料可根據排序資訊720而依序從實體單元610(6)、610(5)、610(4)、610(7)、610(9)、610(8)、610(1)、610(2)、610(3)及610(0)收集，並且被複製到至少一閒置實體單元(亦稱為第二實體單元)。此外，在一範例實施例中，資料整併操作亦可以考慮其他因素而調整至少一實體單元作為來源節點的優先權，例如根據實體單元610(0)~610(9)的資料存取頻率及/或資料儲存時間等。
另一方面，記憶體管理電路502可從主機系統11接收指令。某些類型的指令可能會改變部分實體單元的資料儲存狀況。例如，可改變實體單元之資料儲存狀況的指令包括刪除(trim)指令與複寫(overwrite)指令。刪除指令可用於刪除主機系統11指示刪除的資料。根據所接收的刪除指令，記憶體管理電路502可將可複寫式非揮發性記憶體模組406中屬於至少一邏輯單元的資料標記為無效資料。複寫指令可指示複寫(或更新)屬於至少一邏輯單元的資料。因此，根據所接收的複寫指令，記憶體管理電路502也可將可複寫式非揮發性記憶體模組406中屬於至少一邏輯單元的資料標記為無效資料。若屬於某一邏輯單元的資料被標記為無效資料，則此邏輯單元所映射的實體單元所儲存的有效資料量就會減少。此外，所述至少一指令也可包括用以增加第一實體單元所儲存之有效資料之資料量的指令。
在一範例實施例中，若所接收的指令可改變已排序的第一實體單元的資料儲存狀況，則在重新排序第一實體單元之前，第一實體單元的舊排序資訊並無法反應出第一實體單元最新的資料儲存狀況。因此，在重新排序第一實體單元之前，若依據舊的排序資訊(即尚未更新的排序資訊)來對第一實體單元執行資料整併操作，則所執行之資料整併操作的效能可能會下降。
在一範例實施例中，記憶體管理電路502可根據可改變第一實體單元之資料儲存狀況的指令來更新對應於第一實體單元的排序資訊。藉此，下一次對第一實體單元執行的資料整併操作可根據最新的第一實體單元的資料儲存狀況執行。
圖8是根據本發明的另一範例實施例所繪示的排序實體單元的示意圖。請參照圖8，根據所接收到的指令，實體單元610(2)、610(3)及610(0)所儲存的有效資料的資料量被減少，但是對應於實體單元610(0)~610(9)的排序資訊810尚未被更新。換言之，排序資訊810並未反映出實體單元610(0)~610(9)的最新資料儲存狀況。
在本範例實施例中，根據所接收到的指令，實體單元610(0)~610(9)的最新資料儲存狀況可被用於重新排序實體單元610(0)~610(9)。例如，在重新排序實體單元610(0)~610(9)後，排序資訊810可被更新為排序資訊820。根據排序資訊820，儲存最少有效資料的3個實體單元610(2)、610(0)及610(3)從原先具有最低的優先權以被選擇作為有效資料的來源節點被更新為具有最高的優先權以被選擇作為有效資料的來源節點。藉此，相較於根據排序資訊810來執行資料整併操作，根據排序資訊820來執行資料整併操作可具有較高的效能。
在一範例實施例的資料整併操作中，記憶體管理電路502可根據排序資訊820從實體單元610(0)~610(9)中選擇符合一排序條件的至少一實體單元並從所選擇的實體單元複製(有效)資料至至少一第二實體單元。須注意的是，實體單元610(0)~610(9)中符合排序條件的實體單元所對應的有效計數可不大於實體單元610(0)~610(9)中不符合排序條件的另一實體單元所對應的有效計數。例如，在剛開始資料整併操作時，可將實體單元610(2)視為符合排序條件的實體單元，並將其餘實體單元視為不符合排序條件。在從實體單元610(2)收集有效資料後，實體單元610(0)可被視為符合排序條件的實體單元，並將其餘實體單元視為不符合排序條件。依此類推，直到收集到足夠的有效資料及/或停止資料整併操作為止。或者，在另一範例實施例中，在剛開始資料整併操作時，可將實體單元610(2)、610(0)及610(3)視為符合排序條件的實體單元，並將其餘實體單元視為不符合排序條件。在從實體單元610(2)、610(0)及610(3)收集有效資料後，可將實體單元610(6)、610(5)及610(4)視為符合排序條件的實體單元，並將其餘實體單元視為不符合排序條件，從而逐步執行資料整併操作。此外，在一範例實施例中，資料整併操作亦可以考慮其他因素而調整至少一實體單元作為來源節點的優先權，例如根據實體單元610(0)~610(9)的資料存取頻率及/或資料儲存時間等，本發明不加以限制。
在一範例實施例中，響應於接收到可改變第一實體單元的資料儲存狀況的指令，第一實體單元的排序資訊之更新操作可被啟動(或觸發)。在第一實體單元的排序資訊之更新操作中，第一實體單元可自動被排序且對應於第一實體單元的排序資訊可自動被更新，如圖8所示。在一範例實施例中，記憶體管理電路502可判斷所接收到的指令是否為前述刪除指令及/或複寫指令。一旦接收到刪除指令或複寫指令，記憶體管理電路502可啟動更新對應於第一實體單元之排序資訊的操作。換言之，在一範例實施例中，記憶體管理電路502可根據來自主機系統11之指令的類型來決定是否啟動更新對應於第一實體單元之排序資訊的操作。
在一範例實施例中，記憶體管理電路502還可設定其他的條件來啟動第一實體單元的排序資訊的更新操作。例如，在一範例實施例中，記憶體管理電路502可記錄所接收之指令(例如前述刪除指令及/或複寫指令)所指示使用的邏輯單元資訊。若此邏輯單元資訊符合預設條件，記憶體管理電路502可根據第一實體單元的資料儲存狀況更新對應於第一實體單元的排序資訊。反之，若此邏輯單元資訊不符合預設條件，記憶體管理電路502可不更新對應於第一實體單元的排序資訊。
在一範例實施例中，記憶體管理電路502可判斷此邏輯單元資訊所對應的邏輯單元範圍是否符合預設範圍條件。若此邏輯單元資訊所對應的邏輯單元範圍符合預設範圍條件，記憶體管理電路502可判定此邏輯單元資訊符合預設條件。反之，若此邏輯單元資訊所對應的邏輯單元範圍不符合預設範圍條件，記憶體管理電路502可判定此邏輯單元資訊不符合預設條件。例如，在接收前述刪除指令及/或複寫指令後，記憶體管理電路502可記錄所述指令所指示使用的邏輯單元的範圍(即邏輯單元範圍)。例如，此邏輯單元範圍可以是以邏輯單元的數目來表示。根據所述指令，屬於此邏輯單元範圍內的資料可被標記為無效資料。若此邏輯單元範圍超過一預設範圍，記憶體管理電路502可啟動第一實體單元的排序資訊的更新操作。反之，若此邏輯單元範圍不超過此預設範圍，記憶體管理電路502可不啟動第一實體單元的排序資訊的更新操作。
或者，從另一角度來看，若所接收之指令所指示刪除或複寫的第一實體單元中的資料的資料量大於一預設資料量，則記憶體管理電路502可啟動第一實體單元的排序資訊的更新操作。反之，若所接收之指令所指示刪除或複寫的第一實體單元中的資料的資料量不大於此預設資料量，則記憶體管理電路502可不啟動第一實體單元的排序資訊的更新操作。
在一範例實施例中，若所接收之指令所指示刪除或複寫的第一實體單元中的資料的資料量(亦稱為邏輯資料量)在記憶體儲存裝置10的總可用邏輯容量中的佔比超過一預設比例(例如10%)，則記憶體管理電路502可啟動第一實體單元的排序資訊的更新操作。反之，若所接收之指令所指示刪除或複寫的第一實體單元中的資料的資料量在記憶體儲存裝置10的總可用邏輯容量中的佔比不超過此預設比例，則記憶體管理電路502可不啟動第一實體單元的排序資訊的更新操作。須注意的是，記憶體儲存裝置10的總可用邏輯容量可以是指記憶體儲存裝置10提供給主機系統11使用的總邏輯容量。
在一範例實施例中，記憶體管理電路502可累計所接收之指令(例如前述刪除指令及/或複寫指令)的數目。若此數目符合預設數目，記憶體管理電路502可根據第一實體單元的資料儲存狀況更新對應於第一實體單元的排序資訊。假設預設數目為10，當接收到10個指示刪除或複寫第一實體單元所儲存之資料的指令時，記憶體管理電路502可啟動第一實體單元的排序資訊的更新操作。反之，若只接收到9個指示刪除或複寫第一實體單元所儲存之資料的指令時，記憶體管理電路502可不啟動第一實體單元的排序資訊的更新操作。此外，在每次更新對應於第一實體單元的排序資訊後，先前統計的資訊(例如前述邏輯單元範圍或指令的數目)可被重置。
在一範例實施例中，當記憶體儲存裝置10被上電或開機時，記憶體管理電路502可先自動執行一次第一實體單元的排序資訊的更新操作。爾後，記憶體儲存裝置10可根據所接收到的指令(及/或第一實體單元的資料儲存狀況的變化)來動態啟動第一實體單元的排序資訊的更新操作。具體的更新第一實體單元的排序資訊的操作細節皆已詳述於上，在此便不贅述。
圖9是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。請參照圖9，在步驟S901中，根據多個第一實體單元的資料儲存狀況紀錄對應於所述第一實體單元的排序資訊。在步驟S902中，接收至少一指令，且所述指令可改變第一實體單元的資料儲存狀況。例如，所述指令可包括刪除指令及/或複寫指令，且不限於此。在步驟S903中，根據所述指令更新對應於第一實體單元的排序資訊。例如，步驟S903包括重新根據第一實體單元的資料儲存狀況排序第一實體單元，以改變第一實體單元中的至少一者在資料整併操作中被選擇作為有效資料之來源節點的優先權。在步驟S904中，根據所更新的排序資訊將第一實體單元中的至少一實體單元所儲存的資料(例如有效資料)複製到至少一第二實體單元。例如，步驟S904可包括執行資料整併操作。
須注意的是，圖9中各步驟已詳細說明如上，在此便不再贅述。圖9中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖9的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，在接收到可改變第一實體單元之資料儲存狀況的指令(例如刪除指令及/或複寫指令)後，對應於第一實體單元的排序資訊可被更新。所更新的排序資訊可用於資料整併操作。相較於傳統上每次執行垃圾收集操作前都要重新排序非閒置實體單元或者在執行一預設次數(例如10次)的垃圾收集操作後才重新排序非閒置實體單元，本發明動態決定是否更新對應於實體單元的排序資訊，可提高資料整併操作的效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30‧‧‧記憶體儲存裝置
11、31‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧輸入/輸出(I/O)裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧錯誤檢查與校正電路
510‧‧‧緩衝記憶體
512‧‧‧電源管理電路
601‧‧‧儲存區
602‧‧‧閒置區
610(0)~610(B)‧‧‧實體單元
612(0)~612(C)‧‧‧邏輯單元
710、720、810、820‧‧‧更新資訊
S901‧‧‧步驟(根據多個第一實體單元的資料儲存狀況紀錄對應於所述第一實體單元的排序資訊)
S902‧‧‧步驟(接收至少一指令)
S903‧‧‧步驟(根據所述指令更新所述排序資訊)
S904‧‧‧步驟(根據所更新的排序資訊將第一實體單元中的至少一實體單元所儲存的資料複製到至少一第二實體單元)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的排序實體單元的示意圖。 圖8是根據本發明的另一範例實施例所繪示的排序實體單元的示意圖。 圖9是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。

Claims (21)

  1. 一種記憶體管理方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該記憶體管理方法包括： 根據所述多個實體單元中的多個第一實體單元的一資料儲存狀況記錄對應於所述多個第一實體單元的一排序資訊； 接收至少一指令，其中該至少一指令用以改變所述多個第一實體單元的該資料儲存狀況； 根據該至少一指令更新該排序資訊；以及 根據所更新的該排序資訊將所述多個第一實體單元中的至少一實體單元所儲存的資料複製到所述多個實體單元中的至少一第二實體單元。
  2. 如申請專利範圍第1項所述的記憶體管理方法，其中根據所述多個第一實體單元的該資料儲存狀況記錄該排序資訊的步驟包括： 根據對應於所述多個第一實體單元的一有效計數資訊決定該排序資訊。
  3. 如申請專利範圍第1項所述的記憶體管理方法，其中根據該至少一指令更新該排序資訊的步驟包括： 記錄該至少一指令所指示使用的一邏輯單元資訊；以及 若該邏輯單元資訊符合一預設條件，根據所述多個第一實體單元的該資料儲存狀況更新該排序資訊。
  4. 如申請專利範圍第3項所述的記憶體管理方法，更包括： 若該邏輯單元資訊所對應的一邏輯單元範圍符合一預設範圍條件，判定該邏輯單元資訊符合該預設條件。
  5. 如申請專利範圍第1項所述的記憶體管理方法，其中根據該至少一指令更新該排序資訊的步驟包括： 累計該至少一指令的一數目；以及 若該至少一指令的該數目符合一預設數目，根據所述多個第一實體單元的該資料儲存狀況更新該排序資訊。
  6. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 根據該至少一指令將屬於一邏輯單元的資料標記為無效資料，且該邏輯單元映射至所述多個第一實體單元的其中之一。
  7. 如申請專利範圍第1項所述的記憶體管理方法，其中根據所更新的該排序資訊將所述多個第一實體單元中的該至少一實體單元所儲存的資料複製到所述多個實體單元中的該至少一第二實體單元的步驟包括： 根據該排序資訊從所述多個第一實體單元中選擇符合一排序條件的該至少一實體單元，其中符合該排序條件的該至少一實體單元所對應的一有效計數不大於所述多個第一實體單元中不符合該排序條件的另一實體單元所對應的一有效計數；以及 從所選擇的該至少一實體單元複製資料至該至少一第二實體單元。
  8. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以根據所述多個實體單元中的多個第一實體單元的一資料儲存狀況記錄對應於所述多個第一實體單元的一排序資訊， 其中該記憶體控制電路單元更用以接收至少一指令，且該至少一指令用以改變所述多個第一實體單元的該資料儲存狀況， 其中該記憶體控制電路單元更用以根據該至少一指令更新該排序資訊， 其中該記憶體控制電路單元更用以根據所更新的該排序資訊將所述多個第一實體單元中的至少一實體單元所儲存的資料複製到所述多個實體單元中的至少一第二實體單元。
  9. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據所述多個第一實體單元的該資料儲存狀況記錄該排序資訊的操作包括： 根據對應於所述多個第一實體單元的一有效計數資訊決定該排序資訊。
  10. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該至少一指令更新該排序資訊的操作包括： 記錄該至少一指令所指示使用的一邏輯單元資訊；以及 若該邏輯單元資訊符合一預設條件，根據所述多個第一實體單元的該資料儲存狀況更新該排序資訊。
  11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中若該邏輯單元資訊所對應的一邏輯單元範圍符合一預設範圍條件，該記憶體控制電路單元更用以判定該邏輯單元資訊符合該預設條件。
  12. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該至少一指令更新該排序資訊的操作包括： 累計該至少一指令的一數目；以及 若該至少一指令的該數目符合一預設數目，根據所述多個第一實體單元的該資料儲存狀況更新該排序資訊。
  13. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據該至少一指令將屬於一邏輯單元的資料標記為無效資料，且該邏輯單元映射至所述多個第一實體單元的其中之一。
  14. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據所更新的該排序資訊將所述多個第一實體單元中的該至少一實體單元所儲存的資料複製到所述多個實體單元中的該至少一第二實體單元的操作包括： 根據該排序資訊從所述多個第一實體單元中選擇符合一排序條件的該至少一實體單元，其中符合該排序條件的該至少一實體單元所對應的一有效計數不大於所述多個第一實體單元中不符合該排序條件的另一實體單元所對應的一有效計數；以及 從所選擇的該至少一實體單元複製資料至該至少一第二實體單元。
  15. 一種記憶體控制電路單元，用於控制一記憶體儲存裝置，其中該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以根據所述多個實體單元中的多個第一實體單元的一資料儲存狀況記錄對應於所述多個第一實體單元的一排序資訊， 其中該記憶體管理電路更用以接收至少一指令，且該至少一指令用以改變所述多個第一實體單元的該資料儲存狀況， 其中該記憶體管理電路更用以根據該至少一指令更新該排序資訊， 其中該記憶體管理電路更用以根據所更新的該排序資訊將所述多個第一實體單元中的至少一實體單元所儲存的資料複製到所述多個實體單元中的至少一第二實體單元。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路根據所述多個第一實體單元的該資料儲存狀況記錄該排序資訊的操作包括： 根據對應於所述多個第一實體單元的一有效計數資訊決定該排序資訊。
  17. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路根據該至少一指令更新該排序資訊的操作包括： 記錄該至少一指令所指示使用的一邏輯單元資訊；以及 若該邏輯單元資訊符合一預設條件，根據所述多個第一實體單元的該資料儲存狀況更新該排序資訊。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中若該邏輯單元資訊所對應的一邏輯單元範圍符合一預設範圍條件，該記憶體管理電路更用以判定該邏輯單元資訊符合該預設條件。
  19. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路根據該至少一指令更新該排序資訊的操作包括： 累計該至少一指令的一數目；以及 若該至少一指令的該數目符合一預設數目，根據所述多個第一實體單元的該資料儲存狀況更新該排序資訊。
  20. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據該至少一指令將屬於一邏輯單元的資料標記為無效資料，且該邏輯單元映射至所述多個第一實體單元的其中之一。
  21. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路根據所更新的該排序資訊將所述多個第一實體單元中的該至少一實體單元所儲存的資料複製到所述多個實體單元中的該至少一第二實體單元的操作包括： 根據該排序資訊從所述多個第一實體單元中選擇符合一排序條件的該至少一實體單元，其中符合該排序條件的該至少一實體單元所對應的一有效計數不大於所述多個第一實體單元中不符合該排序條件的另一實體單元所對應的一有效計數；以及 從所選擇的該至少一實體單元複製資料至該至少一第二實體單元。
TW107102129A 2018-01-19 2018-01-19 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 TWI653531B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107102129A TWI653531B (zh) 2018-01-19 2018-01-19 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US15/940,991 US10719259B2 (en) 2018-01-19 2018-03-30 Memory management method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107102129A TWI653531B (zh) 2018-01-19 2018-01-19 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI653531B true TWI653531B (zh) 2019-03-11
TW201933103A TW201933103A (zh) 2019-08-16

Family

ID=66590611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102129A TWI653531B (zh) 2018-01-19 2018-01-19 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US10719259B2 (zh)
TW (1) TWI653531B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190324678A1 (en) * 2013-09-09 2019-10-24 Whitecanyon Software, Inc. System and Method for Encrypted Disk Drive Sanitizing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017069646A1 (en) * 2015-10-19 2017-04-27 Huawei Technologies Co., Ltd. Method and device for determination of garbage collector thread number and activity management in log-structured file systems

Also Published As

Publication number Publication date
US10719259B2 (en) 2020-07-21
TW201933103A (zh) 2019-08-16
US20190227731A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
TWI615710B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI587135B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI696073B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN110390985B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN110879793A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI649653B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
CN106775479B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11755242B2 (en) Data merging method, memory storage device for updating copied L2P mapping table according to the physical address of physical unit
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN111737165B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US10346040B2 (en) Data merging management method based on data type, memory storage device and memory control circuit unit
TW201719413A (zh) 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI653531B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN110096215B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112394883A (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI741870B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN111813325B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元