TWI834149B - 表格管理方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

表格管理方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI834149B
TWI834149B TW111114202A TW111114202A TWI834149B TW I834149 B TWI834149 B TW I834149B TW 111114202 A TW111114202 A TW 111114202A TW 111114202 A TW111114202 A TW 111114202A TW I834149 B TWI834149 B TW I834149B
Authority
TW
Taiwan
Prior art keywords
memory
storage device
table group
memory storage
target
Prior art date
Application number
TW111114202A
Other languages
English (en)
Other versions
TW202340958A (zh
Inventor
王智麟
朱啟傲
張靜
張洋
Original Assignee
大陸商合肥兆芯電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥兆芯電子有限公司 filed Critical 大陸商合肥兆芯電子有限公司
Publication of TW202340958A publication Critical patent/TW202340958A/zh
Application granted granted Critical
Publication of TWI834149B publication Critical patent/TWI834149B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一種表格管理方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：儲存多個表格群組，其中所述多個表格群組中的每一個表格群組包括多個電壓管理表格；偵測記憶體儲存裝置的狀態；根據所述記憶體儲存裝置的狀態，將所述多個表格群組的其中之一決定為目標表格群組，其中目標表格群組包括多個目標電壓管理表格；以及根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從可複寫式非揮發性記憶體模組讀取資料。

Description

表格管理方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種表格管理方法、記憶體儲存裝置及記憶體控制電路單元。
智慧型手機、平板電腦及筆記型電腦在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，在將資料儲存至可複寫式非揮發性記憶體模組之前，資料會先被編碼。當欲讀取資料時，可對所讀取的資料進行解碼，以嘗試更正其中的錯誤。此外，用於讀取資料的讀取電壓準位之設定對所讀取之資料的正確性也影響很大。一般來說，可複寫式非揮發性記憶體模組中可儲存有多個管理表格。當欲讀取資料時，這些管理表格可根據一預設順序進行查詢，以根據此些管理表格中排序最前面的管理表格中的資訊來決定當次讀取所使用的讀取電壓準位。若使用此讀取電壓準位所讀取的資料無法被正確的解碼，則排序在此管理表格之後的下一個管理表格中的資訊可被查詢以決定下一次的讀取所使用的讀取電壓準位。但是，當操作環境發生變化時，使用預設的管理表格執行資料讀取可能會導致資料解碼效率下降。
有鑑於此，本發明提供一種表格管理方法、記憶體儲存裝置及記憶體控制電路單元，可在記憶體儲存裝置的多種狀態下提高或維持資料解碼效率。
本發明的範例實施例提供一種表格管理方法，其用於記憶體儲存裝置。所述記憶體儲存裝置包括可複寫式非揮發性記憶體模組。所述表格管理方法包括：儲存多個表格群組，其中所述多個表格群組中的每一個表格群組包括多個電壓管理表格；偵測所述記憶體儲存裝置的狀態；根據所述記憶體儲存裝置的所述狀態，將所述多個表格群組的其中之一決定為目標表格群組，其中所述目標表格群組包括多個目標電壓管理表格；以及根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從所述可複寫式非揮發性記憶體模組讀取資料。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：儲存多個表格群組，其中所述多個表格群組中的每一個表格群組包括多個電壓管理表格；偵測所述記憶體儲存裝置的狀態；根據所述記憶體儲存裝置的所述狀態，將所述多個表格群組的其中之一決定為目標表格群組，其中所述目標表格群組包括多個目標電壓管理表格；以及根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從所述可複寫式非揮發性記憶體模組讀取資料。
本發明的範例實施例另提供一種記憶體控制電路單元，其包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以：儲存多個表格群組，其中所述多個表格群組中的每一個表格群組包括多個電壓管理表格；偵測所述記憶體控制電路單元的狀態；根據所述記憶體控制電路單元的所述狀態，將所述多個表格群組的其中之一決定為目標表格群組，其中所述目標表格群組包括多個目標電壓管理表格；以及根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從所述可複寫式非揮發性記憶體模組讀取資料。
基於上述，多個表格群組可事先被儲存，其中每一個表格群組可包括多個電壓管理表格。根據記憶體儲存裝置的狀態，所述多個表格群組的其中之一可被決定為目標表格群組，且目標表格群組可包括多個目標電壓管理表格。爾後，即可根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從可複寫式非揮發性記憶體模組讀取資料。藉此，可在記憶體儲存裝置的多種狀態下提高或維持資料解碼效率。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52、記憶體介面53及錯誤檢查與校正電路54。
記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
錯誤檢查與校正電路(亦稱為解碼電路)54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
在一範例實施例中，記憶體控制電路單元42還包括緩衝記憶體55與電源管理電路56。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。
在一範例實施例中，一個實體單元是指一個實體位址或一個實體程式化單元。在一範例實施例中，一個實體單元亦可以是由多個連續或不連續的實體位址組成。在一範例實施例中，一個實體單元亦可以是指一個虛擬區塊(VB)。一個虛擬區塊可包括多個實體位址或多個實體程式化單元。
儲存區601中的實體單元610(0)~610(A)用以儲存使用者資料(例如來自圖1的主機系統11的使用者資料)。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體單元未儲存有效資料，則此實體單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體單元(或未儲存有效資料的實體單元)可被抹除。在寫入新資料時，一或多個實體單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。
須注意的是，一個邏輯單元可被映射至一或多個實體單元。若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料包括有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。
記憶體管理電路51可將描述邏輯單元與實體單元之間的映射關係的管理資料(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路51可根據此邏輯至實體映射表中的資訊來存取可複寫式非揮發性記憶體模組43。
圖7是根據本發明的範例實施例所繪示的多個表格群組的示意圖。請參照圖7，記憶體管理電路51可將多個表格群組71(0)~71(D)儲存於可複寫式非揮發性記憶體模組43中(例如儲存於專用以儲存系統資訊的系統區)。表格群組71(0)~71(D)中的每一個表格群組可包括多個管理表格(亦稱為電壓管理表格)。電壓管理表格中的資訊可用以決定讀取電壓準位。例如，電壓管理表格可記載電壓偏移值。所述電壓偏移值可用以調整基準電壓準位以獲得欲使用的讀取電壓準位。所決定的讀取電壓準位可用以從可複寫式非揮發性記憶體模組43中的特定實體單元(亦稱為第一實體單元)讀取資料。特別是，不同的表格群組可包含不同的電壓管理表格，使根據不同的表格群組中的電壓管理表格所決定的讀取電壓準位也可不同。
在一範例實施例中，記憶體管理電路51可偵測記憶體儲存裝置10的狀態。記憶體管理電路51可根據記憶體儲存裝置10的狀態，將表格群組71(0)~71(D)的其中之一決定為目標表格群組72。例如，記憶體管理電路51可根據記憶體儲存裝置10的狀態，選擇表格群組71(0)~71(D)的其中之一作為目標表格群組72。目標表格群組72中的多個電壓管理表格亦稱為目標電壓管理表格。然後，記憶體管理電路51可根據所述多個目標電壓管理表格的至少其中之一來使用至少一讀取電壓準位從可複寫式非揮發性記憶體模組43(即第一實體單元)讀取資料。
在一範例實施例中，錯誤檢查與校正電路54可對從第一實體單元讀取的資料執行解碼操作，以嘗試更正此資料中的錯誤位元。例如，錯誤檢查與校正電路54可支援低密度奇偶檢查碼(Low Density Parity Check code, LDPC code)或BCH等各式編/解碼演算法。若某一解碼操作可成功解碼某一資料，則成功解碼的資料可被輸出，例如傳送給主機系統10以回覆主機系統10的讀取請求。然而，若某一解碼操作無法成功解碼某一資料，則記憶體管理電路51可根據目標表格群組72中的電壓管理表格(即目標電壓管理表格)使用不同的讀取電壓準位來再次讀取第一實體單元，以嘗試減少所讀取之資料中的錯誤位元的總數及/或提高對所讀取之資料的解碼成功率。爾後，錯誤檢查與校正電路54可再次對所讀取之資料進行解碼。
圖8是根據本發明的範例實施例所繪示的管理表格及其使用順序的示意圖。圖9是根據本發明的範例實施例所繪示的在解碼操作中依序使用不同的讀取電壓準位來讀取資料的示意圖。
請參照圖8，假設目標表格群組72包括管理表格801(0)~801(E)(即目標電壓管理表格)。管理表格801(0)~801(E)中的資訊可分別用以決定圖9中的讀取電壓準位901(0)~901(E)。例如，管理表格801(0)中的資訊可用以決定讀取電壓準位901(0)，管理表格801(i)中的資訊可用以決定讀取電壓準位901(i)，且管理表格801(E)中的資訊可用以決定讀取電壓準位901(E)。i可以為大於0且小於E的正整數。
須注意的是，在採用目標表格群組72而針對從同一個實體單元中讀取的資料的解碼操作中，管理表格801(0)~801(E)的使用順序如圖8所示。例如，此使用順序可反映出，管理表格801(0)的使用優先權高於管理表格801(i)的使用優先權，且管理表格801(i)的使用優先權高於管理表格801(E)的使用優先權。此外，管理表格801(0)~801(E)的使用順序可根據特定規則而動態調整。
請參照圖9，假設圖8的管理表格801(0)~801(E)的使用順序反映管理表格801(0)的使用優先權最高。當欲從第一實體單元讀取資料時，記憶體管理電路51可先根據管理表格801(0)中的資訊決定讀取電壓準位901(0)。然後，記憶體管理電路51可根據讀取電壓準位901(0)發送讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用讀取電壓準位901(0)來讀取第一實體單元中的資料。
在一範例實施例中，假設第一實體單元中的多個記憶胞的臨界電壓分布包括狀態910與920。屬於狀態910的記憶胞用以儲存某一位元(或位元組合)。屬於狀態920的記憶胞用以儲存另一位元(或另一位元組合)。例如，屬於狀態910的記憶胞可用以儲存位元“1”(或者位元組合“111”)，及/或屬於狀態920的記憶胞可用以儲存位元“0”(或者位元組合“000”)等，本發明不加以限制。
根據接收到的讀取指令序列，可複寫式非揮發性記憶體模組43可將讀取電壓準位901(0)施加至第一實體單元中的多個記憶胞。若某一記憶胞可被讀取電壓準位901(0)導通(例如此記憶胞的臨界電壓小於讀取電壓準位901(0))，則記憶體管理電路51可判定此記憶胞屬於狀態810。反之，若某一記憶胞未被讀取電壓準位801(0)導通(例如此記憶胞的臨界電壓大於讀取電壓準位901(0))，則記憶體管理電路51可判定此記憶胞屬於狀態920。藉此，記憶體管理電路51可獲得使用讀取電壓準位901(0)從第一實體單元中讀取的資料。例如，此資料可反映讀取電壓準位901(0)對第一實體單元中的記憶胞的導通狀態。然後，錯誤檢查與校正電路54可對此資料進行解碼。若此資料可被成功解碼，則錯誤檢查與校正電路54可輸出成功解碼的資料。
然而，若使用讀取電壓準位901(0)讀取的資料無法被成功解碼，則記憶體管理電路51可根據管理表格801(0)~801(E)的使用順序讀取管理表格801(i)中的資訊。記憶體管理電路51可根據管理表格801(i)中的資訊決定下一個讀取電壓準位，即讀取電壓準位901(i)。記憶體管理電路51可根據讀取電壓準位901(i)發送讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用讀取電壓準位901(i)來讀取第一實體單元中的資料。根據此讀取指令序列，可複寫式非揮發性記憶體模組43可將讀取電壓準位901(i)施加至第一實體單元中的多個記憶胞。藉此，記憶體管理電路51可獲得使用讀取電壓準位901(i)從第一實體單元中讀取的資料。此資料可反映讀取電壓準位901(i)對第一實體單元中的記憶胞的導通狀態。然後，錯誤檢查與校正電路54可對此資料進行解碼。若此資料可被成功解碼，則錯誤檢查與校正電路54可輸出成功解碼的資料。
依此類推，若使用讀取電壓準位901(i)讀取的資料無法被成功解碼，則記憶體管理電路51可根據管理表格801(0)~801(E)的使用順序讀取管理表格801(E)中的資訊。記憶體管理電路51可根據管理表格801(E)中的資訊決定下一個讀取電壓準位，即讀取電壓準位901(E)。然後，記憶體管理電路51可根據讀取電壓準位901(E)發送讀取指令序列至可複寫式非揮發性記憶體模組43。此讀取指令序列可指示可複寫式非揮發性記憶體模組43使用讀取電壓準位901(E)來讀取第一實體單元中的資料。根據此讀取指令序列，可複寫式非揮發性記憶體模組43可將讀取電壓準位901(E)施加至第一實體單元中的多個記憶胞。藉此，記憶體管理電路51可獲得使用讀取電壓準位901(E)來從第一實體單元讀取的資料。此資料可反映讀取電壓準位901(E)對第一實體單元中的記憶胞的導通狀態。然後，錯誤檢查與校正電路54可對此資料進行解碼。
在一範例實施例中，圖9的範例實施例中可重複執行的解碼操作亦稱為硬解碼操作。此硬解碼操作可用以重覆針對使用不同的讀取電壓準位從第一實體單元中讀取的資料進行解碼，直到目標表格群組72中的管理表格801(0)~801(E)被用盡或者所讀取的資料被成功解碼為止。須注意的是，圖9的讀取電壓準位901(0)~901(E)各別的電壓位置、讀取電壓準位901(0)~901(E)的總數以及狀態910、920的型態皆為範例，非用以限定本發明。
在一範例實施例中，根據記憶體儲存裝置10的不同狀態，記憶體管理電路51可將表格群組71(0)~71(D)中不同的表格群組決定為目標表格群組72。例如，在記憶體儲存裝置10的特定狀態(亦稱為第一狀態)下，記憶體管理電路51可將表格群組71(0)~71(D)中的特定表格群組(亦稱為第一表格群組)決定為目標表格群組72。此外，在記憶體儲存裝置10的另一狀態(亦稱為第二狀態)下，記憶體管理電路51可將表格群組71(0)~71(D)中的另一表格群組(亦稱為第二表格群組)決定為目標表格群組72。第一表格群組不同於第二表格群組。
在一範例實施例中，響應於記憶體儲存裝置10的狀態發生變化，記憶體管理電路51可將目標表格群組72從表格群組71(0)~71(D)中的特定表格群組(例如第一表格群組)切換為表格群組71(0)~71(D)中的另一表格群組(例如第二表格群組)。例如，響應於記憶體儲存裝置10的狀態從第一狀態改變為第二狀態，記憶體管理電路51可將目標表格群組72從第一表格群組切換為第二表格群組。
在一範例實施例中，所偵測且可用以決定或改變目標表格群組72的狀態資訊包括記憶體儲存裝置10的工作狀態、溫度狀態、使用狀態及解碼狀態的至少其中之一。記憶體管理電路51可根據記憶體儲存裝置10的工作狀態、溫度狀態、使用狀態及解碼狀態的至少其中之一，將表格群組71(0)~71(D)的其中之一決定為目標表格群組72。
在一範例實施例中，記憶體儲存裝置10的工作狀態可反映記憶體儲存裝置10是否處於上電階段。例如，在上電階段中，記憶體儲存裝置10正在執行開機程序。在完成開機程序後，記憶體儲存裝置10可結束上電程序並進入正常操作階段。
在一範例實施例中，響應於記憶體儲存裝置10處於上電階段(例如記憶體儲存裝置10正在執行開機程序)，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(f)決定為目標表格群組72。稍後，響應於記憶體儲存裝置10不處於上電階段(例如記憶體儲存裝置10已結束開機程序)，則記憶體管理電路51可改為將表格群組71(g)決定為目標表格群組72。表格群組71(f)不同於表格群組71(g)。
在一範例實施例中，記憶體儲存裝置10的溫度狀態可反映可複寫式非揮發性記憶體模組43(或記憶體儲存裝置10)的溫度。在一範例實施例中，記憶體儲存裝置10的溫度狀態可反映可複寫式非揮發性記憶體模組43(或記憶體儲存裝置10)的溫度是否位於特定溫度範圍內。
在一範例實施例中，響應於可複寫式非揮發性記憶體模組43(或記憶體儲存裝置10)的溫度位於特定溫度範圍(亦稱為第一溫度範圍)內，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(h)決定為目標表格群組72。此外，響應於可複寫式非揮發性記憶體模組43(或記憶體儲存裝置10)的溫度位於另一溫度範圍(亦稱為第二溫度範圍)內，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(j)決定為目標表格群組72。第一溫度範圍不同於第二溫度範圍。表格群組71(h)不同於表格群組71(j)。
在一範例實施例中，記憶體儲存裝置10的使用狀態可反映可複寫式非揮發性記憶體模組43的損耗程度。例如，可複寫式非揮發性記憶體模組43的損耗程度可包含第一實體單元的損耗程度。例如，可複寫式非揮發性記憶體模組43的損耗程度可正相關於第一實體單元中的記憶胞被程式化的次數、被抹除的次數、被讀取的次數及位元錯誤率。例如，第一實體單元中的記憶胞被程式化的次數、被抹除的次數及被讀取的次數可分別以程式化計數、抹除計數及讀取計數來表示。在一範例實施例中，記憶體管理電路51可根據所述程式化計數、抹除計數、讀取計數及/或位元錯誤率來獲得可複寫式非揮發性記憶體模組43的損耗程度。
在一範例實施例中，響應於可複寫式非揮發性記憶體模組43的損耗程度符合特定條件(亦稱為第一條件)，例如所述程式化計數、抹除計數、讀取計數及/或位元錯誤率位於特定數值範圍(亦稱為第一數值範圍)內，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(k)決定為目標表格群組72。此外，響應於可複寫式非揮發性記憶體模組43的損耗程度符合另一條件(亦稱為第二條件)，例如所述程式化計數、抹除計數、讀取計數及/或位元錯誤率位於另一數值範圍(亦稱為第二數值範圍)內，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(m)決定為目標表格群組72。第一數值範圍不同於第二數值範圍。表格群組71(k)不同於表格群組71(m)。
在一範例實施例中，記憶體儲存裝置10的解碼狀態可反映記憶體儲存裝置10是否處於特定解碼階段。例如，所述特定解碼階段可包括錯誤檢查與校正電路54即將進入軟解碼操作前的最後(硬)解碼階段。
在一範例實施例中，在判定硬解碼操作失敗後，錯誤檢查與校正電路54可執行軟解碼操作。在軟解碼操作中，錯誤檢查與校正電路54可使用更多的讀取電壓準位來讀取第一實體單元，以獲得更多可用以解碼資料的輔助資訊(亦稱為軟資訊)。根據所述軟資訊，錯誤檢查與校正電路54在軟解碼操作中的解碼能力可高於錯誤檢查與校正電路54在硬解碼操作中的解碼能力。
在一範例實施例中，響應於記憶體儲存裝置10不處於所述特定解碼階段，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(p)決定為目標表格群組72。然而，響應於記憶體儲存裝置10處於所述特定解碼階段，例如，錯誤檢查與校正電路54操作於即將進入軟解碼操作前的最後(硬)解碼階段，則記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(q)決定為目標表格群組72。表格群組71(p)不同於表格群組71(q)。
在一範例實施例中，記憶體管理電路51可根據軟解碼操作的執行結果來調整專門在所述特定解碼階段中使用的表格群組(例如表格群組71(q))。例如，記憶體管理電路51可根據軟解碼操作中獲得的軟資訊來調整表格群組71(q)中的一或多個電壓管理表格中的資訊。爾後，在錯誤檢查與校正電路54即將進入軟解碼操作前的最後(硬)解碼階段中，根據表格群組71(q)中的一或多個電壓管理表格所決定並使用的讀取電壓準位可用以從第一實體單元中讀取正確率較高的資料。此外，在一範例實施例中，表格群組71(q)亦可以在軟解碼操作中被設定為目標表格群組72。
圖10是根據本發明的範例實施例所繪示的軟解碼操作的示意圖。請參照圖10，在軟解碼操作中，多個讀取電壓準位(亦稱為軟讀取電壓準位)1001(0)~1001(4)可被用以讀取第一實體單元中的記憶胞。特別是，讀取電壓準位1001(0)~1001(4)可用以將第一實體單元中的記憶胞的臨界電壓分布劃分為多個電壓區域1002(0)~1002(5)，如圖10所示。例如，電壓區域1002(1)位於讀取電壓準位1001(0)與1001(1)之間，依此類推。根據讀取電壓準位1001(0)~1001(4)對第一實體單元中的某一記憶胞的讀取結果，記憶體管理電路51可獲得對應於第一實體單元的軟資訊。所述軟資訊可反映第一實體單元中的各個記憶胞的臨界電壓位於電壓區域1002(0)~1002(5)中的某一電壓區域中。記憶體管理電路51可根據所述軟資訊來調整表格群組71(q)中的一或多個電壓管理表格中的資訊。此外，讀取電壓準位1001(0)~1001(4)對第一實體單元的讀取結果(即所述軟資訊)還可以有更多用法，例如用以調整對應於第一實體單元的對數相似性比值(Log Likelihood Ratio, LLR)等，以提高軟解碼操作的解碼成功率，本發明不加以限制。
在一範例實施例中，上述各種可反映記憶體儲存裝置10之當前狀態的狀態資訊可擇一或多個搭配使用，以對應於記憶體儲存裝置10的當前狀態採用最合適的表格群組作為目標表格群組72。例如，在記憶體儲存裝置10處於上電階段且可複寫式非揮發性記憶體模組43(或記憶體儲存裝置10)的溫度位於第一溫度範圍內的狀態下，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(r)決定為目標表格群組72。稍後，在記憶體儲存裝置10不處於上電階段且可複寫式非揮發性記憶體模組43(或記憶體儲存裝置10)的溫度仍位於第一溫度範圍內的狀態下，記憶體管理電路51可將表格群組71(0)~71(D)中的表格群組71(s)決定為目標表格群組72。表格群組71(r)不同於表格群組71(s)。更多的記憶體儲存裝置10的狀態與所採用的目標表格群組72的搭配組合皆可根據實務需求進行配對設定，本發明不加以限制。
圖11是根據本發明的範例實施例所繪示的表格管理方法的流程圖。請參照圖11，在步驟S1101中，儲存多個表格群組，其中所述多個表格群組中的每一個表格群組包括多個電壓管理表格。在步驟S1102中，偵測記憶體儲存裝置的狀態。在步驟S1103中，根據所述記憶體儲存裝置的狀態，將所述多個表格群組的其中之一決定為目標表格群組，其中目標表格群組包括多個目標電壓管理表格。在步驟S1104中，根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從可複寫式非揮發性記憶體模組讀取資料。
然而，圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明所提出的範例實施例可根據當前記憶體儲存裝置的狀態動態將特定的表格群組決定為目標表格群組。爾後，根據目標表格群組中的一或多個電壓管理表格所決定並使用的讀取電壓準位可用以從可複寫式非揮發性記憶體模組中讀取正確率較高的資料。藉此，可有效提高或維持記憶體儲存裝置在不同狀態下的資料解碼效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10,30:記憶體儲存裝置 11,31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 41:連接介面單元 42:記憶體控制電路單元 43:可複寫式非揮發性記憶體模組 51:記憶體管理電路 52:主機介面 53:記憶體介面 54:錯誤檢查與校正電路 55:緩衝記憶體 56:電源管理電路 601:儲存區 602:閒置區 610(0)~610(B):實體單元 612(0)~612(C):邏輯單元 71(0)~71(D):表格群組 72:目標表格群組 801(0)~801(E):管理表格 910,920:狀態 901(0)~901(E),1001(0)~1001(4):讀取電壓準位 1002(0)~1002(5):電壓區域 S1101:步驟(儲存多個表格群組，其中所述多個表格群組中的每一個表格群組包括多個電壓管理表格) S1102:步驟(偵測記憶體儲存裝置的狀態) S1103:步驟(根據所述記憶體儲存裝置的狀態，將所述多個表格群組的其中之一決定為目標表格群組，其中目標表格群組包括多個目標電壓管理表格) S1104:步驟(根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從可複寫式非揮發性記憶體模組讀取資料)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。 圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的範例實施例所繪示的多個表格群組的示意圖。 圖8是根據本發明的範例實施例所繪示的管理表格及其使用順序的示意圖。 圖9是根據本發明的範例實施例所繪示的在解碼操作中依序使用不同的讀取電壓準位來讀取資料的示意圖。 圖10是根據本發明的範例實施例所繪示的軟解碼操作的示意圖。 圖11是根據本發明的範例實施例所繪示的表格管理方法的流程圖。
S1101:步驟(儲存多個表格群組，其中所述多個表格群組中的每一個表格群組包括多個電壓管理表格)
S1102:步驟(偵測記憶體儲存裝置的狀態)
S1103:步驟(根據所述記憶體儲存裝置的狀態，將所述多個表格群組的其中之一決定為目標表格群組，其中目標表格群組包括多個目標電壓管理表格)
S1104:步驟(根據所述多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從可複寫式非揮發性記憶體模組讀取資料)

Claims (24)

  1. 一種表格管理方法，用於記憶體儲存裝置，其中該記憶體儲存裝置包括可複寫式非揮發性記憶體模組，且該表格管理方法包括：儲存多個表格群組，其中該多個表格群組中的每一個表格群組包括多個電壓管理表格；偵測該記憶體儲存裝置的狀態，其中該狀態包括該記憶體儲存裝置的工作狀態，且該工作狀態反映該記憶體儲存裝置是否正在執行開機程序；根據該記憶體儲存裝置的該狀態，將該多個表格群組的其中之一決定為目標表格群組，其中該目標表格群組包括多個目標電壓管理表格；以及根據該多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從該可複寫式非揮發性記憶體模組讀取資料，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的步驟包括：響應於該記憶體儲存裝置正在執行該開機程序，將該多個表格群組中的第一表格群組決定為該目標表格群組；以及響應於該記憶體儲存裝置已結束該開機程序，將該多個表格群組中的第二表格群組決定為該目標表格群組，且該第一表格群組不同於該第二表格群組。
  2. 如請求項1所述的表格管理方法，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的步驟更包括：響應於該記憶體儲存裝置的該狀態發生變化，切換該目標表格群組。
  3. 如請求項1所述的表格管理方法，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的步驟更包括：在該記憶體儲存裝置的不同狀態下，將該多個表格群組中的不同表格群組決定為該目標表格群組。
  4. 如請求項1所述的表格管理方法，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的步驟更包括：根據該記憶體儲存裝置的該工作狀態、溫度狀態、使用狀態及解碼狀態的至少其中之一，將該多個表格群組的該其中之一決定為該目標表格群組。
  5. 如請求項4所述的表格管理方法，其中該工作狀態更反映該記憶體儲存裝置是否處於上電階段。
  6. 如請求項4所述的表格管理方法，其中該溫度狀態反映該可複寫式非揮發性記憶體模組的溫度是否位於特定溫度範圍內。
  7. 如請求項4所述的表格管理方法，其中該使用狀態反映該可複寫式非揮發性記憶體模組的損耗程度。
  8. 如請求項4所述的表格管理方法，其中該解碼狀態反映該記憶體儲存裝置是否處於特定解碼階段。
  9. 一種記憶體儲存裝置，包括：連接介面單元，用以耦接至主機系統；可複寫式非揮發性記憶體模組；以及記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以：儲存多個表格群組，其中該多個表格群組中的每一個表格群組包括多個電壓管理表格；偵測該記憶體儲存裝置的狀態，其中該狀態包括該記憶體儲存裝置的工作狀態，且該工作狀態反映該記憶體儲存裝置是否正在執行開機程序；根據該記憶體儲存裝置的該狀態，將該多個表格群組的其中之一決定為目標表格群組，其中該目標表格群組包括多個目標電壓管理表格；以及根據該多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從該可複寫式非揮發性記憶體模組讀取資料，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作包括： 響應於該記憶體儲存裝置正在執行該開機程序，將該多個表格群組中的第一表格群組決定為該目標表格群組；以及響應於該記憶體儲存裝置已結束該開機程序，將該多個表格群組中的第二表格群組決定為該目標表格群組，且該第一表格群組不同於該第二表格群組。
  10. 如請求項9所述的記憶體儲存裝置，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作更包括：響應於該記憶體儲存裝置的該狀態發生變化，切換該目標表格群組。
  11. 如請求項9所述的記憶體儲存裝置，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作更包括：在該記憶體儲存裝置的不同狀態下，將該多個表格群組中的不同表格群組決定為該目標表格群組。
  12. 如請求項9所述的記憶體儲存裝置，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作更包括：根據該記憶體儲存裝置的該工作狀態、溫度狀態、使用狀態及解碼狀態的至少其中之一，將該多個表格群組的該其中之一決定為該目標表格群組。
  13. 如請求項12所述的記憶體儲存裝置，其中該工作狀態更反映該記憶體儲存裝置是否處於上電階段。
  14. 如請求項12所述的記憶體儲存裝置，其中該溫度狀態反映該可複寫式非揮發性記憶體模組的溫度是否位於特定溫度範圍內。
  15. 如請求項12所述的記憶體儲存裝置，其中該使用狀態反映該可複寫式非揮發性記憶體模組的損耗程度。
  16. 如請求項12所述的記憶體儲存裝置，其中該解碼狀態反映該記憶體儲存裝置是否處於特定解碼階段。
  17. 一種記憶體控制電路單元，包括：主機介面，用以耦接至主機系統；記憶體介面，用以耦接至可複寫式非揮發性記憶體模組；以及記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以：儲存多個表格群組，其中該多個表格群組中的每一個表格群組包括多個電壓管理表格；偵測該記憶體控制電路單元的狀態，其中該狀態包括該記憶體控制電路單元的工作狀態，且該工作狀態反映該記憶體控制電路單元是否正在執行開機程序；根據該記憶體控制電路單元的該狀態，將該多個表格群組的其中之一決定為目標表格群組，其中該目標表格群組包括多 個目標電壓管理表格；以及根據該多個目標電壓管理表格的至少其中之一使用至少一讀取電壓準位從該可複寫式非揮發性記憶體模組讀取資料，其中根據該記憶體儲存裝置的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作包括：響應於該記憶體儲存裝置正在執行該開機程序，將該多個表格群組中的第一表格群組決定為該目標表格群組；以及響應於該記憶體儲存裝置已結束該開機程序，將該多個表格群組中的第二表格群組決定為該目標表格群組，且該第一表格群組不同於該第二表格群組。
  18. 如請求項17所述的記憶體控制電路單元，其中根據該記憶體控制電路單元的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作更包括：響應於該記憶體控制電路單元的該狀態發生變化，切換該目標表格群組。
  19. 如請求項17所述的記憶體控制電路單元，其中根據該記憶體控制電路單元的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作更包括：在該記憶體控制電路單元的不同狀態下，將該多個表格群組中的不同表格群組決定為該目標表格群組。
  20. 如請求項17所述的記憶體控制電路單元，其中根據該記憶體控制電路單元的該狀態，將該多個表格群組的該其中之一決定為該目標表格群組的操作更包括：根據該記憶體控制電路單元的該工作狀態、溫度狀態、使用狀態及解碼狀態的至少其中之一，將該多個表格群組的該其中之一決定為該目標表格群組。
  21. 如請求項20所述的記憶體控制電路單元，其中該工作狀態更反映該記憶體控制電路單元是否處於上電階段。
  22. 如請求項20所述的記憶體控制電路單元，其中該溫度狀態反映該可複寫式非揮發性記憶體模組的溫度是否位於特定溫度範圍內。
  23. 如請求項20所述的記憶體控制電路單元，其中該使用狀態反映該可複寫式非揮發性記憶體模組的損耗程度。
  24. 如請求項20所述的記憶體控制電路單元，其中該解碼狀態反映該記憶體控制電路單元是否處於特定解碼階段。
TW111114202A 2022-04-07 2022-04-14 表格管理方法、記憶體儲存裝置及記憶體控制電路單元 TWI834149B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210361467.3 2022-04-07
CN202210361467.3A CN114708898A (zh) 2022-04-07 2022-04-07 表格管理方法、存储器存储装置及存储器控制电路单元

Publications (2)

Publication Number Publication Date
TW202340958A TW202340958A (zh) 2023-10-16
TWI834149B true TWI834149B (zh) 2024-03-01

Family

ID=82171804

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114202A TWI834149B (zh) 2022-04-07 2022-04-14 表格管理方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (3)

Country Link
US (1) US11817172B2 (zh)
CN (1) CN114708898A (zh)
TW (1) TWI834149B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201947404A (zh) * 2018-05-17 2019-12-16 慧榮科技股份有限公司 重讀頁面資料方法
US20210043261A1 (en) * 2019-08-06 2021-02-11 Samsung Electronics Co., Ltd. Storage device calculating optimal read voltage using degradation information
US20210064277A1 (en) * 2019-08-27 2021-03-04 Micron Technology, Inc. Managing threshold voltage drift based on operating characteristics of a memory sub-system
TW202205081A (zh) * 2020-07-23 2022-02-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6062573B2 (ja) * 2014-01-30 2017-01-18 京セラドキュメントソリューションズ株式会社 タッチパネル装置及びタッチパネル制御方法
KR20160011939A (ko) * 2014-07-23 2016-02-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
TWI628660B (zh) * 2017-09-19 2018-07-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201947404A (zh) * 2018-05-17 2019-12-16 慧榮科技股份有限公司 重讀頁面資料方法
US20210043261A1 (en) * 2019-08-06 2021-02-11 Samsung Electronics Co., Ltd. Storage device calculating optimal read voltage using degradation information
US20210064277A1 (en) * 2019-08-27 2021-03-04 Micron Technology, Inc. Managing threshold voltage drift based on operating characteristics of a memory sub-system
TW202205081A (zh) * 2020-07-23 2022-02-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
CN114708898A (zh) 2022-07-05
US11817172B2 (en) 2023-11-14
US20230326502A1 (en) 2023-10-12
TW202340958A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
TWI591482B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
CN113140253B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202009942A (zh) 資料存取方法、記憶體控制電路單元與記憶體儲存裝置
TWI751620B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI797464B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
CN111580741A (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
TWI709850B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI691961B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI814501B (zh) 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元
TWI805379B (zh) 基於資料優先級的風險評估方法、記憶體儲存裝置及記憶體控制電路單元
TWI783522B (zh) 資料重建方法、記憶體儲存裝置及記憶體控制電路單元
TWI597731B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI834149B (zh) 表格管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202230377A (zh) 資料存取方法、記憶體控制電路單元及記憶體儲存裝置
TWI819876B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI810865B (zh) 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
TWI777519B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI813498B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
CN113724773B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI799031B (zh) 解碼電路模組、記憶體控制電路單元及記憶體儲存裝置
CN116052746A (zh) 电压校正方法、存储器存储装置及存储器控制电路单元
CN116149571A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN116564392A (zh) 读取电压校正方法、存储装置及存储器控制电路单元