KR20030053019A - Ｉｃ 카드용 ｉｃ 칩, 일시 정전 검출 회로, 다기능 ｉｃ카드, 및 다기능 ｉｃ 카드를 이용한 휴대 정보 기기 - Google Patents

Ｉｃ 카드용 ｉｃ 칩, 일시 정전 검출 회로, 다기능 ｉｃ카드, 및 다기능 ｉｃ 카드를 이용한 휴대 정보 기기 Download PDF

Info

Publication number
KR20030053019A
KR20030053019A KR1020020081188A KR20020081188A KR20030053019A KR 20030053019 A KR20030053019 A KR 20030053019A KR 1020020081188 A KR1020020081188 A KR 1020020081188A KR 20020081188 A KR20020081188 A KR 20020081188A KR 20030053019 A KR20030053019 A KR 20030053019A
Authority
KR
South Korea
Prior art keywords
card
flip
circuit
information
power failure
Prior art date
Application number
KR1020020081188A
Other languages
English (en)
Other versions
KR100560028B1 (ko
Inventor
나까노히로오
하세베신이찌
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030053019A publication Critical patent/KR20030053019A/ko
Application granted granted Critical
Publication of KR100560028B1 publication Critical patent/KR100560028B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0719—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for application selection, e.g. an acceleration sensor or a set of radio buttons
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Credit Cards Or The Like (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Lighting Device Outwards From Vehicle And Optical Signal (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

리세트 신호 /RESET가 "L"일 때, 플립플롭 회로(FF1)는 "1", 플립플롭 회로(FF2)는 "0"을 보존한다. 리세트 신호(/RESET)가 "H"로 되면, 클럭 신호(CLOCK)에 동기하여, 플립플롭 회로(FF1, FF2)는 데이터를 저장한다. 일시 정전이 발생한 후, 다시, 전원 전위가 원상태로 회복되면, 플립플롭 회로(FF1, FF2)의 데이터는 서로 동일한 값으로 된다. 배타적 OR 게이트 회로(Ex-OR1)의 출력 신호는 "L"로 되며, 플립플롭 회로(FFC)에 보존된다. 그 결과, 일시 정전 검출 신호(INT)는 "H"로 된다.

Description

ＩＣ 카드용 ＩＣ 칩, 일시 정전 검출 회로, 다기능 ＩＣ 카드, 및 다기능 ＩＣ 카드를 이용한 휴대 정보 기기{IC CHIP FOR IC CARD, TEMPORARY POWER FAILURE DETECTING CIRCUIT, MULTI-FUNCTION IC CARD, AND PORTABLE INFORMATION DEVICE USING MULTI-FUNCTION IC CARD}
본 발명은 무선 카드, 콤비 카드 등의 IC 칩을 탑재하는 다기능 IC 카드에 관한 것이다.
(1) 최근, 무선 카드, 콤비 카드 등의 IC 카드의 보급이 현저해지면서, IC 카드에 시큐러티를 포함한 다양한 기능을 탑재하는 것이 검토되고 있다.
예를 들면, IC 카드 리더 라이터의 전원이 노이즈 등의 영향에 의해 불안정하게 되거나, 일시적으로 정전되면, IC 카드의 전원도 일시적으로 정전(일시 정전)되는 경우가 있다. 이러한 일시 정전이 발생하면, IC 카드 내의 IC가 폭주하거나, 오동작한다.
따라서, 이러한 현상의 발생을 방지하기 위해, IC 카드에는, 일시 정전이 발생한 경우에, 이것을 검출하여, IC가 폭주 또는 오동작하지 않도록 적절한 처리를 행하는 기능을 갖게 하는 것이 요망되고 있다.
(2) 또한, 무선 카드, 콤비 카드 등의 IC 카드에서는, 무선 통신용 리더 라이터에 대하여 데이터 송수신을 행하는 경우에, 데이터 송수신이 정확하게 행해졌는지의 여부, 데이터 송수신에 의해 정당한 처리가 행해졌는지의 여부 등의 판정 결과는, IC 카드로 확인할 수 없었다.
즉, 무선 통신을 행하는 경우에는, 자신이 갖고 있는 IC 카드로 데이터 송수신에 관한 판정 결과를 확인할 수 있으면 편리하지만, 종래, 사용자는, 이들 판정 결과를, 무선 통신용 리더 라이터의 표시 기능이나, 그것에 직접 접속되는 주변 기기의 표시 기능 등으로 밖에 확인할 수 없었다.
따라서, IC 카드의 편리성을 높이기 위해, IC 카드에는, 데이터 송수신에 관한 판정 결과를 표시하는 표시 기능을 갖게 하는 것이 요망되고 있다.
(3) 또한, 휴대 전화 등의 휴대 정보 기기에서는, 종래, 기기마다, 시큐러티등의 정보를 관리하고 있다. 이 때문에, 휴대 정보 기기에 시큐러티 정보가 등록되어 있지 않은 경우, 휴대 정보 기기를 분실하면, 그것을 주운 사람이 자유롭게 사용할 수 있다고 하는 문제가 있다.
이러한 문제를 해결하기 위해서는, 휴대 정보 기기에 IC 카드를 탑재하는 기능을 설치하여, IC 카드에 의해, 시큐러티 등의 정보를 일원 관리하는 것이 가장 효과적이다. 예를 들면, 현재, SIM 카드로 불리는 IC 카드가 알려져 있고, 이 SIM 카드를 탑재하는 휴대 정보 기기도 증가하고 있다.
또한, SIM 카드란, 크레디트 카드의 사이즈보다 작은 사이즈의 IC 카드의 총칭이다.
따라서, 이러한 IC 카드 탑재 기기에 관하여, 그 시큐러티 기능을 더욱 높이기 위해, IC 카드에는, 시큐러티에 관한 고도의 정보를 등록할 수 있는 기능을 갖게 하는 것이 요망되고 있다.
이와 같이, 현재에는, IC 카드에 많은 기능을 갖게 하여, 예를 들면, 1장의 IC 카드로, 시큐러티 정보를 포함하는 모든 정보를 일원 관리하고자 하는 시도가 이루어지고 있다.
이러한 IC 카드의 다기능화 시에, IC 카드에, 일시 정전 검출 기능, 데이터 송수신에 관한 표시 기능, 또는, 고도의 시큐러티 기능을 갖게 하는 것이, 현재 사용자들에 의해 요구되고 있다.
도 1은 본 발명의 예에 관계되는 일시 정전 검출 회로가 탑재되는 IC 칩의 개요를 도시하는 도면.
도 2는 일시 정전 검출 회로의 구체예 1을 도시하는 도면.
도 3은 정상 동작 시의 일시 정전 검출 회로의 동작 파형을 도시하는 도면.
도 4는 일시 정전 발생 시의 일시 정전 검출 회로의 동작 파형을 도시하는 도면.
도 5는 일시 정전 발생 시의 일시 정전 검출 회로의 동작 파형을 도시하는 도면.
도 6은 일시 정전 검출 후의 동작의 일례를 도시하는 도면.
도 7은 일시 정전 검출 회로의 구체예 2를 도시하는 도면.
도 8은 일시 정전 검출 회로의 구체예 3을 도시하는 도면.
도 9는 일시 정전 검출 회로의 일반예를 도시하는 도면.
도 10은 본 발명의 예에 관계되는 표시 기능을 갖는 IC 카드의 개략을 도시하는 도면.
도 11은 표시 시스템의 일례를 도시하는 도면.
도 12는 본 발명의 예에 관계되는 시큐러티 기능을 구비한 휴대 정보 기기를 도시하는 도면.
도 13은 휴대 정보 기기에 탑재되는 IC 카드의 일례를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : IC 칩
12 : 전원 단자
13 : 접지 단자
14 : 클럭 단자
15 : 리세트 단자
16 : 입출력 단자
17 : 전원
18 : 일시 정전 검출 회로
19 : CPU
본 발명의 예에 관계되는 IC 카드용 IC 칩은, CPU와, CPU를 포함하는 회로에 공급하는 전원 전위가 일시적으로 저하된 경우에, 전원 전위의 저하를 검출하고, 또한, 전원 전위의 저하를 CPU에 전달하는 일시 정전 검출 회로를 포함한다. CPU는, 전원 전위가 저하되었을 때, 소정의 인터럽트 처리 또는 스스로 동작을 정지시키는 처리를 실행한다.
본 발명의 예에 관계되는 일시 정전 검출 회로는, 링 형상으로 접속되는 복수의 플립플롭 회로와, 복수의 플립플롭 회로 중 서로 인접하는 2개의 플립플롭 회로의 출력 신호의 배타적 OR을 실행하는 로직 회로를 구비한다. 초기 조건은, 복수의 플립플롭 회로 중 서로 인접하는 2개의 플립플롭 회로의 데이터가 서로 다른 값이 되도록 설정된다.
본 발명의 예에 관계되는 다기능 IC 카드는, 데이터를 처리하는 IC 칩과, 데이터의 송수신에 관한 정보를 표시하는 표시부를 포함한다. 표시부는, 예를 들면, 발광 표시부, 음성 표시부 및 진동 표시부 중의 하나이다. 표시부는, 예를 들면, LED, 액정 및 유기 EL 중의 하나이다.
본 발명의 예에 관계되는 다기능 IC 카드는, 휴대 정보 기기에 탑재되는 것으로, 시큐러티 정보로서의 패턴 정보를 등록하는 정보 기록 영역과, 상기 패턴 정보를 처리하는 CPU를 포함한다.
본 발명의 예에 관계되는 휴대 정보 기기는, 상술한 다기능 IC 카드와, 패턴 정보를 입력하기 위한 데이터 입력부와, 본체의 동작을 제어하는 동작 제어부를 포함한다.
<실시예>
이하, 도면을 참조하면서, 본 발명의 예에 관계되는 다기능 IC 카드에 대하여 상세히 설명한다. 본 발명의 예에 관계되는 다기능 IC 카드는, 일시 정전 검출 기능을 갖는 IC 카드, 표시 기능을 갖는 IC 카드 및 시큐러티 정보 등록 기능을 갖는 IC 카드에 관한 것이다.
(1) 일시 정전 검출 기능을 갖는 IC 카드
① 본 발명의 예에 관계되는 IC 카드의 특징은, IC 카드에 탑재되는 IC 칩 내에, 높은 확률로 일시 정전을 검출할 수 있는 일시 정전 검출 회로를 형성하고, 또한, 일시 정전을 검출한 경우에, CPU에 인터럽트 처리를 행하게 하거나, 또는, CPU를 정지시켜, IC의 폭주 또는 오동작을 방지하는 점에 있다.
② IC 칩
도 1은 본 발명의 예에 관계되는 일시 정전 검출 기능을 갖는 IC 카드에 탑재되는 IC 칩 내의 IC의 개요를 도시하고 있다.
IC 칩(11)은, 전원 단자(12), 접지 단자(13), 클럭 단자(14), 리세트 단자(15) 및 입출력 단자(16)를 갖고 있다.
전원(17)은, 전원 단자(11)와 접지 단자(12) 사이에 접속된다. IC의 동작을 제어하는 클럭 신호 CLOCK는, 클럭 단자(14)에 제공된다. 리세트 신호 /RESET는, 일시 정전 검출 회로(18)의 상태를 리세트하기 위한 신호로, 리세트 단자(15)에 제공된다. 데이터는, 입출력 단자(16)를 경유하여, IC 칩(11) 내에 입력되며, 또한, IC 칩(11) 밖으로 출력된다.
클럭 신호 CLOCK 및 리세트 신호 /RESET는, 일시 정전 검출 회로(18)에 입력된다. 일시 정전 검출 회로(18)는, 일시 정전을 검출하면, 일시 정전 검출 신호 INT를 출력한다. 여기서, 일시 정전이란, 일시적인 정전이므로, 일시 정전 시에는, 전원(17)의 전위(예를 들면, 5V)가 일시적으로 저하된다. 일시 정전 검출 회로(18)는, 이 전원(17)의 전위의 저하를 검출한다.
또한, 도 1에서는, 간단화를 위해, 일시 정전 검출 회로(18)에 관계되는 신호선만을 도시하고 있다.
CPU(19)는, 일시 정전 검출 신호 INT를 받으면, 예를 들면, IC의 폭주 또는 오동작을 방지하기 위한 인터럽트 처리를 실행한다. 또한, CPU(19)가 일시 정전 검출 신호 INT를 받았을 때, CPU(19) 자체가 동작을 정지할 수 있는 시스템으로 해도 상관없다.
ROM(프로그램 ROM)(20)에는, 일시 정전 발생 시에 실행되는 오동작 방지 루틴을 포함하는 프로그램이 기억되어 있다. 그 밖에, IC 칩(11) 내에는, RAM(21) 및 불휘발성 메모리(22)가 형성되어 있다. 시스템 컨트롤 회로(23)는 시스템의 일련의 동작을 제어한다.
③ 일시 정전 검출 회로의 구체예 1
도 2는 일시 정전 검출 회로의 구체예 1을 도시하고 있다.
본 예의 일시 정전 검출 회로는, 일시 정전 검출부를 구성하는 2개의 플립플롭 회로 FF1, FF2와, 플립플롭 회로 FFC를 갖고 있다.
플립플롭 회로 FF1의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR1의 2개의입력 단자의 한쪽에 접속됨과 함께, 버퍼 BF2를 경유하여, 플립플롭 회로 FF2의 입력 단자 D에 접속된다.
플립플롭 회로 FF2의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 단자의 다른쪽에 접속됨과 함께, 버퍼 BF1을 경유하여, 플립플롭 회로 FF1의 입력 단자 D에 접속된다.
배타적 OR 게이트 회로 Ex-OR1의 출력 단자는, 인버터 INV1을 경유하여, 플립플롭 회로 FFC의 입력 단자 D에 접속된다. 플립플롭 회로 FFC의 출력 단자 Q는, AND 게이트 회로 AND1의 2개의 입력 단자 중의 한쪽에 접속된다.
AND 게이트 회로 AND1은 일시 정전 검출 신호 INT를 출력한다.
플립플롭 회로 FF1, FF2는, 리세트 신호 /RESET가 "H"일 때, 각각, 클럭 신호 CLOCK의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
플립플롭 회로 FF1, FF2에는, 클럭 신호 CLOCK가 입력되고, 플립플롭 회로 FFC에는, 클럭 신호 CLOCK의 레벨을 인버터 INV2에 의해 반전시킨 신호가 입력된다.
따라서, 플립플롭 회로 FFC는, 리세트 신호 /RESET가 "H"일 때, 클럭 신호 CLOCK의 하강 엣지, 즉, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
즉, 플립플롭 회로 FF1, FF2가 데이터를 전송하는 타이밍과 플립플롭 회로 FFC가 데이터를 전송하는 타이밍은, 클럭 신호 CLOCK의 반주기분만큼 어긋나 있다.
리세트 신호 /RESET는 플립플롭 회로 FF1, FF2, FFC를 초기화하기 위한 신호이다.
본 예에서는, 리세트 신호 /RESET가 "L"로 되면, 플립플롭 회로 FF1은 세트 상태(출력 신호가 "H"인 상태)로, 플립플롭 회로 FF2, FFC는 리세트 상태(출력 신호가 "L"인 상태)로, 각각 초기화된다(초기 상태).
리세트 신호 /RESET가 "L"인 동안에는, 플립플롭 회로 FF1, FF2, FFC는 초기 상태를 유지한다.
④ 동작
도 1 및 도 2에 도시한 일시 정전 검출 회로 및 시스템의 동작에 대하여 설명한다.
[정상 동작 시]
도 3은 정상 동작 시의 일시 정전 검출 회로의 동작 파형을 도시하고 있다.
우선, 예를 들면, IC 카드 리더 라이터로부터 IC 카드에, 전원이 공급되고, 또한, 리세트 신호가 제공되면, 리세트 신호 /RESET가 "L"로 되어, 일시 정전 검출 회로가 초기화된다.
즉, 플립플롭 회로 FF1의 출력 단자 Q(노드 A)는 "H"로 되고, 플립플롭 회로 FF2의 출력 단자 Q(노드 B) 및 플립플롭 회로 FFC의 출력 단자 Q는 "L"로 된다.
이 때, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 신호는, 서로 다른 값(한쪽이 "H"일 때, 다른쪽은 "L")으로 되기 때문에, 그 출력 신호(노드 Z)는 "H"로 된다.
또한, 플립플롭 회로 FFC의 출력 단자 Q가 "L"로 되기 때문에, AND 게이트 회로 AND1의 출력 신호는 "L"로 된다. 즉, 일시 정전 검출 신호 INT는 "L"로 된다.
리세트 신호 /RESET가 "L"인 동안에는, 플립플롭 회로 FF1, FF2, FFC는 초기 상태를 유지하고, 또한, 노드 A, B, C 및 일시 정전 검출 신호 INT의 레벨도 변화되지 않는다.
리세트 신호 /RESET가 "H"로 되면, 플립플롭 회로 FF1, FF2는, 클럭 신호 CLOCK의 상승 엣지에 동기하고, 플립플롭 회로 FFC는, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하게 된다.
즉, 클럭 신호 CLOCK가 "L"로부터 "H"로 변화되면, 플립플롭 회로 FF1이 보존하는 데이터는, 플립플롭 회로 FF2로 시프트됨과 함께, 플립플롭 회로 FF2에 의해 보존된다. 또한, 플립플롭 회로 FF2가 보존하는 데이터는, 플립플롭 회로 FF1로 시프트됨과 함께, 플립플롭 회로 FF1에 의해 보존된다.
즉, 일시 정전 검출 회로가 정상 동작하고 있는 경우, 즉, 일시 정전이 발생하지 않은 경우에는, 플립플롭 회로 FF1에 보존되는 데이터의 값과 플립플롭 회로 FF2에 보존되는 데이터의 값은 항상 역의 관계로 된다(한쪽이 "H"이면, 다른쪽은 "L"인 관계).
따라서, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 신호는 항상 서로 다른 값으로 되기 때문에, 그 출력 신호(노드 Z)는 "H"를 계속해서 유지한다.
또한, 클럭 신호 CLOCK가 "H"로부터 "L"로 변화되면, 인버터 INV2의 출력 신호가 "L"로부터 "H"로 변화된다. 즉, 플립플롭 회로 FFC는, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 보존한다.
그러나, 노드 Z는 항상 "H"이기 때문에, 플립플롭 회로 FFC의 입력 단자 D의 데이터는 항상 "L"이다. 즉, 클럭 신호 CLOCK가 "H"로부터 "L"로 변화되어도, 플립플롭 회로 FFC의 출력 단자 Q는 "L" 그 상태 그대로이므로, 일시 정전 검출 신호 INT가 "H"로 되는 경우는 없다.
[일시 정전 발생 시]
·동작 개요
IC에는, 주지와 같이, 배선 용량이나 컨덴서 등의 내부 용량이 존재한다. 이 때문에, IC의 내부 전원 전압은, 일시 정전이 발생한 후, IC의 내부 용량에 의존하는 시상수에 따라 점차로 저하된다. 또한, 일시 정전이 종료된 후, IC의 내부 전원 전압은, IC의 내부 용량에 의존하는 시상수에 따라 점차로 원래의 값으로 되돌아간다.
이러한 일시 정전의 발생에 의한 내부 전원 전압의 변화에 의해, IC는 폭주 또는 오동작한다.
일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, FF2에 대해서도, 당연히, 일시 정전이 발생한 후, 그 전원 전압이 일시적으로 저하되기 때문에, 오동작할 가능성이 있다. 본 발명에서는, 이 플립플롭 회로 FF1, FF2의 오동작을 이용하여, 일시 정전을 검출한다.
즉, 상술한 바와 같이, 정상 동작 시에는, 플립플롭 회로 FF1에 보존되는 데이터의 값과 플립플롭 회로 FF2에 보존되는 데이터의 값은, 서로 역의 관계를 갖고 있다(한쪽이 "H"이면, 다른쪽은 "L"인 관계).
여기서, 일시 정전이 발생하면, 플립플롭 회로 FF1, FF2는 오동작한다. 또한, 일시 정전이 종료되고, 내부 전원 전압이 원상태로 되돌아가면, 이들에 보존되는 데이터의 값은 임의의 값으로 된다. 이론적으로는, 플립플롭 회로 FF1, FF2에 보존되는 데이터는, (FF1, FF2)=(0, 0), (0, 1), (1, 0), (1, 1)의 4개의 조합 중 어느 하나로 된다.
실험적으로는, 일시 정전이 발생하면, 플립플롭 회로 FF1, FF2의 데이터는, 모두, 동일한 값 (FF1, FF2)=(0, 0) 또는 (1, 1)로 변화되는 경향이 있다.
결론적으로, 일시 정전이 발생하면, 플립플롭 회로 FF1, FF2의 데이터는, 적어도, 1/2 이상의 확률로, 모두, 동일한 값 (FF1, FF2)=(0, 0) 또는 (1, 1)로 된다고 할 수 있다.
일시 정전이 종료되고, 내부 전원 전압이 원상태로 회복되었을 때, 플립플롭 회로 FF1, FF2의 데이터가 동일한 값이면, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 신호는 동일한 값으로 되기 때문에, 그 출력 신호(노드 Z)는 "L"로 된다.
따라서, 이하의 동작 파형도에 도시한 바와 같이, 높은 확률로, 일시 정전 검출 회로(18)에 의해 일시 정전을 검출할 수 있다.
·일시 정전 발생 시의 동작 파형1
도 4는 일시 정전 발생 시의 일시 정전 검출 회로의 동작 파형1을 도시하고 있다.
동작 파형1은, 일시 정전에 의해, 플립플롭 회로 FF1, FF2의 출력 신호가 모두 "0"으로 변화된 경우이다.
본 예에서는, 일시 정전이 종료되고, 내부 전원 전압이 원상태로 회복되었을 때, 플립플롭 회로 FF1, FF2의 데이터는 모두 "0"으로 되어 있다.
따라서, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 신호는 동일한 값으로 되고, 그 출력 신호(노드 Z)는 "L"로 된다.
클럭 신호 CLOCK가 "L"로부터 "H"로 변화되면, 플립플롭 회로 FF1이 보존하는 데이터는, 플립플롭 회로 FF2로 시프트됨과 함께, 플립플롭 회로 FF2에 의해 보존된다. 또한, 플립플롭 회로 FF2가 보존하는 데이터는, 플립플롭 회로 FF1로 시프트됨과 함께, 플립플롭 회로 FF1에 의해 보존된다.
그러나, 일시 정전에 의해, 플립플롭 회로 FF1, FF2의 데이터는 모두 "0"으로 되어 있기 때문에, 배타적 OR 게이트 회로 Ex-OR1의 출력 신호(노드 Z)는 "L" 상태 그대로이다.
클럭 신호 CLOCK가 "H"로부터 "L"로 변화되면, 인버터 INV2의 출력 신호가 "L"로부터 "H"로 변화된다. 즉, 플립플롭 회로 FFC는, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 보존한다.
여기서, 노드 Z는, 일시 정전에 의해 'H"로부터 "L"로 변화되어 있기 때문에, 클럭 신호 CLOCK가 "H'로부터 "L"로 변화되면, 플립플롭 회로 FFC의 출력 단자 Q는 "L"로부터 "H"로 변화된다.
이 후에는, 노드 Z는 항상 "L"이기 때문에, 플립플롭 회로 FFC의 출력 단자Q는 항상 "H"로 된다.
따라서, AND 게이트 회로 AND1의 출력 신호, 즉, 일시 정전 검출 신호 INT는, 클럭 신호 CLOCK가 "H"로 되면, "H"로 된다.
이러한 동작에 의해, 높은 확률로, 일시 정전을 검출한다.
또한, 본 예에서는, AND 게이트 회로 AND1에 의해, 플립플롭 회로 FFC의 출력 신호와 클럭 신호 CLOCK와의 AND(논리곱)를 취하도록 하고 있다.
그 이유는, 일시 정전을 검출했을 때의 일시 정전 검출 신호 INT를, 복수의 펄스 신호로 구성하기 때문이다. 일시 정전 발생 시에, 일시 정전 검출 회로(18)로부터 CPU(19)로 복수의 펄스 신호(인터럽트 신호)를 공급하면, CPU(19)가 일시 정전을 인식하기 쉬워져, 예를 들면, 인터럽트 처리에 의해, 효과적으로, IC의 폭주 또는 오동작을 방지할 수 있다.
·일시 정전 발생 시의 동작 파형2
도 5는 일시 정전 발생 시의 일시 정전 검출 회로의 동작 파형2를 도시하고 있다.
동작 파형2는, 일시 정전에 의해, 플립플롭 회로 FF1, FF2의 출력 신호가 모두 "1"로 변화된 경우이다.
본 예에서는, 일시 정전이 종료되고, 내부 전원 전압이 원상태로 회복되었을 때, 플립플롭 회로 FF1, FF2의 데이터는 모두 "1"로 되어 있다.
따라서, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 신호는 동일한 값으로 되고, 그 출력 신호(노드 Z)는 "L"로 된다.
클럭 신호 CLOCK가 "L"로부터 "H"로 변화되면, 플립플롭 회로 FF1이 보존하는 데이터는, 플립플롭 회로 FF2로 시프트됨과 함께, 플립플롭 회로 FF2에 의해 보존된다. 또한, 플립플롭 회로 FF2가 보존하는 데이터는, 플립플롭 회로 FF1로 시프트됨과 함께, 플립플롭 회로 FF1에 의해 보존된다.
그러나, 일시 정전에 의해, 플립플롭 회로 FF1, FF2의 데이터는 모두 "1"로 되어 있기 때문에, 배타적 OR 게이트 회로 Ex-OR1의 출력 신호(노드 Z)는 "L" 상태 그대로이다.
클럭 신호 CLOCK가 "H"로부터 "L"로 변화되면, 인버터 INV2의 출력 신호가 "L"로부터 "H"로 변화된다. 즉, 플립플롭 회로 FFC는, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 보존한다.
여기서, 노드 Z는, 일시 정전에 의해 "H"로부터 "L"로 변화되어 있기 때문에, 클럭 신호 CLOCK가 "H"로부터 "L"로 변화되면, 플립플롭 회로 FFC의 출력 단자 Q는 "L"로부터 "H"로 변화된다.
이 후에는, 노드 Z는 항상 "L"이기 때문에, 플립플롭 회로 FFC의 출력 단자 Q는 항상 "H"로 된다.
따라서, AND 게이트 회로 AND1의 출력 신호, 즉, 일시 정전 검출 신호 INT는, 클럭 신호 CLOCK가 "H"로 되면, "H"로 된다.
이러한 동작에 의해, 높은 확률로, 일시 정전을 검출한다.
·일시 정전 검출 후의 동작
CPU(19) 내의 레지스터나 프로그램 카운터의 데이터, 워크 RAM(21)의 데이터등은, 일시 정전에 의해 파괴될 가능성이 있다. 이러한 데이터의 파괴에 의한 IC의 폭주나 오동작을 방지하기 위해, 일시 정전 검출 신호 INT가 "H"로 되었을 때, CPU(19)는 오동작 방지를 위한 처리를 행한다.
또한, 일시 정전이 발생하고 나서, 일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, FF2가 오동작하고, 일시 정전 검출 신호 INT가 출력되기까지의 시간은, 일시 정전이 발생하고 나서, IC 칩(11) 내의 일시 정전 검출 회로(18) 이외의 회로가 오동작할 가능성이 생길 상태로 되기까지의 시간보다 충분히 짧아지도록, 각 회로의 위치(전원 단자로부터의 거리)나 구성이 설정되어 있는 것으로 한다.
즉, CPU(19)나 워크 RAM(21) 등의 회로가 오동작할 가능성이 생기기 전에, CPU(19)는 오동작 방지를 위한 처리를 행한다.
예를 들면, 도 6에 도시한 바와 같이, 일시 정전 검출 신호 INT가 "H"로 되었을 때, CPU(19)는, 현재의 프로그램 카운터값, 즉, 일시 정전 발생 시에 실행되는 프로그램의 어드레스를 워크 RAM(21A)에 보존한다. 이 후, CPU(19)는, 인터럽트 처리, 즉, 현재의 어드레스로부터 인터럽트 어드레스로 점프하여, INT 처리 루틴을 실행한다.
일시 정전이 종료되고, 내부 전원 전압이 원상태로 회복된 후, 일시 정전 발생 시에 실행되었던 프로그램으로부터, 다시, 통상의 처리를 개시한다.
또한, 일시 정전 검출 신호 INT가 "H"로 되었을 때, CPU(19)의 동작을 완전히 정지시키고, 내부 전원 전압이 원상태로 회복된 후, 처음부터, 통상의 프로그램을 실행하도록 해도 된다.
그런데, 일시 정전 검출 신호 INT가 "H"로 되었을 때, CPU(19)는, IC 카드 리더 라이터에도, IC 카드에서 일시 정전이 발생했다는 것을 전달한다. IC 카드 리더 라이터는, 일시 정전이 종료되고, CPU(19)로부터 내부 전원 전압이 회복되었다고 하는 통지를 받으면, 다시, 리세트 신호를 IC 카드에 제공한다.
IC 칩(11) 내의 일시 정전 검출 회로는, 리세트 신호 /RESET가 다시 "L"로 되기 때문에, 초기화되어, 다음 일시 정전에 대비한다.
즉, 플립플롭 회로 FF1의 출력 단자 Q(노드 A)는 "H"로 되고, 플립플롭 회로 FF2의 출력 단자 Q(노드 B) 및 플립플롭 회로 FFC의 출력 단자 Q는 "L"로 된다.
⑤ 요약
이와 같이, 일시 정전 검출 회로의 구체예 1에서는, 적어도, 1/2 이상의 확률로, 일시 정전을 검출하여, 일시 정전에 의한 IC의 폭주나 오동작을 방지하기 위한 처리를 행할 수 있다.
단, 구체예 1에서는, 모든 일시 정전을 완전하게 검출할 수 없다. 일시 정전 검출 확률을 높이기 위해서는, 일시 정전 검출 회로(18) 내의 일시 정전 검출부의 플립플롭 회로, 즉, 링 형상으로 접속되는 플립플롭 회로의 수를 증가시키면 된다.
이론적으로는, 일시 정전 검출 회로(18) 내의 일시 정전 검출부의 플립플롭 회로의 수를 무한대로 하면, 모든 일시 정전을 완전하게 검출하는 것이 가능해진다.
구체예 1에서는, 2개의 플립플롭 회로 FF1, FF2에 의해, 적어도, 1/2 이상의확률로 일시 정전 검출을 가능하게 하였다. 일시 정전 검출 회로(18) 내의 일시 정전 검출부의 플립플롭 회로의 수는 2∼4개 정도가 최적이다.
이하에 자세히 설명하지만, 일시 정전 검출 회로(18) 내의 일시 정전 검출부의 플립플롭 회로의 수를 3개로 하면, 적어도, 3/4 이상의 확률로, 일시 정전을 검출하는 것이 가능해진다. 또한, 일시 정전 검출 회로(18) 내의 일시 정전 검출부의 플립플롭 회로의 수를 4개로 하면, 적어도, 7/8 이상의 확률로, 일시 정전을 검출하는 것이 가능해진다.
⑥ 일시 정전 검출 회로의 구체예 2
[회로 구성]
도 7은 일시 정전 검출 회로의 구체예 2를 도시하고 있다.
구체예 2는, 구체예 1과 비교하면, 일시 정전 검출부를 구성하는 플립플롭 회로가 3개로 된 점에 특징을 갖는다.
본 예의 일시 정전 검출 회로는, 일시 정전 검출부를 구성하는 3개의 플립플롭 회로 FF1, FF2, FF3과, 플립플롭 회로 FFC를 갖고 있다.
플립플롭 회로 FF1의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 단자의 한쪽에 접속됨과 함께, 버퍼 BF2를 경유하여, 플립플롭 회로 FF2의 입력 단자 D에 접속된다.
플립플롭 회로 FF2의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 단자의 다른쪽 및 배타적 OR 게이트 회로 Ex-OR2의 2개의 입력 단자의 한쪽에 접속됨과 함께, 버퍼 BF3을 경유하여, 플립플롭 회로 FF3의 입력 단자 D에 접속된다.
플립플롭 회로 FF3의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR2의 2개의 입력 단자의 다른쪽에 접속됨과 함께, 버퍼 BF1을 경유하여, 플립플롭 회로 FF1의 입력 단자 D에 접속된다.
배타적 OR 게이트 회로 Ex-OR1의 출력 단자는, AND 게이트 회로 AND2의 2개의 입력 단자 중의 한쪽에 접속되고, 배타적 OR 게이트 회로 Ex-OR2의 출력 단자는, AND 게이트 회로 AND2의 2개의 입력 단자 중의 다른쪽에 접속된다.
AND 게이트 회로 AND2의 출력 단자는, 인버터 INV1을 경유하여, 플립플롭 회로 FFC의 입력 단자 D에 접속된다. 플립플롭 회로 FFC의 출력 단자 Q는, AND 게이트 회로 AND1의 2개의 입력 단자 중의 한쪽에 접속된다.
AND 게이트 회로 AND1은, 일시 정전 검출 신호 INT를 출력한다.
플립플롭 회로 FF1, FF2, FF3은, 리세트 신호 /RESET가 "H"일 때, 각각, 클럭 신호 CLOCK의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
플립플롭 회로 FF1, FF2, FF3에는, 클럭 신호 CLOCK가 입력되고, 플립플롭 회로 FFC에는, 클럭 신호 CLOCK의 레벨을 인버터 INV2에 의해 반전시킨 신호가 입력된다.
따라서, 플립플롭 회로 FFC는, 리세트 신호 /RESET가 "H"일 때, 클럭 신호 CLOCK의 하강 엣지, 즉, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
즉, 플립플롭 회로 FF1, FF2, FF3이 데이터를 전송하는 타이밍과 플립플롭 회로 FFC가 데이터를 전송하는 타이밍은, 클럭 신호 CLOCK의 반주기분만큼 어긋나 있다.
리세트 신호 /RESET는 플립플롭 회로 FF1, FF2, FF3, FFC를 초기화하기 위한 신호이다.
본 예에서는, 리세트 신호 /RESET가 "L"로 되면, 플립플롭 회로 FF1, FF3은 세트 상태(출력 신호가 "H"인 상태)로, 플립플롭 회로 FF2, FFC는 리세트 상태(출력 신호가 "L"인 상태)로, 각각 초기화된다(초기 상태).
리세트 신호 /RESET가 "L"인 동안에는, 플립플롭 회로 FF1, FF2, FF3, FFC는 초기 상태를 유지한다.
[동작]
구체예 2의 동작에 대해서는, 구체예 1의 동작과 동일하기 때문에 생략한다. 즉, 일시 정전 발생에 의해, 일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, FF2, FF3의 출력 신호가 모두 "L"로 된다고 가정하면, 도 4의 동작 파형도를 그 상태 그대로 적용할 수 있다. 또한, 일시 정전 발생에 의해, 일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, FF2, FF3의 출력 신호가 모두 "H"로 된다고 가정하면, 도 5의 동작 파형도를 그 상태 그대로 적용할 수 있다.
[일시 정전 검출 확률]
구체예 2에서는, 일시 정전이 발생하면, 플립플롭 회로 FF1, FF2, FF3은 오동작한다. 또한, 일시 정전이 종료되고, 내부 전원 전압이 원상태로 회복되면, 이들에 보존되는 데이터의 값은 임의의 값으로 된다. 이론적으로는, 플립플롭 회로 FF1, FF2, FF3에 보존되는 데이터는, (FF1, FF2, FF3)=(0, 0, 0), (0, 0, 1), (0, 1, 0), (0, 1, 1), (1, 0, 0), (1, 0, 1), (1, 1, 0), (1, 1, 1)의 8개의 조합 중 어느 하나로 된다.
실험적으로는, 일시 정전이 발생하면, 플립플롭 회로 FF1, FF2, FF3의 데이터는, 모두, 동일한 값 (FF1, FF2, FF3)=(0, 0, 0) 또는 (1, 1, 1)로 변화되는 경향이 있다.
또한, 정상 동작 시에는, 플립플롭 회로 FF1, FF2, FF3에 보존되는 데이터는, (FF1, FF2, FF3)=(0, 1, 0) 또는 (1, 0, 1)의 2가지이고, 이 경우에만, AND 게이트 회로 AND2의 출력 신호(노드 Z)는 "H"로 된다.
즉, 플립플롭 회로 FF1, FF2, FF3에 보존되는 데이터가 정상 동작 시의 2가지 이외(남은 6가지)인 경우에는, AND 게이트 회로 AND2의 출력 신호(노드 Z)는 "L"로 되어, 일시 정전이 검출된다.
결론적으로는, 일시 정전이 발생하면, AND 게이트 회로 AND2의 출력 신호(노드 Z)는, 적어도, 6/8(=3/4) 이상의 확률로, "L"로 된다. 즉, 본 예와 같이, 일시 정전 검출 회로(18) 내의 일시 정전 검출부의 플립플롭 회로의 수를 3개로 하면, 적어도, 3/4 이상의 확률로, 일시 정전을 검출하는 것이 가능해진다.
⑦ 일시 정전 검출 회로의 구체예 3
[회로 구성]
도 8은 일시 정전 검출 회로의 구체예 3을 도시하고 있다.
구체예 3은 구체예 1과 비교하면, 일시 정전 검출부를 구성하는 플립플롭 회로가 4개로 된 점에 특징을 갖는다.
본 예의 일시 정전 검출 회로는, 일시 정전 검출부를 구성하는 4개의 플립플롭 회로 FF1, FF2, FF3, FF4와, 플립플롭 회로 FFC를 갖고 있다.
플립플롭 회로 FF1의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 단자의 한쪽에 접속됨과 함께, 버퍼 BF2를 경유하여, 플립플롭 회로 FF2의 입력 단자 D에 접속된다.
플립플롭 회로 FF2의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 단자의 다른쪽 및 배타적 OR 게이트 회로 Ex-OR2의 2개의 입력 단자의 한쪽에 접속됨과 함께, 버퍼 BF3을 경유하여, 플립플롭 회로 FF3의 입력 단자 D에 접속된다.
플립플롭 회로 FF3의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR2의 2개의 입력 단자의 다른쪽 및 배타적 OR 게이트 회로 Ex-OR3의 2개의 입력 단자의 한쪽에 접속됨과 함께, 버퍼 BF4를 경유하여, 플립플롭 회로 FF4의 입력 단자 D에 접속된다.
플립플롭 회로 FF4의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR3의 2개의 입력 단자의 다른쪽에 접속됨과 함께, 버퍼 BF1을 경유하여, 플립플롭 회로 FF1의 입력 단자 D에 접속된다.
배타적 OR 게이트 회로 Ex-OR1의 출력 단자는, AND 게이트 회로 AND2의 3개의 입력 단자 중의 하나에 접속되고, 배타적 OR 게이트 회로 Ex-OR2의 출력 단자는, AND 게이트 회로 AND2의 3개의 입력 단자 중의 다른 하나에 접속되며, 배타적 OR 게이트 회로 Ex-OR3의 출력 단자는, AND 게이트 회로 AND2의 3개의 입력 단자 중의 다른 하나에 접속된다.
AND 게이트 회로 AND2의 출력 단자는, 인버터 INV1을 경유하여, 플립플롭 회로 FFC의 입력 단자 D에 접속된다. 플립플롭 회로 FFC의 출력 단자 Q는, AND 게이트 회로 AND1의 2개의 입력 단자 중의 한쪽에 접속된다.
AND 게이트 회로 AND1은 일시 정전 검출 신호 INT를 출력한다.
플립플롭 회로 FF1, FF2, FF3, FF4는, 리세트 신호 /RESET가 "H"일 때, 각각, 클럭 신호 CLOCK의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
플립플롭 회로 FF1, FF2, FF3, FF4에는, 클럭 신호 CLOCK가 입력되고, 플립플롭 회로 FFC에는, 클럭 신호 CLOCK의 레벨을 인버터 INV2에 의해 반전시킨 신호가 입력된다.
따라서, 플립플롭 회로 FFC는, 리세트 신호 /RESET가 "H"일 때, 클럭 신호 CLOCK의 하강 엣지, 즉, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
즉, 플립플롭 회로 FF1, FF2, FF3, FF4가 데이터를 전송하는 타이밍과 플립플롭 회로 FFC가 데이터를 전송하는 타이밍은, 클럭 신호 CLOCK의 반주기분만큼 어긋나 있다.
리세트 신호 /RESET는 플립플롭 회로 FF1, FF2, FF3, FF4, FFC을 초기화하기위한 신호이다.
본 예에서는, 리세트 신호 /RESET가 "L"로 되면, 플립플롭 회로 FF1, FF3은 세트 상태(출력 신호가 "H"인 상태)로, 플립플롭 회로 FF2, FF4, FFC는 리세트 상태(출력 신호가 "L"인 상태)로, 각각 초기화된다(초기 상태).
리세트 신호 /RESET가 "L"인 동안에는, 플립플롭 회로 FF1, FF2, FF3, FF4, FFC는 초기 상태를 유지한다.
[동작]
구체예 3의 동작에 대해서는, 구체예 1의 동작과 동일하기 때문에, 생략한다. 즉, 일시 정전 발생에 의해, 일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, FF2, FF3, FF4의 출력 신호가 모두 "L"로 된다고 가정하면, 도 4의 동작 파형도를 그 상태 그대로 적용할 수 있다. 또한, 일시 정전 발생에 의해, 일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, FF2, FF3, FF4의 출력 신호가 모두 "H"로 된다고 가정하면, 도 5의 동작 파형도를 그 상태 그대로 적용할 수 있다.
[일시 정전 검출 확률]
구체예 3에서는, 일시 정전이 발생하면, 플립플롭 회로 FF1, FF2, FF3, FF4는 오동작한다. 또한, 일시 정전이 종료되고, 내부 전원 전압이 원상태로 회복되면, 이들에 보존되는 데이터의 값은 임의의 값으로 된다. 이론적으로는, 플립플롭 회로 FF1, FF2, FF3, FF4에 보존되는 데이터는, (FF1, FF2, FF3, FF4)=(0, 0, 0, 0), (0, 0, 0, 1), (0, 0, 1, 0), (0, 0, 1, 1), (0, 1, 0, 0), (0, 1, 0, 1), (0, 1, 1, 0), (0, 1, l, 1), (1, 0, 0, 0), (1, 0, 0, 1), (1, 0, 1, O), (1, 0, 1,1), (1, 1, 0, 0), (1, 1, 0, 1), (1, 1, 1, 0), (1, 1, 1, 1)의 16개의 조합 중 어느 하나로 된다.
실험적으로는, 일시 정전이 발생하면, 플립플롭 회로 FF1, FF2, FF3, FF4의 데이터는, 모두, 동일한 값 (FF1, FF2, FF3, FF4)=(0, 0, 0, 0) 또는 (1, 1, 1, 1)로 변화되는 경향이 있다.
또한, 정상 동작 시에는, 플립플롭 회로 FF1, FF2, FF3, FF4에 보존되는 데이터는, (FF1, FF2, FF3, FF4)=(0, 1, 0, 1) 또는 (1, 0, 1, 0)의 2가지이고, 이 경우에만, AND 게이트 회로 AND2의 출력 신호(노드 Z)는 "H"로 된다.
즉, 플립플롭 회로 FF1, FF2, FF3, FF4에 보존되는 데이터가 정상 동작 시의 2가지 이외(남은 14가지)인 경우에는, AND 게이트 회로 AND2의 출력 신호(노드 Z)는 "L"로 되어, 일시 정전이 검출된다.
결론적으로는, 일시 정전이 발생하면, AND 게이트 회로 AND2의 출력 신호(노드 Z)는, 적어도, 14/16(=7/8) 이상의 확률로, "L"로 된다. 즉, 본 예와 같이, 일시 정전 검출 회로(18) 내의 일시 정전 검출부의 플립플롭 회로의 수를 4개로 하면, 적어도, 7/8 이상의 확률로, 일시 정전을 검출하는 것이 가능해진다.
⑧ 일시 정전 검출 회로의 일반예
[회로 구성]
도 9는 일시 정전 검출 회로의 일반예를 도시하고 있다.
이 일반예는, 상술한 구체예 1, 2, 3을 일반화한 점, 즉, 일시 정전 검출부를 구성하는 플립플롭 회로의 수를 n(n은, 복수)개로 한 점에 특징을 갖는다.
본 예의 일시 정전 검출 회로는, 일시 정전 검출부를 구성하는 n개의 플립플롭 회로 FF1, …, FFn-1, FFn과, 플립플롭 회로 FFC를 갖고 있다.
플립플롭 회로 FF1의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-OR1의 2개의 입력 단자의 한쪽에 접속된다.
플립플롭 회로 FFn-1의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-ORn-2의 2개의 입력 단자의 다른쪽 및 배타적 OR 게이트 회로 Ex-ORn-1의 2개의 입력 단자의 한쪽에 접속됨과 함께, 버퍼 BFn을 경유하여, 플립플롭 회로 FFn의 입력 단자 D에 접속된다.
플립플롭 회로 FFn의 출력 단자 Q는, 배타적 OR 게이트 회로 Ex-ORn-1의 2개의 입력 단자의 다른쪽에 접속됨과 함께, 버퍼 BF1을 경유하여, 플립플롭 회로 FF1의 입력 단자 D에 접속된다.
배타적 OR 게이트 회로 Ex-OR1의 출력 단자는, AND 게이트 회로 AND2의 n-1개의 입력 단자 중의 하나에 접속되고, 배타적 OR 게이트 회로 Ex-ORn-2의 출력 단자는, AND 게이트 회로 AND2의 n-1개의 입력 단자 중의 다른 하나에 접속되며, 배타적 OR 게이트 회로 Ex-ORn-1의 출력 단자는, AND 게이트 회로 AND2의 n-1개의 입력 단자 중의 다른 하나에 접속된다.
AND 게이트 회로 AND2의 출력 단자는, 인버터 INV1을 경유하여, 플립플롭 회로 FFC의 입력 단자 D에 접속된다. 플립플롭 회로 FFC의 출력 단자 Q는, AND 게이트 회로 AND1의 2개의 입력 단자 중의 한쪽에 접속된다.
AND 게이트 회로 AND1은 일시 정전 검출 신호 INT를 출력한다.
플립플롭 회로 FF1, …, FFn-1, FFn은, 리세트 신호 /RESET가 "H"일 때, 각각, 클럭 신호 CLOCK의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
플립플롭 회로 FF1, …, FFn-1, FFn에는, 클럭 신호 CLOCK가 입력되고, 플립플롭 회로 FFC에는, 클럭 신호 CLOCK의 레벨을 인버터 INV2에 의해 반전시킨 신호가 입력된다.
따라서, 플립플롭 회로 FFC는, 리세트 신호 /RESET가 "H"일 때, 클럭 신호 CLOCK의 하강 엣지, 즉, 인버터 INV2의 출력 신호의 상승 엣지에 동기하여, 입력 단자 D의 데이터를 출력 단자 Q로 전송하는 기능을 갖는다.
즉, 플립플롭 회로 FF1, …, FFn-1, FFn이 데이터를 전송하는 타이밍과 플립플롭 회로 FFC가 데이터를 전송하는 타이밍은, 클럭 신호 CLOCK의 반주기분만큼 어긋나 있다.
리세트 신호 /RESET는 플립플롭 회로 FF1, …, FFn-1, FFn, FFC을 초기화하기 위한 신호이다.
본 예에서는, n이 짝수인 경우, 리세트 신호 /RESET가 "L"로 되면, 플립플롭 회로 FF1, …, FFn-1은 세트 상태(출력 신호가 "H"인 상태)로, 플립플롭 회로 FF2, …, FFn은 리세트 상태(출력 신호가 "L"인 상태)로, 각각 초기화된다(초기 상태).
또한, n이 홀수인 경우, 리세트 신호 /RESET가 "L"로 되면, 플립플롭 회로 FF1, …, FFn은 세트 상태(출력 신호가 "H"인 상태)로, 플립플롭 회로 FF2, …, FFn-1은 리세트 상태(출력 신호가 "L"인 상태)로, 각각 초기화된다(초기 상태).
리세트 신호 /RESET가 "L"인 동안에는, 플립플롭 회로 FF1, …, FFn-1, FFn, FFC는 초기 상태를 유지한다.
[동작]
일반예의 동작에 대해서는, 구체예 1의 동작과 동일하기 때문에, 생략한다. 즉, 일시 정전 발생에 의해, 일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, …, FFn-1, FFn의 출력 신호가 모두 "L"로 된다고 가정하면, 도 4의 동작 파형도를 그 상태 그대로 적용할 수 있다. 또한, 일시 정전 발생에 의해, 일시 정전 검출 회로(18) 내의 플립플롭 회로 FF1, …, FFn-1, FFn의 출력 신호가 모두 "H"로 된다고 가정하면, 도 5의 동작 파형도를 그 상태 그대로 적용할 수 있다.
[일시 정전 검출 확률]
일반예에서의 일시 정전 검출 확률을, 구체예 1, 2, 3의 일시 정전 검출 확률을 참고로 하여 구한다.
일시 정전 검출 회로(18) 내의 일시 정전 검출부를 구성하는 링 형상으로 접속된 플립플롭 회로 FF1, …, FFn-1, FFn의 수에 상관없이, 항상, 정상 동작 시에는, n개의 플립플롭 회로 FF1, …, FFn-1, FFn에 보존되는 데이터의 조합은, 2가지, 즉, (FF1, …, FFn-1, FFn)=(0, …, 1, 0), (1, …, 0, 1)로 된다.
한편, n개의 플립플롭 회로 FF1, …, FFn-1, FFn에 보존되는 데이터의 조합은, 2n가지만큼 존재한다.
따라서, 일시 정전이 발생했을 때에, n개의 플립플롭 회로 FF1, …, FFn-1,FFn에 보존되는 데이터의 조합이, 정상 동작 시의 2가지 이외로 될 확률(일시 정전 검출 확률)은,
(2n-2)/2n=(2n-1-1)/2n-1
=1-(1/2n-1)
이상으로 된다.
이 결과를, 구체예 1, 2, 3의 결과를 이용하여 검산하면,
n=2인 경우 : 1-(1/2)=1/2
n=3인 경우 : 1-(1/4)=3/4
n=4인 경우 : 1-(1/8)=7/8
로 되어, 구체예 1, 2, 3의 결과와 일치한다.
⑨ 기타
이상, 본 발명의 예에 관계되는 일시 정전 검출 기능을 갖는 IC 카드에 따르면, 일시 정전이 발생한 경우에, 높은 확률로 이것을 검출하여, IC가 폭주 또는 오동작하지 않도록 적절한 처리를 행할 수 있다.
또한, 일시 정전 검출 회로의 구체예 1∼3 및 일반예에서, 플립플롭 회로 FFC 및 AND 게이트 회로 AND1 중 적어도 하나에 대해서는, 생략할 수도 있다.
본 발명의 예에 관계되는 일시 정전 검출 회로는, 적어도, 링 형상으로 접속되는 복수의 플립플롭 회로와, 복수의 플립플롭 회로의 출력 신호를 로직 처리하는 로직 회로가 존재하면 충분하다.
일시 정전 발생 시의 LSI의 동작에 관하여, 일시 정전 발생의 영향에 의해, 리세트 신호 /RESET가 "L"로 저하된 경우에는, LSI의 시스템 리세트가 행해지기 때문에, 적어도, IC의 폭주나 오동작은 발생하지 않는다고 생각된다.
(2) 표시 기능을 갖는 IC 카드
① 본 발명의 예에 관계되는 IC 카드의 특징은, IC 카드에 표시 기능을 부가하여, 무선 통신용 리더 라이터에 대한 데이터 송수신이 정확하게 행해졌는지의 여부, 데이터 송수신에 의해 정당한 처리가 행해졌는지의 여부 등의 판정 결과를, IC 카드의 표시 기능으로 확인할 수 있도록 한 점에 있다.
② IC 카드의 개략
도 10은 본 발명의 예에 관계되는 IC 카드의 개략을 도시하고 있다.
IC 카드(23)는, 예를 들면, 무선 카드나 콤비 카드 등의 무선 통신용 리더 라이터에 대하여, 무선으로, 데이터 송수신을 행하는 IC 카드이다.
IC 카드(23)의 구조로서는, 예를 들면, 복수의 플라스틱층을 라미네이트한 라미네이트 구조나, 오목부를 갖는 플라스틱 기판의 오목부를 플라스틱층으로 덮은 박스형 구조 등을 생각할 수 있지만, 특별히, 이들 구조에 한정되는 것은 아니다.
IC 카드(23) 내에는, IC 칩(무선 카드용 LSI)(24), 안테나(25) 및 컨덴서(26)가 탑재되고, 또한, IC 카드(23)에는 표시부(27)가 설치되어 있다.
IC 칩(24), 안테나(25) 및 컨덴서(26)의 IC 카드(23) 내의 위치에 대해서는, 특별히 한정되지는 않는다. 본 예에서는, 안테나(25)는, IC 카드(23) 내의 일부분에 배치되지만, 예를 들면, IC 카드(23)의 가장자리를 따라 배치하도록 해도 된다.
표시부(27)는, 본 발명에 의해, IC 카드(23)에 새롭게 탑재된 기능이다. 표시부(27)는, IC 카드(23)의 소유자에 대하여, 데이터 송수신에 관한 판정 결과를 표시하는 부분이므로, 소유자의 시각, 청각 등의 오감에 호소하기 위한 요소를 구비한다.
예를 들면, 표시부(27)는, 광(명암, 색, 발광 패턴(시간, 형상) 등을 포함)을 발하여 소유자의 시각에 호소하는 발광 표시부, 음성을 발하여 소유자의 청각에 호소하는 음성 표시부, 진동 등에 의해 소유자의 촉각에 호소하는 진동 표시부 등으로 구성된다.
표시부(27)를 발광 표시부로 한 경우, 표시부(27)는, 예를 들면, 하나 또는 복수의 LED(발광 소자)로 구성할 수 있다. LED는, IC 카드(23) 내에 탑재하는 형편상, 박형의 것을 사용하는 것이 바람직하다.
그리고, 예를 들면, 무선 통신용 리더 라이터에 대한 데이터 송수신이 정확하게 행해진 경우나, 데이터 송수신에 의해 정당한 처리가 행해진 경우 등에, LED를 발광시킨다. 이에 의해, IC 카드(23)의 소유자는, IC 카드(23)의 표시부(27)의 발광의 유무를 확인함으로써, 무선 통신용 리더 라이터에 대한 데이터 송수신이 정확하게 행해졌는지의 여부나, 데이터 송수신에 의해 정당한 처리가 행해졌는지의 여부를 확인할 수 있다.
표시부(27)를 복수의 LED로 구성하는 경우에는, IC 카드(23)의 소유자는, 복수의 LED의 발광의 유무와 발광 패턴(문자 등의 형상)에 기초하여, 데이터 송수신에 관한 판정 결과를 확인할 수 있다. 특히, 복수의 LED를 어레이 형상으로 배치한 경우에는, 데이터 송수신에 관한 판정 결과를, 문자나 도형 등의 표시 수단으로, 표시부(27)에 표시할 수 있다.
표시부(27)를 복수의 LED로 구성하는 경우에, 각 LED에 복수 종류의 색을 발광시키는 기능을 갖게 하거나, 또한, 표시부(27)를 다른 색의 광을 발하는 복수 종류의 LED로 구성함으로써, IC 카드(23)의 소유자는, 복수의 LED의 발광의 유무 및 발광 패턴 외에, 광의 색에 의해서도, 데이터 송수신에 관한 판정 결과를 확인할 수 있다.
표시부(27)가, 복수 종류의 색을 발광하는 복수의 LED로 구성되는 경우나, 다른 색의 광을 발하는 복수 종류의 LED로 구성되는 경우에는, 또한, 예를 들면, IC 카드(23)에 탑재된 불휘발성 메모리에 등록된 데이터에 기초하여, 표시부(27)의 발광 패턴이나 광의 색을 변화시키는 것이 가능해진다.
예를 들면, IC 카드(23)에, 실버 카드, 골드 카드 등의 등급을 매기는 경우, 불휘발성 메모리에 IC 카드(23)의 등급 정보를 미리 등록해 놓고, 그 등급 정보에 기초하여, 표시부(27)의 발광 패턴이나 광의 색을 변화시킬 수도 있다.
또한, 불휘발성 메모리에 등록된 정보에 기초하여, 표시부(27)에 표시하는 패턴 정보(문자 정보, 도형 정보 등)나 색 정보를 결정해도 된다.
③ 표시 시스템의 구체예
도 11은 본 발명의 IC 카드 내에 탑재되는 표시 시스템의 일례를 도시하고 있다.
본 예의 표시 시스템에서, 도 10의 IC 카드에 도시한 요소와 동일한 요소에는 동일한 부호를 붙인다.
이 표시 시스템은, 무선 통신용 리더 라이터로부터 안테나를 경유하여 IC 칩에 전력이 공급되었을 때에, LED가 발광하도록 구성된 시스템으로 되어 있다.
IC 칩(무선 카드용 LSI)(24)은, 전원 단자(29), 접지 단자(30) 및 안테나 단자(31, 32)를 갖고 있다. 전원 단자(29)와 접지 단자(30) 사이에는, 표시부(27)로서의 LED(27A)가 접속된다. 평활 컨덴서(26) 및 저항(28)은 전원의 안정화를 위해 설치되어 있다.
안테나 단자(31, 32) 사이에는, 안테나(코일)(25)와 동조 컨덴서(26)가 병렬로 접속된다. 동조 컨덴서(26)는 무선 통신의 동조를 취하기 위해 설치되어 있다.
IC 칩(24) 내에는, 제어 회로·메모리부(33), 정류 회로(34), 송수신 제어 회로(35), 분로 조절기(36) 및 전원 안정화를 위한 컨덴서(37)가 형성된다.
제어 회로·메모리부(33)는, 메모리(예를 들면, ROM, RAM 등), 불휘발성 메모리, 로직 회로 및 송수신 인터페이스 회로를 포함하고 있다. 정류 회로(34)는, 안테나 단자(31, 32) 사이에 접속되며, 안테나(25)에서 발생한 기전력을 정류하여, 송수신 제어 회로(35)에 제공한다.
송수신 제어 회로(35)는, 제어 신호를 제어 회로·메모리부(33)에 제공함과 함께, 전원 전위 VDD를 출력한다. 분로 조절기(36)는, 안테나(25)로부터 전력이 과도하게 공급된 경우에, 전하를 방출하여, 전원 전위 VDD를 안정화시키거나, 또한, 발열 등을 방지하기 위해 설치된다. 컨덴서(37)는 전원 전위 VDD를 안정화시키는 역할을 갖는다.
송수신 제어 회로(35)의 출력 신호(전원 전위 VDD)는, 제어 회로·메모리부(33)에 제공됨과 함께, 전원 단자(29)에 제공된다.
이러한 표시 시스템에서는, 무선 통신용 리더 라이터로부터 안테나(25)를 경유하여 IC 칩(24)에 전력이 공급되면, 전원 전위 VDD가 생성되어, 표시부(27)의 LED(27A)가 발광한다.
④ 요약
이상, 본 발명의 예에 따르면, IC 카드(23)에 표시 기능을 부가하였기 때문에, 무선 통신용 리더 라이터에 대하여 데이터 송수신을 행하는 경우에, 데이터 송수신이 정확하게 행해졌는지의 여부, 데이터 송수신에 의해 정당한 처리가 행해졌는지의 여부 등의 판정 결과를, IC 카드(23)로 확인할 수 있게 된다.
또한, 표시부(27)를 발광 표시부로 한 경우, 표시부(27)는, LED 외에, 액정, 유기 EL 등의 표시 장치로 구성할 수도 있다.
(3) 시큐러티 정보 등록 기능을 갖는 IC 카드
① 본 발명의 예에 관계되는 IC 카드는, 개인용 휴대 정보 기기(PDA: Personal Digital Assistants)에 탑재되며, 그 특징은, 개인용 휴대 정보 기기의 시큐러티 정보를 등록하는 기록 영역을 갖고 있는 점에 있다.
② 휴대 정보 기기(PDA)
도 12는 개인용 휴대 정보 기기의 개요를 도시하고 있다.
휴대 정보 기기(예를 들면, 휴대 전화 등)(38)는, 키 입력부(39), 표시 화면·데이터 입력부(40), 펜형 입력 기기(41) 및 동작 제어부(42)를 갖고 있다.
키 입력부(39)는, 예를 들면, 수치 정보를 입력할 수 있어, 비밀 번호나, 휴대 전화 기능을 갖는 경우에는, 전화 번호 등을 입력할 수 있다. 표시 화면·데이터 입력부(40)는, 문자 정보나 도형 정보를 표시하는 기능을 가짐과 함께, 펜형 입력 기기(41)를 이용함으로써, 문자 정보나 도형 정보를 휴대 정보 기기(38) 내에 입력하는 기능을 갖는다.
또한, 휴대 정보 기기(38)는, IC 카드(예를 들면, SIM 카드)(43)를 탑재하는 기능을 갖고 있다.
③ IC 카드(SIM 카드)
도 13은 IC 카드의 개요를 도시하고 있다.
IC 카드(43)는, ROM(프로그램 저장 영역)(44), 불휘발성 메모리의 각종 데이터 영역(45), 불휘발성 메모리의 문자 정보, 도형 정보 등의 정보 기록 영역(46), CPU(47) 및 통신 회로·신호 입출력부(48)를 갖고 있다.
ROM(44)에는, 휴대 정보 기기와 IC 카드 사이에서 데이터의 교환을 행하기 위한 프로그램 등이 기억되어 있다. 불휘발성 메모리의 각종 데이터 영역(45)에는, 사용자의 ID 번호, 성명, 연령, 주소 등의 퍼스널 데이터가 등록된다. 불휘발성 메모리의 정보 기록 영역(46)은, 본 발명에 관한 시큐러티 정보를 등록하는 영역으로, 신규로 설치한 요소이다.
④ IC 카드 시스템
도 12 및 도 13에 도시한 바와 같은 IC 카드를 탑재하는 기능을 갖는 휴대 정보 기기(IC 카드시스템)에서는, 예를 들면, 불휘발성 메모리의 각종 데이터영역(45)에, 사용자의 ID 번호, 성명, 연령, 주소 등의 퍼스널 데이터가 등록되어 있다.
따라서, 휴대 정보 기기(38)를 사용하지 않을 때, 사용자는, 휴대 정보 기기(38)로부터 IC 카드(43)를 분리해 놓으면, 만약, 휴대 정보 기기(38)만을 분실해도, 타인의 부정 사용을 방지할 수 있어, 사용자가 큰 손해를 입지 않는다.
즉, IC 카드(43)를 삽입하지 않으면, 휴대 정보 기기(38)를 사용할 수 없고, 또한, 필요한 정보는 모두 IC 카드(43)에 등록되어 있기 때문에, 타인이 다른 IC 카드를 이용하여 휴대 정보 기기(38)를 사용해도, 그 사용료 등이 원래의 사용자에게 청구되지 않는다.
그러나, 휴대 정보 기기(38)를, IC 카드(43)를 삽입한 상태 그대로 분실했을 때는, 그것을 주운 사람이 자유롭게 사용할 수 있기 때문에, 사용자는, 이 부정 사용에 의해 큰 손해를 입는다.
⑤ 본 발명의 시큐러티 시스템
본 발명의 예에 관계되는 시스템은, 도 12 및 도 13의 IC 카드 시스템에 관한 것으로, IC 카드(43)를 휴대 정보 기기(38)에 삽입한 상태에서도, 일정한 조건을 만족시키지 않는 한, 휴대 정보 기기(38)를 사용할 수 없도록 하여, 시큐러티의 강화를 도모한 것이다.
·시큐러티 정보의 등록
사용자는, 우선, 최초로, 펜형 입력 기기(41)를 이용하여, 표시 화면·데이터 입력부(40)로부터 시큐러티 정보를 입력한다. 시큐러티 정보는, 문자 정보, 도형 정보 등, 사용자가 펜형 입력 기기(41)로 입력할 수 있는 어떠한 패턴 정보라도 된다.
시큐러티 정보로서의 입력 신호(패턴 정보)는, 동작 제어부(42)를 경유하여, IC 카드(43)의 불휘발성 메모리의 정보 기록 영역(46)에 등록된다.
·휴대 정보 기기의 사용
휴대 정보 기기(38)를 사용할 때, 예를 들면, 사용자는, IC 카드(43)를 휴대 정보 기기(38)에 삽입한다. 휴대 정보 기기(38)는, IC 카드(43)의 삽입을 감지하면, 사용자에게 패턴 정보의 입력을 요구한다.
사용자는, 펜형 입력 기기(41)를 이용하여, 표시 화면·데이터 입력부(40)로부터 패턴 정보를 입력한다.
이 패턴 정보가, IC 카드(43)의 불휘발성 메모리의 정보 기록 영역(46)에 등록된 패턴 정보(시큐러티 정보)에 대하여, 사전에 정해진 일정 정밀도 이상의 정밀도로 일치한 경우에는, 휴대 정보 기기(38)의 사용이 허가된다. 한편, 입력된 패턴 정보가, 정보 기록 영역(46)에 등록된 패턴 정보에 대하여, 사전에 정해진 일정 정밀도 이상의 정밀도로 일치하지 않는 경우에는, 휴대 정보 기기(38)의 사용이 허가되지 않는다.
·기타
IC 카드(43)의 정보 기록 영역(46)에 시큐러티 정보(패턴 정보)가 등록되어 있지 않은 경우에는, 사용자는, 패턴 정보의 입력을 요구받지 않고, 휴대 정보 기기(38)를 사용할 수 있다.
또한, 사용자는, IC 카드(43)의 정보 기록 영역(46)에 등록된 시큐러티 정보(패턴 정보)를 변경할 수 있다.
⑥ 동작예
다음으로, 도 12 및 도 13의 휴대 정보 기기의 시큐러티에 관한 동작예에 대하여 설명한다.
패턴 정보(시큐러티 정보)의 등록 영역은, 표시 화면·문자 입력부(40)의 전체 또는 그 일부로 한다. 등록 영역은, n×m(n 및 m은 복수, 예를 들면, n=100, m=100)의 화소(또는 도트)로 이루어지는 영역으로 하고, 각 화소는, 예를 들면, 명(明)(="1") 및 암(暗)(="0")의 1비트 정보로 표시되는 것으로 한다.
예를 들면, 초기 상태에서는, 등록 영역의 n×m의 화소는 모두 "1" 상태로 되어 있고, 펜형 입력 기기(41)를 접촉시킨 부분에 대해서는, "1" 상태로부터 "0" 상태로 변화되는 것으로 한다.
그리고, 시큐러티 정보의 등록 시에는, 등록 영역의 각 화소의 "1"/"0" 정보(매트릭스 데이터), 즉, 패턴 정보(문자, 도형이어도, 그 밖의 패턴이어도 됨)가, IC 카드(예를 들면, SIM 카드)(43) 내의 불휘발성 메모리의 정보 기록 영역(46)에 등록된다.
휴대 정보 기기의 사용 시, 예를 들면, IC 카드(43)를 삽입했을 때나, IC 카드(43)가 삽입된 상태에서 소정의 키를 누른 경우 등, CPU(47)는, 그것을 검지하여, 사용자에게, 패턴 정보(매트릭스 데이터)의 입력을 요구한다(입력 정보의 대기 상태).
또한, 패턴 정보의 입력의 요구는, IC 카드(43) 내의 불휘발성 메모리의 정보 기록 영역(46)의 데이터가 모두 "1"이 아닌 경우(적어도 하나의 화소가 "0"인 경우), 즉, 시큐러티 정보가 등록되어 있는 경우에, 실행된다.
IC 카드(43) 내의 불휘발성 메모리의 정보 기록 영역(46)의 데이터가 모두 "1"인 경우, 즉, 시큐러티 정보가 등록되어 있지 않은 경우에는, IC 카드(43)는, 동작 제어부(42)에 사용 허가 신호를 즉시 출력한다.
사용자는, 패턴 정보의 입력 요구에 기초하여, 펜형 입력 기기(41)를 이용하여, 표시 화면·데이터 입력부(40)로부터 패턴 정보를 입력한다.
패턴 정보는, 동작 제어부(42)를 경유하여, IC 카드(43)로 전송된다. 재기입 요구가 없는 경우(재기입 요구 신호가 활성화되어 있지 않은 경우), IC 카드(43)는, 입력된 패턴 정보와, 이미 정보 기록 영역(46)에 등록된 패턴 정보(시큐러티 정보)를 비교한다.
입력된 패턴 정보와 정보 기록 영역(46)에 등록된 패턴 정보와의 일치/불일치의 확인은, 화소마다, 행해진다.
입력된 패턴 정보와 정보 기록 영역(46)에 등록된 패턴 정보와의 일치도가, 소정값(예를 들면, 95%) 이상인 경우에는, IC 카드(43)는 동작 제어부(42)에 사용 허가 신호를 출력한다. 입력된 패턴 정보와 정보 기록 영역(46)에 등록된 패턴 정보와의 일치도가, 소정값 미만인 경우에는, IC 카드(43)는 동작 제어부(42)에 사용 허가 신호를 출력하지 않는다.
그런데, 입력된 패턴 정보가 IC 카드(43)에 제공됨과 함께, 활성화된 재기입요구 신호가 제공되면, IC 카드(43)는, 이미 등록되어 있는 패턴 정보 대신에, 입력된 패턴 정보를, 정보 기록 영역(46)에 재등록한다.
또한, 휴대 정보 기기(38)에 IC 카드(43)가 삽입되어 있지 않은 경우에는, 동작 제어부(42)에 사용 허가 신호가 제공되지 않는다.
⑦ 요약
이와 같이, 본 발명의 예에서는, 휴대 정보 기기(38)에 IC 카드(43)가 삽입되었다고 해도, 문자 정보, 도형 정보 등으로 이루어지는 패턴 정보의 일치라는 조건을 만족시키지 않는 한, 휴대 정보 기기(38)를 사용할 수 없다. 이에 의해, 휴대 정보 기기(38)의 시큐러티 기능이 강화된다.
또한, 본 발명의 예에서는, 문자 정보, 도형 정보 등으로 이루어지는 패턴 정보 대신에, 비밀 번호 등의 수치 정보를, 불휘발성 메모리의 정보 기록 영역(46)에 등록할 수도 있다. 수치 정보는 키 입력부(39)로부터 입력한다. 단, 비밀 번호는 디폴트로부터 변경하지 않거나, 또한, 추측하기 쉽다.
당 분야의 업자라면 부가적인 장점 및 변경들을 용이하게 생성할 수 있다. 따라서, 광의의 관점에서의 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에 한정되는 것은 아니다. 따라서, 첨부된 청구 범위들 및 그 등가물들에 의해 정의된 바와 같은 일반적인 발명적 개념의 정신 또는 범위로부터 벗어나지 않고 다양한 변경이 가능하다.
이상, 설명한 바와 같이, 본 발명의 예에 관계되는 다기능 IC 카드에 따르면, IC 카드에, 일시 정전 검출 기능, 데이터 송수신에 관한 표시 기능, 또는, 고도의 시큐러티 기능을 갖게 할 수 있다.

Claims (30)

  1. CPU와,
    상기 CPU를 포함하는 회로에 공급하는 전원 전위가 일시적으로 저하된 경우에, 상기 전원 전위의 저하를 검출하고, 또한, 상기 전원 전위의 저하를 상기 CPU로 전달하는 일시 정전 검출 회로
    를 포함하는 IC 카드용 IC 칩.
  2. 제1항에 있어서,
    상기 CPU는, 상기 전원 전위가 저하되었을 때, 소정의 인터럽트 처리 또는 스스로 동작을 정지시키는 처리를 실행하는 IC 카드용 IC 칩.
  3. 제1항 또는 제2항에 기재된 IC 칩을 포함하는 다기능 IC 카드.
  4. 링 형상으로 접속되는 복수의 플립플롭 회로와,
    상기 복수의 플립플롭 회로 중 서로 인접하는 2개의 플립플롭 회로의 출력 신호를 배타적 OR하는 로직 회로를 포함하며,
    상기 복수의 플립플롭 회로 중 서로 인접하는 2개의 플립플롭 회로의 데이터가 서로 다른 값이 되도록, 초기 조건이 설정되는 일시 정전 검출 회로.
  5. 제4항에 있어서,
    상기 플립플롭 회로의 수가 3개 이상인 경우에, 상기 로직 회로는, 복수의 배타적 OR 게이트 회로와, 상기 복수의 배타적 OR 게이트 회로의 출력 신호를 AND하는 AND 게이트 회로로 구성되는 일시 정전 검출 회로.
  6. 제5항에 있어서,
    상기 로직 회로의 출력 신호를 보존하는 출력용 플립플롭 회로를 더 포함하는 일시 정전 검출 회로.
  7. 제6항에 있어서,
    상기 복수의 플립플롭 회로와 상기 출력용 플립플롭 회로는, 모두, 클럭 신호에 동기하여 동작하고, 상기 복수의 플립플롭 회로가 동작하는 타이밍과 상기 출력용 플립플롭 회로가 동작하는 타이밍은, 상기 클럭 신호의 반주기분만큼 어긋나 있는 일시 정전 검출 회로.
  8. 제7항에 있어서,
    상기 클럭 신호와 상기 출력용 플립플롭 회로의 출력 신호를 AND하는 AND 게이트 회로를 더 포함하는 일시 정전 검출 회로.
  9. 제4항, 제5항, 제6항, 제7항 또는 제8항에 기재된 일시 정전 검출 회로를 포함하는 IC 칩.
  10. 제9항에 기재된 IC 칩을 포함하는 다기능 IC 카드.
  11. 데이터를 처리하는 IC 칩과,
    상기 데이터의 송수신에 관한 정보를 표시하는 표시부
    를 포함하는 다기능 IC 카드.
  12. 제11항에 있어서,
    상기 데이터의 송수신을 무선으로 행하기 위한 안테나를 더 포함하는 다기능 IC 카드.
  13. 제11항에 있어서,
    상기 데이터의 송수신에 관한 정보는, 상기 데이터의 송수신이 정확하게 행해졌는지의 여부, 또는, 상기 데이터의 송수신에 의해 정당한 처리가 행해졌는지의 여부인 다기능 IC 카드.
  14. 제11항에 있어서,
    상기 표시부는 발광 소자로 구성되는 다기능 IC 카드.
  15. 제14항에 있어서,
    상기 발광 소자는 안테나를 통해 전력이 공급되었을 때에 발광하는 다기능 IC 카드.
  16. 제11항에 있어서,
    상기 표시부는 어레이 형상으로 배치된 복수의 발광 소자로 구성되는 다기능 IC 카드.
  17. 제14항 또는 제16항에 있어서,
    상기 표시부에서의 발광 패턴 또는 발광 색을 결정하는 정보를 기억하는 메모리를 더 포함하는 다기능 IC 카드.
  18. 제11항에 있어서,
    상기 표시부는 발광 표시부, 음성 표시부 및 진동 표시부 중의 하나인 다기능 IC 카드.
  19. 제11항에 있어서,
    상기 표시부는 LED, 액정 및 유기 EL 중의 하나인 다기능 IC 카드.
  20. 제11항에 있어서,
    상기 다기능 IC 카드는 무선 카드 또는 콤비 카드인 다기능 IC 카드.
  21. 시큐러티 정보로서의 패턴 정보를 등록하는 정보 기록 영역과,
    상기 패턴 정보를 처리하는 CPU
    를 포함하는 휴대 정보 기기를 이용한 다기능 IC 카드.
  22. 제21항에 있어서,
    상기 정보 기록 영역은 불휘발성 메모리 내에 설치되는 휴대 정보 기기를 이용한 다기능 IC 카드.
  23. 제21항에 기재된 다기능 IC 카드와,
    패턴 정보를 입력하기 위한 데이터 입력부와,
    본체의 동작을 제어하는 동작 제어부
    를 포함하는 휴대 정보 기기.
  24. 제23항에 있어서,
    상기 패턴 정보는, 시큐러티 정보의 등록 시 또는 변경 시에, 상기 다기능 IC 카드 내의 상기 정보 기록 영역에 등록되는 휴대 정보 기기.
  25. 제23항에 있어서,
    상기 다기능 IC 카드는, 상기 본체의 사용 시에, 상기 패턴 정보의 입력 요구를 출력하고, 또한, 상기 데이터 입력부로부터 입력된 패턴 정보와 상기 정보 기록 영역에 등록된 패턴 정보를 비교하는 휴대 정보 기기.
  26. 제25항에 있어서,
    상기 다기능 IC 카드는, 상기 데이터 입력부로부터 입력된 패턴 정보와 상기 정보 기록 영역에 등록된 패턴 정보가 일정 정밀도 이상의 정밀도로 일치한 경우에, 상기 본체의 사용을 허가하는 신호를 출력하는 휴대 정보 기기.
  27. 제23항에 있어서,
    상기 다기능 IC 카드는, 상기 본체의 사용 시에, 상기 정보 기록 영역에 상기 패턴 정보가 등록되어 있지 않을 때는, 상기 패턴 정보의 입력 요구를 출력하지 않고, 즉시, 상기 본체의 사용을 허가하는 신호를 출력하는 휴대 정보 기기.
  28. 제23항에 있어서,
    상기 다기능 IC 카드가 상기 본체에 탑재되어 있지 않은 경우에는, 상기 동작 제어부는 상기 본체의 동작을 정지하는 휴대 정보 기기.
  29. 제23항에 있어서,
    상기 패턴 정보는 문자 정보 및 도형 정보를 포함하는 휴대 정보 기기.
  30. 제23항에 있어서,
    상기 다기능 IC 카드는 SIM 카드인 휴대 정보 기기.
KR1020020081188A 2001-12-20 2002-12-18 Ｉｃ 카드용 ｉｃ 칩, 일시 정전 검출 회로 및 다기능 ｉｃ 카드 KR100560028B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001388277A JP3848152B2 (ja) 2001-12-20 2001-12-20 多機能ｉｃカード
JPJP-P-2001-00388277 2001-12-20

Publications (2)

Publication Number Publication Date
KR20030053019A true KR20030053019A (ko) 2003-06-27
KR100560028B1 KR100560028B1 (ko) 2006-03-15

Family

ID=19188129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081188A KR100560028B1 (ko) 2001-12-20 2002-12-18 Ｉｃ 카드용 ｉｃ 칩, 일시 정전 검출 회로 및 다기능 ｉｃ 카드

Country Status (6)

Country Link
US (1) US7126371B2 (ko)
EP (1) EP1321845A3 (ko)
JP (1) JP3848152B2 (ko)
KR (1) KR100560028B1 (ko)
CN (1) CN1241092C (ko)
TW (1) TW200305106A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875311A1 (fr) * 2004-09-14 2006-03-17 St Microelectronics Sa Procede de detection du positionnement relatif de deux signaux et dispositif correspondant
JP4810108B2 (ja) * 2005-03-04 2011-11-09 株式会社東芝 Ｉｃカードとその制御方法
US7622961B2 (en) 2005-09-23 2009-11-24 Intel Corporation Method and apparatus for late timing transition detection
DE102005052070A1 (de) * 2005-10-28 2007-05-03 Bundesdruckerei Gmbh Anzeigevorrichtung
JP4420932B2 (ja) * 2007-03-09 2010-02-24 株式会社沖データ 可撓性表示体及び可撓性表示体付き物品
JP2009147221A (ja) * 2007-12-17 2009-07-02 Renesas Technology Corp 半導体装置
DE102012105986B3 (de) * 2012-07-04 2013-03-14 Fujitsu Technology Solutions Intellectual Property Gmbh Computersystem und Verfahren zum Betrieb eines Computersystems
US10502784B2 (en) * 2017-09-22 2019-12-10 Stmicroelectronics International N.V. Voltage level monitoring of an integrated circuit for production test and debug
CN112910491B (zh) * 2021-01-28 2022-08-02 维沃移动通信有限公司 终端的双卡通信方法、装置、设备及存储介质
TWI781844B (zh) * 2021-12-07 2022-10-21 莊連豪 具發光顯示之交易卡

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1241429B (it) * 1990-03-01 1994-01-17 Sip Circuito elettronico per la generazione di codici per la rilevazione di errori in segnali numerici
JPH06282600A (ja) * 1993-03-29 1994-10-07 Mitsubishi Electric Corp 論理シミュレーション装置
EP0665998A4 (en) * 1993-08-03 1996-06-12 Xilinx Inc FPGA CIRCUIT WITH MICROPROCESSOR.
US5761446A (en) * 1995-06-14 1998-06-02 Unisys Corp Livelock avoidance
JP3720878B2 (ja) 1995-08-10 2005-11-30 大日本印刷株式会社 Ｉｃカード
JP3493096B2 (ja) 1996-06-07 2004-02-03 株式会社東芝 半導体集積回路、ｉｃカード、及びｉｃカードシステム
TW420788B (en) 1998-03-06 2001-02-01 Mass Rich Internat Dev Ltd Display type IC card
EP0964360B1 (en) * 1998-06-08 2003-08-27 International Business Machines Corporation Automatic data recovery of integrated circuit cards
US6072849A (en) * 1998-08-04 2000-06-06 Vlsi Technology, Inc. Shift counter device
US6469549B2 (en) * 2000-11-30 2002-10-22 Infineon Technologies Ag Apparatus and method for odd integer signal division
JP2002251227A (ja) * 2001-02-23 2002-09-06 Nec Microsystems Ltd クロック監視回路、データ処理装置、データ処理システム

Also Published As

Publication number Publication date
KR100560028B1 (ko) 2006-03-15
JP2003187202A (ja) 2003-07-04
TWI292128B (ko) 2008-01-01
US20040078661A1 (en) 2004-04-22
EP1321845A3 (en) 2010-02-24
EP1321845A2 (en) 2003-06-25
US7126371B2 (en) 2006-10-24
CN1474354A (zh) 2004-02-11
TW200305106A (en) 2003-10-16
CN1241092C (zh) 2006-02-08
JP3848152B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
US6064374A (en) Cordless electronic pen with cartridge
US7377442B2 (en) Multi-mode integrated circuit devices including mode detection and methods of operating the same
US7184706B2 (en) Mobile terminal apparatus using a communication protocol capable of flexible communication between non-contact communication means and internal control means
KR100560028B1 (ko) Ｉｃ 카드용 ｉｃ 칩, 일시 정전 검출 회로 및 다기능 ｉｃ 카드
US7911322B2 (en) Information processing apparatus and method, and non-contact IC card device
EP2033145B1 (en) Portable electronic device and control method thereof
US20050250446A1 (en) Mobile communication terminal
US20090170569A1 (en) Information-communication terminal device and automatic backup system including the same
JP2020038724A (ja) 情報処理装置、情報処理方法、およびプログラム
JPH06139414A (ja) Ｉｃカード検出装置
CN1365484A (zh) 集成外围设备的智能卡结构
JP2005515563A (ja) 中央回路および周辺回路を有するインテリジェント可搬物体における誘導結合による交換
CN110566052A (zh) 一种智能门锁触摸按键装置及其实现方法
KR20090025530A (ko) 가입자 아이디 모듈 카드 및 이를 장착할 수 있는 단말기
JP2004266729A (ja) 携帯通信端末
EP1705879A1 (en) Key system, key device and information apparatus
JP3134561B2 (ja) バッテリーパック一体型ｉｃカードリーダライタ
JP4525084B2 (ja) 損失電流遮断回路および携帯端末
US8700872B2 (en) Information processing system, reader/writer, information processing apparatus, access control management method and program
WO2001028782A1 (en) Electronic name card
JP2001319213A (ja) 個人認証媒体および個人認証システム
JP3263867B2 (ja) Ｉｃカード検出方法
JP3525449B2 (ja) Ｉｃカード検出方法
CN115410507A (zh) 显示装置及其控制方法
JP2005258824A (ja) Ｉｃカード及びこれを用いたカードシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee